[go: up one dir, main page]

JP4984467B2 - 窒化ガリウム系misトランジスタ - Google Patents

窒化ガリウム系misトランジスタ Download PDF

Info

Publication number
JP4984467B2
JP4984467B2 JP2005276228A JP2005276228A JP4984467B2 JP 4984467 B2 JP4984467 B2 JP 4984467B2 JP 2005276228 A JP2005276228 A JP 2005276228A JP 2005276228 A JP2005276228 A JP 2005276228A JP 4984467 B2 JP4984467 B2 JP 4984467B2
Authority
JP
Japan
Prior art keywords
region
gallium nitride
nitride based
substrate
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005276228A
Other languages
English (en)
Other versions
JP2007088275A (ja
Inventor
誠 木山
達也 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2005276228A priority Critical patent/JP4984467B2/ja
Publication of JP2007088275A publication Critical patent/JP2007088275A/ja
Application granted granted Critical
Publication of JP4984467B2 publication Critical patent/JP4984467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/64Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66Vertical DMOS [VDMOS] FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149Source or drain regions of field-effect devices
    • H10D62/151Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156Drain regions of DMOS transistors
    • H10D62/157Impurity concentrations or distributions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、窒化ガリウム系MISトランジスタに関する。
非特許文献1には、金属−酸化物−半導体(MOS)構造を有するパワートランジスタが記載されている。DSA−MOS構造のDMOS、V溝構造のVMOS、V溝構造のUMOSといった縦型MOSトランジスタが知られている。高出力性に優れた縦型構造を有しておりノーマリオフタイプのパワートランジスタが、シリコン半導体を用いて実用化されており、また、SiC半導体を用いて開発中である。
特許文献1(特開2001−102307号公報)には、ファセット構造を利用して転位を集中させることによって低転位領域を形成するウエハ板作製技術が記載されている。この技術により、良質な窒化ガリウムウエハが作製される。この窒化ガリウムウエハを用いて、半導体レーザ素子が作製される。
特許文献2(特開2003−124115号公報)および特許文献3(特開2003−273470号公報)には、これらの基板を用いて半導体レーザ素子や窒化ガリウム系電子デバイスを作製する場合には、転位が集中しているコア領域を避けるようにデバイス構造を形成している。
「パワーエレクトロニクスハンドブック」R&Dプランニング、2002、今井孝二監修、第57頁から第59頁 特開2001−102307号公報 特開2003−124115号公報 特開2003−273470号公報
ノーマリオフ動作の縦型トランジスタが求められている。ノーマリオフ動作は、例えばDMOS構造によって提供される。DMOD構造の作製のために、n型ドリフト領域上にpウエルを形成すること、そのpウエル中に高濃度n型領域を形成すること、そしてpウエル上にゲート電極を形成することが求められる。DMOS構造の縦型トランジスタではMOS構造による反転層中のキャリアを伝導に利用して、複雑な構造によりノーマリオフ動作を得ることができる。しかしながら、窒化ガリウム系半導体を用いてDMOS構造といった複雑な構造を形成することは容易ではない。
そこで、本発明は、上記の事情を鑑みてなされたものであり、縦型構造を有するノーマリオフ型の窒化ガリウム系MISトランジスタを提供することを目的とする。
本発明の一側面によれば、窒化ガリウム系MISトランジスタは(a)一方の面および他方の面を有しており、前記一方の面から前記他方の面に向かう方向に伸びており第1の転位密度より大きい転位密度を有する第1の領域と前記第1の転位密度より小さい転位密度を有する第2の領域とを含む窒化ガリウム系基板と、(b)前記窒化ガリウム系基板の前記第1の領域上に位置しており第2の転位密度より大きい転位密度を有する第1の領域と前記窒化ガリウム系基板の前記第2の領域上に位置しており前記第2の転位密度より小さい転位密度を有する第2の領域とを含んでおり、前記窒化ガリウム系基板の前記一方の面上に設けられた窒化ガリウム系半導体領域と、(c)前記窒化ガリウム系半導体領域の前記第1および第2の領域上に設けられたゲート絶縁膜と、(d)前記第1および第2の領域上および前記ゲート絶縁膜上に設けられたゲート電極と、(e)前記窒化ガリウム系基板の前記第1の領域に電気的に接続されており前記窒化ガリウム系基板の前記他方の面上に設けられたドレイン電極とを備え、前記窒化ガリウム系半導体領域は、前記窒化ガリウム系半導体領域の前記第2の領域に設けられておりn型の窒化ガリウム系半導体からなるソース領域と、前記ソース領域と前記窒化ガリウム系基板との間の前記第2の領域に設けられておりp型窒化ガリウム系半導体からなる領域とを含み、前記窒化ガリウム系基板は、p型と異なるの導電型を有しており、前記窒化ガリウム系半導体領域の前記第1の領域の導電率は、前記窒化ガリウム系半導体領域の前記第2の領域の導電率より大きい。
この発明によれば、ゲート絶縁膜およびゲート電極が、窒化ガリウム系半導体領域の第1および第2の領域上に設けられているので、ゲート電極に印加される電圧に応じて窒化ガリウム系半導体領域の第2の領域に反転層が形成される。また、ソース領域と窒化ガリウム系半導体領域の第1の領域とが上記反転層を介して電気的に接続されると、窒化ガリウム系半導体領域の第1の領域の導電率が窒化ガリウム系半導体領域の第2の領域の導電率より大きいので、窒化ガリウム系半導体領域の第2の領域のソース領域は、窒化ガリウム系基板の他方の面上のドレイン電極に窒化ガリウム系半導体領域の第1の領域および反転層を介して電気的に接続される。
本発明に係る窒化ガリウム系MISトランジスタでは、前記p型窒化ガリウム系半導体は窒化ガリウムであることが好ましい。この窒化ガリウム系MISトランジスタによれば、反転層のキャリアとして高い移動度の電子を利用できる。
本発明に係る窒化ガリウム系MISトランジスタでは、前記窒化ガリウム系基板の前記第2の領域の前記第2の転位密度は、1×10cm−2以下であることが好ましい。この窒化ガリウム系MISトランジスタによれば、1×10cm−2以下の第2の領域を有する窒化ガリウム系基板を用いると、窒化ガリウム系MISトランジスタの耐圧を向上できる。
本発明に係る窒化ガリウム系MISトランジスタでは、前記窒化ガリウム系半導体領域は、前記窒化ガリウム系半導体領域の前記第2の領域に設けられておりn型の窒化ガリウム系半導体からなる別のソース領域をさらに含み、前記窒化ガリウム系半導体領域の前記第1の領域は、前記ソース領域と前記別のソース領域との間に位置していることができる。
この窒化ガリウム系半導体MISトランジスタによれば、窒化ガリウム系半導体領域の第2の領域が窒化ガリウム系半導体領域の第1の領域とソース領域との間に位置すると共に、窒化ガリウム系半導体領域の第2の領域が窒化ガリウム系半導体領域の第1の領域と別のソース領域との間に位置しているので、これらの第2の領域にゲート電極の電位に応じて反転層が形成される。この結果、ソース領域および別のソース領域の各々がドレイン電極に電気的に接続される。
本発明に係る窒化ガリウム系MISトランジスタでは、前記窒化ガリウム系基板は、前記一方の面から前記他方の面に向かう方向に伸びており前記第1の転位密度より大きい転位密度を有する複数の第3の領域を含んでおり、前記窒化ガリウム系基板の前記第1および第3の領域の内の任意の一領域は、前記窒化ガリウム系基板の前記第1および第3の領域の内の他の領域から前記窒化ガリウム系基板の前記第2の領域によって隔てられており、前記ドレイン電極は、前記窒化ガリウム系基板の前記第3の領域に電気的に接続されており、前記窒化ガリウム系半導体領域は、前記窒化ガリウム系基板の前記第1の領域上に位置しており第2の転位密度より大きい転位密度を有する第3の領域をさらに含んでおり、前記ゲート絶縁膜は、前記窒化ガリウム系半導体領域の前記第3の領域上に設けられている。当該窒化ガリウム系半導体MISトランジスタは、前記第2および第3の領域上および前記ゲート絶縁膜上に設けられた別のゲート電極を更に備える。
この窒化ガリウム系MISトランジスタによれば、第1の領域および複数の第3の領域を用いて、大電流を流せるトランジスタを提供できる。
好ましくは、第1の領域および複数の第3の領域は規則的に配列される。これにより、ゲート電極の配置が規則的になり、デバイスの歩留まりが向上する。
本発明に係る窒化ガリウム系MISトランジスタでは、前記窒化ガリウム系基板は窒化ガリウムから成ることができる。この窒化ガリウム系MISトランジスタによれば、低転位な第2の領域を有する窒化ガリウム基板を用いることができる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、縦型構造を有するノーマリオフ型の窒化ガリウム系半導体MISトランジスタが提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化ガリウム系半導体MISトランジスタに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタを示す模式図である。図1には、窒化ガリウム系半導体MISトランジスタの理解を容易にするために座標系Sが描かれている。
窒化ガリウム系半導体MISトランジスタ11は、窒化ガリウム系基板13と、窒化ガリウム系半導体領域15と、ゲート絶縁膜17と、ゲート電極19と、ドレイン電極21とを備える。窒化ガリウム系基板13は、一方の面13aおよび他方の面13bを有する。また、窒化ガリウム系基板13は、第1の転位密度より大きい転位密度を有する第1の領域13cと、第1の転位密度より小さい転位密度を有する第2の領域13dとを含む。第1の領域13cは、一方の面13aから他方の面13bに向かう方向(Z軸の方向)に伸びている。例えば、図1に示されるように、第1の領域13cの周囲には第2の領域13dが位置している。例えば、第1の転位密度は1×10cm−2程度である。
窒化ガリウム系半導体領域15は、窒化ガリウム系基板13の一方の面13a上に設けられている。窒化ガリウム系半導体領域15は、ソース領域15aと、ウエル領域15bとを含む。また、窒化ガリウム系半導体領域15は、第2の転位密度より大きい転位密度を有する第1の領域15cと、第2の転位密度より小さい転位密度を有する第2の領域15dとを含む。第1の領域15cは、窒化ガリウム系基板13の第1の領域13c上に位置している。第2の領域15dは、窒化ガリウム系基板13の第2の領域13d上に位置している。第1の領域15cは、Z軸の方向に伸びている。窒化ガリウム系半導体領域15は、一または複数の窒化ガリウム系半導体層を含む。例えば、ソース領域15aはn型の窒化ガリウム系半導体からなり、またウエル領域15bはp型窒化ガリウム系半導体からなる。ソース領域15aは、窒化ガリウム系半導体領域15の第2の領域15dに設けられている。ウエル領域15bは、ソース領域15aと窒化ガリウム系基板13との間の第2の領域15dに設けられている。例えば、第2の転位密度は1×10cm−2程度である。
ゲート絶縁膜17は、窒化ガリウム系半導体領域15の第1の領域15cおよび第2の領域15d上に設けられている。ゲート電極19は、窒化ガリウム系半導体領域15の第1の領域15cおよび第2の領域15d上並びにゲート絶縁膜17上に設けられている。ドレイン電極21は窒化ガリウム系基板13の他方の面13b上に設けられている。そして、ドレイン電極21は窒化ガリウム系基板13の第1の領域13cに電気的に接続されている。
本実施例では、窒化ガリウム系基板13は、p型と異なるの導電型を有している。窒化ガリウム系基板13の第1の領域13cの導電率は、窒化ガリウム系基板13の第2の領域13dの導電率より大きい。必要な場合には、窒化ガリウム系基板13は導電性を有することができる。窒化ガリウム系基板は、例えばGaN、InGaN、AlGaN、InAlGaNのいずれかから成ることができる。窒化ガリウム系基板13は窒化ガリウムから成ることができる。この窒化ガリウム基板によれば、低転位な第2の領域を有する窒化ガリウム基板を用いることができる。窒化ガリウム系基板13がGaNからなるとき、第1の領域13cの表面にはN面およびGa面の一方が現れており、第2の領域13dの表面にはN面およびGa面の他方が現れている。
また、窒化ガリウム系半導体領域15の第1の領域15cの導電率は、窒化ガリウム系半導体領域15の第2の領域15dの導電率より大きい。窒化ガリウム系半導体領域15は、例えばGaN、InGaN、AlGaN、InAlGaNの少なくともいずれかから成ることができる。窒化ガリウム系半導体領域15がGaNからなるとき、第1の領域15cの表面にはN面およびGa面の一方が現れており、第2の領域15dの表面にはN面およびGa面の他方が現れている。
この窒化ガリウム系半導体MISトランジスタ11によれば、ゲート絶縁膜17およびゲート電極19が、窒化ガリウム系半導体領域15の第1および第2の領域15c、15d上に設けられているので、ゲート電極19に印加される電圧Vに応じて窒化ガリウム系半導体領域15の第2の領域15dにチャネルが形成される。ソース領域15aと第1の領域15cとが上記チャネルを介して電気的に接続される。窒化ガリウム系半導体領域15の第1の領域15cの導電率が窒化ガリウム系半導体領域15の第2の領域15dの導電率より大きいので、窒化ガリウム系半導体領域15の第2の領域15d内のソース領域15aは、窒化ガリウム系基板13の他方の面13b上のドレイン電極21に窒化ガリウム系半導体領域15の第1の領域15cおよびチャネルを介して電気的に接続される。また、窒化ガリウム系半導体MISトランジスタ11はノーマリオフタイプである。
窒化ガリウム系半導体MISトランジスタ11では、ウエル領域15bは窒化ガリウムからなることが好ましい。この縦型MISトランジスタ11によれば、チャネルとして高い移動度のn型反転層を利用できる。
窒化ガリウム系半導体MISトランジスタ11では、ウェル領域15bはAlGaInNから成ることも可能である。GaNよりも高いバンドギャップエネルギーのAlGaInNを使用することにより、さらに耐圧を高めることができる。ソース領域15aの半導体材料は、ウエル領域15bの半導体材料と同じ組成を有することができる。この場合、同材料ホモ構造のpn接合となるので、良好な接合特性(逆方向耐圧、等)を得ることができる。さらに、ソース領域15aの半導体材料は、ウエル領域15bの半導体材料よりも低いバンドギャップエネルギーのAlGaInNを使用することができる。この場合、低いソース電極抵抗が期待でき、オン抵抗の低減が期待される。
また、ソース領域15aの半導体材料は、ウエル領域15bの半導体材料と同じ組成を有することができる。この窒化ガリウム系半導体MISトランジスタ11では、同材料ホモ構造のpn接合となるので、良好な耐圧が期待できる。
さらに、ソース領域15aの半導体材料は、ウエル領域15bの半導体材料と同じ組成と異なることができる。この窒化ガリウム系半導体MISトランジスタ11では、GaNよりも低いバンドギャップエネルギーのAlGaInNを使用することができる。この場合、低いソース電極抵抗が期待でき、オン抵抗の低減が期待される。
縦型MISトランジスタ11では、窒化ガリウム系基板13の第2の領域13dの転位密度は、1×10cm−2以下であることが好ましい。この窒化ガリウム系半導体MISトランジスタ11によれば、1×10cm−2以下の第2の領域13dを有する窒化ガリウム系基板13を用いると、縦型MISトランジスタ11の耐圧を向上できる。
窒化ガリウム系半導体MISトランジスタ11は、ソース領域15aにオーミック接触を成すソース電極23を含む。また、窒化ガリウム系半導体MISトランジスタ11は、ウエル領域15bに電位を提供する電極25を有することができる。この電極25によって、トランジスタ11の動作中においてウエル領域15dの電位がほぼ一定に保たれる。ウエル領域15bの電位に対するソース領域15aの電位は、当該トランジスタ11のしきい値を決定する一要因である。一実施例では、電極25はソース電極23に接続されており、ウエル領域15bはソース領域15aと実質的に同電位である。また、ソース電極23下方ウエル領域15bに、高濃度p型領域(p+領域)を作製し、ウエル領域の電位をソース電位とより同電位にさせることが可能である。
ソース領域15aは、ゲート電極19と重なり合う領域27aを有する。また、ソース領域15aは、ゲート絶縁膜17と重なり合う領域27b(オーバーラップ長Long)を有する。ソース領域15aは、ソース電極23と重なり合う領域(オーバーラップ長Lons)を有する。ソース領域15aのエッジ27cと第1の領域15cとの間には、第2の領域15dのチャネル部27d(シンボルLchとして示される)が設けられている。チャネル部27dはゲート絶縁膜17に沿って伸びており、またゲート電極19とゲート絶縁膜17を介して隔てられている。チャネル部27dには、ゲート絶縁膜17の表面電界Eに応じて反転層が形成される。
窒化ガリウム系半導体MISトランジスタ11の一例として、
窒化ガリウム系基板13:GaN
窒化ガリウム系半導体領域15(ウエル領域):p型GaN
窒化ガリウム系半導体領域15(ソース領域):n+型GaN
ゲート電極19:Ti/Au
ドレイン電極21:Ti/Al/Ti/Au
ソース電極23:Ti/Al/Ti/Au
ウエル電極25:Ni/Au
例えば、ゲート絶縁膜17はシリコン酸化物(例えばSiO)、シリコン窒化物(例えばSi)、アルミナ(例えばAl)、ガリウム酸化物(例えばGa)、マグネシウム酸化物(例えばMgO)、スカンジウム酸化物(例えばSc)、AlGaNおよびAlNの少なくともいずれかからなる層を含むことができる。これらの材料は、縦型トランジスタ11において、ゲート電極19に対する障壁を提供できる。
再び、図1を参照すると、窒化ガリウム系半導体MISトランジスタ11では、窒化ガリウム系半導体領域15は、n型の窒化ガリウム系半導体からなる別のソース領域15eをさらに含むことができる。別のソース領域15eは窒化ガリウム系半導体領域15の第2の領域15dに設けられている。窒化ガリウム系半導体領域15の第1の領域15cは、ソース領域15aと別のソース領域15eとの間に位置している。
別のソース領域15eは、ゲート電極19と重なり合う領域27eを有する。また、ソース領域15eは、ゲート絶縁膜17と重なり合う領域27fを有する。ソース領域15eのエッジ27gと第1の領域15cとの間には、第2の領域15dのチャネル部27hが設けられている。チャネル部27hはゲート絶縁膜17に沿って伸びており、またゲート電極19とゲート絶縁膜17を介して隔てられている。チャネル部27hには、ゲート絶縁膜17の表面電界Eに応じて反転層が形成される。
この窒化ガリウム系半導体MISトランジスタ11によれば、窒化ガリウム系半導体領域15の第2の領域15dが窒化ガリウム系半導体領域15の第1の領域15cとソース領域15aとの間に位置すると共に、第2の領域15dが第1の領域15cと別のソース領域15eとの間に位置しているので、これらのチャネル部27d、27hに、ゲート電極の電位に応じて反転層が形成される。この結果、ソース領域15aおよび別のソース領域15eの各々がドレイン電極21に電気的に接続される。
図2を参照しながら、窒化ガリウム系半導体MISトランジスタ11の一例としてnチャネルMISトランジスタの動作を説明する。図2(A)は、オン状態の窒化ガリウム系半導体MISトランジスタを示す図面である。図2(B)は、オフ状態の窒化ガリウム系半導体MISトランジスタを示す図面である。図2(A)および図2(B)に示されたトランジスタの構造の理解を容易にするために、図1に示された窒化ガリウム系半導体MISトランジスタ11の参照番号が付されている。
図2(A)には、導通状態の窒化ガリウム系半導体MISトランジスタが示されている。ソース電極23とドレイン電極21との間には、電圧Vが印加されている。ゲート電圧Vがトランジスタのしきい値電圧VTHより大きいとき、例えば、プラス10ボルトのとき、チャネル部に反転層Invが形成される。反転層Invは、p型ウエル領域のチャネル部の伝導バンドがゲート電圧の作用により擬フェルミレベルを横切って曲げられることにより形成される。ソース領域15a、15eからの電子は、反転層Invを経由して第1の領域15cに至る。さらに、これらの電子は第1の領域15cおよび第1の領域13cを通ってドレイン電極21に流れ込む。特に、導電性を有する基板を用いると、反転層Invからの電子は第1の領域15cを通って基板13の全体に広がりドレイン電極21に流れ込む。
図2(B)には、非導通状態の窒化ガリウム系半導体MISトランジスタが示されている。ソース電極23とドレイン電極21との間には、電圧Vが印加されているけれども、ゲート電圧Vがトランジスタのしきい値電圧VTHより小さいとき、例えば、0ボルトのとき、チャネル部に反転層が形成されない。ウエル領域15bのチャネル部のポテンシャルは大きく、このポテンシャル障壁はソース領域15aの電子の流れを阻止する。したがって、窒化ガリウム系半導体MISトランジスタは、ソース領域15aの電子が第1の領域15cに至る伝導路を有していない。
(第2の実施の形態)
図3(A)は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタのための半導体チップの一部分を示す平面図である。図3(B)は、I−I線に沿ってとられた断面図である。図3(A)および図3(B)には、第1の実施の形態と同様に座標系Sが描かれている。
窒化ガリウム系半導体MISトランジスタ41は、窒化ガリウム系基板43と、窒化ガリウム系半導体領域45と、ゲート絶縁膜17と、ゲート電極49と、ドレイン電極51と、別のゲート電極59とを備える。窒化ガリウム系基板43は、第1の転位密度より大きい転位密度を有する第1および第3の領域43c、43eと、第1の転位密度より小さい転位密度を有する第2の領域43dとを含む。第1および第3の領域43c、43eは、Z軸の方向に伸びている。例えば、図3(A)および図3(B)に示されるように、第1の領域43cおよび第3の領域43eの各々の両側には第2の領域43dが位置している。
窒化ガリウム系半導体領域45は、窒化ガリウム系基板43の一方の面43a上に設けられている。窒化ガリウム系半導体領域45は、第1のソース領域45aおよびウエル領域45bに加えて、第2のソース領域45eおよび第3のソース領域45fを更に含む。また、窒化ガリウム系半導体領域45は、第2の転位密度より大きい転位密度を有する第1の領域45cと、第2の転位密度より小さい転位密度を有する第2の領域45dとを含む。第1および第3の領域45c、45eは、それぞれ、窒化ガリウム系基板43の第1および第3の領域43c、43e上に位置している。第2の領域45dは、窒化ガリウム系基板43の第2の領域43d上に位置している。第1および第3の領域45c、45eの各々は、Z軸の方向に伸びている。
窒化ガリウム系半導体領域45は、一または複数の窒化ガリウム系半導体層を含む。ソース領域45a、45e、45fはn型窒化ガリウム系半導体からなり、またウエル領域45bはp型窒化ガリウム系半導体からなる。ソース領域45a、45e、45fは、窒化ガリウム系半導体領域45の第2の領域45d内に設けられている。ウエル領域45bは、ソース領域45a、45e、45fと窒化ガリウム系基板13との間の第1の領域45cおよび第2の領域45dに設けられている。
ゲート絶縁膜17は、窒化ガリウム系半導体領域45の第1の領域45c並びに第2および第3の領域45d、45e上に設けられている。ゲート電極49、59は、窒化ガリウム系半導体領域45の第1の領域45c、第2の領域45dおよび第3の領域45e上並びにゲート絶縁膜17上に設けられている。ドレイン電極51は窒化ガリウム系基板43の他方の面43b上に設けられている。そして、ドレイン電極51は窒化ガリウム系基板43の第1の領域43cおよび第3の領域43eに電気的に接続されている。
本実施例では、窒化ガリウム系基板43はp型と異なるの導電型を有している。窒化ガリウム系半導体領域45の第1および第3の領域45c、45eの導電率は、窒化ガリウム系半導体領域45の第2の領域45dの導電率より大きい。窒化ガリウム系基板43の第1および第3の領域43c、43eの導電率は、窒化ガリウム系基板43の第2の領域43dの導電率より大きい。窒化ガリウム系基板43の第1および第3の領域43c、43eの内の任意の一領域は、窒化ガリウム系基板43の第1および第3の領域43c、43eの内の他の領域から窒化ガリウム系基板43の第2の領域43dによって隔てられている。本実施例では、第1および第3の領域43c、43eの各々はY方向に伸びるストライプ状であり、第1および第3の領域43c、43eはX方向に配列されている。
この窒化ガリウム系半導体MISトランジスタ41によれば、第1の領域43c、45cおよび複数の第3の領域43e、45eを用いて、大電流を流せるトランジスタを提供できる。
好ましくは、窒化ガリウム系基板の第1および第3の領域43c、43eは規則的に配列されている。これにより、ソース電極53a、53b、53cの配置およびゲート電極49、59の配置が規則的になり、デバイスの歩留まりが向上する。
窒化ガリウム系半導体MISトランジスタ41は、窒化ガリウム系半導体領域45の表面に露出した第1および第3の領域45c、45eがソース電極53dに電気的に接続されることを防ぐために絶縁膜55を更に含む。この絶縁膜55は、窒化ガリウム系半導体領域45の表面に露出した第1および第3の領域45c、45eがソース電極に接続される導電体と交差する位置に設けられる。
(第3の実施の形態)
図4(A)は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタのための半導体チップの一部分を示す平面図である。図4(B)は、I−I線に沿ってとられた断面図である。図4(A)および図4(B)には、第1の実施の形態と同様に座標系Sが描かれている。
窒化ガリウム系半導体MISトランジスタ71は、窒化ガリウム系基板73と、窒化ガリウム系半導体領域75と、ゲート絶縁膜17と、ゲート電極79と、ドレイン電極81と、別のゲート電極89とを備える。窒化ガリウム系基板73は、第1の転位密度より大きい転位密度を有する第1および第3の領域73c、73eと、第1の転位密度より小さい転位密度を有する第2の領域73dとを含む。第1および第3の領域73c、73eの各々はZ軸の方向に伸びている。例えば、図4に示されるように、第1の領域73cおよび第3の領域73eの回りには第2の領域73dが位置している。
窒化ガリウム系半導体領域75は、窒化ガリウム系基板73の一方の面73a上に設けられている。窒化ガリウム系半導体領域75は、第1のソース領域75aおよびウエル領域75bに加えて、第2のソース領域75hを更に含む。また、窒化ガリウム系半導体領域75は、第2の転位密度より大きい転位密度を有する第1および第3の領域75c、75eと、第2の転位密度より小さい転位密度を有する第2の領域75dとを含む。第1および第3の領域75c、75eは、それぞれ、窒化ガリウム系基板73の第1および第3の領域73c、73e上に位置している。第2の領域75dは、窒化ガリウム系基板73の第2の領域73d上に位置している。第1および第3の領域75c、75eの各々は、Z軸の方向に伸びている。
窒化ガリウム系半導体領域75は、一または複数の窒化ガリウム系半導体層を含む。ソース領域75aはn型窒化ガリウム系半導体からなり、またウエル領域75bはp型窒化ガリウム系半導体からなる。ソース領域75aは、窒化ガリウム系半導体領域75の第2の領域75dに設けられている。ウエル領域75bは、ソース領域75aと窒化ガリウム系基板73との間の第2の領域75dに設けられている。
ゲート絶縁膜17は、窒化ガリウム系半導体領域75の第1の領域75c並びに第2および第3の領域75d、75e上に設けられている。ゲート電極79は第1の領域75cおよび第2の領域75d上並びにゲート絶縁膜17上に設けられており、ゲート電極89は第2の領域75dおよび第3の領域75e上並びにゲート絶縁膜17上に設けられている。ドレイン電極81は窒化ガリウム系基板73の他方の面73b上に設けられている。そして、ドレイン電極81は窒化ガリウム系基板73の第1の領域73cおよび第3の領域73eに電気的に接続されている。
本実施例では、窒化ガリウム系基板73はp型と異なるの導電型を有している。窒化ガリウム系半導体領域75の第1および第3の領域75c、75eの導電率は、窒化ガリウム系半導体領域75の第2の領域75dの導電率より大きい。窒化ガリウム系基板73の第1および第3の領域73c、73eの導電率は、窒化ガリウム系基板73の第2の領域73dの導電率より大きい。窒化ガリウム系基板73の第1および第3の領域73c、73eの内の任意の一領域は、窒化ガリウム系基板73の第1および第3の領域73c、73eの内の他の領域から窒化ガリウム系基板73の第2の領域73dによって隔てられている。本実施例では、窒化ガリウム系基板73の第1および第3の領域73c、73e、73f、73gは、X方向およびY方向にアレイ状に配列されている。また、窒化ガリウム系半導体領域75の第1および第3の領域75c、75e、75f、75gは、X方向およびY方向にアレイ状に配列されている。
この窒化ガリウム系半導体MISトランジスタ71によれば、第1および第3の領域73c、73e、73f、73g並びに第1および第3の領域75c、75e、75f、75gを用いて、大電流を流せるトランジスタを提供できる。
好ましくは、窒化ガリウム系基板の第1および第3の領域73c、73eは規則的に配列されている。これにより、ソース電極83の配置およびゲート電極79、89の配置が規則的になり、デバイスの歩留まりが向上する。
窒化ガリウム系半導体MISトランジスタ71は、ソース電極83がゲート電極79、89に電気的に接続されることを防ぐために絶縁膜85を更に含む。この絶縁膜85は、ゲート電極79、89とソース電極83との間に設けられる。
これらの実施の形態のための実施例を説明する。
(実施例1)
平均転位密度が2×10cm−2の低転位領域を有する窒化ガリウムウエハを準備する。この窒化ガリウムウエハは、厚さ350μm、自由電子濃度4×1018cm−3であり、n型を示す。この窒化ガリウムウエハは、10μm〜1mmの範囲のいずれかのピッチで配列されたストライプ状の高転位領域(以下、この実施例でコア領域と称する)を有する。0.5mm間隔のストライプ状コア領域を有するウエハを用いる。有機金属気相成長法(MOCVD法)を用いて、ウエハ上に窒化ガリウム膜を形成する。窒化ガリウム膜の厚みは、4μmであり、Mgといったp型ドーパントでドープされている。Mgドーピング濃度は5×1015cm−3である。ソース領域は、シリコン(Si)の選択イオン注入により形成される。以下のプロセスを用いて、厚み0.2μm、キャリア濃度3×1019cm−3のNソース領域を選択的に形成する。
ソース領域のディメンジョン:15μm長、200μm幅
コア端からソース領域端までの距離Lch=5μm(チャネル長)
選択マスク:1μm厚のニッケル(Ni)、EB蒸着
注入条件:エネルギ150KeV、ドーズ量1×1015cm−2
イオン種:シリコン(Si)
アニール条件:摂氏1250度、1分間、N雰囲気中、SiNキャップを使用
次にウエハ裏面にTi/Al/Ti/Auからなるドレイン電極を形成すると共に、窒化ガリウムエピタキシャル領域上にTi/Al/Ti/Auからなるソース電極を450μm幅で形成する。また、窒化ガリウムエピタキシャル領域上にゲート絶縁膜(100nm厚のSiO膜)を形成した後にゲート電極(Ti/Au)を形成する。コア長(X方向長さ)10μmのコア領域を位置合わせされた30μm長(X方向長さ)のゲート電極が得られる。チャネル長Lchは5μmであり、ゲート電極とソース領域とのオーバーラップ長Longは5μmであり、ソース電極とソース領域とのオーバーラップ長Lonsは5μmである。
このトランジスタは、MISゲート電圧Vg=+3ボルトで電流が流れ始めるノーマリオフ特性を示す。MISゲート電圧Vg=10ボルトおよびソース−ドレイン電圧Vds=5ボルトで電流密度100A/cmが得られる。オン抵抗は10mΩcmであり、絶縁耐圧は600ボルトであり良好な値である。
(実施例2)
平均転位密度が2×10cm−2の低転位領域を有する窒化ガリウムウエハを準備する。この窒化ガリウムウエハは、厚さ350μm、自由電子濃度4×1018cm−3であり、n型を示す。この窒化ガリウムウエハは、50μm間隔で配列されたストライプ形状のコア領域を有する。このウエハ上に、実施例1と同様に、p型エピタキシャル膜およびnソース領域等を形成して、MIS型トランジスタを作製する。ゲート電極は、マルチフィンガ構造を有している。チャネル長Lchは5μmであり、ゲート電極とソース領域とのオーバーラップ長Longは5μmであり、ソース領域の幅は10μmである。ソース電極とソース領域とのオーバーラップ長Lonsは5μmである。ソース電極の幅は10μmであり、チャネル長方向のピッチは50μmである。ゲート電極のフィンガの数は20である。ゲート幅Wg=1mm、ゲートパッドおよびソースパッド幅は各0.1mmであり、半導体チップの幅は1.2mmである。
このトランジスタは、MISゲート電圧Vg=+3ボルトで電流が流れ始めるノーマリオフ特性を示す。MISゲート電圧Vg=10ボルトおよびソース−ドレイン電圧Vds=5ボルトで電流密度83A/cmが得られる。また、オン抵抗は15mΩcmであり、絶縁耐圧は500ボルトであり良好な値である。
(実施例3)
平均転位密度が2×10cm−2の低転位領域を有する窒化ガリウムウエハを準備する。この窒化ガリウムウエハは、厚さ350μm、自由電子濃度4×1018cm−3であり、n型を示す。この窒化ガリウムウエハは、0.2mm間隔で格子状に配列された(ドット状)コア領域を有する。このウエハ上に、実施例1と同様に、p型エピタキシャル膜およびnソース領域等を形成して、MIS型トランジスタを作製する。チャネル長Lchは5μmであり、ゲート電極とソース領域とのオーバーラップ長Longは5μmである。ソース領域は帯状であり、ソース領域の幅は15μmであり、チャネル幅は約47μmである。ソース電極とソース領域とのオーバーラップ長Lonsは5μmである。
このトランジスタは、MISゲート電圧Vg=+3ボルトで電流が流れ始めるノーマリオフ特性を示す。MISゲート電圧Vg=10ボルトおよびソース−ドレイン電圧Vds=5ボルトで電流密度100A/cmが得られる。また、オン抵抗は10mΩcmであり、絶縁耐圧は700ボルトであり良好である。
以上説明したように、上記の実施の形態によれば、高出力性に優れた縦型構造を有すると共に、ノーマリオフ型であって、簡単な構造であるMIS型トランジスタが提供される。近年、良質な窒化ガリウム基板が作製されるようになっており、特に特開2001−102307号公報に述べられているようなファセット構造を利用して転位を集中させることで低転位領域を形成する。この手法を用いることで、半導体レーザー素子への適用が可能な高品質基板が作製されるようになってきた。これらの基板を用いて半導体レーザ素子やGaN系電子デバイスを作製する場合、例えば特開2003−273470号公報に記載されているように高転位領域(つまり、コア領域)を避けるようにデバイスを形成している。特にコア領域は極めて低抵抗であり電流が流れやすいという特徴があり、特開2003−273470号公報にはコア領域の上方には電流遮断層を備える場合についても記載されている。本実施の形態は、このコア領域が低抵抗である特性を利用して、縦型でノーマリオフ型のトランジスタを実現する。
このノーマリオフ型の縦型トランジスタは、例えば導電性GaNウエハ上にp−GaNエピタキシャル膜を形成したエピタキシャル基板を用いて作製される。p−GaNエピタキシャル膜中には、GaNウエハのコア領域から引き継がれた高転位領域が形成される。ソース領域は、p−GaNエピタキシャル膜のコア領域から間隔をおいてp−GaNエピタキシャル膜内に配置される。ソース領域とコア領域との間に位置する領域(チャネル部)の幅が、トランジスタのチャネル長に対応する。GaNエピタキシャル膜のコア領域およびチャネル部を覆うように、絶縁膜とゲート金属からなるMIS構造ゲートを形成する。ソース領域は、MIS構造ゲートをソース電極に電気的に接続する。
通電状態(ON状態)、遮断状態(OFF状態)における各電極に印加するバイアス電圧は通常のトランジスタと同様である。すなわち、ON状態においては、ソース電極を接地し、ドレイン電極をプラス電圧にバイアスする。ゲート電極には、MIS界面にn型反転層を形成するようなプラスの電圧を印加する。この電圧の印加では電子はMIS電極下のチャネル部を動くことができる。p−GaNエピタキシャル膜中のコア領域は低抵抗であるので、反転層からの電子は導電性GaN基板に到達する。すなわち、電流は、ゲート電圧に応答して横方向に生成されたn型反転層と、縦方向に形成されたコア領域とを通して流れる。一方、OFF状態においては、MISゲートには、反転層が形成されないバイアス電圧が印加される。故に、ソース領域の電子は、コア領域へ流れ込むことができない。つまり、トランジスタに電流が流れない。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタを示す模式図である。 図2(A)は、オン状態の窒化ガリウム系半導体MISトランジスタを示す図面である。図2(B)は、オフ状態の窒化ガリウム系半導体MISトランジスタを示す図面である。 図3(A)は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタのための半導体チップの一部分を示す平面図である。図3(B)は、I−I線に沿ってとられた断面図である。 図4(A)は、本実施の形態に係る窒化ガリウム系半導体MISトランジスタのための半導体チップの一部分を示す平面図である。図4(B)は、I−I線に沿ってとられた断面図である。
符号の説明
11…窒化ガリウム系半導体MISトランジスタ、13…窒化ガリウム系基板、13c…第1の領域、13d…第2の領域、15…窒化ガリウム系半導体領域、15a…ソース領域、15b…ウエル領域、15c…第1の領域、15d…第2の領域、15e…ソース領域、17…ゲート絶縁膜、19…ゲート電極、21…ドレイン電極、23…ソース電極、25…電極、27a、27b…重なり合う領域、27c…エッジ、27d…チャネル部、E…表面電界、27e…重なり合う領域、27f…重なり合う領域、27g…エッジ、27h…チャネル部、V…ゲート電圧、VTH…しきい値電圧、Inv…反転層、V…ソース−ドレイン電圧、41…窒化ガリウム系半導体MISトランジスタ、43…窒化ガリウム系基板、43c…第1の領域、43d…第2の領域、43e…第3の領域、45…窒化ガリウム系半導体領域、45a…第1のソース領域、45b…ウエル領域、45e…第2のソース領域、45f…3のソース領域、49、59…ゲート電極、51…ドレイン電極、53a、53b、53c…ソース電極、71…窒化ガリウム系半導体MISトランジスタ、73…窒化ガリウム系基板、75…窒化ガリウム系半導体領域、79…ゲート電極、81…ドレイン電極、89…別のゲート電極、
73c…第1の領域、73d…第2の領域、73e、75f、75g…第3の領域、75a…第1のソース領域、75b…ウエル領域、75c…第1の領域、75d…第2の領域、75e、73f、73g…第3の領域、75h…第2のソース領域

Claims (6)

  1. ノーマリオフ型の窒化ガリウム系MISトランジスタであって、
    一方の面および他方の面を有しており、前記一方の面から前記他方の面に向かう方向に伸びており第1の転位密度より大きい転位密度を有する第1の領域と前記第1の転位密度より小さい転位密度を有する第2の領域とを含む窒化ガリウム系基板と、
    前記窒化ガリウム系基板の前記第1の領域上に位置しており第2の転位密度より大きい転位密度を有する第1の領域と前記窒化ガリウム系基板の前記第2の領域上に位置しており前記第2の転位密度より小さい転位密度を有する第2の領域とを含んでおり、前記窒化ガリウム系基板の前記一方の面上に設けられた窒化ガリウム系半導体領域と、
    前記窒化ガリウム系半導体領域の前記第1および第2の領域上に設けられたゲート絶縁膜と、
    前記第1および第2の領域上並びに前記ゲート絶縁膜上に設けられたゲート電極と、
    前記窒化ガリウム系基板の前記第1の領域に電気的に接続されており前記窒化ガリウム系基板の前記他方の面上に設けられたドレイン電極と
    を備え、
    前記窒化ガリウム系基板の前記第2の領域は前記窒化ガリウム系基板の前記第1の領域に隣接し、
    前記窒化ガリウム系基板の前記第1の領域の表面はN面であり、前記窒化ガリウム系基板の前記第2の領域の表面はGa面であり、
    前記窒化ガリウム系半導体領域は、前記窒化ガリウム系半導体領域の前記第2の領域に設けられておりn型窒化ガリウム系半導体からなるソース領域と、前記ソース領域と前記窒化ガリウム系基板との間の前記第1の領域及び前記第2の領域に設けられておりp型窒化ガリウム系半導体からなるp型エピタキシャル膜のウエル領域とを含み、
    前記窒化ガリウム系基板は、n導電型を有しており、
    前記ソース領域から前記窒化ガリウム系半導体領域の前記第1の領域を介して前記ドレイン電極に電子が流れることができるように、前記ゲート電極に印加されるゲート電圧に応じて、前記窒化ガリウム系半導体領域の前記ウエル領域のチャネル部に反転層が形成され、
    前記窒化ガリウム系基板の前記第1の領域は前記第1の転位密度より大きい転位密度を有して前記窒化ガリウム系基板の前記第2の領域より大きい導電率を有し、
    前記窒化ガリウム系半導体領域の前記第1の領域は前記第2の転位密度より大きい転位密度を有して前記窒化ガリウム系半導体領域の前記第2の領域の導電率より大きい導電率を有する、ことを特徴とする窒化ガリウム系MISトランジスタ。
  2. 前記p型窒化ガリウム系半導体は窒化ガリウムである、ことを特徴とする請求項1に記載された窒化ガリウム系MISトランジスタ。
  3. 前記窒化ガリウム系基板の前記第2の領域の前記第2の転位密度は、1×10cm−2以下である、ことを特徴とする請求項1または請求項2に記載された窒化ガリウム系MISトランジスタ。
  4. 前記窒化ガリウム系半導体領域は、前記窒化ガリウム系半導体領域の前記第2の領域に設けられておりn型窒化ガリウム系半導体からなる別のソース領域をさらに含み、
    前記窒化ガリウム系半導体領域の前記第1の領域は、前記ソース領域と前記別のソース領域との間に位置している、ことを特徴とする請求項1から請求項3のいずれか一項に記載された窒化ガリウム系MISトランジスタ。
  5. 前記窒化ガリウム系基板は、前記一方の面から前記他方の面に向かう方向に伸びており前記第1の転位密度より大きい転位密度を有する複数の第3の領域を含んでおり、
    前記窒化ガリウム系基板の前記第1および第3の領域の内の任意の一領域は、前記窒化ガリウム系基板の前記第1および第3の領域の内の他の領域から前記窒化ガリウム系基板の前記第2の領域によって隔てられており、前記窒化ガリウム系基板の前記第2の領域は前記窒化ガリウム系基板の前記第3の領域に隣接し、
    前記ドレイン電極は、前記窒化ガリウム系基板の前記第3の領域に電気的に接続されており、
    前記窒化ガリウム系半導体領域は、前記窒化ガリウム系基板の前記第3の領域上に位置しており第2の転位密度より大きい転位密度を有する第3の領域をさらに含んでおり、
    前記ゲート絶縁膜は、前記窒化ガリウム系半導体領域の前記第3の領域上に設けられており、
    当該窒化ガリウム系MISトランジスタは、前記第2および第3の領域上並びに前記ゲート絶縁膜上に設けられた別のゲート電極を更に備える、ことを特徴とする請求項1から請求項3のいずれか一項に記載された窒化ガリウム系MISトランジスタ。
  6. 前記窒化ガリウム系基板は窒化ガリウムから成る、ことを特徴とする請求項1から請求項5のいずれか一項に記載された窒化ガリウム系MISトランジスタ。
JP2005276228A 2005-09-22 2005-09-22 窒化ガリウム系misトランジスタ Expired - Fee Related JP4984467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005276228A JP4984467B2 (ja) 2005-09-22 2005-09-22 窒化ガリウム系misトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005276228A JP4984467B2 (ja) 2005-09-22 2005-09-22 窒化ガリウム系misトランジスタ

Publications (2)

Publication Number Publication Date
JP2007088275A JP2007088275A (ja) 2007-04-05
JP4984467B2 true JP4984467B2 (ja) 2012-07-25

Family

ID=37974951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005276228A Expired - Fee Related JP4984467B2 (ja) 2005-09-22 2005-09-22 窒化ガリウム系misトランジスタ

Country Status (1)

Country Link
JP (1) JP4984467B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252993A (ja) 2007-03-29 2008-10-16 Yazaki Corp 給電箱
US8461626B2 (en) * 2007-07-09 2013-06-11 Freescale Semiconductor, Inc. Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
JP6253886B2 (ja) 2013-01-09 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Mosfet

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型mosfetおよびその製造方法
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
JP3436220B2 (ja) * 1999-12-08 2003-08-11 株式会社豊田中央研究所 縦型半導体装置
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型GaN系電界効果トランジスタ、バイポーラトランジスタと縦型GaN系電界効果トランジスタの製造方法
JP4266694B2 (ja) * 2003-04-28 2009-05-20 シャープ株式会社 窒化物半導体レーザ素子および光学装置
JP4446869B2 (ja) * 2004-11-24 2010-04-07 トヨタ自動車株式会社 へテロ接合型のiii−v族化合物半導体装置とその製造方法
JP2007081154A (ja) * 2005-09-14 2007-03-29 Sumitomo Electric Ind Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
JP2007088275A (ja) 2007-04-05

Similar Documents

Publication Publication Date Title
JP4041075B2 (ja) 半導体装置
JP4002918B2 (ja) 窒化物含有半導体装置
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
JP5758132B2 (ja) 半導体素子
JP4568118B2 (ja) パワー半導体素子
JP6373509B2 (ja) 半導体デバイス、及び半導体デバイスの製造方法
US8860089B2 (en) High electron mobility transistor and method of manufacturing the same
US8421123B2 (en) Semiconductor device having transistor and rectifier
US20160240614A1 (en) Semiconductor device and semiconductor package
JP3502371B2 (ja) 半導体素子
JP6660631B2 (ja) 窒化物半導体デバイス
JP4955292B2 (ja) 半導体装置
US9472684B2 (en) Lateral GaN JFET with vertical drift region
JP2008103636A (ja) 縦型トランジスタ、および縦型トランジスタを作製する方法
CN102623498A (zh) 半导体元件
JP2011009493A (ja) 半導体装置およびその製造方法
TW201607035A (zh) 半導體裝置
US11282950B2 (en) Method for manufacturing semiconductor device
JP2008263140A (ja) 窒化物半導体素子
JP4984467B2 (ja) 窒化ガリウム系misトランジスタ
JP2006114795A (ja) 半導体装置
JP4904716B2 (ja) 縦型トランジスタ
JP2014022701A (ja) 縦型半導体装置およびその製造方法
CN109962110B (zh) 半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees