[go: up one dir, main page]

JP4667556B2 - 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 - Google Patents

縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP4667556B2
JP4667556B2 JP2000041555A JP2000041555A JP4667556B2 JP 4667556 B2 JP4667556 B2 JP 4667556B2 JP 2000041555 A JP2000041555 A JP 2000041555A JP 2000041555 A JP2000041555 A JP 2000041555A JP 4667556 B2 JP4667556 B2 JP 4667556B2
Authority
JP
Japan
Prior art keywords
gan
electrode
stacked structure
field effect
gan crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000041555A
Other languages
English (en)
Other versions
JP2001230410A (ja
Inventor
宏辰 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2000041555A priority Critical patent/JP4667556B2/ja
Priority to US09/784,833 priority patent/US20010040246A1/en
Publication of JP2001230410A publication Critical patent/JP2001230410A/ja
Application granted granted Critical
Publication of JP4667556B2 publication Critical patent/JP4667556B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はＧａＮ系電界効果トランジスタとその製造方法に関し、更に詳しくは、トランジスタとしての動作時に電界が集中する領域およびその横方向近傍の領域を構成するＧａＮ結晶が低転位化しているので、高い耐圧性等の優れた動作特性を発揮するＧａＮ系電界効果トランジスタ、およびそれを選択横方向成長法を適用して製造する方法に関する。
【０００２】
【従来の技術】
ＧａＮ系材料を用いた電界効果トランジスタ（ＦＥＴ）は、４００℃近い温度環境下においても熱暴走することなく動作するＦＥＴであり、高温動作固体素子として注目を集めている。
このＧａＮ系ＦＥＴを製造する場合、ＧａＮ系材料では、Ｓｉ結晶、ＧａＡｓ結晶、ＩｎＰ結晶の場合のように大口径の単結晶基板を製造することが困難であり、したがってＧａＮの単結晶基板を用いて所定の結晶層をエピタキシャル成長させてＦＥＴ層構造を形成することができない。そのため、次のような方法でＧａＮ系材料の結晶成長が行われている。それを、図２７に概略図として示した横型ＧａＮ系ＦＥＴを例にして説明する。
【０００３】
まず、結晶成長用の基板として、サファイア，ＳｉＣ，Ｓｉ，ＧａＡｓ，またはＧａＰなどの材料から成る単結晶基板１を用意する。
そして、この基板１の上に、ＭＯＣＶＤ法などのエピタキシャル結晶成長法で、一旦、ＧａＮを成膜する。上に列記した基板とＧａＮ単結晶との格子定数は著しく異なっているにもかかわらず、結晶成長時の成膜条件（例えば成長温度）を適切に選定することにより、基板１の上にはＧａＮ単結晶を主体とする低温堆積緩衝層（バッファ層）２が成膜される。
【０００４】
しかしながら、このバッファ層２には、基板１との間の大きな格子不整合に基づき、膜厚方向を略垂直に延びている貫通転位（欠陥）が存在していて、その転位密度は、通常、１×１０10cm-2程度の値になっている。
そして、このバッファ層２の上に引き続きＧａＮのエピタキシャル結晶成長を行って複数のＧａＮ結晶層を積層することにより、ＦＥＴ機能を発揮させるための積層構造３を形成する。その後、この積層構造３の表面に、所定のＦＥＴ加工を行うことにより、オーミック接合するソース電極Ｓとドレイン電極Ｄ、およびショット接合あるいはＭＩＳ（金属−絶縁体−半導体）接合するゲート電極Ｇなどの動作電極を形成して図２７で示した横型ＧａＮ系ＦＥＴが製造される。
【０００５】
ところで、上記した層構造のＦＥＴの場合、ＦＥＴ機能を発揮させるためのＧａＮ結晶の積層構造３には、前記したバッファ層２に存在していた貫通転位がそのまま膜厚方向（縦方向）に伝播していて、その貫通転位の存在数は、例えば積層構造３の１μｍ角の平面内に１００個程度存在している。そのため、この積層構造３を形成するＧａＮ結晶は、単結晶に対比してその品質が劣化した状態になっている。
【０００６】
したがって、上記した方法で製造されたＧａＮ系ＦＥＴの場合には、次のような問題が発生している。
（１）まず、このＦＥＴの動作時には、動作電極の１つであるゲート電極Ｇの直下に位置する積層構造の一部領域Ｒ1とこの領域Ｒ1からドレイン電極Ｄ側へ向かう近傍の領域Ｒ2とを含めた領域Ｒ、とりわけそのうちの領域Ｒ1が電界の集中する領域になる。したがって、この領域Ｒを形成する積層構造のＧａＮ結晶の転位密度が低くその品質が良好であれば、そこでは高い絶縁破壊電界強度（耐圧性）が発現するはずであるが、上記したＦＥＴの場合、実際にはその領域Ｒにも多数の貫通転位が存在しているので著しく低い電界強度で絶縁破壊（ブレークダウン）を起こすことがある。
【０００７】
（２）ＦＥＴのソース電極とドレイン電極の間に電流が流れない状態（ｏｆｆ状態）とするためにゲート電極Ｇにバイアス電圧を印加すると、ソース電極Ｓとドレイン電極Ｄの間に、無視できない程度のリーク電流の流れることがある。
（３）また、ゲート電極Ｇの形成箇所にショットキ障壁を形成したＭＥＳＦＥＴの場合、ゲート電極Ｇの逆方向耐圧が減少したり、逆方向電流が増大したりすることもある。
【０００８】
（４）更には、積層構造３へのソース電極とドレイン電極のオーミック接合における接触抵抗が増大したり、またＦＥＴとしての実効移動度が低下し、ＦＥＴの駆動能力が低下する。
このように、図２７で示した従来のＧａＮ系ＦＥＴの場合、動作電極の直下および近傍の領域Ｒに位置する積層構造のＧａＮ結晶に高い転位密度で貫通転位（欠陥）が存在していることによりＧａＮ結晶としての品質低下が起こっており、その結果、目的設計の性能が充分に引き出せていないという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、従来の方法で製造されたＧａＮ系ＦＥＴの場合、ＦＥＴ機能を発揮するＧａＮ結晶層にはバッファ層に存在する貫通転位が不可避に伝播してきてその品質を低下させることになり、その結果、ＦＥＴとしての電界集中領域における性能低下を招くという上記した問題を解決し、後述する選択横方向成長法を適用することにより、ＦＥＴ機能を発揮するＧａＮ結晶の積層構造における転位密度が大幅に低減しており、その結果、ＧａＮ結晶の特性が充分に引き出されている高性能のＧａＮ系ＦＥＴとその製造方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
本発明者は、上記目的を達成するための研究過程で、ＧａＮエピタキシャル結晶成長法の１つである選択横方向成長（ＥＬＯ：Epitaxial Lateral over-growth）法（応用物理、第６８巻、第７号、７７４〜７７９頁、１９９９年を参照）に着目した。
【００１１】
このＥＬＯ法では、図２８で示したような基板Ａ1や、図２９で示したような基板Ａ2を成長用基板として用いることによりＧａＮの結晶成長が行われる。
ここで、基板Ａ1は、例えばサファイアやＳｉ単結晶から成る基板１の上に前記したＧａＮバッファ層２を成膜し、更にこのＧａＮバッファ層２の上に例えばＳｉＯ2から成るマスク４をストライプ状に形成したタイプのものである。また、基板Ａ2は、上記した基板１の上に一旦ＧａＮバッファ層２を成膜し、このＧａＮバッファ層２の一部をストライプ状にエッチング除去することにより、基板１の表面１ａをストライプ状に表出させたタイプのものである。
【００１２】
したがって、これらの基板Ａ1，Ａ2の表面には、ＧａＮ結晶から成るストライプ状のパターンと、ＧａＮ結晶ではない材料（基板Ａ1の場合はＳｉＯ2であり、基板Ａ2の場合は基材１の材料である）から成るストライプパターンが共存している。
なお、これらの基板Ａ1，Ａ2におけるＧａＮバッファ層２には、前記した多数の貫通転位２Ａが膜厚方向に存在している。
【００１３】
これらの基板Ａ1，Ａ2の上に適切な成膜条件でＧａＮのエピタキシャル結晶成長を行うと、縦方向の結晶成長とともに、ＧａＮではないマスク４の表面や基板の表面１ａでは横方向の結晶成長も進む。
例えば、基板Ａ1を用いた場合、ＧａＮバッファ層の表面２ａでは縦方向の結晶成長によりＧａＮ結晶の成長膜厚が厚くなっていき、同時にマスク４の上部は横方向の結晶成長によりＧａＮ結晶で順次埋設されていき、ある膜厚にまで結晶成長が進むと、マスク４の上の結晶層と表面２ａ上の結晶層の横方向での融合が進んで、図３０で示したように、成膜されたＧａＮ結晶層５の表面５ａは平坦化する。
【００１４】
そして、この成膜過程で、バッファ層の表面２ａに縦方向に結晶成長したＧａＮ結晶層にはバッファ層の貫通転位２Ａがそのまま膜厚方向に伝播していくが、マスク４の上部では横方向の結晶成長が進むことに伴ってバッファ層に存在していた貫通転位も横方向に曲がって伝播する。
したがって、成膜されたＧａＮ結晶層５では、マスク４の両側の部分はバッファ層２の貫通転位がそのまま伝播して転位密度の大きいＧａＮ結晶の領域Ｂ1になっている。しかし、マスク４の上部の直上では貫通転位が横方向に曲がった状態で存在しているが、更にその上方では貫通転位が大幅に減少した高品質のＧａＮ結晶の領域Ｂ2になっている。
【００１５】
すなわち、この基板Ａ1を用いてＧａＮのエピタキシャル結晶成長を行うと、成膜したＧａＮ結晶層では、マスク上に位置する領域が転位密度の低減した高品質のＧａＮ結晶領域としてストライプ状に形成され、マスク以外の箇所には転位密度の高いＧａＮ結晶領域がストライプ状に形成されることになる。
なお、基板Ａ2を用いた場合には、サファイア基板１の表面１ａの上に転位密度の低減したＧａＮ結晶層がストライプ状に形成される。
【００１６】
このようなＥＬＯ法で成膜したＧａＮ結晶層における貫通転位に関する挙動を踏まえて、本発明者は、高性能のＧａＮ系ＦＥＴの製造に関して次のような考察を加えた。
（１）まず、ＧａＮ結晶層の厚みをある程度厚くすれば、その表面は平坦化しないまでも、そこにＦＥＴを形成するための活性層や、各動作電極を形成するためのコンタクト層を層状に成膜することができ、それぞれの層に期待される電気的特性を引き出すことができると考えられる。
【００１７】
（２）図２７で示した構造のＧａＮ系ＦＥＴを製造する際に、例えば基板Ａ1を用いれば、マスク４の上部領域Ｂ2は転位密度の低減した高品質のＧａＮ結晶になっているのでその耐圧性は高く、その領域の上に例えばゲート電極Ｇを形成すれば、得られたＦＥＴでは、ＧａＮ結晶の本来的な特性が充分に発揮されて耐圧性の向上やリーク電極の低減を実現することができるものと考えられる。
【００１８】
（３）そして、その場合、成膜したＧａＮ結晶層の表面には、図３０で示した領域Ｂ1（転位密度が高い）と領域Ｂ2（転位密度が低い）の双方がマスク４のストライプ状パターンに対応して形成されてくるので、設計目標のＦＥＴにおける形成すべきソース電極やゲート電極などの動作電極のパターンに応じてマスク４のパターンを形成すれば、これら動作電極とマスクの間に形成されてくるＧａＮ結晶の積層構造３は、前記した（２）の機能を有効に発揮するものと考えられる。
【００１９】
本発明は、上記した考案を踏まえて開発されたＧａＮ系ＦＥＴであって、
複数のＧａＮエピタキシャル結晶層が積層されている積層構造を有し、前記積層構造の表面に動作電極が配置されているＧａＮ系電界効果トランジスタにおいて、前記積層構造は、動作時における電界集中領域に相当する領域が、他の領域に比べて転位密度の低減したＧａＮエピタキシャル結晶層の積層構造になっていることを特徴とする。
【００２０】
具体的には、前記積層構造の表面にはソース電極とゲート電極が形成され、前記積層構造の裏面にはドレイン電極が形成されている縦型ＧａＮ系ＦＥＴであって、少なくとも前記ソース電極とゲート電極の間の領域に位置して、ゲート電極にバイアスを印加することにより導電性が制御される部分、いわゆるチャネルの形成される領域の前記積層構造が他の領域に比べて転位密度の低減されたＧａＮエピタキシャル結晶層になっている縦型ＧａＮ系ＦＥＴ（以下、ＦＥＴ（１）という）と、
前記積層構造の表面にはソース電極とゲート電極とドレイン電極とが形成されている横型ＧａＮ系ＦＥＴであって、少なくとも前記ゲート電極直下に位置し、チャネルが形成される領域の前記積層構造が他のＧａＮエピタキシャル結晶層に比べて転位密度の低減した領域になっている横型ＧａＮ系ＦＥＴ（以下、ＦＥＴ（２）という）が提供される。
【００２１】
上記したいずれのＦＥＴにおいても、このチャネルが形成される領域は、ＦＥＴを動作させる際に電界が集中するため、この部分の結晶性の良し悪しが、直接、ＦＥＴの動作特性に影響を及ぼす。
また、本発明においては、このようなトランジスタ動作時における電界集中領域の平面パターンと一定の周期性を有して配置された平面パターンがＧａＮ系材料以外の材料で表面に形成されている成長用基板の前記表面に、選択横方向成長を行うことにより複数のＧａＮエピタキシャル結晶層を成膜して積層構造を形成したのち、前記積層構造の表面に動作電極を形成することを特徴とするＧａＮ系ＦＥＴの製造方法が提供される。
【００２２】
そしてまた、前記積層構造の表面に動作電極としてソース電極とゲート電極を形成し、前記成長用基板を剥離して前記積層構造の裏面を表出させたのち、それにドレイン電極を形成する縦型ＧａＮ系ＦＥＴの製造方法が提供される。
【００２３】
【発明の実施の形態】
以下に、本発明のＧａＮ系ＦＥＴとその製造方法を図面に則して説明する。
まず、ＦＥＴ（１）について説明する。
このＦＥＴは、後述するＧａＮ結晶の積層構造の上にソース電極とゲート電極が形成され、裏面にはドレイン電極が形成されている。ソース電極とゲート電極が隣接する領域には、ゲート・ソース間に外部から電界を印加することでチャネルを形成・制御することができる。その場合、ソース電極の直下およびゲート電極とソース電極が隣接する領域が電界集中領域として機能する縦方向通電型のＦＥＴであって、低ＯＮ抵抗スイッチングトランジスタとして有用である。
【００２４】
このＦＥＴ（１）のユニット構造Ｕ1における基本的な層構造を図１に示す。
図１で示したユニット構造Ｕ1は、ゲート電極Ｇが埋め込み構造になっているものであり、後述の方法で成膜されるｎ−ＧａＮ結晶層１１の上面に、ｎ−ＧａＮ結晶層１２Ａとｐ−ＧａＮ結晶層１２Ｂとｎ−ＧａＮ結晶層１２Ｃとを、順次積層して成る積層構造１２が形成され、ｎ−ＧａＮ結晶層１２Ｃの上にソース電極Ｓがオーミック接合され、また絶縁膜１３を介在させてゲート電極Ｇが積層構造１２の中に埋設され、積層構造１２の裏面、具体的にはｎ−ＧａＮ結晶層１１の裏面にドレイン電極Ｄが直接形成された構造になっている。
【００２５】
このユニット構造Ｕ1の場合、トランジスタを動作させるために各電極間に適当なバイアスを印加すると、これら電極のうちソース電極Ｓとゲート電極Ｇとの横方向における位置関係によって変化するが、概ね、ソース電極Ｓ直下に位置する積層構造の領域とそこからゲート電極Ｇ側に位置している積層構造の領域とを含む領域、すなわち、図１の波線で囲った領域Ｒ1，Ｒ1’に電界強度が集中する。このように各電極にバイアスを印加したときに、電界強度が集中する領域のことを本発明では電界集中領域と呼ぶ。
【００２６】
図１のユニット構造Ｕ1の場合には、本発明でいう電界集中領域は領域Ｒ1，Ｒ1’のことであり、そして、これらの領域Ｒ1，Ｒ1’の積層構造における転位密度が他の領域、例えば図１で示した領域Ｒ2における転位密度よりも低減していることを特徴とする。
このユニット構造Ｕ1は次のようにして製造される。それを、成長用基板として図２８で示したタイプの基板Ａ1を用いた場合について説明する。
【００２７】
まず、例えばサファイア単結晶基板１の上に所望の厚みのＧａＮ低温堆積緩衝膜２を成膜し、更にその上に、例えば所望厚みのＳｉＯ2膜を成膜したのち、このＳｉＯ2膜にフォトリソグラフィーを適用して所定幅の開口部４ａを有するＳｉＯ2膜のストライプ状マスク４を形成して、図２と図２のIII−III線に沿う断面図である図３に示した成長用基板Ａ1を製造する。
【００２８】
このマスク４のストライプパターンを形成するときに必要な設計基準は次のことである。
すなわち、マスク４のストライプパターンを、図１で示したユニット構造Ｕ1の表面に形成すべきソース電極Ｓのパターンと同一の形状、もしくはソース電極Ｓのパターンを包含するやや大きめの形状として形成することである。したがって、この図の場合には、マスクの開口部４ａのパターンと形成すべきゲート電極Ｇのパターンとが同一になっている。
【００２９】
このような設計基準を採用することにより、ＥＬＯ法でマスク４の上方に結晶成長するＧａＮ結晶層における転位密度を低減させることができ、もって電界集中領域Ｒ1，Ｒ1’の耐圧性を高めることができる。この設計基準から逸脱すると、電界集中領域Ｒ1，Ｒ1’の充分な低転位化を実現することができなくなって高性能なＦＥＴ製造は困難になる。
【００３０】
このような設計基準を満たすためには、用いる基板１の表面に、予め、製造目的のユニット構造Ｕ1におけるソース電極（動作電極）Ｓの形成箇所を示すアライメントマークを刻印しておけばよい。
ついで、この成長用基板Ａ1の上に、ＧａＮのＥＬＯ法を行う。
まず、横方向の成長速度と縦方向の成長速度を適宜に設定して、例えばＭＯＣＶＤ法で例えばＳｉドープＧａＮから成るｎ−ＧａＮ結晶層１１を形成して、ついでその上に、例えばＳｉドープＧａＮから成るｎ−ＧａＮ結晶層１２Ａ、例えばＭｇドープＧａＮから成るｐ−ＧａＮ結晶層１２Ｂ、および例えばＳｉドープＧａＮから成るｎ−ＧａＮ結晶層１２Ｃを順次成膜して表面が概略平坦化している積層構造１２を形成し、図４で示したようなスラブ基板Ｃを製造する。
【００３１】
形成された積層構造１２における転位密度の高低を考えると、マスクの開口部４ａの上部に位置する領域には低温堆積緩衝層２の貫通転位２Ａがそのまま伝播しているので高密度化しており、またマスク４の上部に位置する領域では、貫通転位のほとんどが横方向に曲がっているので低密度化している。すなわち、マスク４の上部に位置する積層構造の領域、すなわち形成すべきソース電極の直下に位置する領域では、ＧａＮ結晶は高品質になっている。
【００３２】
ついで、スラブ基板Ｃのｎ−ＧａＮ結晶層１２Ｃの全面に例えばＳｉＯ2膜１４を成膜したのち、前記したアライメントマークに従ってゲート電極を形成すべき箇所をパターニングし、その箇所のＳｉＯ2膜をエッチング除去し、そして残りのＳｉＯ2膜１４をマスクにして例えば反応性イオンビームエッチング法（ＲＩＢＥ）で積層構造１２をエッチング除去し、ｎ−ＧａＮ結晶層１２Ａの一部までの深さを有するトレンチ構造を形成する（図５）。
【００３３】
ついで、ＳｉＯ2膜１４をエッチング除去し、トレンチ構造を含む全面にＭＯＣＶＤ法で例えばＡｌＮやＡｌＧａＮを成膜して絶縁膜１３を形成する（図６）。そして、例えばＣＶＤ法でゲート電極用の材料（例えばＷＳｉ）を全体の表面に堆積してトレンチ構造を埋設したのち、必要のない領域を化学的研磨法や機械的研磨法で除去するなどして図７で示したようにゲート電極Ｇを形成する。
【００３４】
ついで、全体の表面に例えばＳｉＯ2膜１４を成膜したのち、前記したアライメントマークに従ってソース電極を形成すべき箇所をパターニングし、その箇所のＳｉＯ2膜をエッチング除去し、そして残りのＳｉＯ2膜をマスクにして絶縁膜１３をエッチング除去し、更に、そこにソース電極の材料（例えばＡｌ／Ｔｉ／Ａｕ）を例えばスパッタ法で成膜して、図８で示したように、積層構造１２の上に、ソース電極Ｓを形成する。
【００３５】
そして最後に、裏面のサファイア単結晶基板１を裏面からエキシマレーザ照射するなどして剥離したのち、低温堆積緩衝層２をドライエッチングで、マスク４をフッ化水素酸で除去してｎ−ＧａＮ結晶層１１の裏面を表出せしめたのち、ここに例えばＡｌ／Ｔｉ／Ａｕをスパッタ法で成膜してドレイン電極Ｄを形成する。
【００３６】
図１で示したユニット構造Ｕ1は上記した工程を経て製造されるので、電界集中領域Ｒ1，Ｒ1’は、結晶成長時にＧａＮ結晶の転位密度が低減するマスク４の上部に位置するように形成されることになり、そのため、その領域のＧａＮ結晶は高品質であり、ソース電極Ｓとドレイン電極Ｄ間の耐圧性が向上する。
なお、ゲート電極Ｇの直下では転位密度が高くなっているが、絶縁膜１３の介在により両極間の絶縁性は確保されている。
【００３７】
図９は、ＦＥＴ（１）の系列に属する縦型ＭＩＳＦＥＴのユニット構造例Ｕ2における基本的な層構造を示す。
このユニット構造Ｕ2は、図４で示したスラブ基板Ｃに対してマスクの開口部４ａの上部に位置する積層構造の領域以外の箇所を一旦エッチング除去し、そこにｎ−ＧａＮ結晶層１２Ａ、ｐ−ＧａＮ結晶層１２Ｂ、およびｎ−ＧａＮ結晶層１２Ｃから成る積層構造１２を再結晶プロセスで形成し、この積層構造１２の上にソース電極Ｓ，Ｓを、またエッチング除去しなかった積層構造の上に絶縁膜１３を介してゲート電極Ｇを形成し、更にｎ−ＧａＮ結晶層１１の裏面にドレイン電極Ｄを形成して製造される。
【００３８】
そして、このユニット構造Ｕ2の場合も図９の領域Ｒ1，Ｒ1’が電界集中領域になるが、この領域も図４のスラブ基板Ｃにおけるマスク４の上部に位置していたため、すなわち、マスク４が存在していた箇所Ｍの上部に位置していたので、貫通転位の転位密度は低減化しており、したがって、このユニット構造Ｕ2も高い耐圧性を示す。
【００３９】
図１０はＦＥＴ（１）の系列に属するバイポーラトランジスタのユニット構造例Ｕ3における基本的な層構造を示す。
このユニット構造Ｕ3は、ＥＬＯ法でＧａＮ結晶を結晶成長するときに基板Ａ1のマスク４が存在していた箇所はｎ−ＧａＮ結晶層１１における箇所Ｍの場合のものである。そして、ｎ−ＧａＮ結晶層１１の上に、ｎ−ＧａＮ結晶層１２Ａ、ｐ−ＧａＮ結晶層１２Ｂ、およびｎ−ＧａＮ結晶層１２Ｃを順次積層して成る積層構造１２を有し、ｎ−ＧａＮ結晶層１２Ｃの上にエミッタ電極Ｅ1が、ｐ−ＧａＮ結晶層１２Ｂの上にベース電極Ｅ2が、ｎ−ＧａＮ結晶層１１の裏面にコレクタ電極Ｅ3がそれぞれ形成されている。
【００４０】
そして、このユニット構造Ｕ3の場合には、図１０の領域Ｒ1が電界集中領域になるが、この領域Ｒ1は、ＥＬＯ法でのＧａＮ結晶成長時に、成長用基板Ａ1のマスクの箇所Ｍの上部に位置しているため、貫通転位の転位密度は低減化しており、したがって、このユニット構造Ｕ3も高い耐圧性を示す。
次に、本発明のＦＥＴ（２）について説明する。
【００４１】
このＦＥＴは、後述するＧａＮ結晶の積層構造の上にソース電極、ゲート電極、ドレイン電極など全ての動作電極が形成され、ゲート電極の直下およびドレイン電極側の近傍領域が電界集中領域として機能する横方向通電型のＧａＮ系ＦＥＴである。
このＦＥＴ（２）のユニット構造Ｕ4における基本的な層構造を図１１に示す。
【００４２】
図１１で示したユニット構造Ｕ4は、ＭＥＳＦＥＴの層構造を示しており、まず基板１の上には、ＧａＮの低温堆積緩衝層２、更にその上に後述するマスク４が形成されている。
そして、例えばノンドープＧａＮ結晶またはｐ−ＧａＮ結晶から成る高抵抗ＧａＮ結晶層１５Ａ、ｎ−ＧａＮから成る導電性ＧａＮ結晶層１５Ｂが順次積層されて積層構造１５が形成され、その上にソース電極Ｓ、ゲーム電極Ｇ、ドレイン電極Ｄなどの動作電極が形成されている。
【００４３】
このユニット構造Ｕ4を動作させた場合、積層構造１５のうちゲート電極Ｇの直下の領域と、その近傍でドレイン電極Ｄ側に位置する領域を含む領域、すなわち図１１の破線で囲った領域Ｒ1が電界集中領域になる。
したがって、このユニット構造Ｕ4においては、上記した領域Ｒ1を含む積層構造１５、すなわち、マスク４上部の積層構造の領域における貫通転位２Ａの転位密度が他の領域、例えばソース電極Ｓやドレイン電極Ｄの直下に位置する領域における貫通転位の転位密度よりも低減していることを必要とする。領域Ｒ1の転位密度が高い場合には、このユニット構造Ｕ4は優れた耐圧性を発揮しなくなるからである。
【００４４】
このユニット構造Ｕ4における積層構造１５を形成するためには、図１２で示したような成長用基板Ａ3を用いたＥＬＯ法が適用される。
図１２で示した成長用基板Ａ3は、図２８で示したタイプの基板Ａ1において、マスク４のストライプパターンが形成すべきゲート電極Ｇのパターンに対応して形成されたものである。すなわち、ゲート電極Ｇが配置される場所と同一で、かつゲート電極Ｇよりも断面幅が広いストライプパターンが形成されている。
【００４５】
すなわち、製造後のユニット構造Ｕ4における電解集中領域Ｒ1がマスク４の上部に位置するように当該マスクのストライプパターンが設計され、マスク４の両側は低温堆積緩衝層２の表面が表出するように設計されている成長用基板である。
この成長用基板Ａ3の上にＥＬＯ法を適用すると、マスク４の両側に形成された積層構造には低温堆積緩衝層２の貫通転位２Ａがそのまま伝播しており、またマスク４の上部に形成された積層構造では上記貫通転位２Ａが横方向に曲がって伝播しているので、マスク上部の積層構造における転位密度はマスク両側の積層構造における転位密度よりも低減する。そして、全体の膜厚を調整することにより積層構造１５の上面を、動作電極の形成が可能な程度に平坦化することができる。
【００４６】
図１３は、ＦＥＴ（２）の系列に属する横型のＨＥＭＴまたはＭＩＳＦＥＴのユニット構造例Ｕ5における基本的な層構造を示す。
このユニット構造Ｕ5では、マスク４の上部に位置する積層構造１５の上に、例えばＡｌＮやＡｌＧａＮから成る絶縁膜１３を介してゲート電極Ｇが形成されており、動作時には領域Ｒ1が電界集中領域になる。
【００４７】
そして、このユニット構造Ｕ5では、マスク４の上部に位置する積層構造１５の上に、例えばＡｌＮやＡｌＧａＮから成る絶縁膜１３を介してゲーム電極Ｇが形成されており、動作時には領域Ｒ1が電界集中領域になる。
そして、このユニット構造Ｕ5における積層構造１５は図１２で示したようなマスクストライプパターンを有する成長用基板を用いたＥＬＯ法で形成される。したがって、領域Ｒ1の転位密度は低減しているので、ＦＥＴとして高い耐圧性を示す。
【００４８】
【実施例】
実施例１
本発明のＦＥＴ（１）の１例として図１４で示した断面構造を有し、低ＯＮ抵抗スイッチング特性の縦型ＧａＮ系ＦＥＴデバイスを設計した。
すなわち、設計されたこのデバイスは、ＧａＮ結晶の積層構造１２がｎ−ＧａＮ結晶層１２Ａとｐ−ＧａＮ結晶層１２Ｂとｎ−ＧａＮ結晶層１２Ｃとから成り、幅１μｍのゲート電極ＧがＡｌＮ絶縁膜１３を介して上記積層構造に５μｍの周期で埋め込まれてその上部がＳｉＯ2絶縁膜１６で封止されたものであり、積層構造１２にはｐ−ＧａＮ結晶層１２Ｂに注入された電子を引き抜いてスイッチング動作の時間短縮をはかるための消弧用接合部１７が形成されており、そして積層構造１２の上部にソース電極Ｓが形成され、更に全体の表面にソースメタル１８とヒートシンク１９が形成され、積層構造１２の下面にはｎ−ＧａＮ結晶層１１を介してドレイン電極Ｄが形成されたものである。
【００４９】
上記した設計デバイスの製造に当たり、まず、図１５で示した成長用基板Ａ4を用意した。この成長用基板Ａ4は、サファイア単結晶基板１の上に厚み０.０５μｍのＧａＮ低温堆積緩衝層２が成膜され、この層２の上に、ＳｉＯ2から成る厚み０.１μｍのマスク４のストライプパターンが形成されているものである。このマスク４は、設計デバイスにおける積層構造１２の位置に対応して６μｍの周期で形成され、またマスクの開口部４ａの幅は設計デバイスのゲート電極Ｇの幅と同じ２μｍに設定されている。
【００５０】
この成長用基板Ａ4の上にソース電極の位置を示すアライメントマークを刻印したのち、まず、横方向の成長速度が縦方向の成長速度の５倍となる成膜条件で、ＭＯＣＶＤ法で、縦方向の膜厚が１μｍとなるようなＥＬＯを行って、ＳｉドープＧａＮ成長層１１を成膜した。
マスク開口部４ａの上部の膜厚が１μｍ、マスク４の上面では膜厚０.５μｍ程度のＳｉドープＧａＮ結晶層１１が成膜された。
【００５１】
ついで、このＳｉドープＧａＮ結晶層１１の上に、引き続き、例えばＳｉ濃度が１.５×１０17cm-3で厚み１μｍのＳｉドープＧａＮ結晶層１２Ａ、アクセプタとしてＭｇを用い、例えばホール濃度が２×１０17cm-3で厚み０.３μｍのＭｇドープＧａＮ結晶層１２Ｂ、および例えばＳｉ濃度が５×１０18cm-3で厚み０.５μｍのＳｉドープＧａＮ結晶層１２ＣをＭＯＣＶＤ法で順次成膜して、図１６で示したスラブ基板Ｃ1を製造した。
【００５２】
図１６で示したスラブ基板Ｃ1において、最上層のＳｉドープＧａＮ結晶層１２Ｃの表面はほぼ平坦であったが、部分的には０.１μｍ程度の凹凸が残っている状態であった。
また、このスラブ基板Ｃ1の場合、マスク４の上方に位置する積層構造１２の転位密度はマスクの開口部４ａの上方に位置する積層構造１２の転位密度に比べて低くなっていた。例えば、上記した条件で成膜した積層構造における貫通転位密度を平面透過電子顕微鏡（ＴＥＭ）で観察すると、マスク４の上方では約１×１０7cm-2、開口部４ａの上方では約１×１０10cm-2であり、明確に有意差を認めることができた。
【００５３】
次に、このスラブ基板Ｃ1に対するＦＥＴの加工を行った。
まず、スラブ基板Ｃ1の全面に、例えば厚み０.２μｍのＳｉＯ2膜２０を成膜したのち、前記したアライメントマークに従ってゲート電極を形成すべき箇所をパターニングし、その部分のＳｉＯ2膜をウェットエッチングで除去して最上層のＳｉドープＧａＮ層１２Ｃの表面を表出させ、引き続き、残りのＳｉＯ2膜２０をマスクしてＲＩＢＥで積層構造１２をエッチング除去して図１７で示した深さ１μｍのトレンチ構造を形成した。
【００５４】
ついで、ＳｉＯ2膜２０をウェットエッチングで除去したのち、全面にＭＯＣＶＤ法で例えばＡｌＮを０.０５μｍ成膜して絶縁膜１３を形成し、更にこの絶縁膜１３の全面に厚み０.２μｍのＳｉＯ2膜を成膜し、消弧用接合部を形成すべき箇所をパターニングし、その部分のＳｉＯ2膜を除去して絶縁膜１３の表面を表出させ、残りのＳｉＯ2膜をマスクにしてＲＩＢＥでＭｇドープＧａＮ結晶層１２Ｂにまで達する深さ０.６μｍのトレンチを消弧用接合部のための窓１７ａとして形成し、更にマスクのＳｉＯ2膜をウェットエッチングで除去した。その結果、図１８で示した基板が得られた。
【００５５】
そして、この基板の表面にＣＶＤ法で例えばＷＳｉを堆積して上記２種類のトレンチを埋設して、図１９で示したように、ゲート電極Ｇと消弧用接合部１７を形成した。なお、表面に堆積した余分なＷＳｉはドライエッチングして除去した。なお、この際、他の化学的研磨法や機械的研磨法を適用して除去することが可能であることはいうまでもない。
【００５６】
ついで、図１９の基板の全面にＳｉＯ2膜を成膜したのち、全体に対して温度８５０℃のＮ2雰囲気中で３０分間の熱処理を行い、ＭｇドープＧａＮ結晶層１２Ｂ内のアクセプタ（Ｍｇ）を活性化すると同時に、前段工程の表面ドライエッチング時におけるドライエッチングダメージを回復せしめた。
その後、上記ＳｉＯ2膜の表面のうちソース電極を形成すべき箇所をパターニングしたのちその箇所のＳｉＯ2膜を除去してコンタクトホールを形成し、引き続き、アルカリ性のウェットエッチングでその部分のＡｌＮ絶縁膜１３をエッチング除去し、ついでこのホール部分にＡｌ／Ｔｉ／Ａｕをスパッタ法で堆積してソース電極Ｓを形成し、更に全面にＴｉ／Ａｕから成るソースメタル１８をスパッタ法で成膜した。
【００５７】
その結果、図２０で示したように、ＳｉＯ2膜１６で絶縁分離されてゲート電極Ｇとソース電極Ｓが形成された。ここで、全てのゲート電極Ｇは素子の両端においてゲート電極のパッドに接続されている。
ついで、ソースメタル１８の全面にソース電極Ｓ用のヒートシンク１９をはんだ付けして素子の機械的強度を確保したのち、サファイア単結晶基板側からエキシマレーザを照射することにより当該サファイア単結晶基板１を剥離除去し、ついで、ＲＩＢＥ法とフッ化水素酸でＧａＮ低温堆積緩衝層２，およびマスク４を順次剥離除去して、図２１で示したように、ＳｉドープＧａＮ結晶層１１の裏面を表出させた。
【００５８】
そして最後に、上記ＳｉドープＧａＮ結晶層１１の裏面に、スパッタ法でＡｌ／Ｔｉ／Ａｕを成膜してドレイン電極Ｄを形成し、図１４で示した設計デバイスにした。
この縦型ＦＥＥのソース電極Ｓとドレイン電極Ｄ間は１００Ｖ以上の耐圧性を示し、また実効ゲート幅５０cmに対してＯＮ抵抗は１ｍΩであり、良好な耐圧性とスイッチング特性を備えていた。
【００５９】
実施例２
本発明のＦＥＴ（２）の１例として、図２２で示した断面構造を有する横型ＧａＮ系ＦＥＴデバイスを設計した。
すなわち、設計されたデバイスは、ＧａＮ結晶の積層構造１５がＭｇドープＧａＮから成る高抵抗ＧａＮ結晶層１５Ａと、ＳｉドープＧａＮから成る導電性ＧａＮ結晶層１５Ｂで構成され、前記導電性ＧａＮ結晶層１５Ｂはチャネル層として機能するＳｉドープＧａＮ結晶層１５ｂ1と、ソース電極Ｓおよびドレイン電極Ｄのコンタクト層として機能するＳｉドープＧａＮ結晶層１５ｂ2の２層で形成され、ソース電極Ｓとドレイン電極Ｄの間隔は３μｍで、その中間位置に幅０.５μｍのゲート電極Ｇが配置され、全体の表面はＳｉＯ2膜２１で保護されているものである。
【００６０】
上記した設計デバイスの製造に当たり、まず、図２３で示した成長用基板Ａ5を用意した。この成長用基板Ａ5は、サファイア基板１の上に厚み０.０５μｍのＧａＮ低温堆積緩衝層２が成膜され、この層２の上に、ＳｉＯ2から成る厚み０.１μｍのマスク４のストライプパターンが形成されているものである。
このマスク４は、設計デバイスにおけるゲート電極Ｇの位置に対応して２０μｍの周期で形成され、またマスクの開口部４ａの幅は１６μｍに設定されている。
【００６１】
この成長用基板Ａ5の上にゲート電極の位置を示すアライメントマークを刻印したのち、まず、横方向の成長速度が縦方向の成長速度の５倍となる成膜条件で、ＭＯＣＶＤ法で、縦方向の膜厚が２μｍとなるようなＥＬＯを行って、ＭｇドープＧａＮ結晶層１５Ａを成膜した。
マスク開口部４ａの上部の膜厚は２μｍ，マスク４の上面では膜厚１.８μｍ程度のＭｇドープＧａＮ結晶層１５Ａが成膜された。
【００６２】
ついで、このＭｇドープＧａＮ結晶層１５Ａの上に、引き続き、Ｓｉ濃度が５×１０17cm-3で厚み０.２μｍのＳｉドープＧａＮ結晶層１５ｂ1，および、Ｓｉ濃度が５×１０18cm-3で厚み０.１μｍのＳｉドープＧａＮ結晶層１５ｂ2をＭＯＣＶＤ法で順次成膜して、図２４で示したスラブ基板Ｃ2を製造した。
図２４で示したスラブ基板Ｃ2において、最上層のＳｉドープＧａＮ結晶層１５ｂ2の表面はほぼ平坦であったが、部分的には０.１μｍ程度の凹凸が残っている状態であった。
【００６３】
また、このスラブ基板Ｃ2の場合、マスク４の上方に位置する積層構造の転位密度はマスクの開口部４ａの上方に位置する積層構造１５の転位密度に比べて低くなっていた。例えば、上記した条件で成膜した積層構造における貫通転位密度を平面透過電子顕微鏡（ＴＥＭ）で観察すると、マスク４の上方では約１×１０7cm-2，開口部４ａの上方では約１×１０10cm-2であり、明確に有意差を認めることができた。
【００６４】
次に、このスラブ基板Ｃ2に対するＦＥＴ加工を行った。
まず、スラブ基板Ｃ2の全面に例えば厚み０.２μｍのＳｉＯ2膜を成膜したのち、前記したアライメントマークに従ってソース電極とドレイン電極を形成すべき箇所をパターニングし、その部分のＳｉＯ2膜をドライエッチングで除去して最上層のＳｉドープＧａＮ結晶層１５ｂ2の表面を表出させ、スパッタ法でＡｌ／Ｔｉ／Ａｕを被着したのちリフトオフすることで、図２５で示したように、ソース電極Ｓとドレイン電極Ｄを設計パターンでＳｉドープＧａＮ結晶層１５ｂ2の上に形成した。
【００６５】
ついで、ソース電極Ｓとドレイン電極Ｄとの中間位置のＳｉＯ2膜に、形成すべきゲート電極の箇所を電子線描画装置でパターニングしてＳｉドープＧａＮ結晶層１５ｂ2の表面を表出させ、残りのＳｉＯ2膜をマスクにしてそこにＲＩＢＥでリセスエッチングを行ってＳｉドープＧａＮ結晶層１５ｂ1の表面を表出させ、そこに、ＥＢ蒸着法でＰｔ／Ｔｉ／Ａｕを被着せしめたのちリフトオフすることにより、図２６で示したように、ゲート電極ＧをＳｉドープＧａＮ結晶層１５ｂ1の上に設計パターンで形成した。
【００６６】
そして最後に、表面全体にＳｉＯ2膜２１を形成することにより、図２２で示した横型ＦＥＴが得られた。
この横型ＦＥＴは３００Ｖ以上の耐圧性を示し、遮断周波数が３０GHzであり、高周波増幅用トランジスタとしての特性は良好であった。
【００６７】
【発明の効果】
以上の説明で明らかなように、本発明のＧａＮ系ＦＥＴはＥＬＯ法を適用して製造されているので、このときに用いる成長用基板におけるマスクのストライプパターンを、動作時に電界が集中する領域の設計パターンと合致させることにより、形成される前記電界集中領域のＧａＮ結晶層では貫通転位の転位密度が低減し、その高品質化が実現する。
【００６８】
したがって、本発明のＧａＮ系ＦＥＴは、従来のＧａＮ系ＦＥＴに比べると動作電極直下およびその近傍におけるＧａＮ結晶層が高品質化しており、ＧａＮ結晶それ自体の特性が好適に引き出されており、例えば耐圧性が大幅に向上している。
【図面の簡単な説明】
【図１】本発明の縦型ＦＥＴ（１）のユニット構造例Ｕ1における基本的な層構造を示す断面図である。
【図２】ユニット構造Ｕ1の製造に用いる成長用基板Ａ1を示す斜視図である。
【図３】図２のIII−III線に沿う断面図である。
【図４】成長用基板Ａ1を用いて製造したスラブ基板Ｃにおける貫通転位の状態を示す断面図である。
【図５】スラブ基板Ｃにゲート電極用のトレンチ構造を形成した状態を示す断面図である。
【図６】トレンチ構造に絶縁膜を形成した状態を示す断面図である。
【図７】ゲート電極を形成した状態を示す断面図である。
【図８】ソース電極を形成した状態を示す断面図である。
【図９】本発明の縦型ＧａＮ系ＭＩＳＦＥＴのユニット構造例Ｕ2における基本的な層構造を示す断面図である。
【図１０】本発明のバイポーラトランジスタのユニット構造例Ｕ3における基本的な層構造を示す断面図である。
【図１１】本発明の横型ＧａＮ系ＭＥＳＦＥＴのユニット構造例Ｕ4における基本的な層構造を示す断面図である。
【図１２】ユニット構造Ｕ4の製造に用いる成長用基板Ａ3を示す斜視図である。
【図１３】本発明の横型ＧａＮ系ＨＥＭＴ（またはＭＩＳＦＥＴ）のユニット構造例Ｕ5における基本的な層構造を示す断面図である。
【図１４】実施例１で設計した縦型ＦＥＴの断面図である。
【図１５】設計した図１４の縦型ＦＥＴの製造時に用いる成長用基板Ａ4を示す斜視図である。
【図１６】成長用基板Ａ4で製造したスラブ基板Ｃ1を示す断面図である。
【図１７】スラブ基板Ｃ1にゲート電極用のトレンチ構造を形成した状態を示す断面図である。
【図１８】トレンチ構造に絶縁膜を形成し、消弧用接合部のための窓を形成した状態を示す断面図である。
【図１９】ゲート電極と消弧用接合部を形成した状態を示す断面図である。
【図２０】ソースメタルを形成した状態を示す断面図である。
【図２１】ヒートシンクを形成し、成長用基板を剥離した状態を示す断面図である。
【図２２】実施例２で設計した横型ＦＥＴの断面図である。
【図２３】設計した図２２の横型ＦＥＴの製造時に用いる成長用基板Ａ5を示す断面図である。
【図２４】成長用基板Ａ5を用いて製造したスラブ基板Ｃ2を示す断面図である。
【図２５】スラブ基板Ｃ2にソース電極とドレイン電極を設計パターンで形成した状態を示す断面図である。
【図２６】ゲート電極を設計パターンで形成した状態を示す断面図である。
【図２７】従来のＧａＮ系ＦＥＴを示す断面図である。
【図２８】選択横方向成長（ＥＬＯ）法で用いる成長用基板の１例Ａ1を示す断面図である。
【図２９】別の成長用基板Ａ2を示す断面図である。
【図３０】成長用基板Ａ1を用いて形成されたＧａＮ結晶層に存在する貫通転位の状態を示す断面図である。
【符号の説明】
Ｓ ソース電極
Ｇ ゲート電極
Ｄ ドレイン電極
Ｅ1 エミッタ電極
Ｅ2 ベース電極
Ｅ3 コレクタ電極
Ｒ1 転位密度が低減している領域（電界集中領域）
Ｒ2 転位密度が高い領域
１ 基板
１ａ 基板１の表面
２ ＧａＮの低温堆積緩衝層
２ａ 低温堆積緩衝層２の表面
２Ａ 貫通転位
３ ＧａＮエピタキシャル結晶層
４ マスク
４ａ マスク４の開口部
５ ＧａＮ結晶層
１１ ｎ−ＧａＮ結晶層（ＳｉドープＧａＮ結晶層）
１２ ＧａＮ結晶の積層構造
１２Ａ ｎ−ＧａＮ結晶層（ＳｉドープＧａＮ結晶層）
１２Ｂ ｐ−ＧａＮ結晶層（ＭｇドープＧａＮ結晶層）
１２Ｃ ｎ−ＧａＮ結晶層（ＳｉドープＧａＮ結晶層）
１３ 絶縁膜
１４ ＳｉＯ2膜
１５ ＧａＮ結晶の積層構造
１５Ａ 高抵抗ＧａＮ結晶層
１５Ｂ 導電性ＧａＮ結晶層
１５ｂ1 ＳｉドープＧａＮ結晶層（チャネル層）
１５ｂ2 ＳｉドープＧａＮ結晶層（コレクタ層）
１６ ＳｉＯ2膜
１７ 消弧用接合部
１７ａ 窓
１８ ソースメタル
１９ ヒートシンク
２０ ＳｉＯ2膜

Claims (5)

  1. 複数のＧａＮエピタキシャル結晶層が積層されている積層構造を有し、前記積層構造の表面にはソース電極とゲート電極が形成され、前記積層構造の裏面側にはドレイン電極が形成されている縦型ＧａＮ系電界効果トランジスタにおいて、
    少なくとも前記ソース電極直下に位置する領域の前記積層構造が、他の領域に比べて転位密度の低減したＧａＮエピタキシャル結晶層の積層構造になっていることを特徴とする縦型ＧａＮ系電界効果トランジスタ。
  2. 前記積層構造は、ＧａＮ系材料からなる第１のｎ型層、ｐ型層、および第２のｎ型層が順次形成されており、
    前記ゲート電極は、前記他の領域の一部に形成された前記第１のｎ型層まで至るトレンチ構造に絶縁膜を介して埋め込まれていることを特徴とする請求項１に記載の縦型ＧａＮ系電界効果トランジスタ。
  3. ＧａＮ系材料からなる第１のｎ型層、ｐ型層、および第２のｎ型層がこの順に形成されている積層構造を有し、前記ｐ型層の表面にベース電極が形成され、前記第２のｎ型層の表面にエミッタ電極が形成され、前記積層構造の裏面側にコレクタ電極が形成されたバイポーラトランジスタにおいて、
    少なくとも前記エミッタ電極直下に位置する領域の前記積層構造が、他の領域に比べて転位密度の低減したＧａＮエピタキシャル結晶層の積層構造になっていることを特徴とするバイポーラトランジスタ。
  4. ＧａＮ系材料からなる積層構造の表面にソース電極とゲート電極が形成され、前記積層構造の裏面にドレイン電極が形成される縦型ＧａＮ系電界効果トランジスタの製造方法において、
    前記ゲート電極のパターンと同一の開口部を有する平面パターンがＧａＮ系材料以外の材料で形成されている成長用基板の表面に、選択横方向成長を行うことにより前記積層構造を形成したのち、前記積層構造の表面に前記ゲート電極を形成することを特徴とする縦型ＧａＮ系電界効果トランジスタの製造方法。
  5. 前記積層構造の表面に前記動作電極としてソース電極を形成し、前記成長用基板を剥離して前記積層構造の裏面を表出させたのち、前記裏面にドレイン電極を形成する請求項４の縦型ＧａＮ系電界効果トランジスタの製造方法。
JP2000041555A 2000-02-18 2000-02-18 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 Expired - Lifetime JP4667556B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000041555A JP4667556B2 (ja) 2000-02-18 2000-02-18 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US09/784,833 US20010040246A1 (en) 2000-02-18 2001-02-16 GaN field-effect transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000041555A JP4667556B2 (ja) 2000-02-18 2000-02-18 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2001230410A JP2001230410A (ja) 2001-08-24
JP4667556B2 true JP4667556B2 (ja) 2011-04-13

Family

ID=18564775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000041555A Expired - Lifetime JP4667556B2 (ja) 2000-02-18 2000-02-18 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US20010040246A1 (ja)
JP (1) JP4667556B2 (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP3795765B2 (ja) * 2001-04-06 2006-07-12 ソニー株式会社 化合物半導体基板の製造方法
US20030047746A1 (en) * 2001-09-10 2003-03-13 Fuji Photo Film Co., Ltd. GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6830945B2 (en) * 2002-09-16 2004-12-14 Hrl Laboratories, Llc Method for fabricating a non-planar nitride-based heterostructure field effect transistor
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4473222B2 (ja) * 2004-02-16 2010-06-02 独立行政法人科学技術振興機構 発光型トランジスタ
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
JP4974454B2 (ja) 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
US7709859B2 (en) * 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) * 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
US7465967B2 (en) * 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
JP4986406B2 (ja) * 2005-03-31 2012-07-25 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5051980B2 (ja) * 2005-03-31 2012-10-17 住友電工デバイス・イノベーション株式会社 半導体装置
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7626217B2 (en) * 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7544963B2 (en) * 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
JP4907929B2 (ja) * 2005-06-27 2012-04-04 株式会社東芝 電界効果型半導体装置及び電界効果型半導体装置の製造方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
JP4984467B2 (ja) * 2005-09-22 2012-07-25 住友電気工業株式会社 窒化ガリウム系ｍｉｓトランジスタ
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007227884A (ja) * 2006-01-30 2007-09-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP4993673B2 (ja) * 2006-08-24 2012-08-08 ローム株式会社 Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP5134797B2 (ja) * 2006-09-13 2013-01-30 ローム株式会社 ＧａＮ系半導体素子及びその製造方法並びにＧａＮ系半導体装置
US8421119B2 (en) 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP2008071877A (ja) * 2006-09-13 2008-03-27 Rohm Co Ltd ＧａＮ系半導体素子
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5189771B2 (ja) * 2007-02-01 2013-04-24 ローム株式会社 ＧａＮ系半導体素子
WO2008099843A1 (ja) * 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008210936A (ja) * 2007-02-26 2008-09-11 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
WO2008105077A1 (ja) 2007-02-27 2008-09-04 Fujitsu Limited 化合物半導体装置とその製造方法
JP2008227073A (ja) * 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
JP2008227074A (ja) * 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体素子の製造方法および窒化物半導体素子
JP5056299B2 (ja) * 2007-09-18 2012-10-24 日立電線株式会社 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2009164235A (ja) * 2007-12-28 2009-07-23 Rohm Co Ltd 窒化物半導体素子およびその製造方法
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
TWI398908B (zh) * 2009-02-27 2013-06-11 Lextar Electronics Corp 半導體層的形成方法
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP5580012B2 (ja) * 2009-09-10 2014-08-27 株式会社東芝 ショットキーバリアダイオード及びその製造方法
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
WO2011077507A1 (ja) * 2009-12-21 2011-06-30 富士通株式会社 化合物半導体装置及びその製造方法
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
US8778747B2 (en) * 2011-05-25 2014-07-15 Triquint Semiconductor, Inc. Regrown Schottky structures for GAN HEMT devices
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
ITMI20120713A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Sistema elettronico a montaggio attraverso fori passanti con elementi di dissipazione serrati tra loro contro corpo isolante
ITMI20120711A1 (it) 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo di potenza
ITMI20120712A1 (it) * 2012-04-27 2013-10-28 St Microelectronics Srl Dispositivo elettronico a montaggio passante con doppio dissipatore di calore
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9129802B2 (en) * 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
EP2765611A3 (en) * 2013-02-12 2014-12-03 Seoul Semiconductor Co., Ltd. Vertical gallium nitride transistors and methods of fabricating the same
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
EP2843708A1 (en) * 2013-08-28 2015-03-04 Seoul Semiconductor Co., Ltd. Nitride-based transistors and methods of fabricating the same
KR102167518B1 (ko) * 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
WO2015147816A1 (en) * 2014-03-26 2015-10-01 Intel Corporation Iii-n transistors with enhanced breakdown voltage
US9343569B2 (en) 2014-05-21 2016-05-17 International Business Machines Corporation Vertical compound semiconductor field effect transistor on a group IV semiconductor substrate
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
WO2016043748A1 (en) 2014-09-18 2016-03-24 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
WO2016080961A1 (en) 2014-11-18 2016-05-26 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
KR102423219B1 (ko) 2014-12-18 2022-07-20 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
KR102504576B1 (ko) 2015-05-19 2023-02-28 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
US10388777B2 (en) 2015-06-26 2019-08-20 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
CN105350074A (zh) * 2015-11-03 2016-02-24 湘能华磊光电股份有限公司 一种提高led外延晶体质量的外延生长方法
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
JP6626021B2 (ja) * 2017-02-15 2019-12-25 トヨタ自動車株式会社 窒化物半導体装置
JP6469795B2 (ja) * 2017-09-21 2019-02-13 アルディーテック株式会社 絶縁ゲート型電界効果トランジスタ
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
JP7510123B2 (ja) 2020-01-27 2024-07-03 株式会社Flosfia 半導体装置
EP4098781A4 (en) * 2020-01-27 2024-05-15 Flosfia Inc. Semiconductor device and method for producing semiconductor device
JP6986645B1 (ja) * 2020-12-29 2021-12-22 京セラ株式会社 半導体基板、半導体デバイス、電子機器
JP6971415B1 (ja) * 2020-12-29 2021-11-24 京セラ株式会社 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器
US12218202B2 (en) * 2021-09-16 2025-02-04 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (fr) * 1995-09-18 1997-03-27 Hitachi, Ltd. Materiau semi-conducteur, procede de production de ce materiau semi-conducteur et dispositif a semi-conducteur
JPH10189944A (ja) * 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JPH11501463A (ja) * 1995-12-28 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＧａＮ−ＡｌＮをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置
WO1999023693A1 (fr) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. SUBSTRAT MONOCRISTALLIN DE GaN ET PROCEDE DE PRODUCTION ASSOCIE
JP2000208760A (ja) * 1999-01-13 2000-07-28 Furukawa Electric Co Ltd:The 電界効果トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (fr) * 1995-09-18 1997-03-27 Hitachi, Ltd. Materiau semi-conducteur, procede de production de ce materiau semi-conducteur et dispositif a semi-conducteur
JPH11501463A (ja) * 1995-12-28 1999-02-02 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＧａＮ−ＡｌＮをベース材料とする高電圧半導体装置の製造方法及び製造された半導体装置
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JPH10189944A (ja) * 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
WO1999023693A1 (fr) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. SUBSTRAT MONOCRISTALLIN DE GaN ET PROCEDE DE PRODUCTION ASSOCIE
JP2000208760A (ja) * 1999-01-13 2000-07-28 Furukawa Electric Co Ltd:The 電界効果トランジスタ

Also Published As

Publication number Publication date
JP2001230410A (ja) 2001-08-24
US20010040246A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
JP4667556B2 (ja) 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
TWI430341B (zh) 單一或多重閘極場平板之製造
JP5462161B2 (ja) Ｉｉｉ−ｖ族ｍｅｓｆｅｔでのダマシンコンタクト製造方法
US7465968B2 (en) Semiconductor device and method for fabricating the same
CN112018107B (zh) 氮化物半导体装置
JP2009032796A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311269A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US12107157B2 (en) High electron mobility transistor and method for fabricating the same
JP2008311489A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US7439595B2 (en) Field effect transistor having vertical channel structure
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5487590B2 (ja) 半導体装置及びその製造方法
JP3690594B2 (ja) ナイトライド系化合物半導体の電界効果トランジスタ
CN113628963B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US6576927B2 (en) Semiconductor device and GaN-based field effect transistor for use in the same
CN213184300U (zh) 一种具有高可靠性的氮化物器件
JP2008118082A (ja) 窒化物半導体装置及びその製造方法
JP2014060427A (ja) 半導体装置及びその製造方法
JP4804635B2 (ja) ＧａＮ系電界効果トランジスタ
JP2008159691A (ja) 窒化物半導体結晶成長基板、窒化物半導体素子および窒化物半導体結晶成長基板の製造方法
KR20150012019A (ko) 질화물계 트랜지스터 및 이의 제조 방법
CN118099208B (zh) 一种增强型GaN HEMT器件结构和制造方法
JP2009099601A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4667556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

EXPY Cancellation because of completion of term