[go: up one dir, main page]

JP7470075B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7470075B2
JP7470075B2 JP2021038317A JP2021038317A JP7470075B2 JP 7470075 B2 JP7470075 B2 JP 7470075B2 JP 2021038317 A JP2021038317 A JP 2021038317A JP 2021038317 A JP2021038317 A JP 2021038317A JP 7470075 B2 JP7470075 B2 JP 7470075B2
Authority
JP
Japan
Prior art keywords
electrode
region
partial region
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021038317A
Other languages
English (en)
Other versions
JP2022138435A (ja
Inventor
智明 井口
比呂 雁木
勇介 小林
宏樹 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021038317A priority Critical patent/JP7470075B2/ja
Priority to US17/399,278 priority patent/US11742403B2/en
Publication of JP2022138435A publication Critical patent/JP2022138435A/ja
Application granted granted Critical
Publication of JP7470075B2 publication Critical patent/JP7470075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の向上が望まれる。
特許第６４００５４５号公報
本発明の実施形態は、特性を向上できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、第１導電部材、及び、絶縁部領域を含む。前記第２電極は、第１電極部分を含む。前記第１電極から前記第１電極部分への方向は、第１方向に沿う。前記第１電極から前記第３電極への方向は、前記第１方向に沿う。前記半導体部材は、第１導電形の第１半導体領域を含む。前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含む。前記第１部分領域は、前記第１電極と前記第１電極部分との間にある。前記第２部分領域は、前記第１電極と前記第３電極との間にある。前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿う。前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にある。前記第３部分領域は、第１位置及び第２位置を含む。前記第２位置は、前記第１部分領域と前記第１位置との間にある。前記第１導電部材は、第１部分及び第２部分を含む。前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にある。前記第１部分は、前記第１位置と接続される。前記第２部分は、前記第１部分と接続される。前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある。前記絶縁部領域は、第１絶縁領域及び第２絶縁領域を含む。前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にある。前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と第２部分との間にある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２は、第１実施形態に係る半導体装置を例示する模式的斜視図である。 図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図７は、実施形態に係る半導体装置の製造方法を例示する模式的斜視図である。 図８（ａ）～図８（ｄ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図９（ａ）～図９（ｄ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。 図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１１は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１３は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１４は、第３実施形態に係る半導体装置を例示する模式的断面図である。 図１５は、第３実施形態に係る半導体装置を例示する模式的斜視図である。 図１６は、第３実施形態に係る半導体装置を例示する模式的斜視図である。 図１７は、第３実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、第１導電部材６１及び絶縁部領域４０を含む。
第２電極５２は、第１電極部分５２ａを含む。第１電極５１から第１電極部分５２ａへの方向は、第１方向に沿う。
第１方向をＹ軸方向とする。Ｙ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｙ軸方向及びＸ軸方向に対して垂直な方向をＺ軸方向とする。
第１電極５１から第３電極５３への方向は、第１方向（Ｙ軸方向）に沿う。例えば、第１電極部分５２ａの少なくとも一部から第３電極５３への方向は、第２方向に沿う。第２方向は、第１方向と交差する。第２方向は、例えば、Ｘ軸方向である。第１電極部分５２ａの第２方向（Ｘ軸方向）における位置は、第３電極５３の第２方向における位置とは異なる。
半導体部材１０Ｍは、第１導電形の第１半導体領域１１を含む。第１導電形は、ｎ形及びｐ形の一方である。以下では、第１導電形は、ｎ形である。
第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ及び第３部分領域１１ｃを含む。第１部分領域１１ａは、第１電極５１と第１電極部分５２ａとの間にある。第２部分領域１１ｂは、第１電極５１と第３電極５３との間にある。第１部分領域１１ａから第２部分領域１１ｂへの方向は、第２方向（例えばＸ軸方向）に沿う。第３部分領域１１ｃは、第１部分領域１１ａと第１電極部分５２ａとの間にある。これらの部分領域の境界は不明確で良い。
例えば、第３部分領域１１ｃは、第１位置ｐｚ１及び第２位置ｐｚ２を含む。第２位置ｐｚ２は、第１部分領域１１ａと第１位置ｐｚ１との間にある。
第１導電部材６１は、第１部分ｐ１及び第２部分ｐ２を含む。第１部分ｐ１は、第１方向（Ｙ軸方向）において、第２部分領域１１ｂと第３電極５３との間にある。第１部分ｐ１は、第１位置ｐｚ１と接続される。このように、第１部分ｐ１は、第３部分領域１１ｃの一部と接続される。例えば、第１部分ｐ１は、第１位置ｐｚ１（第３部分領域１１ｃ）と連続する。第１部分ｐ１と第３部分領域１１ｃとの間の境界は不明確で良い。例えば、第１部分ｐ１は、半導体材料（例えば第１半導体材料）を含んでも良い。この場合、第１部分ｐ１は、第１位置ｐｚ１（第３部分領域１１ｃ）と連続する。
第２部分ｐ２は、第１部分ｐ１と接続される。第２部分ｐ２の第１方向（Ｙ軸方向）における位置は、第１部分ｐ１の第１方向における位置と、第２部分領域１１ｂ（例えば第１電極５１でも良い）の第１方向における位置と、の間にある。例えば、第１電極５１と第１部分ｐ１との間のＹ軸方向に沿う距離は、第１電極５１と第２部分ｐ２との間のＹ軸方向に沿う距離よりも長い。
絶縁部領域４０は、第１絶縁領域４１ａ及び第２絶縁領域４１ｂを含む。第１絶縁領域４１ａは、第２方向（Ｘ軸方向）において、半導体部材１０Ｍの一部と第３電極５３との間にある。第２絶縁領域４１ｂは、第１方向（Ｙ軸方向）において、第２位置ｐｚ２と第１電極５１との間にある。第２絶縁領域４１ｂは、第２方向（Ｘ軸方向）において、第２位置ｐｚ２（例えば第３部分領域１１ｃの一部）と第２部分ｐ２との間にある。第２絶縁領域４１ｂは、第３部分領域１１ｃと第２部分ｐ２との間を電気的に絶縁する。第２絶縁領域４１ｂは、第２部分ｐ２と、後述する第３部分ｐ３と、の間を電気的に絶縁する。第２絶縁領域４１ｂは、第２部分ｐ２と、後述する第４部分ｐ４と、の間を電気的に絶縁する。第２絶縁領域４１ｂは、第１方向（Ｙ軸方向）において、第１絶縁領域４１ａと離れる。第２絶縁領域４１ｂは、例えばＶ字の形状を有する。例えば、第２絶縁領域４１ｂは、底部と、２つの延在部と、を含む。底部と第１電極５１との間の第１方向（Ｙ軸方向）に沿う距離は、第２部分ｐ２と第１電極５１との間の第１方向（Ｙ軸方向）に沿う距離よりも短い。２つの延在部の１つは、第１方向の成分を含む方向において底部から第２電極５２に向けて延在する。２つの延在部の別の１つは、第１方向の成分を含む別の方向において底部から第２電極５２に向けて延在する。２つの延在部は、互いに離れている。２つの延在部の間に、第２部分ｐ２が位置する。第２絶縁領域４１ｂは、第３部分領域１１ｃと第２部分ｐ２との間を電気的に絶縁する。
図１に示すように、この例では、半導体部材１０Ｍは、第２半導体領域１２及び第３半導体領域１３を含む。第２半導体領域１２は、第２導電形である。第２導電形は、ｎ形及びｐ形の他方である。以下では、第２導電形はｐ形である。第３半導体領域１３は、第１導電形（例えばｎ形）である。
第２半導体領域１２は、第１方向（Ｙ軸方向）において、第３部分領域１１ｃと第２電極５２との間にある。例えば、第２半導体領域１２の少なくとも一部は、第３部分領域１１ｃと第１電極部分５２ａとの間にある。第２半導体領域１２から第３電極５３への方向は、第２方向（例えばＸ軸方向）に沿う。第３半導体領域１３の少なくとも一部は、第２半導体領域１２と第２電極５２との間にある。第３半導体領域１３は、第２電極５２と電気的に接続される。
第１絶縁領域４１ａの少なくとも一部は、第２半導体領域１２と第３電極５３との間にある。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、例えば、第２電極５２を基準にした電位である。第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、ソース電極として機能する。第３電極５３は、ゲート電極として機能する。第１絶縁領域４１ａは、ゲート絶縁膜として機能する。半導体装置１１０は、例えばトランジスタである。第１半導体領域１１は、例えばドリフト層の少なくとも一部として機能する。第３電極５３の電位がしきい値電圧以上の状態において、第１電極５１と第２電極５２との間に流れる電流が大きい。この状態が、例えば、オン状態である。第３電極５３の電位がしきい値電圧よりも低い状態において、第１電極５１と第２電極５２との間に流れる電流が小さい。この状態が、例えば、オフ状態である。
動作時のオフ状態において、第１電極５１と第２電極５２との間に電圧が印加される。これにより、第１半導体領域１１の第３部分領域１１ｃに電界分布が生じる。例えば、電界が局所的に高い部分が生じると、耐圧が低下する。
実施形態においては、上記の第１導電部材６１が設けられる。半導体装置１１０のオフ状態において、第１導電部材６１の第１部分ｐ１における電位は、例えば、第１位置ｐｚ１（第３部分領域１１ｃの、第１部分ｐ１が接続される位置）の電位と、同じになる。第２部分ｐ２の電位は、第１部分ｐ１の電位と同じになる。第２部分ｐ２は、第１部分ｐ１が接続される第１位置ｐｚ１よりも、第１電極５１に近い。このような第２部分ｐ２の電位が、第１位置ｐｚ１の電位よりも高くなる。第２部分ｐ２は、例えば、フィールドプレートとして機能できる。フィールドプレートは、例えば、第３部分領域１１ｃに印加される電界を緩和する。高い耐圧が得易くなる。実施形態において、半導体装置１１０において高い耐圧が得られる。実施形態によれば、特性を向上可能な半導体装置が提供できる。
第２部分ｐ２と第２位置ｐｚ２との間の電位差を小さくできる。これにより、第２位置ｐｚ２と第２部分ｐ２との間の第２方向（Ｘ軸方向）の距離（図１に例示する第２絶縁領域４１ｂのＸ軸方向に沿う厚さ）を小さくできる。このため、１つのセル（１つの動作領域）のＸ軸方向の長さ（セルピッチ）を短くできる。これにより、単位面積当たりのセルの数を増大できる。これにより、オン抵抗（ＲｏｎＡ）を低くできる。電界の局所的な集中が抑制される。半導体装置１１０において、電界の局所的な集中が抑制される。これにより、例えば、半導体装置１１０において、電荷容量特性（例えばドレイン・ソース間電荷量Ｑｏｓｓ）を小さくできる。実施形態によれば、特性を向上可能な半導体装置が提供できる。
上記のように、実施形態においては、フィールドプレートとして機能可能な第２部分ｐ２の電位が第１部分ｐ１の電位と同じになる。例えば、浮遊フィールドプレートが設けられる参考例においては、浮遊フィールドプレートの電位を制御するための電気素子（例えば外部のキャパシタ、及び、放電用の外部の抵抗など）が必要である。実施形態においては、これらの電気素子を用いることなく、フィールドプレートとして機能可能な第２部分ｐ２の電位を制御できる。
後述するように、第１部分ｐ１及び第２部分ｐ２の少なくともいずれかが、半導体部材１０Ｍに含まれても良い。第１部分ｐ１及び第２部分ｐ２の少なくともいずれかの少なくとも一部が、半導体部材１０Ｍとは別の導電部材に含まれても良い。
図１に示すように、第１部分ｐ１の第２方向（Ｘ軸方向）における位置は、第３部分領域１１ｃの第２方向における位置と、第２部分ｐ２の第２方向における位置と、の間にある。
図１に示すように、この例では、第１導電部材６１は、第１部分ｐ１と第２部分ｐ２との間の中間部分ｐｍ１を含む。中間部分ｐｍ１は、第１方向（Ｙ軸方向）及び第２方向（Ｘ軸方向）に対して傾斜した傾斜面ｐｓ１を含む。
図１に示すように、絶縁部領域４０は、第３絶縁領域４１ｃをさらに含んでも良い。第３絶縁領域４１ｃは、第１導電部材６１と第３電極５３との間にある。第３絶縁領域４１ｃは、第１導電部材６１と第３電極５３との間を電気的に絶縁する。
図１に示すように、半導体装置１１０は、第２導電部材６２をさらに含んでも良い。第２導電部材６２は、第３部分ｐ３及び第４部分ｐ４を含む。第３部分領域１１ｃは、第３位置ｐｚ３及び第４位置ｐｚ４をさらに含む。第３位置ｐｚ３は、第１部分領域１１ａと第１位置ｐｚ１との間にある。第４位置ｐｚ４は、第１部分領域１１ａと第３位置ｐｚ３との間にある。
第３部分ｐ３は、第１方向（Ｙ軸方向）において、第２部分領域１１ｂと第１部分ｐ１との間にある。第３部分ｐ３は、第３位置ｐｚ３（第３部分領域１１ｃの別の一部）と接続される。例えば、第３部分ｐ３は、第３位置ｐｚ３と連続する。第３部分ｐ３と第３位置ｐｚ３との間の境界は不明確で良い。例えば、第３部分ｐ３は、半導体材料（例えば第２半導体材料）を含んでも良い。この場合、第３部分ｐ３は、第３位置ｐｚ３と連続する。
第４部分ｐ４は、第３部分ｐ３と接続される。第４部分ｐ４の第１方向（Ｙ軸方向）における位置は、第３部分ｐ３の第１方向における位置と、第２部分領域１１ｂの第１方向における位置と、の間にある。絶縁部領域４０は、第４絶縁領域４１ｄをさらに含む。第４絶縁領域４１ｄは、第２方向（Ｘ軸方向）において、第４位置ｐｚ４と第４部分ｐ４との間にある。第２導電部材６２は、例えば、別のフィールドプレートとして機能する。半導体装置１１０において、多段のフィールドプレートにより、段階的に電界が制御される。より高い耐圧が得られる。特性をより向上可能な半導体装置が提供できる。
図１に示すように、この例では、半導体装置１１０は、第３導電部材６３をさらに含む。第３導電部材６３の第１方向（Ｙ軸方向）における位置は、第１部分ｐ１の第１方向における位置と、第３電極５３の第１方向における位置と、の間にある。
第３部分領域１１ｃは、第５位置ｐｚ５をさらに含む。第５位置ｐｚ５は、第１位置ｐｚ１と第１電極部分５２ａとの間にある。例えば、絶縁部領域４０は、第５絶縁領域４１ｅをさらに含む。第５絶縁領域４１ｅは、第１導電部材６１と第３電極５３との間にある。第５絶縁領域４１ｅは、第１導電部材６１と第３電極５３との間を電気的に絶縁する。例えば、第３絶縁領域４１ｃは、第５位置ｐｚ５と第３導電部材６３との間にある。
第３導電部材６３は、第２電極５２と電気的に接続される。または、第３導電部材６３は、第２電極５２と電気的に接続されることが可能である。例えば、第３導電部材６３は、接続部材５２Ｌにより、第２電極５２と電気的に接続される。例えば、第３導電部材６３と電気的に接続された端子６３Ｔが設けられても良い。例えば、第２電極５２と電気的に接続された端子５２Ｔが設けられても良い。例えば、接続部材５２Ｌは、端子６３Ｔと端子５２Ｔとを電気的に接続しても良い。接続部材５２Ｌは、半導体装置１１０とは別に設けられても良い。第３導電部材６３が設けられることで、より高い耐圧が得易くなる。特性をより向上可能な半導体装置が提供できる。
図１に示すように、半導体装置１１０は、第４電極５４及び第４導電部材６４をさらに含んでも良い。第４電極５４から第３電極５３への方向は、第２方向（Ｘ軸方向）に沿う。第１半導体領域１１は、第４部分領域１１ｄをさらに含む。第１部分領域１１ａは、第２方向（Ｘ軸方向）において、第４部分領域１１ｄと第２部分領域１１ｂとの間にある。
第４導電部材６４は、第５部分ｐ５及び第６部分ｐ６を含む。第５部分ｐ５は、第１方向（Ｙ軸方向）において、第４部分領域１１ｄと第４電極５４との間にある。第５部分ｐ５は、第１位置ｐｚ１と接続される。第５部分ｐ５は、第１位置ｐｚ１と連続して良い。第５部分ｐ５は、半導体材料を含んでも良い。第５部分ｐ５と第１位置ｐｚ１（第３部分領域１１ｃの一部）との間の境界は不明確で良い。
第６部分ｐ６は、第５部分ｐ５と接続される。第６部分ｐ６の第１方向（Ｙ軸方向）における位置は、第５部分ｐ５の第１方向における位置と、第４部分領域１１ｄの第１方向における位置と、の間にある。
絶縁部領域４０は、例えば、第６絶縁領域４１ｆ、第７絶縁領域４１ｇ及び第８絶縁領域４１ｈを含む。第６絶縁領域４１ｆは、第２方向（Ｘ軸方向）において、第４電極５４と半導体部材１０Ｍの一部（例えば、第３部分領域１１ｃの一部でも良い）との間にある。第７絶縁領域４１ｇは、第２方向（Ｘ軸方向）において、第６部分ｐ６と第２位置ｐｚ２との間にある。第８絶縁領域４１ｈは、第４導電部材６４と第４電極５４との間にある。
第４電極５４は、例えば、別のゲート電極として機能する。第４電極５４は、第３電極５３と電気的に接続されても良い。第４導電部材６４は、別のフィールドプレートとして機能する。
図１に示すように、半導体装置１１０は、第５導電部材６５を含んでも良い。第５導電部材６５は、第７部分ｐ７及び第８部分ｐ８を含む。第７部分ｐ７は、第１方向（Ｙ軸方向）において、第４部分領域１１ｄと第５部分ｐ５との間にある。第７部分ｐ７は、第３位置ｐｚ３（第３部分領域１１ｃの別の一部）と接続される。例えば、第７部分ｐ７は、第３位置ｐｚ３と連続する。第７部分ｐ７と第３位置ｐｚ３との間の境界は不明確で良い。例えば、第７部分ｐ７は、半導体材料を含んでも良い。この場合、第７部分ｐ７は、第３位置ｐｚ３と連続する。
第８部分ｐ８は、第７部分ｐ７と接続される。第８部分ｐ８の第１方向（Ｙ軸方向）における位置は、第７部分ｐ７の第１方向における位置と、第４部分領域１１ｄの第１方向における位置と、の間にある。絶縁部領域４０は、第９絶縁領域４１ｉをさらに含む。第９絶縁領域４１ｉは、第２方向（Ｘ軸方向）において、第４位置ｐｚ４と第８部分ｐ８との間にある。第５導電部材６５は、例えば、別のフィールドプレートとして機能する。より高い耐圧が得られる。特性をより向上可能な半導体装置が提供できる。
図１に示すように、この例では、半導体装置１１０は、第６導電部材６６をさらに含む。第６導電部材６６の第１方向（Ｙ軸方向）における位置は、第５部分ｐ５の第１方向における位置と、第４電極５４の第１方向における位置と、の間にある。
絶縁部領域４０は、第１０絶縁領域４１ｊをさらに含む。第１０絶縁領域４１ｊは、第６導電部材６６と第４電極５４との間にある。第１０絶縁領域４１ｊは、第６導電部材６６と第４電極５４との間を電気的に絶縁する。例えば、第８絶縁領域４１ｈは、第６導電部材６６と第５位置ｐｚ５との間にある。
第６導電部材６６は、第２電極５２と電気的に接続される。または、第６導電部材６６は、第２電極５２と電気的に接続されることが可能である。第６導電部材６６が設けられることで、より高い耐圧が得易くなる。特性をより向上可能な半導体装置が提供できる。
図１に示すように、第２電極５２は、第２電極部分５２ｂを含んでも良い。半導体部材１０Ｍと第２電極部分５２ｂとの間に、第３電極５３及び第４電極５４が設けられても良い。絶縁部領域４０の一部は、第３電極５３と第２電極部分５２ｂとの間の領域、及び、第４電極５４と第２電極部分５２ｂとの間の領域に設けられても良い。
図２は、第１実施形態に係る半導体装置を例示する模式的斜視図である。
図２に示すように、実施形態に係る半導体装置１１０は、第１部材５０Ｓを含んでも良い。第１部材５０Ｓは、例えば、支持体である。第１部材５０Ｓは、例えば基板でも良い。第１部材５０Ｓは、第１面５０Ｆを含む。第１面５０Ｆは、第１方向及び第２方向を含む平面（Ｙ－Ｘ平面）に沿う。
この例では、第１部材５０Ｓは、基板部５０ｕと、絶縁層５０ｘと、を含む。基板部５０ｕは、例えばシリコン基板である。基板部５０ｕの上に、絶縁層５０ｘが設けられる。絶縁層５０ｘは、例えば、酸化シリコン層（例えば熱酸化膜）である。この例では、第１面５０Ｆは、絶縁層５０ｘの上面に対応する。第１面５０Ｆの上に、第１電極５１、第２電極５２、第３電極５３、第１導電部材６１、半導体部材１０Ｍ及び絶縁部領域４０などが設けられる。
図２に示すように、第１電極５１及び第２電極５２は、第３方向に沿って延びても良い。第３方向は、第１方向及び第２方向を含む平面と交差する。第３方向は、第１方向及び第２方向を含む平面に対して垂直でも良い。第３方向は、例えば、Ｚ軸方向である。半導体装置１１０は、例えば、３Ｄ型の半導体装置である。
図３は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図３に示すように、実施形態に係る半導体装置１１０ａは、第１部材５０ＳＡを含む。半導体装置１１０ａにおいては、第１部材５０ＳＡは、第１電極５１と第１半導体領域１１との間にある。第１部材５０ＳＡは、例えば、半導体基板（例えばシリコン基板など）でも良い。半導体装置１１０ａにおける上記を除く構成は、半導体装置１１０と同様で良い。半導体装置１１０ａは、例えば、平面型の半導体装置である。以下に説明する実施形態において、半導体装置は、３Ｄ型でも平面型でも良い。
図４は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１１０ｂにおいても、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、第１導電部材６１及び絶縁部領域４０が設けられる。半導体装置１１０ｂにおいて、第１導電部材６１の構成が、半導体装置１１０における第１導電部材６１の構成とは異なる。これを除く半導体装置１１０ｂの構成は、半導体装置１１０（または半導体装置１１０ａ）と同様で良い。
半導体装置１１０ｂにおいては、第１導電部材６１は、第１延在部ｐｅ１を含む。第１部分ｐ１は、第２方向（Ｘ軸方向）に沿って延びる。第１延在部ｐｅ１は、第１部分ｐ１と接続され、第１方向（Ｙ軸方向）に沿って延びる。第２部分ｐ２は、第１延在部ｐｅ１と接続される。第１導電部材６１は、例えば、「Ｔ字状」である。このような第１導電部材６１が設けられる場合も、例えば、高い耐圧が得られる。例えば、低いオン抵抗（ＲｏｎＡ）が得られる。例えば、小さい電荷容量特性（例えばドレイン・ソース間電荷量Ｑｏｓｓ）が得られる。特性を向上可能な半導体装置が提供できる。
実施形態において、第２導電部材６２、第４導電部材６４及び第５導電部材６５の形状は、第１導電部材６１の形状と同様でよい。このような形状は、以下の任意の実施形態に適用できる。
図５は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、実施形態に係る半導体装置１１１においても、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ、第１導電部材６１及び絶縁部領域４０が設けられる。半導体装置１１１において、半導体部材１０Ｍの構成が、半導体装置１１０における半導体部材１０Ｍの構成とは異なる。これを除く半導体装置１１１の構成は、半導体装置１１０（または半導体装置１１０ａなど）と同様で良い。
半導体装置１１１においては、第２半導体領域１２及び第３半導体領域１３が省略される。半導体装置１１１において、第１半導体領域１１は、電極対向面１１ｐを含む。電極対向面１１ｐは第３部分領域１１ｃと第１電極部分５２ａとの間にある。第１絶縁領域４１ａの少なくとも一部は、電極対向面１１ｐと第３電極５３との間にある。例えば、電極対向面１１ｐは、第１電極部分５２ａとショットキー接触する。
半導体装置１１１においても、第１導電部材６１は、フィールドプレートとして機能する。例えば、高い耐圧が得られる。例えば、低いオン抵抗（ＲｏｎＡ）が得られる。例えば、小さい電荷容量特性（例えばドレイン・ソース間電荷量Ｑｏｓｓ）が得られる。特性を向上可能な半導体装置が提供できる。
半導体装置１１１において、第３部分領域１１ｃと第２電極５２との界面（例えば電極対向面１１ｐ）にショットキー障壁が形成される。第３電極５３の電位により、ショットキー障壁の厚さ（例えばＹ軸方向における長さ）が制御できる。ショットキー障壁が厚いときには電流が実質的に流れない。これにより、オフ状態が得られる。第３電極５３の電位を制御することで、ショットキー障壁が薄くなり、例えば、トンネル電流が流れる。トンネル電流が流れることで、オン状態が得られる。実施形態によれば、特性を向上できる半導体装置が提供できる。半導体装置１１１においては、ボディダイオードがショットキーダイオードであるため、リカバリを高速化できる。
実施形態において、半導体部材１０Ｍ（例えば第１半導体領域１１）は、例えば、シリコン（Ｓｉ）、窒化物半導体（例えばＧａＮなど）、炭化珪素（ＳｉＣ）、及び、酸化物半導体（例えばＧａＯ）よりなる群から選択された少なくとも１つを含んで良い。第１半導体領域１１がシリコンを含む場合、第１導電形の不純物は、例えば、リン、ヒ素及びアンチモンよりなる群から選択された少なくとも１つを含む。
１つの例において、第１半導体領域１１の第３部分領域１１ｃがシリコンを含む場合、第１電極部分５２ａ（例えば第２電極５２の一部）は、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｚｒ、Ａｌ、Ｓｎ、Ｖ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈ、Ｒｕ、Ｎｂ、Ｓｒ及びＨｆよりなる群から選択された少なくとも１つを含む。
第１電極５１は、例えば、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｔａ、Ｃｏ、Ｒｕ、Ｔｉ及びＰｔなどを含む。第２電極５２の第２電極部分５２ｂは、例えば、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｔａ、Ｃｏ、Ｒｕ、Ｔｉ及びＰｔよりなる群から選択された少なくとも１つを含む。第３電極５３は、例えば、ポリシリコン及び金属の少なくともいずれかを含んで良い。
（第２実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１２０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０Ｍ及び絶縁部領域４０を含む。半導体装置１２０においては、第１半導体領域１１の一部が上記の第１部分ｐ１及び第２部分ｐ２などとなる。半導体装置１２０におけるこれ以外の構成は、第１実施形態に係る任意の半導体装置における構成と同様で良い。
半導体装置１２０においても、第１電極５１から第１電極部分５２ａへの方向は、第１方向（Ｙ軸方向）に沿う。第１電極５１から第３電極５３への方向は、第１方向に沿う。第１電極部分５２ａの少なくとも一部から第３電極５３への方向は、第１方向と交差する第２方向（例えばＸ軸方向）に沿う。
半導体装置１２０において、半導体部材１０Ｍは、第１導電形の第１半導体領域１１を含む。第１半導体領域１１は、第１部分領域１１ａ、第２部分領域１１ｂ、第３部分領域１１ｃ、第１部分ｐ１及び第２部分ｐ２を含む。第１部分領域１１ａは、第１電極５１と第１電極部分５２ａとの間にある。第２部分領域１１ｂは、第１電極５１と第３電極５３との間にある。第１部分領域１１ａから第２部分領域１１ｂへの方向は第２方向（Ｘ軸方向）に沿う。第３部分領域１１ｃは、第１部分領域１１ａと第１電極部分５２ａとの間にある。第３部分領域１１ｃは、第１位置ｐｚ１及び第２位置ｐｚ２を含む。第２位置ｐｚ２は、第１部分領域１１ａと第１位置ｐｚ１との間にある。
第１部分ｐ１は、第１方向（Ｙ軸方向）において、第２部分領域１１ｂと第３電極５３との間にある。第１部分ｐ１は、第１位置ｐｚ１と接続される。第１部分ｐ１と第１位置ｐｚ１との境界は不明確で良い。第１部分ｐ１と第１位置ｐｚ１と連続する。第２部分ｐ２は、第１部分ｐ１と接続される。第２部分ｐ２の第１方向（Ｙ軸方向）における位置は、第１部分ｐ１の第１方向における位置と、第２部分領域１１ｂの第１方向における位置と、の間にある。
絶縁部領域４０は、第１絶縁領域４１ａ及び第２絶縁領域４１ｂを含む。第１絶縁領域４１ａは、第２方向（Ｘ軸方向）において、半導体部材１０Ｍの一部と、第３電極５３と、の間にある。第２絶縁領域４１ｂは、第２方向（Ｘ軸方向）において、第２位置ｐｚ２と第２部分ｐ２との間にある。
半導体装置１２０においても、第２部分ｐ２は、フィールドプレートとして機能する。例えば、高い耐圧が得られる。例えば、低いオン抵抗（ＲｏｎＡ）が得られる。例えば、小さい電荷容量特性（例えばドレイン・ソース間電荷量Ｑｏｓｓ）が得られる。特性を向上可能な半導体装置が提供できる。
実施形態において、第１部分ｐ１が半導体部材１０Ｍに含まれ、第２部分ｐ２は第１導電部材６１に含まれても良い。
半導体装置１２０において、第３部分ｐ３、第４部分ｐ４、第５部分ｐ５、第６部分ｐ６、第７部分ｐ７及び第８部分ｐ８の少なくともいずれかが、半導体部材１０Ｍに含まれても良い。第３部分ｐ３、第４部分ｐ４、第５部分ｐ５、第６部分ｐ６、第７部分ｐ７及び第８部分ｐ８の少なくともいずれかが、半導体部材１０Ｍとは別の導電部材に含まれても良い。
以下、実施形態に係る半導体装置の製造方法の例について説明する。
図７は、実施形態に係る半導体装置の製造方法を例示する模式的斜視図である。
図８（ａ）～図８（ｄ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図７に示すように、第１部材５０Ｓの第１面５０Ｆの上に、半導体部材１０Ｍが設けられる。この例では、半導体部材１０Ｍは、シリコンである。
図８（ａ）に示すように、例えば、半導体部材１０Ｍの一部をＲＩＥ（Reactive Ion Etching）などにより除去し、除去された領域に酸化シリコンを形成する。これにより、絶縁部領域４０が得られる。半導体部材１０Ｍの一部が、第１～第６導電部材６１～６６となる。半導体部材１０Ｍの一部に穴５８Ｈが形成される。穴５８Ｈは、Ｚ軸方向に延びる。
図８（ｂ）に示すように、穴５８Ｈに導電部材を埋め込むことで第３電極５３及び第４電極５４が形成される。導電部材は、例えば、ポリシリコンで良い。この後、半導体部材１０Ｍの一部１０Ｑを除去する。
図８（ｃ）に示すように、金属膜５２Ｍを形成し、さらに第２電極５２を形成する。金属膜５２Ｍは、半導体部材１０Ｍの電極対向面１１ｐとショットキー障壁を形成可能である。金属膜５２Ｍは、例えば、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｚｒ、Ａｌ、Ｓｎ、Ｖ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｈ、Ｒｕ、Ｎｂ、Ｓｒ及びＨｆよりなる群から選択された少なくとも１つを含む。
図８（ｄ）に示すように、半導体領域１５及び第１電極５１を形成する。半導体領域１５は、例えば、第１導電形である。半導体領域１５における第１導電形のキャリア濃度は、第１半導体領域１１における第１導電形のキャリア濃度よりも高い。このようにして、例えば、半導体装置１１１が形成できる。
図９（ａ）～図９（ｄ）は、実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
図９（ａ）～図９（ｄ）は、例えば、半導体装置１１０ａの製造方法の一部の例を示している。
図９（ａ）に示すように、半導体部材１０Ｍに穴１０Ｈを形成する。さらに、半導体部材１０Ｍとなる半導体層１０Ｘの表面に絶縁領域４５を形成する。絶縁領域４５は、例えば、半導体層１０Ｘの表面を酸化（例えば熱酸化）することで得られても良い。
図９（ｂ）に示すように、表面を平坦化する。平坦化は、例えば、ＣＭＰ（chemical mechanical planarization）により行われても良い。
図９（ｃ）に示すように、半導体部材１０Ｍとなる半導体層１０Ｘａを形成する。半導体層１０Ｘａは、例えば、エピタキシャル成長により形成できる。
図９（ｄ）に示すように、図９（ａ）～図９（ｃ）に例示した処理を繰り返すことで、複数の絶縁領域４５が形成できる。例えば、半導体部材１０Ｍとなる半導体層１０Ｘｂが形成される。複数の絶縁領域４５の間の半導体層が、例えば、導電部材（例えば、第１導電部材６１など）となる。
この後、第３電極５３、第２電極５２及び第１電極５１が形成される。これにより、例えば、半導体装置１１０ａが形成される。
（第３実施形態）
図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１０に示すように、実施形態に係る半導体装置１３０においては、Ｘ－Ｙ平面内において、ソース電極ＳＥの周りに、環状のドレイン電極ＤＥが設けられる。ソース電極ＳＥと、環状のドレイン電極ＤＥと、の間に、複数のセル１０Ｃが設けられる。複数のセル１０Ｃの１つは、第２電極５２を含む。複数のセル１０Ｃの１つは、複数の第３電極５３の１つ、及び、複数の第４電極５４の１つを含むと見なしても良い。
半導体装置１３０において、高い密度で、複数のセル１０Ｃを設けることができる。半導体装置１３０においては、複数のセル１０Ｃは、Ｘ－Ｙ平面内において環状に連続的に設けられる。このため、半導体装置１３０においては、終端領域が存在しない。これにより、終端領域のための面積が省略でき、より高い密度で、複数のセル１０Ｃを設けることができる。
図１１は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１１に示すように、実施形態に係る半導体装置１３１においても、Ｘ－Ｙ平面内において、ソース電極ＳＥの周りに、複数のドレイン電極ＤＥが設けられる。複数のドレイン電極ＤＥの２つを結ぶ方向は、複数のドレイン電極ＤＥの別の２つを結ぶ方向と交差する。半導体装置１３１においても、高い密度の複数のセル１０Ｃが得られる。半導体装置１３１において、複数のドレイン電極ＤＥは、互いに連続しても良い。
図１２は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１２に示すように、実施形態に係る半導体装置１３２においては、複数のセルグループ（第１セルグループ７１及び第２セルグループ７２）が設けられる。この例では、第１セルグループ７１から第２セルグループ７２への向きは、Ｙ軸方向に沿う。第１セルグループ７１及び第２セルグループ７２のそれぞれは、複数のセル１０Ｃを含む。複数のセル１０Ｃは、Ｘ軸方向に並ぶ。例えば、第１セルグループ７１の第５電極５５は、第２セルグループ７２の第１電極５１と連続する。例えば、第１セルグループ７１に含まれる第１半導体領域１１と、第２セルグループ７２に含まれる第１半導体領域１１と、の間に設けられる電極（ソース・ドレイン電極ＳＥ／ＤＥ）が、第１セルグループ７１の第５電極５５、及び、第２セルグループ７２の第１電極５１と見なされても良い。
第１セルグループ７１は、例えば、低電圧側のトランジスタグループである。第２セルグループ７２は高電圧側のトランジスタグループである。例えば、半導体装置１３２は、高電圧を制御できる。
図１３は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１３に示すように、実施形態に係る半導体装置１３３において、図１２に例示した半導体装置１３２の構成が、複数設けられる。複数の半導体装置１３２の構成は、Ｘ軸方向に並ぶ。
図１４は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１４に示すように、実施形態に係る半導体装置１３４において、複数のセルグループ（第１～第４セルグループ７１～７４）が設けられる。第１セルグループ７１と第４セルグループ７４との間に第２セルグループ７２がある。第２セルグループ７２と第４セルグループ７４との間に第３セルグループ７３がある。
第１セルグループ７１のドレイン電極ＤＥ（第１電極５１）から第１セルグループ７１のソース電極ＳＥ（第２電極５２）への向きは、第２セルグループ７２のドレイン電極ＤＥ（第１電極５１）から第２セルグループ７２のソース電極ＳＥ（第２電極５２）への向きと逆である。第３セルグループ７３のドレイン電極ＤＥ（第１電極５１）から第３セルグループ７３のソース電極ＳＥ（第２電極５２）への向きは、第４セルグループ７４のドレイン電極ＤＥ（第１電極５１）から第４セルグループ７４のソース電極ＳＥ（第２電極５２）への向きと逆である。第１セルグループ７１のドレイン電極ＤＥ（第１電極５１）から第１セルグループ７１のソース電極ＳＥ（第２電極５２）への向きは、第３セルグループ７３のドレイン電極ＤＥ（第１電極５１）から第３セルグループ７３のソース電極ＳＥ（第２電極５２）への向きと同じである。
第２セルグループ７２及び第３セルグループ７３において、ドレイン電極ＤＥがシェアされている。第１セルグループ７１及び第２セルグループ７２において、ソース電極ＳＥがシェアされている。第３セルグループ７３及び第４セルグループ７４において、ソース電極ＳＥがシェアされている。この例では、第１～第４セルグループ７１～７４のドレイン電極ＤＥが、配線７０Ａにより互いに電気的に接続される。この例では、第１～第４セルグループ７１～７４のソース電極ＳＥが、配線７０Ｂにより互いに電気的に接続される。半導体装置１３４によれば、複数のセル１０Ｃを高密度で設けることができる。
図１５は、第３実施形態に係る半導体装置を例示する模式的斜視図である。
図１５に示すように、実施形態に係る半導体装置１３５は、半導体装置１１０の構成に加えて、基体６８をさらに含む。例えば、基体６８の上に半導体装置１１０の構成が設けられる。基体６８の下に、ソース用電極６８Ｓ、及び、ドレイン用電極６８Ｄが設けられる。例えば、ソース用接続部材６８Ｓｖ及びドレイン用接続部材６８Ｄｖが設けられる。ソース用接続部材６８Ｓｖ及びドレイン用接続部材６８Ｄｖは、基体６８中をＺ軸方向に延びる。ソース用接続部材６８Ｓｖは、ソース用電極６８Ｓと、ソース電極ＳＥと、を電気的に接続する。ドレイン用接続部材６８Ｄｖは、ドレイン用電極６８Ｄと、ドレイン電極ＤＥと、を電気的に接続する。
図１６は、第３実施形態に係る半導体装置を例示する模式的斜視図である。
図１６に示すように、実施形態に係る半導体装置１３５ａにおいて、ドレイン用接続部材６８Ｄｖの接続位置が、半導体装置１３５におけるその接続位置とは異なる。半導体装置１３５ａにおいては、ドレイン電極ＤＥのＺ軸方向における位置は、ソース用接続部材６８ＳｖのＺ軸方向における位置と、ドレイン用接続部材６８ＤｖのＺ軸方向における位置と、の間にある。
図１７は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１７に示すように、実施形態に係る半導体装置１３６は、半導体装置１３４の構成に加えて、制御部７０をさらに含む。制御部７０は、例えば、配線７０Ａにより、ドレイン電極ＤＥと電気的に接続される。制御部７０は、例えば、配線７０Ｂにより、ソース電極ＳＥと電気的に接続される。制御部７０は、例えば、配線７０Ｃにより、ゲート電極ＧＥと電気的に接続される。
実施形態によれば、特性を向上できる半導体装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる電極、導電部材、半導体部材、絶縁部領域及び接続部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｃ…セル、 １０Ｈ…穴、 １０Ｍ…半導体部材、 １０Ｑ…一部、 １０Ｘ、１０Ｘａ、１０Ｘｂ…半導体層、 １１～１３…第１～第３半導体領域、 １１ａ～１１ｄ…第１～第４部分領域、 １１ｐ…電極対向面、 １５…半導体領域、 ４０…絶縁部領域、 ４１ａ～４１ｊ…第１～第１０絶縁領域、 ４５…絶縁領域、 ５０Ｆ…第１面、 ５０Ｓ、５０ＳＡ…第１部材、 ５０ｕ…基板部、 ５０ｘ…絶縁層、 ５１～５５…第１～第５電極、 ５２Ｌ…接続部材、 ５２Ｔ…端子、 ５２ａ、５２ｂ…第１、第２電極部分、 ５８Ｈ…穴、 ６１～６６…第１～第６導電部材、 ６３Ｔ…端子、 ６８…基体、 ６８Ｄ…ドレイン用電極、 ６８Ｄｖ…ドレイン用接続部材、 ６８Ｓ…ソース用電極、 ６８Ｓｖ…ソース用接続部材、 ７０…制御部、 ７０Ａ～７０Ｃ…配線、 ７１～７４…第１～第４セルグループ、 １１０、１１０ａ、１１０ｂ、１１１、１２０、１３０～１３５、１３５ａ、１３６…半導体装置、 ＤＥ…ドレイン電極、 ＧＥ…ゲート電極、 ＳＥ…ソース電極、 ｐ１～ｐ８…第１～第８部分、 ｐｅ１…第１延在部、 ｐｍ１…第１中間部分、 ｐｓ１…傾斜面、 ｐｚ１～ｐｚ５…第１～第５位置

Claims (20)

  1. 第１電極と、
    第１電極部分を含む第２電極であって、前記第１電極から前記第１電極部分への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は、前記第１方向に沿う、前記第３電極と、
    第１導電形の第１半導体領域を含む半導体部材であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
    前記第１部分領域は、前記第１電極と前記第１電極部分との間にあり、
    前記第２部分領域は、前記第１電極と前記第３電極との間にあり、前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にあり、
    前記第３部分領域は、第１位置及び第２位置を含み、前記第２位置は、前記第１部分領域と前記第１位置との間にある、前記半導体部材と、
    第１部分及び第２部分を含む第１導電部材であって、前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にあり、前記第１部分は、前記第１位置と接続され、前記第２部分は、前記第１部分と接続され、前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記第１導電部材と、
    第１絶縁領域及び第２絶縁領域を含む絶縁部領域であって、前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にあり、前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と前記第２部分との間にある、前記絶縁部領域と、
    第１面を含む第１部材と、
    を備え、
    前記第１面は、前記第１方向及び前記第２方向を含む平面に沿い、
    前記半導体部材は前記第１面に設けられた、半導体装置。
  2. 前記第１部分は、第１半導体材料を含み、
    前記第１部分は、前記第３部分領域と連続した、請求項１記載の半導体装置。
  3. 前記絶縁部領域は、第３絶縁領域をさらに含み、
    前記第３絶縁領域は、前記第１導電部材と前記第３電極との間にある、請求項１または２に記載の半導体装置。
  4. 前記第１導電部材は、前記第１部分と前記第２部分との間の中間部分を含み、
    前記中間部分は、前記第１方向及び前記第２方向に対して傾斜した傾斜面を含む、請求項１～３のいずれか１つに記載の半導体装置。
  5. 第３導電部材をさらに備え、
    前記第３導電部材の前記第１方向における位置は、前記第１部分の前記第１方向における前記位置と、前記第３電極の前記第１方向における位置と、の間にあり、
    前記第３部分領域は、第５位置を含み、前記第５位置は、前記第１位置と前記第１電極部分との間にあり、
    前記絶縁部領域は、第５絶縁領域をさらに含み、
    前記第５絶縁領域は、前記第１導電部材と前記第３電極との間にあり、
    前記第３絶縁領域は、前記第５位置と前記第３電極との間にあり、
    前記第３導電部材は、前記第２電極と電気的に接続された、または、前記第３導電部材は、前記第２電極と電気的に接続されることが可能である、請求項３に記載の半導体装置。
  6. 前記平面において、前記第２電極の周りに前記第１電極が設けられ、
    前記第２電極と前記第１電極との間に、複数のセルが設けられ、
    前記複数のセルの１つは、前記第３電極及び前記第１導電部材を含む、請求項１～５のいずれか１つに記載の半導体装置。
  7. 第１電極と、
    第１電極部分を含む第２電極であって、前記第１電極から前記第１電極部分への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は、前記第１方向に沿う、前記第３電極と、
    第１導電形の第１半導体領域を含む半導体部材であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
    前記第１部分領域は、前記第１電極と前記第１電極部分との間にあり、
    前記第２部分領域は、前記第１電極と前記第３電極との間にあり、前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にあり、
    前記第３部分領域は、第１位置及び第２位置を含み、前記第２位置は、前記第１部分領域と前記第１位置との間にある、前記半導体部材と、
    第１部分及び第２部分を含む第１導電部材であって、前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にあり、前記第１部分は、前記第１位置と接続され、前記第２部分は、前記第１部分と接続され、前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記第１導電部材と、
    第１絶縁領域及び第２絶縁領域を含む絶縁部領域であって、前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にあり、前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と前記第２部分との間にある、前記絶縁部領域と、
    を備え、
    前記第１方向及び前記第２方向を含む平面において、前記第２電極の周りに前記第１電極が設けられ、
    前記第２電極と前記第１電極との間に、複数のセルが設けられ、
    前記複数のセルの１つは、前記第３電極及び前記第１導電部材を含む、半導体装置。
  8. 第１電極と、
    第１電極部分を含む第２電極であって、前記第１電極から前記第１電極部分への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は、前記第１方向に沿う、前記第３電極と、
    第１導電形の第１半導体領域を含む半導体部材であって、前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第１部分及び第２部分を含み、
    前記第１部分領域は、前記第１電極と前記第１電極部分との間にあり、
    前記第２部分領域は、前記第１電極と前記第３電極との間にあり、前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にあり、
    前記第３部分領域は、第１位置及び第２位置を含み、前記第２位置は、前記第１部分領域と前記第１位置との間にあり、
    前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にあり、
    前記第１部分は、前記第１位置と接続され、
    前記第２部分は、前記第１部分と接続され、前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記半導体部材と、
    第１絶縁領域及び第２絶縁領域を含む絶縁部領域であって、前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にあり、前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と前記第２部分との間にある、前記絶縁部領域と、
    第１面を含む第１部材と、
    を備え、
    前記第１面は、前記第１方向及び前記第２方向を含む平面に沿い、
    前記半導体部材は前記第１面に設けられた、半導体装置。
  9. 前記第１電極及び前記第２電極は、前記平面と交差する第３方向に沿って延びる、請求項１～８のいずれか１つに記載の半導体装置。
  10. 前記第１部分の前記第２方向における位置は、前記第３部分領域における前記第２方向における位置と、前記第２部分の前記第２方向における位置と、の間にある、請求項１～４のいずれか１つに記載の半導体装置。
  11. 前記半導体部材は、
    第２導電形の第２半導体領域と、
    前記第１導電形の第３半導体領域と、
    をさらに含み、
    前記第２半導体領域は、前記第１方向において、前記第３部分領域と前記第２電極との間にあり、
    前記第２半導体領域から前記第３電極への方向は、前記第２方向に沿い、
    前記第３半導体領域の少なくとも一部は、前記第２半導体領域と前記第２電極との間にあり、
    前記第１絶縁領域の少なくとも一部は、前記第２半導体領域と前記第３電極との間にある、請求項１～６のいずれか１つに記載の半導体装置。
  12. 前記第１半導体領域は電極対向面を含み、
    前記電極対向面は前記第３部分領域と前記第１電極部分との間にあり、
    前記第１絶縁領域の少なくとも一部は、前記電極対向面と前記第３電極との間にある、請求項１～６のいずれか１つに記載の半導体装置。
  13. 前記電極対向面は、前記第１電極部分とショットキー接触する、請求項１２に記載の半導体装置。
  14. 第３部分及び第４部分を含む第２導電部材をさらに備え、
    前記第３部分領域は、第３位置及び第４位置をさらに含み、前記第３位置は、前記第１部分領域と前記第１位置との間にあり、前記第４位置は、前記第１部分領域と前記第３位置との間にあり、
    前記第３部分は、前記第１方向において前記第２部分領域と前記第１部分との間にあり、前記第３部分は、前記第３位置と接続され、前記第４部分は、前記第３部分と接続され、前記第４部分の前記第１方向における位置は、前記第３部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における前記位置と、の間にあり、
    前記絶縁部領域は、第４絶縁領域をさらに含み、
    前記第４絶縁領域は、前記第２方向において、前記第４位置と前記第４部分との間にある、請求項１～９のいずれか１つに記載の半導体装置。
  15. 前記第３部分は、第２半導体材料を含み、
    前記第３部分は、前記第３位置と連続した、請求項１４に記載の半導体装置。
  16. 前記第１部材は、前記第１電極と前記第１半導体領域との間にある、請求項１～６のいずれか１つに記載の半導体装置。
  17. 第４電極と、
    第４導電部材と、
    をさらに備え、
    前記第４電極から前記第３電極への方向は、前記第２方向に沿い、
    前記第１半導体領域は、第４部分領域をさらに含み、
    前記第１部分領域は、前記第２方向において前記第４部分領域と前記第２部分領域との間にあり、
    前記第４導電部材は、第５部分及び第６部分を含み、
    前記第５部分は、前記第１方向において前記第４部分領域と前記第４電極との間にあり、
    前記第５部分は、前記第１位置と接続され、
    前記第６部分は、前記第５部分と接続され、
    前記第６部分の前記第１方向における位置は、前記第５部分の前記第１方向における位置と、前記第４部分領域の前記第１方向における位置と、の間にあり、
    前記絶縁部領域は、第６絶縁領域、第７絶縁領域及び第８絶縁領域を含み、
    前記第６絶縁領域は、前記第２方向において、前記第４電極と前記半導体部材の一部との間にあり、
    前記第７絶縁領域は、前記第２方向において、前記第６部分と前記第２位置との間にあり、
    前記第８絶縁領域は、前記第４導電部材と前記第４電極との間にある、請求項１～１５のいずれか１つに記載の半導体装置。
  18. 第１セルグループと第２セルグループとが設けられ、
    前記第１セルグループ及び前記第２セルグループのそれぞれは、前記第２電極を含み、
    前記第１セルグループから前記第２セルグループへの方向は、前記第１方向に沿う、請求項１～１６のいずれか１つに記載の半導体装置。
  19. 第１電極と、
    第１電極部分を含む第２電極であって、前記第１電極から前記第１電極部分への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は、前記第１方向に沿う、前記第３電極と、
    第１導電形の第１半導体領域を含む半導体部材であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
    前記第１部分領域は、前記第１電極と前記第１電極部分との間にあり、
    前記第２部分領域は、前記第１電極と前記第３電極との間にあり、前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にあり、
    前記第３部分領域は、第１位置及び第２位置を含み、前記第２位置は、前記第１部分領域と前記第１位置との間にある、前記半導体部材と、
    第１部分及び第２部分を含む第１導電部材であって、前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にあり、前記第１部分は、前記第１位置と接続され、前記第２部分は、前記第１部分と接続され、前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記第１導電部材と、
    第１絶縁領域及び第２絶縁領域を含む絶縁部領域であって、前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にあり、前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と前記第２部分との間にある、前記絶縁部領域と、
    を備え、
    第１セルグループと第２セルグループとが設けられ、
    前記第１セルグループ及び前記第２セルグループのそれぞれは、前記第２電極を含み、
    前記第１セルグループから前記第２セルグループへの方向は、前記第１方向に沿う、半導体装置。
  20. 第１電極と、
    第１電極部分を含む第２電極であって、前記第１電極から前記第１電極部分への方向は、第１方向に沿う、前記第２電極と、
    第３電極であって、前記第１電極から前記第３電極への方向は、前記第１方向に沿う、前記第３電極と、
    第１導電形の第１半導体領域を含む半導体部材であって、前記第１半導体領域は、第１部分領域、第２部分領域及び第３部分領域を含み、
    前記第１部分領域は、前記第１電極と前記第１電極部分との間にあり、
    前記第２部分領域は、前記第１電極と前記第３電極との間にあり、前記第１部分領域から前記第２部分領域への方向は前記第１方向と交差する第２方向に沿い、
    前記第３部分領域は、前記第１部分領域と前記第１電極部分との間にあり、
    前記第３部分領域は、第１位置及び第２位置を含み、前記第２位置は、前記第１部分領域と前記第１位置との間にある、前記半導体部材と、
    第１部分及び第２部分を含む第１導電部材であって、前記第１部分は、前記第１方向において前記第２部分領域と前記第３電極との間にあり、前記第１部分は、前記第１位置と接続され、前記第２部分は、前記第１部分と接続され、前記第２部分の前記第１方向における位置は、前記第１部分の前記第１方向における位置と、前記第２部分領域の前記第１方向における位置と、の間にある、前記第１導電部材と、
    第１絶縁領域及び第２絶縁領域を含む絶縁部領域であって、前記第１絶縁領域は、前記第２方向において、前記半導体部材の一部と前記第３電極との間にあり、前記第２絶縁領域は、前記第１方向において、前記第２位置と前記第１電極との間にあり、前記第２絶縁領域は、前記第２方向において、前記第２位置と前記第２部分との間にある、前記絶縁部領域と、
    を備え、
    第１～第４セルグループが設けられ、
    前記第１～前記第４セルグループのそれぞれは、前記第１電極及び前記第２電極を含み、
    前記第１セルグループと前記第４セルグループとの間に、前記第２セルグループがあり、
    前記第２セルグループと前記第４セルグループとの間に前記第３セルグループがあり、
    前記第１セルグループの前記第１電極から前記第１セルグループの前記第２電極への向きは、前記第２セルグループの前記第１電極から前記第２セルグループの前記第２電極への向きと逆であり、
    前記第３セルグループの前記第１電極から前記第３セルグループの前記第２電極への向きは、前記第４セルグループの前記第１電極から前記第４セルグループの前記第２電極への向きと逆であり、
    前記第１セルグループの前記第１電極から前記第１セルグループの前記第２電極への前記向きは、前記第３セルグループの前記第１電極から前記第３セルグループの前記第２電極への前記向きと同じである、半導体装置。
JP2021038317A 2021-03-10 2021-03-10 半導体装置 Active JP7470075B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021038317A JP7470075B2 (ja) 2021-03-10 2021-03-10 半導体装置
US17/399,278 US11742403B2 (en) 2021-03-10 2021-08-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021038317A JP7470075B2 (ja) 2021-03-10 2021-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2022138435A JP2022138435A (ja) 2022-09-26
JP7470075B2 true JP7470075B2 (ja) 2024-04-17

Family

ID=83195125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021038317A Active JP7470075B2 (ja) 2021-03-10 2021-03-10 半導体装置

Country Status (2)

Country Link
US (1) US11742403B2 (ja)
JP (1) JP7470075B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7564753B2 (ja) * 2021-04-15 2024-10-09 株式会社東芝 半導体装置
JP7596216B2 (ja) * 2021-05-27 2024-12-09 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100772A (ja) 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP2006261184A (ja) 2005-03-15 2006-09-28 Nec Electronics Corp 半導体装置及びその製造方法
JP2010541288A (ja) 2007-10-04 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 集積ショットキーを有する高密度ｆｅｔ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2005065385A2 (en) 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN102412295A (zh) 2010-09-21 2012-04-11 株式会社东芝 半导体装置及其制造方法
US9853140B2 (en) 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
JP6400545B2 (ja) 2015-09-11 2018-10-03 株式会社東芝 半導体装置
CN108604597B (zh) * 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
JP7446727B2 (ja) * 2019-07-04 2024-03-11 株式会社東芝 半導体装置
JP7470008B2 (ja) * 2020-10-19 2024-04-17 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100772A (ja) 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP2006261184A (ja) 2005-03-15 2006-09-28 Nec Electronics Corp 半導体装置及びその製造方法
JP2010541288A (ja) 2007-10-04 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 集積ショットキーを有する高密度ｆｅｔ

Also Published As

Publication number Publication date
JP2022138435A (ja) 2022-09-26
US20220293754A1 (en) 2022-09-15
US11742403B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US20240379839A1 (en) Semiconductor device
US7629226B2 (en) Semiconductor device and manufacturing method thereof
JP6065198B2 (ja) 半導体装置および半導体装置の製造方法
JP7470075B2 (ja) 半導体装置
CN109314139A (zh) 半导体装置和半导体装置的制造方法
JP2005322700A (ja) 半導体装置及びその製造方法
JP2018049908A (ja) 半導体装置及びその製造方法
JP6954449B2 (ja) 半導体装置
JP6799515B2 (ja) 半導体装置
US20200258991A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20150255629A1 (en) Semiconductor device
JP2006352028A (ja) 整流素子およびその製造方法
CN114068715A (zh) 半导体装置
JP2022094676A (ja) 半導体装置
JP7470071B2 (ja) 半導体装置
EP3783661A1 (en) Semiconductor device and method of manufacturing same
US11387318B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP4116299B2 (ja) 半導体装置及びその製造方法
TWI710028B (zh) 溝槽式二極體和用於製造此種二極體之方法
JP6782213B2 (ja) 半導体装置
JP2007053226A (ja) 半導体装置およびその製造方法
CN119677140A (zh) 半导体装置
CN119677141A (zh) 半导体装置
US11189723B2 (en) Semiconductor device
JP2025042922A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405

R150 Certificate of patent or registration of utility model

Ref document number: 7470075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150