[go: up one dir, main page]

JP7343477B2 - 統合相互接続構造を備えた電子機器パッケージおよびその製造方法 - Google Patents

統合相互接続構造を備えた電子機器パッケージおよびその製造方法 Download PDF

Info

Publication number
JP7343477B2
JP7343477B2 JP2020505444A JP2020505444A JP7343477B2 JP 7343477 B2 JP7343477 B2 JP 7343477B2 JP 2020505444 A JP2020505444 A JP 2020505444A JP 2020505444 A JP2020505444 A JP 2020505444A JP 7343477 B2 JP7343477 B2 JP 7343477B2
Authority
JP
Japan
Prior art keywords
wiring layer
insulating
insulating substrate
electrical component
electronics package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020505444A
Other languages
English (en)
Other versions
JP2020529734A (ja
Inventor
ジェイムス カプスタ，クリストファー
アルバート フィリオン，レイモンド
サカリ トゥオミネン，リスト，イルカ
ラヴィンドラ ナガルカー，カウスタブー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2020529734A publication Critical patent/JP2020529734A/ja
Application granted granted Critical
Publication of JP7343477B2 publication Critical patent/JP7343477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/8309—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83865—Microwave curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、一般に、半導体デバイスパッケージまたは電子機器パッケージに関し、より具体的には、１つ以上の電気トレースを含むように金属膜化された絶縁材料から形成され、電子機器パッケージの本体を通ってダイ上の接触パッドを電子機器パッケージの反対側の接触端子に電気的に接続する統合相互接続構造を含む電子機器パッケージに関する。
最先端の電子機器パッケージングは、ワイヤボンドモジュールからフリップチップモジュール、および組込みチップモジュールまで、幅広い方法、構造、アプローチをカバーする。ワイヤボンドモジュールは、低コストであるが、電気的性能が制限された成熟したパッケージングアプローチである。これらのモジュールは、チップパッドにボンディングされたワイヤを使用して、パワーデバイスの上部Ｉ／Ｏパッドを、底部と上部にパターン化された金属を備えたセラミック基板、窒化アルミニウム（ＡｌＮ）基板、または炭化ケイ素（ＳｉＣ）基板などの金属－絶縁体－金属基板などの相互接続構造に接続する。ワイヤボンドは、本質的にインダクタンスが大きく、一般に直列抵抗が大きく、ボンドパッドで電流集中し、およびボンディング部位の近くの半導体デバイス内でマイクロクラックが発生する。ダイ接着材料１６を使用してリードフレーム１４に実装された２つのパワー半導体デバイス１２を備えた従来技術のワイヤボンド電子機器パッケージ１０の例示的な構造を図１に示す。リードフレーム１４の一部は、端子１８を形成するモールド樹脂２６を越えて延びる。ワイヤボンド２０は、半導体デバイス１２の活性表面２４に配置されたダイパッド２２をリードフレーム１４上の選択された領域に接続する。モールド樹脂２６は、半導体デバイス１２、ワイヤボンド２０、およびリードフレーム１４の露出部分を封入する。パワーリボン（著作権）ボンディング（Ｋ＆Ｓ）は、パワーモジュールワイヤボンディングの修正版であり、Ａｌワイヤボンディングを、熱圧着を使用してチップパッドにボンディングするＡｌリボンに置き換えている。有益なことに、パワーリボン（著作権）ボンディングは抵抗が低いため、高電流モジュールを対象とする。しかしながら、パワーリボン（著作権）ボンディングは大きなインダクタンスを有し、基板でマイクロクラックを引き起こす可能性がある。
従来技術のフリップチップモジュールは、ワイヤボンドよりも大きな電流通過断面積を有するはんだバンプの使用により、ワイヤボンドパッケージと比較して半導体モジュールの損傷が軽減される。従来技術のフリップチップ電子機器パッケージ２８の一般的な構造を図２に示しており、２つの半導体デバイス１２がフリップチップはんだバンプ３４によって基板３２の上側金属層３０に接着される。熱冷却は、半導体デバイス１２の裏面３８に形成された熱接続３６により実現される。モールド樹脂２６は半導体デバイス１２を封入し、上側金属層３０の一部はモールド樹脂２６を越えて延びて端子１８を形成する。図２に示すようなフリップチップモジュールはワイヤボンディング技術を超えるいくつかの利点があるが、フリップチップのはんだバンプは、導電性が低く、はんだバンプを塗布するために追加のパッド金属膜化層が必要であり、はんだ疲労を受けやすく、熱冷却経路が非常に貧弱である。
ゼネラルエレクトリックカンパニーのパワーオーバーレイ（ＰＯＬ）技術を使用して製造された図３に示す埋込みデバイスモジュール４０などの従来の埋込みデバイスモジュールは、ワイヤボンドとはんだバンプを排除し、それらを直接金属膜化接点で置き換えることにより、ワイヤボンドとフリップチップパッケージの限界に対処している。埋込みデバイスモジュール４０では、半導体デバイス１２が誘電体膜４２上に実装される。ポストコネクタ４４も誘電体膜４２上に接着されて、モジュール４０に上下の電気接続を提供する。マイクロビア４６は、誘電体膜４２を貫通して、半導体デバイス１２の入出力（Ｉ／Ｏ）接触パッド２２およびポストコネクタ４４まで形成される。金属膜化層４８は、誘電体膜４２、マイクロビア４６、および露出パッド２２の外面に塗布され、半導体デバイス１２への電気接続を形成する。半導体デバイス１２およびポストコネクタ４４が接着された誘電体膜４２は、はんだなどの導電性ダイ接着材料５０を使用してパワー基板３２にボンディングされる。半導体デバイス１２とポストコネクタ４４との隙間には、モールド樹脂２６が充填される。埋込みデバイスモジュール４０は、ワイヤボンドモジュールまたはフリップチップモジュールと比較して、寄生（例えば、抵抗、静電容量、およびインダクタンス）が低減され、優れた熱性能を有する。
埋込みデバイスモジュール構造の利点にもかかわらず、ＰＯＬ技術は、ワイヤボンドおよびフリップチップアプローチよりも複雑で、成熟度が低く、コストが高くなる。モジュール４０内の電気接続は、通常、レーザ穿孔および孔の金属膜化を使用してモジュール４０に貫通孔を形成するか、垂直接続を提供するデバイスに隣接する挿入Ｉ／Ｏ構造またはフレームへのビアを形成することによって形成される。これらのアプローチにより、モジュールの複雑さとコストが増大し、モジュールの設置面積が増大する可能性がある。
したがって、多ピッチ数または多ピン数の用途を可能にし、電子機器パッケージの底面と半導体デバイスの上部または電子機器パッケージの上部層との間に電気接続を提供する、高度に小型化された電子機器パッケージの構築を可能にする新しい電子機器パッケージング技術を提供することが望ましいであろう。さらに、埋込みチップモジュールの性能と信頼性の利点と、ワイヤボンドまたはフリップチップモジュールの低コストを備えたパッケージングアプローチが望ましいであろう。
本発明の一態様によれば、電子機器パッケージは、絶縁基板と、絶縁基板の第１の表面に結合された裏面を有する電気部品と、電気部品の周囲の少なくとも一部を取り囲む絶縁構造とを含む。第１の配線層は、絶縁基板の第１の表面から絶縁構造の傾斜側面上に延びて、電気部品の活性表面上の少なくとも１つの接触パッドと電気的に結合する。第２の配線層は、絶縁基板の第２の表面上に形成され、その中の少なくとも１つのビアを通って延びて、第１の配線層と電気的に結合する。
本発明の別の態様によれば、電子機器パッケージの製造方法は、電気部品の裏面を絶縁基板の第１の表面に結合すること、および電気部品の周囲の少なくとも一部の周りに絶縁構造を形成することを含む。この方法はまた、絶縁基板の第１の表面の一部の上および絶縁構造の傾斜側面上に第１の配線層を形成して、電気部品の活性表面上の少なくとも１つの接触パッドと電気的に結合することも含む。この方法は、絶縁基板を貫通して形成された少なくとも１つのビアを通って、絶縁基板の第２の表面上に配置された第２の配線層に第１の配線層を電気的に結合することをさらに含む。
本発明の別の態様によれば、電子機器パッケージは、絶縁基板の第１の表面に結合された裏面と、絶縁基板とは反対側を向く活性表面とを有する電気部品を含み、該活性表面は撮像機能および光学機能の少なくとも一方を有する。電子機器パッケージはまた、電気部品の周囲を取り囲み、かつその活性表面の一部を覆う絶縁構造も含む。第１の配線層は、絶縁構造の傾斜側壁上に形成され、電気部品の活性表面上の少なくとも１つの接触パッドに電気的に結合される。第２の配線層は、絶縁基板の第２の表面に形成され、絶縁基板に形成された少なくとも１つのビアを通って第１の配線層に電気的に接続される。
これらおよび他の利点および特徴は、添付の図面に関連して提供される本発明の好ましい実施形態の以下の詳細な説明からより容易に理解されるであろう。
図面は、本発明を実施するために現在企図されている実施形態を示す。
例示的な従来技術のワイヤボンド電子パッケージの概略断面図である。 例示的な従来技術のフリップチップ電子パッケージの概略断面図である。 例示的な従来技術の埋込みチップ電子パッケージの概略断面図である。 本発明の一実施形態による電子機器パッケージの概略断面図である。 絶縁材料が省略された図４の電子機器パッケージの上面図である。 本発明の別の実施形態による電子機器パッケージの概略断面図である。 本発明の一実施形態による、支持基板を含む電子機器パッケージの概略断面図である。 図７の電子機器パッケージの上面図である。 本発明のさらに別の実施形態による、熱構造を含む電子機器パッケージの概略断面図である。 本発明の一実施形態による電子機器パッケージの概略断面図である。 本発明の一実施形態による、受動部品を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、受動部品を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、受動部品を含む電子機器パッケージの概略断面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図４の電子機器パッケージの概略断面側面図である。 図１３～図１９に示した製造／ビルドアッププロセスの選択段階中の図４の電子機器パッケージの概略上面図である。 図１３～図１９に示した製造／ビルドアッププロセスの選択段階中の図４の電子機器パッケージの概略上面図である。 絶縁基板の下面に形成された配線層の例示的な構成を示す、図４の電子機器パッケージの底面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図９の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図９の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図９の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図９の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図１０の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図１０の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、製造／ビルドアッププロセスの様々な段階中の図１０の電子機器パッケージの概略断面側面図である。 本発明の一実施形態による、光学部品を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、撮像部品を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、二重傾斜絶縁構造を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、二重傾斜絶縁構造を含む電子機器パッケージの概略断面図である。 本発明の別の実施形態による、二重傾斜絶縁構造を含む電子機器パッケージの上面図である。
本発明の実施形態は、電気部品の接触パッド間の電気的相互接続部が、電子機器パッケージの一方の側面から、電子機器パッケージの本体を通って、局所的絶縁構造またはカプセル化材料の１つ以上の傾斜側壁に沿って、電子機器パッケージの他方に導かれる電子機器パッケージまたはモジュールを提供しており、これにより、従来の貫通孔構造の必要性がなくなる。この複雑な配線を局所的絶縁構造の外面にパターン化して、電気部品のＩ／Ｏパッドと電子機器パッケージの裏側接続との間の電気的相互接続を提供する。したがって、本発明の実施形態は、半導体デバイスから、低い熱伝導率を有する直接熱経路を備えた電子機器パッケージの端子への高い電気伝導接続を含む電子機器パッケージを提供する。結果として得られる電子機器パッケージについては、基板に表面実装するか、複雑な回路用の多部品モジュール内に配置できる。
本明細書で使用される「半導体デバイス」という用語は、非限定的な例として、パワートランジスタ、パワーダイオード、アナログ増幅器、ＲＦ素子などの特定の機能を実行する半導体部品、デバイス、ダイまたはチップを指す。典型的な半導体デバイスは、本明細書で接点または接触パッドと呼ばれる入出力（Ｉ／Ｏ）相互接続を含み、これは半導体デバイスを外部回路に接続するために使用され、半導体デバイス内の内部要素に電気的に結合される。本明細書で説明される半導体デバイスは、例えばスイッチモード電源などのパワーエレクトロニクス回路における電気的に制御可能なスイッチまたは整流器として使用されるパワー半導体デバイスであってもよい。パワー半導体デバイスの非限定的な例には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラ接合型トランジスタ（ＢＪＴ）、集積化ゲート転流型サイリスタ（ＩＧＣＴ）、ゲートターンオフ（ＧＴＯ）サイリスタ、シリコン制御整流器（ＳＣＲ）、ダイオードまたは他のデバイス、またはシリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）などの材料を含むデバイスの組合せがある。半導体デバイスは、非限定的な例として、マイクロプロセッサ、マイクロコントローラ、メモリデバイス、ビデオプロセッサ、または特定用途向け集積回路（ＡＳＩＣ）などのデジタル論理デバイスであってもよい。
以下に参照される電子機器パッケージの様々な実施形態は、半導体デバイス、相互接続配線、および電子機器パッケージ端子の特定の配置を含むものとして示され説明されているが、代替の配置および構成も実装できるため、本発明の実施形態は具体的に示されたデバイスおよびその配置のみに限定されないことが理解される。すなわち、以下で説明する電子機器パッケージの実施形態は、追加の電子部品および／または音響デバイス、マイクロ波デバイス、ミリ波デバイス、ＲＦ通信デバイス、マイクロメカニカル（ＭＥＭＳ）デバイスを含む半導体デバイスの１つ以上の代替デバイスタイプを含む可能性がある電子機器パッケージも包含すると理解されるべきである。本明細書で説明される電子機器パッケージはまた、１つ以上の抵抗器、コンデンサ、インダクタ、フィルタ、および同様のデバイス、ならびにそれらの組合せを含んでもよい。本明細書で使用する「電気部品」および「電子部品」という用語は、上記の様々なタイプの半導体デバイス、抵抗、コンデンサ、インダクタ、フィルタおよび同様の受動デバイス、およびエネルギ貯蔵部品のいずれかを包含すると理解してもよい。
図４および図６は、本発明の代替実施形態による電子機器パッケージ５２、５４を示す。パッケージ５２、５４は、活性表面５８および裏面６０または裏側面を有する半導体デバイス５６、ならびに必要に応じて共通の部品番号で参照される多くの同様の部品を含む。各パッケージ５２、５４は、単一の埋込み半導体デバイス５６のみを備えて示されているが、代替実施形態は、複数の半導体デバイス、ならびに、図１１および図１２に示されるものを含む、いくつかの異なる構成でパッケージ５２、５４へのパッケージに組み込まれ得る、例えばコンデンサ、抵抗器、および／またはインダクタなどの１つ以上の受動デバイスを含み得ると考えられる。
ここで図４に示される電子機器パッケージ５２を参照すると、半導体デバイス５６の裏面６０は、部品接着材料６６を使用して絶縁基板６４の第１の表面６２に結合される。様々な実施形態によれば、絶縁基板６４は、例えばカプトン（登録商標）ラミネートフレックスなどの絶縁フィルムまたは誘電体基板の形態で提供されてもよいが、非限定的な例として、ウルテム（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、または、液晶ポリマー（ＬＣＰ）またはポリイミド基板などの別のポリマーフィルム、またはセラミックやガラスなどの無機フィルムなど、他の適切な電気絶縁材料を使用してもよい。部品接着材料６６は、非限定的な例として、ポリマー材料（例えば、エポキシ、シリコーン、液晶ポリマー、またはセラミック、シリカ、または金属充填ポリマー）または他の有機材料などの電子機器パッケージ５２の周囲の部品に接着する電気絶縁材料である。いくつかの実施形態では、部品接着材料６６は、未硬化または部分硬化（すなわち、Ｂステージ）の形態で絶縁基板６４上に提供される。代替的に、部品接着材料６６は、絶縁基板６４上に配置する前に半導体デバイス５６に塗布してもよい。別の実施形態では、半導体デバイス５６は、絶縁基板６４自体の接着特性により絶縁基板６４に固定されてもよい。このような実施形態では、部品接着材料６６は省略され、絶縁基板６４は接着特性を有する単一の誘電体層の形態で提供される。このような接着性誘電体層の非限定的な例には、ポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）などのスピンオン誘電体が含まれる。
少なくとも１つの傾斜側面または傾斜側壁７０を備えた絶縁構造６８は、絶縁基板６４の第１の表面６２に結合される。代替実施形態によれば、絶縁構造６８は、硬化した光パターン化可能樹脂、例えば、エポキシ材料などのポリマー、プリプレグ材料、無機材料、複合誘電材料、または他の任意の電気絶縁性の有機材料または無機材料であってもよい。図示の実施形態では、絶縁構造６８は、図５に示すように、半導体デバイス５６の外周１５２を完全に取り囲むように形成される。別の実施形態では、絶縁構造６８は、半導体デバイス５６の４つの側壁７２の全てではなく１つを覆うように形成されてもよい。
第１の配線層７４は、絶縁構造６８上に配置される。第１の配線層７４は、好ましくは、非限定的な例として、アルミニウム、銅、金、銀、ニッケル、またはこれらの組合せなどのパターン化された金属層である。代替的に、第１の配線層７４は、導電性ポリマーであってもよい。図示のように、第１の配線層７４は、絶縁構造６８の外面７０上に配置され、半導体デバイス５６の活性表面５８上に位置する接触パッド７８、８０との電気接続を形成する。接触パッド７８、８０は、半導体デバイス５６内の内部接点への導電性経路（Ｉ／Ｏ接続）を提供する。接触パッド７８、８０は、非限定的な例として、アルミニウム、銅、金、銀、ニッケル、またはそれらの組合せなどの様々な導電性材料を含む組成を有してもよい。半導体デバイス５６の活性表面５８から外向きに突出する構造として示されているが、接触パッド７８、８０は、半導体デバイス５６の活性表面５８と実質的に同一平面または同一高さに位置する接触端子であってもよい。次に、第１の配線層７４は、傾斜側壁７０の下方に延びて、絶縁基板６４の第１の表面６２の一部を覆う。
電気絶縁材料８２は、半導体デバイス５６、絶縁構造６８、第１の配線層７４、および絶縁基板６４の第１の表面６２の露出部分を覆う。代替実施形態では、絶縁材料８２は、半導体デバイス５６の全てまたはその一部を封入してもよい。例えば、半導体デバイス５６が光学部品であり、活性表面５８が光学機能を有する実施形態では、半導体デバイス５６の活性表面５８の一部の上方の絶縁材料８２内に任意選択の開口部８４（仮想線で示す）が形成される。代替実施形態では、光学的に透明な材料を使用して、図４に示す領域内に位置する絶縁材料８２の全て、または絶縁材料８２の一部のみを形成してもよい。同様の開口部または光学的に透明な材料は、同様の方法で本明細書に開示される電子機器パッケージの他の実施形態内に組み込まれてもよいと考えられる。
図５には、電子機器パッケージ５２の上面図が示されており、第１の配線層７４の例示的な構成を示して明確にするために、絶縁材料８２は省略されている。図示のように、第１の配線層７４は、絶縁構造６８の外面７４上に配置された上側端子パッド８８と、絶縁基板６４の第１の表面６２上の底側端子パッド９０とをそれぞれ含む複数の電気トレース８６を含む。これらの電気トレース８６のそれぞれは、電子機器パッケージ５２の上面に半導体デバイス５６のそれぞれの接触パッド７８、８０へ接続するように構成してもよい。当業者は、電気トレース８６の配置が図５に示されるものに限定されず、電気トレース８６を、半導体デバイス５６の接触パッド構成および最終的な電子機器パッケージ内のＩ／Ｏの所望の位置に基づいて、多数の代替構成で形成してもよいことを認識するであろう。さらに、電気トレース８６の幅および／または厚さは、通電要件および関連する接触パッド７８、８０の特定の機能に応じて、電子機器パッケージ５２内のトレースごとに変えてもよく、必要に応じてより高い通電要件で、より広いおよび／またはより厚いトレース８６がパッドに接触するように形成される。
再び図４および図５を参照すると、第２の配線層９２または金属膜化層が絶縁基板６４の第２の表面９４上に配置されている。第２の配線層９２は、絶縁基板６４を貫通して作られたビア９６、９８内に延び、それにより、ビア９６、９８を貫通して第１の配線層７４の選択部分またはトレースを第２の配線層９２に電気的に結合する貫通接点１００、１０２を形成する。図示された非限定的な例では、貫通接点１００は、第２の配線層９２を半導体デバイス５６の電気トレース８６ａおよび接点パッド７８に電気的に接続する。貫通接点１０２により、第２の配線層９２が電気トレース８６ｂおよび半導体デバイス５６の接触パッド８０に電気的に接続される。代替実施形態は、半導体デバイス５６の設計に応じて、図４に示されるよりも多いまたは少ない貫通接点を含んでもよい。任意選択で、貫通接点１０４（仮想線で示す）は、半導体デバイス５６の下に位置する任意選択のビア１０６（仮想線で示す）を通って延びて、半導体デバイス５６の裏面６０との電気接続を形成する。貫通接点１０４は、半導体デバイス５６の裏面６０と直接物理的に接触するか、または部品接着材料６６が導電性材料として提供される実施形態において、部品接着材料６６を通って裏面６０と電気的に結合する。
ここで図６を参照すると、本発明の別の実施形態による電子機器パッケージ５４が示されている。電子機器パッケージ５２と同様に、電子機器パッケージ５４の半導体デバイス５６は、その裏面６０が部品接着材料６６で絶縁基板６４に接合された状態で絶縁基板６４に実装されている。第１の配線層７４は、電子機器パッケージ５２について上記したのと同様の方法で形成され、図５に示すものと同様の方法で、または半導体デバイス５６の活性表面上の接触パッドの特定の配置に基づいた任意の数の代替構成で配置された電気トレースを含んでもよい。第２の配線層９２は、絶縁基板６４の第２の表面９４上に形成され、ビア９６、９８内に貫通接点１００、１０２を生成する。第２の配線層９２はまた、より大きな貫通孔またはビア１１０を通って延びる裏側熱構造１０８も含む。裏側熱構造１０８は、半導体デバイス５６がラテラルデバイスである実施形態において、半導体デバイス５６からの熱伝達に役立つ。半導体デバイス５６が垂直パワー半導体ダイである代替実施形態では、構造１０８は熱構造および電気的相互接続部、具体的にはドレイン接続部として機能する。一実施形態では、裏側熱構造１０８は、半導体デバイス５６の裏面６０上に直接めっきされる。当業者は、本明細書に開示される電子機器パッケージのいずれも、裏側熱構造１０８（図６）と１つ以上の貫通接点１０４（図４）を含むか、または特定の電子機器パッケージの設計仕様に基づいて半導体デバイス５６の裏面６０への接続がない状態で形成され得ることを理解するであろう。
一実施形態では、任意選択の第２の絶縁基板１１２（仮想線で示す）が絶縁材料８２の上面１２４に付着される。第２の絶縁基板１１２は、絶縁基板６４について説明したのと同じ材料のいずれかから形成することができ、同様の方法で本明細書に開示する他の電子機器パッケージのいずれかに組み込むことができる。
本発明のさらに別の実施形態による電子機器パッケージ１１４が図７に示されている。電子機器パッケージ１１４は、図４の電子機器パッケージ５２と同じ部品の多くを含み、共通の部品番号で示されている。電子機器パッケージ１１４はまた、電子機器パッケージ５４（図６）と同様の裏側熱構造１０８も含む。電子機器パッケージ５２および電子機器パッケージ５４に共通の部品に加えて、電子機器パッケージ１１４はまた、電子機器パッケージ１１４に追加の寸法安定性を提供する支持基板またはコア構造１１６も含む。一実施形態では、コア構造１１６は、接合材料１１８の層で絶縁基板６４の第１の表面６２に結合される。コア構造１１６は、例えば、ガラス繊維マットを備えたエポキシ材料、プリプレグ材料、ポリイミドフィルム／層、セラミック材料、ガラス、アルミニウム、複合誘電材料、または電子機器パッケージ１１４に機械的堅牢性を提供する他の類似の／適切な有機材料もしくは無機材料などのプリント回路基板（ＰＣＢ）コア材料であってもよい。
図８に示されるように、コア構造１１６は、半導体デバイス５６および絶縁構造６８を取り囲む開口部１２０を含む。開口部１２０は、例えば、機械的パンチ、レーザ切断、ウォータジェットまたは機械的ミリングにより形成され得る。絶縁材料８２は、コア構造１１６と絶縁基板６４との間の隙間を満たし、第１の配線層７４を覆う。図示された実施形態では、コア構造１１６の上面１２２は、絶縁材料８２の上面１２４と同一平面上にある。代替実施形態では、コア構造１１６は、コア構造１１６の上面１２２が絶縁材料８２でコーティングされるように、絶縁材料８２内に完全に埋め込まれてもよい。図７には示されていないが、コア構造１１６がプリント回路基板である実施形態では、その上側および／または底側に配線があり、第２の配線層９２は、接合材料１１８および絶縁基板６４内の追加のマイクロビアを通って延びて、底面コア構造１１６上の接触位置と電気的に結合することが考えられる。コア構造１１６は、同様の方法で本明細書に開示される他の電子機器パッケージのいずれかに組み込まれてもよいと考えられる。
電子機器パッケージ１２６のさらに別の実施形態が図９に示されている。電子機器パッケージ１２６および電子機器パッケージ５２、５４と同様の部品は、必要に応じて同様の部品番号で参照される。この実施形態では、図４の絶縁材料８２の代わりに、上側熱構造体１２８または熱伝導構造体が提供される。上側熱構造体１２８は、例えば熱グリースまたは熱接着剤などの熱伝導性接合層または材料１３０の層で絶縁基板６４にボンディングされる。この熱伝導材料の層１３０は、第１の配線層７４と、絶縁基板６４の露出領域、絶縁構造６８、および半導体デバイス５６の活性表面５８を覆う。別の実施形態では、この熱伝導性材料の層１３０は、例えばエポキシなどの断熱性有機接着材料で置き換えてもよい。上側熱構造１２８は、非限定的な例として、例えば、銅、炭化ケイ素、酸化ベリリウム、または窒化アルミニウムなどの高い熱伝導率を有する金属または無機材料である。代替実施形態では、上側熱構造１２８は、図７および図８のコア構造１１６と同様に、半導体デバイス５６および絶縁構造６８の全てまたは一部を取り囲むサイズの開口部を含んでもよい。
電子機器パッケージ５４と同様に、電子機器パッケージ１２６の第２の配線層９２は、絶縁基板６４のビア９６、９８を通って延びて、第１の配線層７４と結合する。電子機器パッケージ１２６はまた、半導体デバイス５６の裏面６０と結合するためにビア１１０を通って延びる裏側熱構造１０８も含む。一実施形態では、電子機器パッケージ１２６は、第２の配線層９２を上側熱構造１２８に結合する１つ以上の任意選択の導電性貫通孔１３２（仮想線で示す）も含む。貫通孔１３２は、上側熱構造１２８との接地接続を形成し、および／または電子機器パッケージ１２６の上側と底側との間の熱伝達を支援するように機能する。
ここで図１０を参照すると、半導体パッケージ５６の活性表面５８全体を覆うように絶縁構造６８が形成されている電子機器パッケージ１３４の代替実施形態が示されている。この実施形態では、マイクロビア１３６は、接触パッド７８、８０と位置合わせされた位置で絶縁構造６８を貫通して形成され、第１の配線層７４は、これらのマイクロビア１３６を通って接触パッド７８、８０と電気的に結合する。マイクロビア１３６の追加は、第１の配線層７４と接触パッド７８、８０との間のより信頼性の高い電気接続を提供し得る。図４、図６、図７、および図１０の第１の配線層７４の構成と比較して、マイクロビア１３６の追加により、第１の配線層７４を半導体デバイス５６の活性表面５８からより大きな距離でオフセットすることも可能になるので、第１の配線層７４が半導体デバイス５６の活性表面５８と裏面６０との間に短絡を形成する可能性を回避する助けとなる。
受動部品１３８を含む電子機器パッケージ１３４の代替実施形態が図１１に示されている。半導体デバイス５６がパワーデバイスである非限定的な一例として、受動部品１３６はコンデンサであってもよい。図示のように、受動部品１３８の実装面１４０は、部品接着材料６６によって絶縁基板６４の第１の表面６２に結合される。第１の配線層７４の一部は、絶縁構造６８のビア１４２を通って延びて受動部品１３８の端子１４４と電気的に結合し、端子１４４を半導体デバイス５６の１つ以上の接触パッド７８に選択的に電気接続する。１つ以上の受動部品が、本明細書に開示される他の電子機器パッケージのいずれかに同様の方法で組み込まれ得ることが考えられる。好ましい実施形態では、受動部品１３８の厚さは、半導体デバイス５６上の厚さにほぼ等しくなるように選択される。代替的に、受動部品は、絶縁構造６８の外側の位置で絶縁基板６４の第１の表面６２に結合されてもよい。
図１２Ａおよび１２Ｂに示されるさらに別の代替実施形態では、電子機器パッケージ１３４は、半導体デバイス５６の上に積み重ねられた受動部品１３８を含むように修正されてもよい。これらの実施形態では、受動部品１３８の端子１４４は、電気接続要素１４８を介して第３の配線層１４６に結合される。代替実施形態によれば、電気接続要素１４８は、例えば、はんだまたは導電性接着剤などの導電性材料である。第３の配線層１４６は、絶縁材料８２の上面１２４に形成され、絶縁材料８２内に形成された１つ以上のビア１５０、１５１を通って延び、これらは配線層７４に電気的に結合される。第３の配線層１４６は、同様の材料から形成され、第２の配線層９２について上記したのと同様の方法でパターン化される。
図１２Ａに示される実施形態では、金属膜化されたマイクロビア１３６により、受動部品１３８の両方の端子１４４は半導体デバイス５６上のそれぞれの接触パッド７８、８０に電気的に結合される。図１２Ｂに示される代替構成では、受動部品１３８の一方の端子１４４は、ビア１３６、１５０を通って半導体デバイス５６の接触パッド７８に結合され、一方、受動部品１３８の他方の端子１４４は、ビア１５０を介して配線層７４に電気的に結合される。さらに別の代替実施形態では、受動部品１３８の両方の端子１４４は、接触パッド７８、８０から電気的に絶縁されたままで、配線層７４に電気的に結合される。端子１４４、配線層７４、接触パッド７８、８０、または他のタイプの部品接点間の代替接続構成に到達するために、配線層７４およびビア１３６、１５０、１５１の構成および位置への変更を行うことができると考えられる。
ここで、断面を示す図１３～図１９および上面図を示す図２０～図２２を参照して、本発明の一実施形態による、図４の電子機器パッケージ５２を製造するための技術が説明され、各図はビルドアッププロセス中の電子機器パッケージ５２の断面を示す。当業者は、電子機器パッケージ５４、１１４、１３４、またはそれらの変形を製造するために、本明細書に説明されたステップにわずかな修正を加えることができることを認識するであろう。図１３～図１９は単一の電子機器パッケージの製造を示しているが、当業者は、複数の電子機器パッケージをパネルレベルで同様の方法で製造し、必要に応じて個々の電子機器パッケージに単体化できることを認識するであろう。
最初に図１３を参照すると、電子機器パッケージ５２の製造は、部品接着材料６６を絶縁基板６４の第１の表面６２に塗布することから始まる。部品接着材料６６は、ダイ接着位置をコーティングするために塗布され、いくつかの実施形態では、図２０に示されるように、半導体デバイス５６の外周１５２の外側に延びる。いくつかの実施形態では、部品接着材料６６は、例えば、ステンシル、スクリーン印刷、またはインクジェットなどの直接分配技術を使用することによって塗布されてもよい。部品接着材料６６は、２～５０マイクロメートルの範囲の厚さを有してもよい。別の実施形態では、半導体デバイス５６を絶縁基板６４上に配置する前に、部品接着材料６６を半導体デバイス５６に塗布するか、絶縁基板６４が接着性を有する場合は完全に省略することができる。
半導体デバイス５６は、従来のピックアンドプレース装置および方法を使用して、接触パッド７８、８０を上にした上面を下向きにして裏面６０を部品接着材料６６に配置する。配置された後、半導体デバイス５６は、例として、熱、ＵＶ光、またはマイクロ波放射を使用して、部品接着材料６６を完全に硬化させることにより、絶縁基板６４にボンディングされる。一実施形態では、部分真空および／または大気圧より高い圧力を使用して、存在する場合、硬化中の接着剤からの揮発物の除去を促進することができる。当業者は、例えば、部品接着材料を塗布して、絶縁構造６８の露出表面全体をコーティングするか、または半導体デバイス５６を絶縁基板６４上に配置する前に、半導体デバイス５６の裏面６０に部品接着材料６６を直接塗布することにより、部品接着材料６６を塗布するための代替技術を利用できることを認識するであろう。
図１４に示される製造技術の次のステップでは、半導体デバイス５６全体の上に光パターン化可能な樹脂材料１５４の層を塗布し、絶縁基板６４の第１の表面６２および半導体デバイス５６をコーティングすることにより、絶縁構造６８が形成される。光パターン化マスク１５６は、光パターン化可能な樹脂材料１５４の上面上に配置され、次に、マスク１５６の１つ以上の開口部１６０を通して光源１５８から放射された非集束光のビームを放射することによりパターン化される。光ビームの幅は、光パターン化可能な樹脂材料１５４内に延びるにつれて拡大し、開口部１６０の下の光パターン化可能な樹脂材料１５４の領域を選択的に硬化させる。その後、溶剤リンスを使用して、未硬化の光パターン化可能な樹脂材料１５４を除去する。次に、硬化樹脂材料を接触パッド７８、８０から除去し、半導体デバイス５６の活性表面５８の選択部分を除去し、図２１に示す硬化絶縁基板６４を残す。図示のように、絶縁構造６８は、半導体デバイス５６の外周１５２を取り囲み、半導体デバイス５６の活性表面５８の少なくとも一部をコーティングする。さらに別の実施形態では、絶縁構造６８をレーザなどの直接書込み撮像システムによってパターン化してもよい。代替的に、絶縁構造６８をグレースケールマスクに使用して形成してもよい。
別の実施形態では、絶縁構造６８は、半導体デバイス５６の外周１５２の縁の少なくとも１つに絶縁樹脂を塗布することにより形成される。この絶縁樹脂は、例えば、熱膨張係数を低減するために、例えばセラミックまたはシリカフィラー粒子などのフィラー材料を含む有機アンダーフィル樹脂またはエポキシであってもよい。絶縁樹脂の堆積は、非限定的な実施形態として、インクジェットプリンター、スプレーシステム、３Ｄ印刷技術、または液体分配ヘッドなどの直接分配ツールを使用して達成することができる。その後、樹脂材料は、熱、紫外線、マイクロ波などを使用して硬化される。任意選択で、絶縁樹脂を塗布して、絶縁基板６４および／または半導体デバイス５６の活性表面５８をコーティングする材料層を形成し、選択的にパターン化して、絶縁基板６４および／または半導体デバイス５６の活性表面５８上に塗布された絶縁樹脂の選択部分を除去することができ、図１５に示される絶縁構造６８が得られる。
絶縁構造６８を形成した後、絶縁構造６８の外面７４および絶縁基板６４の第１の表面６２の露出領域に導電性材料層を塗布することにより、第１の配線層７４（図１６）が形成される。代替実施形態によれば、導電性材料は、銅、アルミニウム、または他の標準配線金属などの金属であり、チタンなどのバリア金属を含むことができ、スパッタリング、蒸着、無電解めっき、電気めっき、または他の標準的な金属堆積プロセスのうちの１つまたは複数によって堆積される。次に、導電性材料をパターニングして、第１の配線層７４を形成する。一実施形態では、パターニングステップは、セミアディティブパターニング技術を使用して実行することができ、第１のシード金属またはバリア金属（例えば、チタン）が絶縁構造６８の外面７４および絶縁基板６４の第１の表面６２の露出領域に付着される。フォトレジスト（図示せず）がシード金属に塗布されてパターン化され、バルク金属（銅など）の層がシード金属またはバリア金属の上にめっきされる。例示的かつ非限定的な実施形態によれば、バリア層は０．０１から１ミクロンの厚さを有することができ、バルク金属は１から２０ミクロンの厚さを有することができる。フォトレジストが除去され、露出したシード層がエッチングにより除去される。残りのシード金属およびめっきされた金属の層は、図１６に示される第１の配線層７４を形成する。代替実施形態では、第１の配線層７４は、例えば、完全サブトラクティブパターニング、セミアディティブパターンプレートアップ、またはアディティブプレートアップなどの他の既知のパターニング技術を使用して形成することができる。さらに他の実施形態では、第１の配線層７４は、非限定的な例として、インクジェット印刷、スクリーン印刷、または分配などの堆積技術を使用して形成された印刷された導電性材料である。第１の配線層７４は、所望の電流搬送能力を有する高密度ルーティングパターンを形成することができる任意の既知の方法を使用して形成することができると考えられる。
次に図１７を参照すると、ビア９６、９８、および任意選択のビア１０６が、レーザ穿孔またはアブレーション、機械的穿孔、写真描写力、プラズマエッチング、または化学エッチングなどを含む既知の標準マイクロビアプロセスによって、絶縁基板６４を貫通して、第１の配線層７４の選択領域まで、および、任意選択として、半導体デバイス５６の裏面６０まで形成される。ビア９６、９８、１０６が形成された後、導電性材料の第２の層が絶縁基板６４の第２の表面９４上に堆積され、その後パターン化されて、図１８に示すように第２の配線層９２が形成される。堆積およびパターニングは、第１の配線層７４を形成するために使用される導電性材料の層について上記したのと同様の方法で実行することができる。この導電性材料の第２の層は、ビア９６、９８、１０６内に延びており、それにより、貫通接点１００、１０２、１０４を形成する。第２の配線層９２の１つの例示的かつ非限定的な構成を示すために、電子機器パッケージ５２の底面図が図２２に示されている。当業者は、本明細書に開示される電子機器パッケージの他の実施形態のいずれにおいても、第２の配線層９２が、いくつかの異なるトレースを有するように同様に構成できることを認識するであろう。
図１９では、半導体デバイス５６、絶縁構造６８、および絶縁基板６４の露出部分の上に絶縁材料８２を塗布して、電子機器パッケージ５２の本体を形成することにより、製造プロセスが継続する。代替的かつ非限定的な実施形態によれば、絶縁材料８２は、注入成形、トランスファー成形、射出成形、または圧縮成形プロセスを使用して塗布され得る。製造プロセスのこの段階で、マイクロビアは、絶縁材料８２および絶縁材料８２上に堆積された導電性材料の第３の層を通って形成され、その後パターン化されて図１２に示される第３の配線層１４６を形成する。代替的に、絶縁材料８２の上面１２４は、絶縁材料８２の上部１６２を除去し、第１の配線層７４の部分を露出させるために裏面研磨されてもよい。
当業者は、図１３～図１９および図２０～図２２に関して上記で説明したのと同様の製造プロセスを使用して、同時にビア１０６の代わりに、そしてビア９６、９８と同じ方法で、図６に示すより大きなサーマルビア１１０を形成することにより電子機器パッケージ５４（図６）を製造できることを理解するであろう。導電性材料の第２の層は、このビア１１０内に充填して、裏側熱構造１０８を形成するが、この裏側熱構造は、半導体デバイス５６を熱的に冷却し、また半導体デバイス５６がパワーデバイスである実施形態などの特定の実施形態において電気的相互接続部としても機能する経路を提供する。
図７の電子機器パッケージ１１４の製造は、第２の配線層９２の一部として裏側熱構造１０８を形成することを含むように前段落で説明したように修正された図１３～図１８の製造ステップから始まる。第２の配線層９２が形成された後、コア構造１１６（図７）は、接合材料１１８（図７）で絶縁基板６４の第１の表面６２に結合される。次に、絶縁材料８２をコア構造１１６の開口部１２０に塗布して、半導体デバイス５６、第１の配線層７４、および絶縁構造６８を封入し、それにより、図７に示す電子機器パッケージ１１４を形成する。
図１０の電子機器パッケージ１２６の製造は、半導体デバイス５６を絶縁基板６４に接着し、図１３～図１６に関して説明したのと同様の方法で絶縁構造６８および第１の配線層７４を形成することから始まる。図２３に示す製造プロセスの次のステップでは、熱伝導性材料層１３０が、第１の配線層７４、半導体デバイス５６の活性表面５８の露出部分、および絶縁基板６４の露出部分の上に塗布される。熱伝導性材料層１３０をスプレーコーティング、インクジェット、または任意の他の既知の堆積プロセスによって塗布してもよい。次に、図２４に示すように、上側熱構造１２８が熱伝導性材料層１３０内に配置される。
上側熱構造１２８が適所に配置された後、ビア９６、９８、１１０および任意選択の貫通孔１３２（仮想線で示す）が絶縁基板６４を貫通し、貫通孔１３２の場合、図２５に示されるように、熱伝導性材料層１３０の一部を貫通する。次に、導電性材料層が、絶縁基板６４の第２の表面９４上、ならびにビア９６、９８、１１０および貫通孔１３２内に堆積される。図２６に示すように、導電性材料層をパターニングして、第２の配線層９２を形成する。この堆積およびパターニングステップは、図１８に関して説明したのと同様の方法で実行される。
図１０の電子機器パッケージ１３４の製造は、図１３で説明したのと同様の方法で半導体デバイス５６を絶縁基板６４に付けることから始まる。プロセスは、半導体デバイス５６の活性表面５８、半導体デバイス５６の少なくとも１つの側壁、および図２７に示される絶縁構造６８を形成するために半導体デバイス５６の外周１５２を取り囲む絶縁基板６４の選択部分を完全にコーティングする絶縁樹脂を塗布することにより継続する。絶縁樹脂の堆積は、図１４に関して説明された技術のいずれかを使用して達成され得る。
図２８を参照すると、絶縁樹脂を硬化して絶縁構造６８を形成した後、１つ以上のマイクロビア１３６が絶縁構造６８を貫通して半導体デバイス５６の活性表面５８上の接触パッド７８、８０まで形成される。マイクロビア１３６は、ビア９６、９８について上記したのと同様の技術を使用して形成される。次に、図２９に示す第１の配線層７４は、前述の技術のいずれかを使用して、絶縁構造６８の外面７４上に導電性材料層を堆積およびパターニングすることにより形成される。その後、電子機器パッケージ１３４の製造は、電子機器パッケージ５４について説明した方法で裏側熱構造１０８を形成するように修正された図１７～図１９に示すステップに従って継続する。
ここで図３０を参照すると、本発明の代替実施形態による、発光ダイオード（ＬＥＤ）半導体デバイス１６６を含む電子機器パッケージ１６４が示されている。電子機器パッケージ１６４および電子機器パッケージ５２（図４）内の同様の部品は、必要に応じて共通の部品番号付けで記述される。ＬＥＤ半導体デバイス１６６は、その裏面１６８が部品接着材料６６により絶縁基板６４の第１の表面６２に実装された状態で絶縁基板６４上に配置される。絶縁基板６８は、ＬＥＤ半導体デバイス１６６の側壁１７０および活性表面１７２の一部、ならびに絶縁基板６４の第１の表面６２の一部を封入する。
第１の配線層７４は、絶縁構造６８の外面７４上に配置され、ＬＥＤ半導体デバイス１６６の接触パッド１７４に結合される。第２の配線層９２は、絶縁基板６４の第２の表面９４上に配置され、ビア９６、９８を通って第１の配線層７４に結合される。図示された実施形態では、第２の配線層９２は、裏側熱構造１０８も含む。ただし、代替の実施形態では、裏側熱構造１０８を省略してもよいし、貫通接点１０４（図４）と同様のＬＥＤ半導体デバイス１６６の裏面１６８への電気接続に置き換えてもよい。
図３０に示す通り、絶縁材料８２は、第１の配線層７４、絶縁構造６８の露出部分、および絶縁基板６４の露出部分を覆う。蛍光体層１７６は、光学機能を有するＬＥＤ半導体デバイス１６６の活性表面１７２の露出部分を覆う。レンズ１７８は、蛍光体層１７６の上に形成される。
本発明のさらに別の実施形態では、電子機器パッケージ１８０は、図３１に示すように半導体撮像装置チップ１８２を含む。電子機器パッケージ１８０は、電子機器パッケージ５２（図４）と多くの同様の部品を含み、それらは共通の参照番号で参照される。電子機器パッケージ５２の半導体デバイス５６と同様に、半導体撮像装置チップ１８２の裏面１８４は、部品接着材料６６で絶縁基板６４の第１の表面６２に結合される。絶縁構造６８は、半導体撮像装置チップ１８２の側壁１８６、半導体撮像装置チップ１８２の活性表面１８８の一部、および半導体撮像装置チップ１８２を取り囲む領域の絶縁基板６４の一部を封止するように形成される。第１の配線層７４は、絶縁構造６８の外面７４上に配置され、半導体撮像装置チップ１８２の活性表面１８８上の接触パッド１９０に電気的に結合される。第２の配線層９２は、絶縁基板６４の第２の表面９４上に堆積され、絶縁基板６４と半導体撮像装置チップ１８２の裏面１８４に結合された裏側熱構造１０８とを貫通する貫通接点１００、１０２を形成する。絶縁材料８２は、第１の配線層７４、絶縁構造６８の露出部分、および絶縁基板６４の露出部分を覆う。
電子機器パッケージ１８０はまた、絶縁材料８２の上面１２４に結合され、かつ撮像機能を有する半導体撮像装置チップ１８２の活性表面１８８の露出部分１９４にまたがるレンズ構造１９２も含む。レンズ構造１９２は、代替実施形態によれば、単一のレンズ、複数のレンズ、または複数のレンズとフィルタの組合せを含んでもよい。
電子機器パッケージ２００、２０２の２つの代替実施形態が図３２および図３３に示されている。電子機器パッケージ２００および２０２はそれぞれ、電子機器パッケージ５４（図６）としていくつかの共通構造を含み、これらは適宜共通の部品番号で参照される。図示の実施形態では、配線層７４は、図６に関して説明したのと同様の方法で形成され、図５に示すものと同様の方法で、または半導体デバイス５６の活性表面上の接触パッドの特定の配置に基づく任意の数の代替構成で配置された電気トレースを含むことができる。
電子機器パッケージ２００、２０２、および５４に共通の構造に加えて、電子機器パッケージ２００、２０２はそれぞれ、絶縁構造６８の少なくとも一部の上または直接隣接して形成される第２の絶縁構造２０４を含む。第２の絶縁構造２０４は、絶縁構造６８に関して本明細書で説明された同じ材料および技術のいずれかを使用して形成されてもよい。第２の絶縁構造２０４は、図３２に示されるように、絶縁構造６８の上の１つ以上の別個の位置に形成されてもよく、または図３３に示されるように、絶縁構造６８を完全に取り囲んでもよい。
配線層２０６は、配線層７４に関して説明したのと同じ材料および技術のいずれかを使用して、第２の絶縁構造２０４の傾斜面２０８上に形成される。配線層２０６は、絶縁基板６４を貫通する１つ以上の貫通接点２１０によって配線層９２に電気的に結合される。図３２に示されるようないくつかの実施形態では、別の貫通接点２１２は、第２の絶縁基板１１２を貫通して延び、同様に、配線層２０６を第２の絶縁基板１１２上に形成された第３の配線層２１４に電気的に結合する。電子機器パッケージ２００では、配線層９２と２１４との間の接続を容易にするために、絶縁構造６８よりも高い高さを有する第２の絶縁構造２０４が形成される。電子機器パッケージ２０２では、絶縁構造６８よりも低い高さを有する第２の絶縁構造２０４が形成され、配線層２０６が配線層７４と９２との間の電気的接続を形成する。
配線層７４および２０６の例示的な構成が図３４に示されている。当業者は、半導体デバイス５６の接触パッド構成および最終電子機器パッケージ内のＩ／Ｏの所望の位置に基づいて、配線層７４および２０６が多数の代替構成で形成され得ることを認識するであろう。同様に、絶縁構造６８、２０４の形状は、設計仕様に基づいて、図３２および図３３に示されているものとは異なっていてもよい。したがって、絶縁構造６８、２０４の形状および配線層７４、２０６の配置は、図３２～図３４に示されているものに限定されない。絶縁基板６８、２０４およびそれらに関連する配線層７４、２０６の組合せから生じる「二重傾斜」表面構成は、本明細書に記載の他の電子パッケージの実施形態のいずれかに組み込んでもよい。さらに、二重傾斜表面構成を絶縁基板／配線層スタックアップの３つ以上の層を含むように拡張できると考えられる。
上記の電子機器パッケージのそれぞれにおいて、第１の配線層７４は、絶縁構造６８の少なくとも１つの傾斜側壁７０に沿って延びるように形成される。この第１の配線層７４は、従来の埋込み型半導体製造技術よりも少なく複雑でもない処理ステップを含む方法で、それぞれの電気部品５６、１６６、１８２の接触パッド７８、８０、１７４、１９０と電子機器パッケージの対向面との間に電気接続を形成する。傾斜側壁７０を使用することにより、第１の配線層７４の結果として生じる電気トレースが従来の貫通孔構造よりも少ない面積を占めるため、従来の貫通孔構造よりも高いレベルの経路設定密度を達成できる。結果として、電子機器パッケージの全体のサイズは、従来技術の埋込みデバイス技術のサイズと比較して小さくすることができる。第１の配線層７４はまた、従来技術のパッケージング技術よりも低いインダクタンスおよび寄生抵抗または配線抵抗を備えた接続をもたらす。第１の配線層７４の個々のトレースおよび端子パッドのサイズ、および第１の配線層７４を第２の配線層９２に結合する対応する貫通接点については、電子機器パッケージ内で容易に変えることができる。絶縁構造６８を利用することにより、得られる電子機器パッケージ内の熱放散が改善される。
いまだに同等または実質的に同等の最終構造に到達しているとは言えども、電子機器パッケージのための上記の製造技術またはビルドアップ技術に関連するプロセスまたは方法ステップの順序およびシーケンスを本明細書で説明したものから変更してもよい。１つの非限定的な例として、第２の絶縁基板１１２を含む実施形態では、絶縁基板１１２が電子機器パッケージ内に組み込まれた後、アンダーフィル技術を使用して絶縁材料８２を塗布することができる。さらに、半導体デバイス５６が絶縁基板６４に結合される前にビア９６、９８、１１０の一部または全てを形成することができ、第１および第２の配線層の形成およびパターニングを、同時に、または本明細書で前述した逆の順序で行ってもよい。
したがって、有益には、本発明の実施形態は、従来技術のワイヤボンディングパッケージと比較して、より高い電力処理および性能、ならびにより小さなフォームファクタ、ならびに従来技術のフリップチップパッケージと比較してより高い熱性能および低コストを提供する。本明細書で開示される本発明の実施形態はまた、既存の従来技術の埋込み型パワーパッケージよりも低コストでより速いターンタイムプロセスを提供する。したがって、本明細書で説明する実施形態は、従来技術のアプローチと比較して、より高い性能を備えた低コストのソリューションを提供する。
したがって、本発明の一実施形態によれば、電子機器パッケージは、絶縁基板と、絶縁基板の第１の表面に結合された裏面を有する電気部品と、電気部品の周囲の少なくとも一部を取り囲む絶縁構造とを含む。第１の配線層は、絶縁基板の第１の表面から絶縁構造の傾斜側面上に延びて、電気部品の活性表面上の少なくとも１つの接触パッドと電気的に結合する。第２の配線層は、絶縁基板の第２の表面上に形成され、その中の少なくとも１つのビアを通って延びて、第１の配線層と電気的に結合する。
本発明の別の実施形態によれば、電子機器パッケージの製造方法は、電気部品の裏面を絶縁基板の第１の表面に結合することと、電気部品の周囲の少なくとも一部の周りに絶縁構造を形成することを含む。この方法はまた、絶縁基板の第１の表面の一部の上および絶縁構造の傾斜側面上に第１の配線層を形成して、電気部品の活性表面上の少なくとも１つの接触パッドと電気的に結合することも含む。この方法は、絶縁基板を貫通して形成された少なくとも１つのビアを通って、絶縁基板の第２の表面上に配置された第２の配線層に第１の配線層を電気的に結合することをさらに含む。
本発明のさらに別の実施形態によれば、電子機器パッケージは、絶縁基板の第１の表面に結合された裏面と、絶縁基板とは反対側を向く活性表面とを有する電気部品を含み、活性表面は撮像機能および光学機能の少なくとも一方を有する。電子機器パッケージはまた、電気部品の周囲を取り囲み、かつその活性表面の一部を覆う絶縁構造も含む。第１の配線層は、絶縁構造の傾斜側壁上に形成され、電気部品の活性表面上の少なくとも１つの接触パッドに電気的に結合される。第２の配線層は、絶縁基板の第２の表面に形成され、絶縁基板に形成された少なくとも１つのビアを通って第１の配線層に電気的に接続される。
限られた数の実施形態のみに関連して本発明を詳細に説明したが、本発明はそのような開示された実施形態に限定されないことを容易に理解すべきである。むしろ、本発明は、これまで説明されていないが、本発明の精神および範囲に相応する任意の数の変形、変更、置換、または同等の配置を組み込むように修正することができる。さらに、本発明の様々な実施形態が説明されたが、本発明の態様は説明された実施形態の一部のみを含むことができることを理解すべきである。したがって、本発明は、前述の説明によって限定されると見なされるべきではなく、添付の特許請求の範囲によってのみ限定される。

Claims (17)

  1. 電子機器パッケージであって、
    第１の表面と前記第１の表面に対向する第２の表面を備える絶縁基板と、
    活性表面、前記活性表面に対向する裏面、および前記活性表面と前記裏面との間に延びる複数の側壁を有する電気部品であって、
    前記裏面は前記絶縁基板の前記第１の表面に結合され、
    前記活性表面上に少なくとも１つの接触パッドを有する、電気部品と、
    前記複数の側壁によって形成される前記電気部品の周囲の少なくとも一部を封入する絶縁構造であって、前記絶縁構造は前記電気部品と前記絶縁基板との間の領域には存在せず、傾斜側面を備える、絶縁構造と、
    前記絶縁基板の前記第１の表面から前記絶縁構造の前記傾斜側面に沿って延びて、前記電気部品の前記活性表面上の前記少なくとも１つの接触パッドと電気的に結合する第１の配線層と、
    前記絶縁基板の前記第２の表面上に形成され、前記絶縁基板の中の少なくとも１つのビアを通って延びて、前記第１の配線層と電気的に結合する第２の配線層と、
    前記絶縁基板の一部の上に形成され、かつ前記第１の配線層および前記絶縁構造を取り囲む絶縁材料と、を備え、
    前記電気部品の前記活性表面の一部の上方の前記絶縁材料内に開口部が形成される、電子機器パッケージ。
  2. 前記絶縁構造は、前記電気部品の周囲を完全に取り囲み、前記活性表面の少なくとも一部を覆う、請求項１に記載の電子機器パッケージ。
  3. 前記電気部品および前記絶縁材料は、前記絶縁基板と別の絶縁基板との間に配置される、請求項１に記載の電子機器パッケージ。
  4. 前記第１の配線層は、前記電気部品の前記少なくとも１つの接触パッドのうち複数の接触パッドに電気的に結合された複数の電気トレースを含む、請求項１に記載の電子機器パッケージ。
  5. 前記第２の配線層は、
    前記絶縁基板の第１のビアを通って延びて、前記複数の電気トレースのうち第１の電気トレースと電気的に結合する第１の電気トレースと、
    前記絶縁基板の第２のビアを通って延びて、前記複数の電気トレースのうち第２の電気トレースと電気的に結合する第２の電気トレースと
    を備える、請求項４に記載の電子機器パッケージ。
  6. 前記第２の電気トレースは、前記絶縁基板内の第３のビアを通って前記電気部品の前記裏面に電気的に結合される、請求項５に記載の電子機器パッケージ。
  7. 前記第１の配線層は、前記絶縁構造内の少なくとも１つのビアを通って延びて、前記電気部品の前記少なくとも１つの接触パッドと電気的に結合する、請求項１に記載の電子機器パッケージ。
  8. 前記第１の配線層および前記絶縁構造の露出表面に塗布される接合層と、
    前記接合層に結合された第１の表面を有する熱伝導性構造と
    をさらに備える、請求項１に記載の電子機器パッケージ。
  9. 前記第１の配線層を介して前記電気部品に電気的に結合された受動部品をさらに備える、請求項１に記載の電子機器パッケージ。
  10. 電子機器パッケージの製造方法であって、
    電気部品の裏面を絶縁基板の第１の表面に結合するステップであって、
    前記絶縁基板は第１の表面と前記第１の表面に対向する第２の表面を備え、
    前記電気部品は
    前記裏面に対向する活性表面、
    前記活性表面上の少なくとも１つの接触パッド、および
    前記活性表面と前記裏面との間に延びる複数の側壁
    を備える、ステップと、
    前記複数の側壁によって形成される前記電気部品の周囲の少なくとも一部を封入する絶縁構造であって、前記絶縁構造は前記電気部品と前記絶縁基板との間の領域には存在せず、傾斜側面を備える、絶縁構造、を形成するステップと、
    前記絶縁基板の前記第１の表面の一部の上および前記絶縁構造の前記傾斜側面に沿って第１の配線層を形成して、前記少なくとも１つの接触パッドと電気的に結合するステップと、
    前記第１の配線層を、前記絶縁基板に形成された少なくとも１つのビアを通って、前記絶縁基板の前記第２の表面に配置された第２の配線層に電気的に結合するステップと、
    前記第１の配線層および前記絶縁構造を絶縁材料で取り囲むステップと、
    前記電気部品の前記活性表面の一部の上方の前記絶縁材料内に開口部を形成するステップと、
    を含む、方法。
  11. 前記絶縁構造の前記傾斜側面上に延びる電気トレースのパターンを有する前記第１の配線層を形成して、前記電気部品のそれぞれの接触パッドを前記第２の配線層のそれぞれの部分に電気的に結合するステップをさらに含む、請求項１０に記載の方法。
  12. 前記絶縁基板を貫通する複数のビアを形成するステップと、
    前記絶縁基板の前記第２の表面に前記第２の配線層を配置して、前記複数のビアのうち少なくとも１つのビアを通って延びて前記第１の配線層と電気的に結合し、前記複数のビアのうち別のビアを通って延びて前記電気部品の裏面と電気的および熱的に結合するステップと
    をさらに含む、請求項１０に記載の方法。
  13. 前記電気部品を取り囲むサイズに合うように開口部が形成されている支持基板を前記絶縁基板に結合するステップと、
    前記開口部内に前記絶縁材料を配置するステップと
    をさらに含む、請求項１０に記載の方法。
  14. 前記第１の配線層および前記絶縁構造の露出部分および前記絶縁基板の前記第１の表面を接合材料でコーティングするステップと、
    前記接合材料の上に熱伝導構造を配置するステップと、
    前記絶縁基板内の少なくとも１つのビアを通って、前記第２の配線層を前記熱伝導構造に結合するステップと
    をさらに含む、請求項１０に記載の方法。
  15. 電子機器パッケージであって、
    絶縁基板の第１の表面に結合された裏面、前記絶縁基板とは反対側を向く活性表面、および前記活性表面と前記裏面との間に延びる複数の側壁を有する電気部品であって、前記活性表面は、撮像機能および光学機能の少なくとも一方を有する前記電気部品と、
    前記複数の側壁によって形成される前記電気部品の周囲を封入し、その前記活性表面の一部を覆う絶縁構造であって、前記絶縁構造は前記電気部品と前記絶縁基板との間の領域には存在しない、絶縁構造と、
    前記絶縁構造の傾斜側壁上に形成されて、前記電気部品の前記活性表面上の少なくとも１つの接触パッドに電気的に結合される第１の配線層と、
    前記第１の表面に対向する前記絶縁基板の第２の表面に形成されて、前記絶縁基板に形成された少なくとも１つのビアを通って前記第１の配線層に電気的に結合された第２の配線層と、
    前記絶縁構造および前記第１の配線層の少なくとも一部を取り囲む絶縁材料と、
    を備え、
    前記電気部品の前記活性表面の一部の上方の前記絶縁材料内に開口部が形成される、電子機器パッケージ。
  16. 前記電気部品の前記活性表面の上に配置された少なくとも１つのレンズをさらに備える、請求項１５に記載の電子機器パッケージ。
  17. 前記第２の配線層は、前記絶縁基板に形成された別のビアを通って前記電気部品の前記裏面に結合される、請求項１５に記載の電子機器パッケージ。
JP2020505444A 2017-08-03 2018-07-20 統合相互接続構造を備えた電子機器パッケージおよびその製造方法 Active JP7343477B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/668,468 2017-08-03
US15/668,468 US10541153B2 (en) 2017-08-03 2017-08-03 Electronics package with integrated interconnect structure and method of manufacturing thereof
PCT/US2018/043044 WO2019027698A1 (en) 2017-08-03 2018-07-20 ELECTRONIC HOUSING WITH INTEGRATED INTERCONNECTION STRUCTURE AND METHOD FOR MANUFACTURING THE SAME

Publications (2)

Publication Number Publication Date
JP2020529734A JP2020529734A (ja) 2020-10-08
JP7343477B2 true JP7343477B2 (ja) 2023-09-12

Family

ID=65229950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505444A Active JP7343477B2 (ja) 2017-08-03 2018-07-20 統合相互接続構造を備えた電子機器パッケージおよびその製造方法

Country Status (6)

Country Link
US (2) US10541153B2 (ja)
EP (1) EP3662507A4 (ja)
JP (1) JP7343477B2 (ja)
KR (1) KR102622109B1 (ja)
CN (1) CN110998828B (ja)
WO (1) WO2019027698A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3355667A1 (de) * 2017-01-30 2018-08-01 Siemens Aktiengesellschaft Verfahren zur herstellung einer elektrischen schaltung und elektrische schaltung
DE102017120168A1 (de) * 2017-09-01 2019-03-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements, optoelektronisches Bauelement und IR-Detektor
US10825782B2 (en) * 2018-12-27 2020-11-03 Micron Technology, Inc. Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
JP7402706B2 (ja) * 2020-02-10 2023-12-21 アオイ電子株式会社 発光装置の製造方法、および発光装置
JP7502141B2 (ja) * 2020-10-07 2024-06-18 伊東電機株式会社 発光素子モジュール、防爆照明器具、及び発光素子モジュールの製造方法
US12230594B2 (en) * 2020-12-31 2025-02-18 Texas Instruments Incorporated Printed package and method of making the same
US11829697B2 (en) * 2021-08-06 2023-11-28 International Business Machines Corporation Region-based layout routing
US11935878B2 (en) * 2021-09-10 2024-03-19 Vanguard International Semiconductor Corporation Package structure and method for manufacturing the same
US12034033B2 (en) 2022-01-25 2024-07-09 Ge Aviation Systems Llc Semiconductor device package and method of forming
EP4465345A1 (en) * 2023-05-17 2024-11-20 Nexperia B.V. Semiconductor device package interconnect and manufacturing method thereof
CN116435201B (zh) * 2023-06-12 2023-09-12 四川遂宁市利普芯微电子有限公司 一种塑封封装方法以及器件封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040155322A1 (en) 2003-02-07 2004-08-12 Sung-Dae Cho Semiconductor package with pattern leads and method for manufacturing the same
JP2004241493A (ja) 2003-02-04 2004-08-26 Kingpak Technology Inc 位置ずれワイヤボンディング式イメージセンサ
JP2008205083A (ja) 2007-02-19 2008-09-04 Toshiba Corp 半導体装置および取出し電極用ストラップ
JP2009076530A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 配線パターンの形成方法
JP2009200163A (ja) 2008-02-20 2009-09-03 Toyoda Gosei Co Ltd Ｌｅｄランプモジュール

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951020A (ja) * 1995-08-08 1997-02-18 Hitachi Ltd 半導体装置およびその製造方法ならびにｉｃカード
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
JPH09254575A (ja) * 1996-03-19 1997-09-30 Denso Corp 電子製品の製造方法
JP3032964B2 (ja) * 1996-12-30 2000-04-17 アナムインダストリアル株式会社 ボールグリッドアレイ半導体のパッケージ及び製造方法
JPH10313071A (ja) * 1997-05-09 1998-11-24 Sony Corp 電子部品及び配線基板装置
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
US6635971B2 (en) 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
US7245500B2 (en) 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6861288B2 (en) 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP3772984B2 (ja) 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
TWI233172B (en) 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
WO2005031861A1 (en) 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips including a flowable conductive medium
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7060601B2 (en) * 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
JP4252019B2 (ja) * 2004-09-01 2009-04-08 三洋電機株式会社 回路装置およびその製造方法
JP4613590B2 (ja) * 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
JP4400441B2 (ja) * 2004-12-14 2010-01-20 三菱電機株式会社 半導体装置
JPWO2006095834A1 (ja) 2005-03-09 2008-08-21 旭化成エレクトロニクス株式会社 光デバイス及び光デバイスの製造方法
TW200641969A (en) * 2005-05-27 2006-12-01 Siliconware Precision Industries Co Ltd Sensor type semiconductor device and method for fabricating thereof
TWI251922B (en) * 2005-07-14 2006-03-21 Siliconware Precision Industries Co Ltd Multichip stack structure
US7605476B2 (en) 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
US7902660B1 (en) * 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
WO2007142052A1 (ja) 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
KR100809718B1 (ko) 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7750452B2 (en) 2007-05-04 2010-07-06 Stats Chippac, Ltd. Same size die stacked package having through-hole vias formed in organic material
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
JP4955488B2 (ja) * 2007-09-05 2012-06-20 新光電気工業株式会社 半導体装置及びその製造方法
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP5171288B2 (ja) 2008-01-28 2013-03-27 シャープ株式会社 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
JP5690466B2 (ja) 2008-01-31 2015-03-25 インヴェンサス・コーポレイション 半導体チップパッケージの製造方法
US7752751B2 (en) 2008-03-31 2010-07-13 General Electric Company System and method of forming a low profile conformal shield
JP2009246104A (ja) 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US8742558B2 (en) 2008-05-21 2014-06-03 General Electric Company Component protection for advanced packaging applications
JP5345363B2 (ja) 2008-06-24 2013-11-20 シャープ株式会社 発光装置
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8276268B2 (en) 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8592992B2 (en) * 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
US8008125B2 (en) 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
US8358000B2 (en) 2009-03-13 2013-01-22 General Electric Company Double side cooled power module with power overlay
US8097489B2 (en) 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US8115117B2 (en) 2009-06-22 2012-02-14 General Electric Company System and method of forming isolated conformal shielding areas
US20110024899A1 (en) 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8183678B2 (en) * 2009-08-04 2012-05-22 Amkor Technology Korea, Inc. Semiconductor device having an interposer
US8564133B2 (en) * 2009-08-20 2013-10-22 Ying-Nan Wen Chip package and method for forming the same
JP5330184B2 (ja) * 2009-10-06 2013-10-30 新光電気工業株式会社 電子部品装置
US8630326B2 (en) 2009-10-13 2014-01-14 Skorpios Technologies, Inc. Method and system of heterogeneous substrate bonding for photonic integration
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8531027B2 (en) 2010-04-30 2013-09-10 General Electric Company Press-pack module with power overlay interconnection
US8946886B1 (en) * 2010-05-13 2015-02-03 Amkor Technology, Inc. Shielded electronic component package and method
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US20110316140A1 (en) 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
TWI398943B (zh) * 2010-08-25 2013-06-11 Advanced Semiconductor Eng 半導體封裝結構及其製程
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
KR101711048B1 (ko) 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
JP2012114173A (ja) 2010-11-23 2012-06-14 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US20120139095A1 (en) 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same
US20120146214A1 (en) 2010-12-09 2012-06-14 Mehdi Frederik Soltan Semiconductor device with vias and flip-chip
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8530277B2 (en) * 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
JP5837339B2 (ja) 2011-06-20 2015-12-24 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8653635B2 (en) 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
KR101829392B1 (ko) 2011-08-23 2018-02-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101800440B1 (ko) * 2011-08-31 2017-11-23 삼성전자주식회사 다수의 반도체 칩들을 가진 반도체 패키지 및 그 형성 방법
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US8810024B2 (en) 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9082780B2 (en) 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
JP2013211407A (ja) * 2012-03-30 2013-10-10 J Devices:Kk 半導体モジュール
US9548283B2 (en) 2012-07-05 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package redistribution layer structure and method of forming same
US9299630B2 (en) 2012-07-30 2016-03-29 General Electric Company Diffusion barrier for surface mount modules
US8941208B2 (en) 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US20140048951A1 (en) 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9443797B2 (en) 2012-09-14 2016-09-13 STATS ChipPAC Pte. Ltd. Semiconductor device having wire studs as vertical interconnect in FO-WLP
KR101419597B1 (ko) * 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9337163B2 (en) 2012-11-13 2016-05-10 General Electric Company Low profile surface mount package with isolated tab
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
KR102226140B1 (ko) 2013-03-15 2021-03-11 셀가드 엘엘씨 리튬 이온 이차 전지용 다층 하이브리드 전지 분리막
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
TW201438155A (zh) * 2013-07-16 2014-10-01 King Dragon Internat Inc 具有傾斜結構之半導體元件封裝
TWI525863B (zh) * 2013-09-10 2016-03-11 The wafer package structure is packaged using a wafer package structure A module, and a method of manufacturing the wafer package structure
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
KR20150042362A (ko) 2013-10-10 2015-04-21 삼성전자주식회사 발광다이오드 패키지 및 그 제조방법
US9209048B2 (en) * 2013-12-30 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Two step molding grinding for packaging applications
US9583411B2 (en) * 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9583420B2 (en) * 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9806051B2 (en) 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9281297B2 (en) * 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9627285B2 (en) 2014-07-25 2017-04-18 Dyi-chung Hu Package substrate
US9496171B2 (en) * 2014-09-26 2016-11-15 Texas Instruments Incorporated Printed interconnects for semiconductor packages
KR102165024B1 (ko) * 2014-09-26 2020-10-13 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
US9640521B2 (en) * 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
US9613843B2 (en) 2014-10-13 2017-04-04 General Electric Company Power overlay structure having wirebonds and method of manufacturing same
US9941207B2 (en) 2014-10-24 2018-04-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of fabricating 3D package with short cycle time and high yield
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US9548277B2 (en) * 2015-04-21 2017-01-17 Honeywell International Inc. Integrated circuit stack including a patterned array of electrically conductive pillars
US9748212B2 (en) 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
US9520385B1 (en) * 2015-06-29 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming same
US9786632B2 (en) * 2015-07-30 2017-10-10 Mediatek Inc. Semiconductor package structure and method for forming the same
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
KR101787832B1 (ko) 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9786614B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
KR101762627B1 (ko) * 2015-11-17 2017-08-14 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
KR102420125B1 (ko) * 2015-12-10 2022-07-13 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US10351419B2 (en) * 2016-05-20 2019-07-16 Invensense, Inc. Integrated package containing MEMS acoustic sensor and pressure sensor
US10276542B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10068879B2 (en) * 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
US9953904B1 (en) * 2016-10-25 2018-04-24 Nxp Usa, Inc. Electronic component package with heatsink and multiple electronic components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241493A (ja) 2003-02-04 2004-08-26 Kingpak Technology Inc 位置ずれワイヤボンディング式イメージセンサ
US20040155322A1 (en) 2003-02-07 2004-08-12 Sung-Dae Cho Semiconductor package with pattern leads and method for manufacturing the same
JP2008205083A (ja) 2007-02-19 2008-09-04 Toshiba Corp 半導体装置および取出し電極用ストラップ
JP2009076530A (ja) 2007-09-19 2009-04-09 Seiko Epson Corp 配線パターンの形成方法
JP2009200163A (ja) 2008-02-20 2009-09-03 Toyoda Gosei Co Ltd Ｌｅｄランプモジュール

Also Published As

Publication number Publication date
EP3662507A1 (en) 2020-06-10
EP3662507A4 (en) 2021-09-29
CN110998828B (zh) 2021-04-13
US20190043733A1 (en) 2019-02-07
KR20200028031A (ko) 2020-03-13
CN110998828A (zh) 2020-04-10
US20200066544A1 (en) 2020-02-27
KR102622109B1 (ko) 2024-01-09
JP2020529734A (ja) 2020-10-08
US10541153B2 (en) 2020-01-21
US10804116B2 (en) 2020-10-13
WO2019027698A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
JP7343477B2 (ja) 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
US10497648B2 (en) Embedded electronics package with multi-thickness interconnect structure and method of making same
US10892231B2 (en) Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) Electronics package with integrated interconnect structure and method of manufacturing thereof
US20190043794A1 (en) Electronics package including integrated structure with backside functionality and method of manufacturing thereof
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
US10770444B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) Stacked electronics package and method of manufacturing thereof
US20180130732A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10553556B2 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US20180130731A1 (en) Electronics package having a multi-thickness conductor layer and method of manufacturing thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230831

R150 Certificate of patent or registration of utility model

Ref document number: 7343477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150