[go: up one dir, main page]

JP3032964B2 - ボールグリッドアレイ半導体のパッケージ及び製造方法 - Google Patents

ボールグリッドアレイ半導体のパッケージ及び製造方法

Info

Publication number
JP3032964B2
JP3032964B2 JP9233372A JP23337297A JP3032964B2 JP 3032964 B2 JP3032964 B2 JP 3032964B2 JP 9233372 A JP9233372 A JP 9233372A JP 23337297 A JP23337297 A JP 23337297A JP 3032964 B2 JP3032964 B2 JP 3032964B2
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
semiconductor chip
grid array
ball grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9233372A
Other languages
English (en)
Other versions
JPH10200012A (ja
Inventor
榮 旭 許
一 權 沈
ダビーウクス ロバート
Original Assignee
アナムインダストリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960077898A external-priority patent/KR100218633B1/ko
Priority claimed from KR1019960077899A external-priority patent/KR100218634B1/ko
Priority claimed from KR1019970004430A external-priority patent/KR100239387B1/ko
Application filed by アナムインダストリアル株式会社 filed Critical アナムインダストリアル株式会社
Publication of JPH10200012A publication Critical patent/JPH10200012A/ja
Application granted granted Critical
Publication of JP3032964B2 publication Critical patent/JP3032964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は可撓性回路基板を用
いたボールグリッドアレイ半導体パッケージ及びその製
造方法に関するもので、より詳しくは、可撓性樹脂フィ
ルム上に回路パターンを形成した可撓性回路基板上に金
属性キャリヤーフレームを接着させて、より薄いパッケ
ージの構造を提供し、回路パターンの電気的性能及び放
熱性能を向上させ、封止手段とパッケージ構成要素の接
着力を向上させることにより、パッケージの曲がり現象
も除去して結果的に製品の信頼性を向上させ得る可撓性
回路基板を用いたボールグリッドアレイ半導体パッケー
ジ（以下、ＢＧＡパッケージという）及びその製造方法
に関するものである。
【０００２】
【従来の技術】一般に、半導体パッケージとは各種電子
回路及び配線が接着されて形成された単一素子及び集積
回路等の半導体チップを埃、湿気、電気及び機械的負荷
等の各種外部環境から保護し、前記半導体チップの性能
を最適化、極大化させるため、リードフレーム(Lead Fr
ame)又は印刷回路基板（ＰＣＢ；Printed Circuit Boar
d ）等を用いてメインボード(Main Board)への信号入／
出力端子を形成し、封止手段(Encapsulant )を用いて封
止したものである。
【０００３】このような半導体パッケージの種類として
は、樹脂密封パッケージ、ＴＣＰ（Tape Carrier Packa
ge）、ガラス密封パッケージ、金属密封パッケージ等が
ある。さらに、このような半導体パッケージはそのメイ
ンボードに実装する方法によって挿入型（Through Hole
Type）と表面実装型（Surface Mount Type ）に分類で
き、挿入型としてはDual In-line Package（ＤＩＰ）、
Pin Grid Array（ＰＧＡ）等があり、表面実装型として
はQuad Flat Package（ＱＦＰ）、Ball Grid Array
（ＢＧＡ）、Bottom Leaded Package（ＢＬＰ）等があ
る。
【０００４】最近には電子製品の小型化趨勢に従ってメ
インボードの実装密度を高めるため、挿入型半導体パッ
ケージよりは主に表面実装型半導体パッケージが広く使
用されており、このような半導体パッケージのうち、図
１に示すように、ソルダボールを入／出力端子として使
用するＢＧＡパッケージ１０´が多く使用されている。
【０００５】このようなＢＧＡパッケージ１０´は、底
面にガラス繊維で補強させた熱硬化性樹脂複合材（Glas
s Fiber Reinforced Thermosetting Composite）２５´
とその上下部に伝導性薄膜（Conductive Plated Film）
を用いて複雑で微細に形成された回路パターン２１´が
サンドウィッチ形態に接着された後、両側表面に高分子
樹脂のソルダマスク（Solder Mask）で薄膜が被せられ
た形態の印刷回路基板（Printed Circuit Board）を出
発材料とし、その中央部に半導体チップ１１´が接着さ
れ、前記半導体チップ１１´の入／出力パッド１２´と
前記回路パターン２１´は伝導性ワイヤ１３´でボンデ
ィングされ、前記熱硬化性樹脂複合材２５´の底面の回
路パターン２１´と上面の回路パターン２１´は伝導性
ビアホール（Conductive Via Hole）２４´により互い
に連結され、そのソルダランド２２´にはメインボード
への入／出力手段であるソルダボール３０´が融着され
た構造でなっている。一方、前記半導体チップ１１´
と、伝導性ワイヤ１３´と、熱硬化性樹脂複合材２５´
の上面に形成された回路パターン２１´とを外部の色々
の環境から保護するため、液状封止剤（Glob Top）又は
一般のエポキシモールディングコンパウンド（Epoxy Mo
lding Compound）である封止手段（Encapsulant ）１４
´を用いてワンサイドモールディング（One Side Moldi
ng）された構造でなっている。
【０００６】前記構造のＢＧＡパッケージは、半導体チ
ップ１１´の信号が伝導性ワイヤ１３´、印刷回路基板
２０´上部の回路パターン２１´、伝導性ビアホール２
４´、可撓性回路基板２０´下部の回路パターン２１
´、ソルダボールランド２２´、そしてソルダボール３
０´を介してメインボード（図示せず）と導通すること
により、半導体チップの電気的機能が行われるようにな
っている。
【０００７】このような従来のＢＧＡパッケージは、そ
の底面に配列形成された多数のソルダボールが入／出力
手段となることにより、多数の入／出力パッドを有する
半導体チップを容易に収容することができ、かつパッケ
ージの体積及び厚さが薄型化されるので、半導体チップ
を用いる多くの先端産業分野で広く用いられている趨勢
にある。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＢＧＡパッケージは、印刷回路基板の厚さが
少なくとも数百ミクロン（μｍ）に達して熱抵抗率が高
く、よって安着された半導体チップの動作時に発生する
放熱性が良好でない。しかも、適切な放熱手段の不在に
より、発生した熱を外部に適切に放出させ得ないため、
半導体チップ及びパッケージがクラックを発生するか又
はその電気的性能が大幅低下する要因として作用してい
る。
【０００９】又、前記印刷回路基板の厚さのため、軽薄
化において十分に満足し得ない結果を招来しており、半
導体チップの入／出力パッドと熱硬化性樹脂複合材の上
部に長く微細に形成された多数の回路パターンが伝導性
ワイヤでボンディングされており、かつ前記回路パター
ンは、伝導性ビアホールを介し下部の回路パターン、ソ
ルダボールランド、ソルダボールを介して半導体チップ
の電気的信号が導通するようになっているため、半導体
チップからメインボードまでの信号ラインが長くなる。
これは前記信号ラインにおいてインダクタンズ及びイン
ピーダンスを高める原因となり、かつ各回路パターン間
でカップリング効果（Coupling Effect）等が発生して
半導体チップの電気的性能を大きく低下させる原因とな
っている。
【００１０】一方、前記印刷回路基板はどの程度撓み得
る特性を有しているため、高熱の状況下でパッケージが
簡単に撓み、これにより底面のソルダボールがメインボ
ードから脱落されて電気的性能を発揮し得ない問題点が
ある。
【００１１】結果的に、半導体チップの設計技術が発展
してその電気的性能がさらに優秀に発展しているが、こ
れを取り囲んで外部に信号を引き出すパッケージの構造
が改善されないため、その半導体チップの電気的性能を
低下させる要因として作用する問題点がある。
【００１２】従って、本発明は前記問題点を解決するた
め案出したもので、その第１目的は伝導性ビアホール、
ソルダマスク等が存在しなく、短く、一層の回路パター
ンのみを有する２０〜１５０ミクロン範囲の可撓性回路
基板を用いることにより、パッケージの軽薄化に寄与し
得る、可撓性回路基板を用いたＢＧＡパッケージ及びそ
の製造方法を提供することにある。
【００１３】第２目的は前記可撓性回路基板上に金属性
キャリヤーフレームを装着することにより、製造工程で
可撓性回路基板の取り扱いを容易にし、回路パターンの
インダクタンス、インピーダンス及びカップリング効果
等を低下させて電気的性能を向上させ、かつ半導体チッ
プからの熱を外部に容易に放出して電気的及び放熱性能
を向上させ得る、可撓性回路基板を用いたＢＧＡパッケ
ージ及びその製造方法を提供することにある。
【００１４】第３目的は前記キャリヤーフレームに多数
の開口部を形成して封止手段と他のパッケージ構成要素
との接着力を向上させることにより、パッケージの曲が
り現象等を除去し得る、可撓性回路基板を用いたＢＧＡ
パッケージ及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明によるボールグリッドアレイ半導体のパッケ
ージは、表面に複数の入／出力パッドが形成された半導
体チップと、前記半導体チップの底面に接着手段で接着
され、可撓性樹脂フィルム上に回路ンが形成されてなっ
た可撓性回路基板と、前記半導体チップの入／出力パッ
ドと前記可撓性回路基板の回路パターンを連結する伝導
性ワイヤーと、前記半導体チップ及び伝導性ワイヤー
と、前記可撓性回路基板上部の回路パターンとを外部環
境から保護するため封止する封止手段と、前記半導体チ
ップ底面が接着される前記可撓性回路基板の直下を含め
て、その可撓性回路基板の下部全面に設けられ、前記回
路パターンに連結されて底面に露出した複数のソルダボ
ールランドと、前記可撓性回路基板の底面の各ソルダボ
ールランドに入／出力端子として融着された錫と鉛の合
金からなる複数のソルダボールと、前記可撓性回路基板
の上面外周縁に、接着手段で接着された資材の支持及び
容易な取り扱いのための金属性の外側支持板とを備え、
前記外側支持板が前記封止手段の内側にさらに延長さ
れ、当該部分には多数の開口部が形成されていることを
特徴とする。
【００１６】また、前記目的を達成するため、本発明に
よるボールグリッドアレイ半導体のパッケージは、可撓
性樹脂フィルム上に複数の回路パターン領域を形成して
ストリップ形態の可撓性回路基板を製造する段階と、資
材の支持及び容易な取り扱いのために前記可撓性回路基
板の上面外周縁に、金属性の外側支持板を接着手段で接
着する段階と、前記可撓性回路基板に複数の金属性の外
側支持板でなったストリップ形態のキャリヤーフレーム
を位置整列して接着手段で接着する段階と、前記可撓性
回路基板に接着手段を用いて半導体チップを接着する段
階と、前記半導体チップと回路パターンとを伝導性ワイ
ヤーでボンディングする段階と、前記半導体チップ、伝
導性ワイヤー、可撓性回路基板上部の回路パターンを外
部環境から保護するため封止手段で封止する段階と、前
記半導体チップ底面が接着される前記可撓性回路基板の
直下を含めて、そのストリップ形態の可撓性回路基板の
下部全面に設けられ、前記回路パターンに連結し底面に
露出させた複数のソルダボールランドのそれぞれに入／
出力手段として錫と鉛の合金からなるソルダボールを融
着する段階と、前記ストリップ形態の資材から各々のユ
ニットとしてパッケージが分離されるようキャリヤーフ
レームの外側支持板を切断する切断段階と、前記外側支
持板は、前記封止手段の内側に更に延長されており、こ
の延長部分に多数の開口部が形成することとを備えてな
ることを特徴とする。
【００１７】
【発明の実施の形態】本発明による可撓性回路基板を用
いたＢＧＡ半導体パッケージ及びその製造方法を添付図
面に基づいて詳細に説明すると次のようである。
【００１８】先ず、図２（ａ）Ａ乃至図２（ｃ）は本発
明の第１実施例乃至第３実施例による可撓性回路基板を
用いたＢＧＡパッケージ５０を示すもので、特にパッケ
ージの薄型化のためのものである。図２（ａ）は資材の
支持及び容易な取り扱えのため、次後に説明するキャリ
ヤーフレームの一構成要素である外側支持板１６が封止
手段４０の外周縁に当接したままで可撓性回路基板２０
の上面外周縁に接着手段６０で接着されてなった本発明
の第１実施例であり、図２（ｂ）は前記外側支持板１６
が製造過程中に除去され、可撓性回路基板２０の外周縁
から内側に一定距離離隔された領域に封止手段４０が封
止されてなった本発明の第２実施例であり、図２（ｃ）
は前記外側支持板１６及びその外側支持板１６の接着さ
れる位置の可撓性回路基板２０も全て除去されて封止手
段４０の外周縁と可撓性回路基板２０の外側縁とが互い
に一致してなった本発明の第３実施例を示すものであ
る。
【００１９】図３（ａ）乃至図３（ｃ）は本発明の第４
実施例乃至第６実施例による可撓性回路基板を用いたＢ
ＧＡパッケージ５０を示す断面図で、特にパッケージの
電気的性能及び放熱性能を向上させるためのものであ
る。図３（ａ）は資材の支持及び容易な取り扱いのた
め、キャリヤーフレームの一構成要素である外側支持板
１６が封止手段４の外周縁に当接したままで可撓性回路
基板２０の上面外周縁に接着手段６０で接着されている
だけでなく、半導体チップ５１の熱を容易に放出するた
め、その底面と可撓性回路基板２０のダイパドル２５上
に接着手段６０によりキャリヤーフレームの放熱板１１
が接着されている本発明の第４実施例であり、図３
（ｂ）及び図３（ｃ）は前記第２及び第３実施例と同様
に外側支持板１６が製造工程中に除去されて可撓性回路
基板２０の外周縁から一定距離離隔された領域に封止手
段４０が封止されているか、又は前記外側支持板１６及
びその下部の可撓性回路基板２０も除去されて封止手段
４０の外周縁と可撓性回路基板２０の外周縁とが一致す
る本発明の第５実施例及び第６実施例を示すものであ
る。
【００２０】一方、図４はパッケージの電気的性能及び
放熱性能等を向上させるため、前記第４実施例乃至第６
実施例に使用されたキャリヤーフレーム１０を示す平面
図で、中央に放熱板１１が形成され、前記放熱板１１の
４コーナーにはタイバー１３が形成され、前記タイバー
１３の各端部には四角リング形態の外側支持板１６が形
成されている。又、前記放熱板１１と外側支持板１６間
には多数の開口部１４が形成されている。
【００２１】又、図５（ａ）及び図５（ｂ）は本発明の
第７実施例である可撓性回路基板を用いたＢＧＡパッケ
ージ５０と、半導体チップ５１の入／出力パッド５２と
ワイヤーボンディングされる可撓性回路基板上の回路パ
ターン２１の上面にだけ開口部１４を長孔形態に長細く
形成することで電気的及び放熱性能をさらに向上させる
ためのキャリヤーフレーム１０を示すものである。
【００２２】又、図６乃至図８は封止手段４０、キャリ
ヤーフレーム１０及びパッケージの他の構成要素間の接
着力を向上させるための本発明の第８及び第９実施例に
よるＢＧＡパッケージ５０の断面図と、それに使用され
たキャリヤーフレーム１０の平面図である。先ず、図７
及び図８に示すように、キャリヤーフレーム１０の外側
支持板１６に多数のスロット１５を形成することによ
り、図６（ａ）及び図６（ｂ）に示すように、封止手段
４０と前記外側支持板１６間の接着面積を拡大させ得る
ようにした。
【００２３】又、図９乃至図１１は前記第８及び第９実
施例と同様に封止手段４０、キャリヤーフレーム１０及
びパッケージの他の構成要素間の接着力を向上させるた
めの本発明の第１０及び第１１実施例によるＢＧＡパッ
ケージ５０の断面図と、それに使用されたキャリヤーフ
レーム１０の平面図である。図１０及び図１１に示すよ
うに、外側支持板１６だけでなく放熱板１１も包含する
キャリヤーフレーム１０はその外側支持板１６に多数の
スロット１５を形成することにより、図９（ａ）及び図
９（ｂ）に示すように、封止手段４０と前記外側支持板
１６間の接着面積を拡大させ得るようにした。ここで、
前記スロットは長孔形又は波形等の様々な形態に製造し
得る。
【００２４】そして、図１２は本発明の全ての実施例
（第１乃至第１１実施例）に使用された構成要素で、可
撓性樹脂フィルム２２の表面に一層の回路パターン２１
が形成され、前記可撓性樹脂フィルム２２の下部には、
前記回路基板２１に連結されて下部に露出された多数の
ソルダボールランド２３が形成されている可撓性回路基
板２０を示すものである。このような可撓性回路基板２
０は、厚さが約２０〜１５０ミクロン（μｍ）、好まし
くは３０〜８０ミクロン範囲のポリイミド（Polyimide
）等のような高分子樹脂の可撓性樹脂フィルム２２上
に通常の方法で銅（Ｃｕ）薄膜を用いて回路パターン２
１を形成し、前記回路パターン２１に多数のソルダボー
ルランド２３を連結し底面に露出させて製造したもので
ある。
【００２５】図１３は本発明の可撓性回路基板を用いた
ＢＧＡパッケージ５０において、可撓性回路基板２０に
キャリヤーフレーム１０が接着される状態を説明するた
めの説明図で、より詳しくはジグ８０上の下部平板７０
と上部平板８４間に、下部から可撓性回路基板２０、接
着手段６０及びキャリヤーフレーム１０をジグ８０に形
成されたピン８３に順次挿入して位置を整列させた状態
で所定圧力を加えて接着させる状態を示すものである。
【００２６】図１４乃至図２０は前記のようい可撓性回
路基板２０に接着されたキャリヤーフレーム１０に本発
明による可撓性回路基板を用いたＢＧＡパッケージを製
造する方法を連続的に説明するための説明図で、より詳
しくは半導体チップ接着段階（図１４）と、ワイヤーボ
ンディング段階（図１５）と、封止段階（図１６）と、
ソルダボール融着段階（図１７）と、切断段階（図１
８）をそれぞれ示すものである。
【００２７】以下、本発明が属する技術分野において通
常の知識を持った者が本発明による可撓性回路基板を用
いたＢＧＡパッケージ及びその製造方法を容易に実施し
得る程度に図面を参照して本発明の好ましい実施例を詳
細に説明する。
【００２８】先ず、本発明の基本的構成要素として可撓
性回路基板２０の構造を図１２を参照して説明すると、
可撓性樹脂フィルム２２に一層の銅薄膜として所定の回
路パターン２１が形成され、前記可撓性樹脂フィルム２
２の下部には前記回路パターン２１に連結されて外部に
露出された多数のソルダボールランド２３が形成されて
いる。
【００２９】ここで、前記回路パターン２１は前記銅薄
膜上にニッケル層（Ｎｉ）及び金層（Ａｕ）を順次鍍金
（図示せず）して形成し、以後に説明する半導体チップ
が直接接着されるか又はキャリヤーフレームの放熱板が
接着手段で接着される中央にはダイパドル２５の領域を
形成し、この領域には相互回路パターン２１で連結され
た多数のソルダボールランド２３がさらに形成されてい
る。このような可撓性樹脂フィルム２２の厚さが２０ミ
クロン未満である場合には製造過程中に破損される憂い
が高くて好ましくなく、厚さが１５０ミクロンを超える
場合には熱抵抗率が上昇するとともに軽薄化に対する寄
与度が低下するので好ましくない。又、本発明による可
撓性回路基板２０の上面に従来のようにソルダマスクを
形成する必要がなく、回路パターン２１が一層のみで構
成されるので、伝導性ビアホールを形成させる必要がな
くて、全体的にはパッケージの薄型化に寄与することに
なる。又、全体回路パターン２１の長さが短くなること
により電気的性能を向上させることになる。
【００３０】一方、本発明において、半導体チップの熱
の容易に外部に放出して放熱性能を向上させ、かつ回路
パターンのインダクタンス、キャパシタンス及びカップ
リング効果等を吸収して電気的性能を向上させるために
使用されたキャリヤーフレーム１０の代表的な構造は、
図４に示すように、中央部には以後に説明する半導体チ
ップが接着手段で安着できるように四角形状の放熱板１
１が形成され、前記放熱板１１の４コーナーにはタイバ
ー１３がそれぞれ形成されている。又、前記タイバー１
３の他端には四角リング形態の外側支持板１６が形成さ
れ、前記放熱板１１と外側支持板１６間には梯形の開口
部１４が形成されている。ここで、前記開口部１４は、
図５（ｂ）（第７実施例）に示すように、長孔の形態に
製作することもできるもので、その形状は色々の形態が
可能であり、制限されるものではない。
【００３１】又、前記キャリヤーフレームとその他のパ
ッケージ構成要素との接着力を向上させることでパッケ
ージの曲がり現象を除去するため、図７及び図８（第
８、第９実施例）に示すように、放熱板を除去して空間
部１２を形成し、外側支持板１６にはスロット１５を長
孔形又は波形に形成するか、図１０及び図１１（第１
０、第１１実施例）に示すように、放熱板１１が形成さ
れた状態で開口部１４の大きさを縮小させ、その外側の
外側支持板１６に多数のスロット１５をさらに形成する
ことも可能である。前述したように、前記キャリヤーフ
レーム１０の開口部１４又はスロット１５の形状は一定
制限があるものではなく、当業者により色々に変形でき
るものである。図面において、未説明符号Ｃは製造工程
中に切断手段により切断できるキャリヤーフレームの一
定領域を示すものである。
【００３２】次いで、前記キャリヤーフレーム１０の表
面は次後に封止手段で封止される領域をエッチング溶液
で酸化処理（図示せず）することにより封止手段との接
着力をさらに向上させ得るように図り、前記キャリヤー
フレーム１０のタイバー１３には銀（Ａｇ）及びパラジ
ウム（Ｐｄ）でグラウンドボンディング領域１８を形成
して、次後半導体チップの入／出力パッドとグラウンド
ボンディングが良好に実施できるようにし、かつ前記外
側支持板１６よりタイバー１３への延長線上には、次後
容易な作業のため、銀（Ａｕ）及び銀（Ａｇ）を鍍金し
てモールディングゲート１７を形成する。ここで、前記
グラウンドボンディング領域１８はタイバー１３だけで
なく、外側支持板１６又は放熱板１１に形成することも
でき、その形態及び大きさは制限されない。
【００３３】このようなキャリヤーフレーム１０の材料
としては熱伝導性に優れた金属材質であれば何でもかま
わないが、特に銅（Ｃｕ）、銅合金、アルミニウム（Ａ
ｌ）又はステンレス等が好ましい。又、このようなキャ
リヤーフレーム１０は、製造時に前記放熱板１１、タイ
バー１３及び外側支持板１６のような構成要素からなる
よう、化学的エッチング（Etching)又はプレスで加工す
るスタンピング（ Stamping ）方法を用いて製造するこ
とができる。
【００３４】以上のような可撓性回路基板２０及びキャ
リヤーフレーム１０を用いたＢＧＡパッケージ５０の多
様な実施例を添付図面を参照して詳細に説明すると次の
ようである。
【００３５】先ず、図２（ａ）の第１実施例を参照する
と、表面に多数の入／出力パッド５２が形成された半導
体チップ５１が位置し、前記半導体チップ５１の底面に
は可撓性樹脂フィルム２２上に回路パターン２１が形成
された可撓性回路基板２０が接着手段６０により接着さ
れている。又、前記半導体チップ５１の入／出力パッド
５２と前記可撓性回路基板２０の回路パターン２１とは
伝導性ワイヤー５３でボンディングされ、前記半導体チ
ップ５１及び伝導性ワイヤー５３が外部の各種汚染物質
又は機械的な衝撃から保護されるよう封止手段４０で封
止されている。そして、前記可撓性回路基板２０の底面
には入／出力端子として多数のソルダボール３０が融着
され、資材の支持及び容易な取り扱いのため、キャリヤ
ーフレーム１０の外側支持板１６が前記封止手段４０の
外周縁に当接し可撓性回路基板２０の上面外周縁に接着
手段６０で接着されている。
【００３６】ここで、前記半導体チップ５１の接着手段
としてはエポキシからなった接着手段６０が好ましく、
キャリヤー１の接着手段としてはポリイミドからなった
接着手段６０が好ましいが、その他の色々の接着手段も
有用に用いられ、制限的なものではない。
【００３７】又、前記可撓性回路基板２０上の半導体チ
ップ５１と可撓性回路基板２０間の電気的接続には半導
体チップ５１の表面に形成された入／出力パッド５２と
可撓性回路基板２０に形成された回路パターン２１の端
部を伝導性ワイヤー５３でボンディングし、このような
伝導性ワイヤー５３としてはゴールドワイヤー（ＡｕWi
re）又はアルミニウムワイヤー（Ａｌ Wire）等が好ま
しい。
【００３８】又、半導体チップ５１と伝導性ワイヤー５
３及び可撓性回路基板２０上の回路パターン２１等は外
部の湿気や埃又は各種機械的衝撃や振動等に弱るため、
これらを保護するため封止手段４０等を用いて封止し、
このような封止手段４０としては液状封止剤又はエポキ
シモルディングコンパウンド等が好ましい。特に、前記
モルディングコンパウンドを封止手段４０として使用す
る場合は、キャリヤーフレーム１０に前述したようなモ
ルディングゲート１７を予め形成させると、製造時に非
常に有利である。
【００３９】一方、前記可撓性回路基板２０の底面に融
着された多数のソルダボール３０は、パッケージを裏返
した状態で各々のソルダボールランド２３に錫（Ｓｎ）
と鉛（Ｐｂ）の合金であるソルダボール３０を高温の環
境で融着させて製造することによりソルダボール３０が
メインボードとの入／出力手段として用いられるように
したものである。
【００４０】又、前記キャリヤーフレーム１０の外側支
持板１６は可撓性回路基板２０を堅固な状態に維持して
パッケージの製造工程での取り扱いを易しくし、放熱性
能を向上させる機能をするようにするためである。ここ
で、前記第１実施例に使用されたキャリヤーフレーム１
０は前記放熱板１１及びタイバー１３が除去されて中央
に空間部１２が形成された外側支持板１６のみでなった
ものを使用する。
【００４１】次に、図２（ｂ）は本発明の第２実施例を
示すもので、前記可撓性回路基板２０の上面で切断手段
によりキャリヤーフレーム１０の外側支持板１６を切断
して、可撓性回路基板２０の外周縁から内側に一定距離
離隔された領域に封止手段４０が位置するようにしたも
のである。これは、前記キャリヤーフレーム１０の外側
支持板１６をパッケージの製造工程にだけ使用し、完成
品では取り外すことにより、前記キャリヤーフレームを
繰り返して使用し得る利点があり、当業者の要望によっ
て決定される事項である。即ち、前記キャリヤーフレー
ム１０の外側支持板１６が装着されたものを望まない時
は、前記外側支持板１６を切断手段で切断するものであ
る。
【００４２】一方、図２（ｃ）の第３実施例のように、
当業者の要望によって前記キャリヤーフレーム１の外側
支持板１０だけでなくその底面の可撓性回路基板２０の
領域までも切断手段で切断して提供し得る。ここで、前
記第１実施例乃至第３実施例は、特に本発明の目的の一
つである伝導性ビアホール、ソルダマスク等が存在しな
く、長さが短く、一層の回路パターンのみを有する２０
〜１５０ミクロン範囲の可撓性回路基板を用いることに
よりパッケージの軽薄化に寄与するための実施例であ
る。
【００４３】次いで、図３（ａ）に示す本発明の第４実
施例のように前記可撓性回路基板２０と半導体チップ５
１間に放熱板１１、タイバー１３及び外側支持板１６で
構成されたキャリヤーフレーム１０を接着手段６０によ
りさらに接着して形成するか、又は図３（ｂ）の第５実
施例のようにその外側支持板６０のみを切断するか、図
３（ｃ）の第６実施例のように外側支持板６０だけでな
くその下部の可撓性回路基板２０の領域までも切断して
実施し得るものである。ここで、前記第４実施例乃至第
６実施例は、可撓性回路基板２０の外周縁上面に金属性
キャリヤーフレーム１０の外側支持板１６が位置するよ
うにして、製造工程での可撓性回路基板２０の取り扱い
を易しくし、半導体チップ５１の底面にはキャリヤーフ
レーム１０の放熱板１１が位置するようにして半導体チ
ップ５１から熱が外部に容易に放出されるようにするこ
とにより放熱性能を向上させるための実施例である。
【００４４】又、前記電気的及び放熱性能をさらに向上
させるため、本発明の第７実施例である図５（ａ）及び
図５（ｂ）のように半導体チップ５１の入／出力パッド
５２とワイヤーボンディングされる回路パターン２１の
上面にだけ開口部１４を長孔形態に長細く形成して、キ
ャリヤーフレーム１０の面積を拡大して使用し得る。
【００４５】一方、前記キャリヤーフレーム１０の外側
支持板１６の内側には、図６乃至図８（第８乃至第１１
実施例）に示すように、多数のスロット１５をさらに形
成して封止手段４０との接着力を向上させることもでき
る。即ち、多数のスロット１５をさらに形成することで
封止手段４０との接着面積を拡大して接着力を向上さ
せ、これにより次後メインボードに実装されたＢＧＡパ
ッケージの作動により発生する熱による曲がり現象を防
止することになるものである。前記第８実施例乃至第１
１実施例は、特に本発明の目的の一つであるキャリヤー
フレーム１０に多数のスロット１５をさらに形成して、
封止手段４０と他のパッケージ構成要素との接着力を向
上させることにより、パッケージの曲がり現象等を除去
するための実施例である。
【００４６】一方、以上の金属性キャリヤーフレーム１
０の存在有無及びその形態は本発明のＢＧＡパッケージ
において制限的でなく、色々の形態のキャリヤーフレー
ム１０を可撓性回路基板２０上に接着手段６０で接着し
て使用でき、製造完了時には当業者の要望によって所定
部位を切断して出庫し得る。
【００４７】次いで、前記半導体チップ５１の接着にお
いては、図２（ａ）乃至図２（ｃ）、図６（ａ）及び図
６（ｂ）に示すように、可撓性回路基板２０の一面中央
部に形成されたダイパドル２５の上面に接着手段６０で
直接接着させるか、又は、図３（ａ）乃至図３（ｃ）、
図５（ａ）、図９（ａ）及び図９（ｂ）に示すように、
前記可撓性回路基板２０上のダイパドル２５上に接着手
段キャリヤーフレーム１０の放熱板１１を先ず接着した
後、その上に再び接着手段６０で接着させることができ
る。ここで、前記接着手段６０としては前述したように
ポリイミドテープ又はエポキシ等の熱伝導性に優れたも
のを使用することにより、半導体チップ５１から熱がキ
ャリヤーフレーム１０の放熱板１１に良好に伝達される
ようにする。
【００４８】次いで、図１３は本発明による可撓性回路
基板２０にキャリヤーフレーム１０が接着される方法を
示すもので、上端の図面符号１０はキャリヤーフレーム
を示し、二番目部材の図面符号６０は接着手段１を示
し、三番目部材の図面符号２０は可撓性回路基板を示
し、下端の図面符号８４及び７０はそれぞれ上部及び下
部平板を示す。
【００４９】先ず、図１３の三番目部材である可撓性回
路基板２０は、前記のように可撓性樹脂フィルム２２上
に通常のパターン形成方法で回路パターン２１を形成
し、さらにピンホール２０ｂを形成する。可撓性回路基
板２０は図示したようなストリップ形態又はリール形態
又は個々のユニット形態に製造できる。
【００５０】接着手段６０には空間部６２及びピンホー
ル６０ｂを形成し、空間部６２及びピンホール６０ｂは
可撓性回路基板２０の回路パターン２１及びピンホール
２０ｂとそれぞれ一致するように形成する。
【００５１】キャリヤーフレーム１０には接着手段６０
の場合と同様に空間部１２及びピンホール１０ｂを形成
し、この空間部１２及びピンホール１０ｂは可撓性回路
基板２０の回路パターン２１及びピンホール２０ｂとそ
れぞれ一致するように形成する。又、キャリヤーフレー
ム１０にはピンホール１０ｂの以外に移送及び位置選定
を容易にするためのガイドホール１０ａを形成する。
【００５２】又、上下部平板８４、７０にはピンホール
７０ｂのみを形成する。図１３の下端に示すものはジグ
８０で、前記ジグ８０上に下から下部平板７０、可撓性
回路基板２０、接着手段６０、キャリヤーフレーム１
０、上部平板８４を載せるとともにピン８３をピンホー
ル１０ｂ、６０ｂ、２０ｂ、７０ｂに挿入固定させ加圧
することにより、可撓性回路基板２０の回路パターン２
１上に接着手段６０によりキャリヤーフレーム１０が接
着されるようにする。ここで、前記回路パターン２１は
接着手段６０により外部から遮蔽されるので、従来のよ
うに別のソルダマスクを形成させる必要がないことが分
かる。
【００５３】一方、図１４乃至図２０は前記のように可
撓性回路基板２０に接着されたキャリヤーフレーム１０
を用いて本発明の可撓性回路基板を用いたＢＧＡパッケ
ージを製造する方法を示す説明図で、ここでは図面及び
説明の便宜上第１実施例乃至第３実施例に当たる可撓性
回路基板を用いたＢＧＡパッケージの製造方法を説明す
る。
【００５４】先ず、前記のように可撓性樹脂フィルム２
２上に回路パターン２１が形成された可撓性回路基板２
０上に放熱板１１及び外側支持板１６等からなったキャ
リヤーフレーム１０を接着手段６０を用いて接着させた
後、前記放熱１１上に接着手段６０を用いて半導体チッ
プ５１を接着させる（図１４）。
【００５５】その後、前記半導体チップ５１と可撓性回
路基板２０の回路パターン２１とをゴールドワイヤー又
はアルミニウムワイヤー等の伝導性ワイヤー５３でボン
ディングする（図１５）。
【００５６】次いで、前記半導体チップ５１、伝導性ワ
イヤー５３等を外部環境から保護するため、エポキシモ
ルディングコンパウンド又は液状封止手段等の封止手段
４０で封止する（図１６）。
【００５７】次いで、前記可撓性回路基板２０の下部に
入／出力手段として鉛と錫の合金であるソルダボール３
０を炉内で融着する（図１７）。
【００５８】終わりに、前記ストリップ状の資材から一
つの独立した可撓性回路基板を用いたＢＧＡパッケージ
５０を分離するため切断手段を用いて切断するが、その
形態は図１８のようにキャリヤーフレーム２０の外側支
持板１９が可撓性回路基板２０の上面外周縁に接着され
た状態に切断するか、又は図１９のように外側支持板１
６を除去して、可撓性回路基板２０の外周縁が封止手段
４０の外周縁から突出するようにするか、又は前記キャ
リヤーフレームの外側支持板１６だけでなくその底面の
可撓性回路基板２０の領域までもすべて切断した形態が
可能である。
【００５９】以上の製造方法の説明ではキャリヤーフレ
ーム１０が外側支持板１６のみで構成されたものに限定
して説明したが、放熱板１１、タイバー１３等をさらに
包含するキャリヤーフレーム１０を用いる場合にも前記
方法と大同小異の方法を使用する。又、前記外側支持板
１６に多数のスロット１５が形成されたキャリヤーフレ
ーム１０を用いて製造する方法も前記方法と大同小異の
方法により製造するが、ただしスロット１５が形成され
た外側支持板１６の一部を切断手段で切断することによ
り、外側支持板１６の一部が封止手段４０の内側に位置
するようにする方法がさらに追加できるものである。
【００６０】以上のように、本発明はただ前記実施例に
限定して説明したが、これにだけ限定されなく、本発明
の範囲と思想から外れることなしに当業者により色々の
変形と修正が可能であろう。
【００６１】
【発明の効果】以上説明したように、本発明による可撓
性回路基板を用いたＢＧＡパッケージの効果は次のよう
に３通りに分けられる。
【００６２】一番目、伝導性ビアホール、ソルダマスク
等が存在しなく、長さが短く、一層の回路パターンのみ
を有する数十ミクロン範囲の可撓性回路基板を用いるこ
とによりパッケージの軽薄化に寄与し得る。
【００６３】二番目、前記可撓性回路基板上に金属性キ
ャリヤーフレームを装着して製造工程上での可撓性印刷
回路基板の取り扱いを易しくし、回路パターンのインダ
クタンス、インピーダンス及びカップリング効果等を除
去して電気的性能を向上させ、かつ半導体チップからの
熱を外部に容易に放出して電気的及び熱的性能を向上さ
せ得る。
【００６４】三番目、前記キャリヤーフレームに多数の
開口部を形成して、封止手段と他のパッケージ構成要素
との接着力を向上させることにより、パッケージの曲が
り現象等を除去して製品の信頼性を高める。
【図面の簡単な説明】
【図１】一般のボールグリッドアレイ半導体パッケージ
の構造を示す断面図である。
【図２】図２（ａ）乃至図２（ｃ）は本発明の第１実施
例乃至第３実施例である可撓性回路基板を用いたボール
グリッドアレイ半導体パッケージを示す断面図である。
【図３】図３（ａ）乃至図３（ｃ）は本発明の第４実施
例乃至第６実施例である可撓性回路基板を用いたボール
グリッドアレイ半導体パッケージを示す断面図である。
【図４】前記第４実施例乃至第６実施例に使用されたキ
ャリヤーフレームを示す平面図である。
【図５】図５（ａ）は本発明の第７実施例である可撓性
回路基板を用いたボールグリッドアレイ半導体パッケー
ジの断面図であり、図５（ｂ）は前記第７実施例に用い
たキャリヤーフレームを示す平面図である。
【図６】図６（ａ）及び図６（ｂ）は本発明の第８及び
第９実施例である可撓性回路基板を用いたボールグリッ
ドアレイ半導体パッケージの断面図である。
【図７】前記第８及び第９実施例に使用したキャリヤー
フレームを示す平面図である。
【図８】前記第８及び第９実施例に使用したキャリヤー
フレームを示す平面図である。
【図９】図９（ａ）及び図９（ｂ）は本発明の第１０及
び第１１実施例である可撓性回路基板を用いたボールグ
リッドアレイ半導体パッケージの断面図である。
【図１０】前記第１０及び第１１実施例に用いたキャリ
ヤーフレームを示す平面図である。
【図１１】前記第１０及び第１１実施例に用いたキャリ
ヤーフレームを示す平面図である。
【図１２】本発明の全実施例に使用された可撓性回路基
板を示す平面図である。
【図１３】可撓性回路基板にキャリヤーフレームを接着
する方法を説明する説明図である。
【図１４】図１３と同様に可撓性回路基板に接着された
キャリヤーフレーム資材を使用して本発明による可撓性
回路基板を用いたボールグリッドアレイ半導体パッケー
ジを製造する方法を示す説明図である。
【図１５】図１４の工程に続く工程を説明する図であ
る。
【図１６】図１５の工程に続く工程を説明する図であ
る。
【図１７】図１６の工程に続く工程を説明する図であ
る。
【図１８】図１７の工程に続く工程を説明する図であ
る。
【図１９】図１８の工程に続く工程を説明する図であ
る。
【図２０】図１９の工程に続く工程を説明する図であ
る。
【符号の説明】
１０ キャリヤーフレーム １１ 放熱板 １２ 空間部 １３ タイバー １４ 開口部 １５ スロット １６ 外側支持板 １７ モルディングゲート １８ グラウンドボンディング領域 ２０ 可撓性回路基板 ２１ 回路パターン ２２ 可撓性樹脂フィルム ２３ ソルダボールランド ２５ ダイパドル ３０ ソルダボール ４０ 封止手段 ５０ 可撓性回路基板を用いたボールグリッドアレイ半
導体のパッケージ ５１ 半導体チップ ５２ 入／出力パッド ５３ 伝導性ワイヤー ６０ 接着手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ダビーウクス アメリカ アリゾーナ 85224 チャン ドール スート100 ノース アルマ スクール ロード 1347 (56)参考文献 特開 平７−169794（ＪＰ，Ａ) 特開 平３−94430（ＪＰ，Ａ) 特開 平８−125051（ＪＰ，Ａ) 特開 平８−316272（ＪＰ，Ａ) 特開 平５−179209（ＪＰ，Ａ) 特開 平９−326450（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/28 H01L 21/52

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面に複数の入／出力パッドが形成され
    た半導体チップと、 前記半導体チップの底面に接着手段で接着され、可撓性
    樹脂フィルム上に回路ンが形成されてなった可撓性回路
    基板と、 前記半導体チップの入／出力パッドと前記可撓性回路基
    板の回路パターンを連結する伝導性ワイヤーと、 前記半導体チップ及び伝導性ワイヤーと、前記可撓性回
    路基板上部の回路パターンとを外部環境から保護するた
    め封止する封止手段と、 前記半導体チップ底面が接着される前記可撓性回路基板
    の直下を含めて、その可撓性回路基板の下部全面に設け
    られ、前記回路パターンに連結されて底面に露出した複
    数のソルダボールランドと、 前記可撓性回路基板の底面の各ソルダボールランドに入
    ／出力端子として融着された錫と鉛の合金からなる複数
    のソルダボールと、前記可撓性回路基板の上面外周縁に、接着手段で接着さ
    れた資材の支持及び容易な取り扱いのための金属性の外
    側支持板とを備え、 前記外側支持板が前記封止手段の内側にさらに延長さ
    れ、当該部分には多数の開口部が形成されている ことを
    特徴とするボールグリッドアレイ半導体のパッケージ。
  2. 【請求項２】 前記半導体チップの底面と可撓性回路基
    板の中央上面との間には、半導体チップの熱を容易に放
    出させるため、金属性放熱板が接着手段で接着され、前記放熱板の各コーナーにはタイバーが形成され、前記
    タイバーには、前記放熱板から一定距離を置いて四角リ
    ング形態の前記外側支持板が形成された金属性キャリヤ
    ーフレームが接着手段で接着される ことを特徴とする請
    求項１記載のボールグリッドアレイ半導体のパッケー
    ジ。
  3. 【請求項３】 前記封止手段は可撓性回路基板の外周縁
    の内側に一定距離離隔された領域に封止されることを特
    徴とする請求項１記載のボールグリッドアレイ半導体の
    パッケージ。
  4. 【請求項４】 前記可撓性回路基板の外周縁と封止手段
    の外周縁とは互いに一致するように形成されることを特
    徴とする請求項１記載のボールグリッドアレイ半導体の
    パッケージ。
  5. 【請求項５】 前記開口部は、長孔又は波形に形成され
    ることを特徴とする請求項１記載のボールグリッドアレ
    イ半導体のパッケージ。
  6. 【請求項６】 前記可撓性回路基板の可撓性樹脂フィル
    ムはポリイミドで形成されることを特徴とする請求項１
    記載のボールグリッドアレイ半導体のパッケージ。
  7. 【請求項７】 前記可撓性回路基板の可撓性樹脂フィル
    ムはその厚さが２０〜１５０ミクロンであることを特徴
    とする請求項１記載のボールグリッドアレイ半導体のパ
    ッケージ。
  8. 【請求項８】 前記回路パターンは銅層と前記銅層上に
    順次ニッケル層及び金層が接着されて形成されることを
    特徴とする請求項１記載のボールグリッドアレイ半導体
    のパッケージ。
  9. 【請求項９】 前記金属性放熱板には、半導体チップの
    入／出力パッドが伝導性ワイヤーにより前記放熱板と容
    易にグラウンドボンディングされるよう、銀（Ａｇ）及
    びパラジウム（Ｐｄ）の鍍金領域が形成されていること
    を特徴とする請求項２記載のボールグリッドアレイ半導
    体のパッケージ。
  10. 【請求項１０】 可撓性樹脂フィルム上に複数の回路パ
    ターン領域を形成してストリップ形態の可撓性回路基板
    を製造する段階と、資材の支持及び容易な取り扱いのために前記可撓性回路
    基板の上面外周縁に、金属性の外側支持板を接着手段で
    接着する段階と、 前記可撓性回路基板に複数の金属性の外側支持板でなっ
    たストリップ形態のキャリヤーフレームを位置整列して
    接着手段で接着する段階と、 前記可撓性回路基板に接着手段を用いて半導体チップを
    接着する段階と、 前記半導体チップと回路パターンとを伝導性ワイヤーで
    ボンディングする段階と、 前記半導体チップ、伝導性ワイヤー、可撓性回路基板上
    部の回路パターンを外部環境から保護するため封止手段
    で封止する段階と、 前記半導体チップ底面が接着される前記可撓性回路基板
    の直下を含めて、そのストリップ形態の可撓性回路基板
    の下部全面に設けられ、前記回路パターンに連結し底面
    に露出させた複数のソルダボールランドのそれぞれに入
    ／出力手段として錫と鉛の合金からなるソルダボールを
    融着する段階と、 前記ストリップ形態の資材から各々のユニットとしてパ
    ッケージが分離されるようキャリヤーフレームの外側支
    持板を切断する切断段階と、前記外側支持板は、前記封止手段の内側に更に延長され
    ており、この延長部分に多数の開口部が形成すること と
    を備えてなることを特徴とするボールグリッドアレイの
    半導体のパッケージの製造方法。
  11. 【請求項１１】 前記切断段階は、キャリヤーフレーム
    の外側支持板を切断すると共に、その下端の可撓性回路
    基板が封止手段の外周縁の外側に露出されるようにする
    ことを特徴とする請求項１０記載のボールグリッドアレ
    イ半導体のパッケージの製造方法。
  12. 【請求項１２】 前記切断段階は、キャリヤーフレーム
    の外側支持板を切断すると共にその下端に位置する可撓
    性回路基板領域まで切断することを特徴とする請求項１
    ０記載の可撓性回路基板を用いたボールグリッドアレイ
    半導体のパッケージの製造方法。
JP9233372A 1996-12-30 1997-08-14 ボールグリッドアレイ半導体のパッケージ及び製造方法 Expired - Fee Related JP3032964B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019960077898A KR100218633B1 (ko) 1996-12-30 1996-12-30 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR1019960077899A KR100218634B1 (ko) 1996-12-30 1996-12-30 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지
KR1996P77898 1997-02-14
KR1019970004430A KR100239387B1 (ko) 1997-02-14 1997-02-14 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR1996P77899 1997-02-14
KR1997P4430 1997-02-14

Publications (2)

Publication Number Publication Date
JPH10200012A JPH10200012A (ja) 1998-07-31
JP3032964B2 true JP3032964B2 (ja) 2000-04-17

Family

ID=27349455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233372A Expired - Fee Related JP3032964B2 (ja) 1996-12-30 1997-08-14 ボールグリッドアレイ半導体のパッケージ及び製造方法

Country Status (2)

Country Link
US (1) US5953589A (ja)
JP (1) JP3032964B2 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
US6337522B1 (en) 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
KR100474193B1 (ko) * 1997-08-11 2005-07-21 삼성전자주식회사 비지에이패키지및그제조방법
US6441495B1 (en) * 1997-10-06 2002-08-27 Rohm Co., Ltd. Semiconductor device of stacked chips
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US7169643B1 (en) * 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
JP2000208905A (ja) * 1999-01-14 2000-07-28 Nec Corp プリント基板
US6273327B1 (en) * 1999-06-16 2001-08-14 Trw Inc. Apparatus and method for depositing solder material onto a circuit board
US6291260B1 (en) * 2000-01-13 2001-09-18 Siliconware Precision Industries Co., Ltd. Crack-preventive substrate and process for fabricating solder mask
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
EP1346411A2 (en) 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
KR100716871B1 (ko) * 2001-04-11 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US7259448B2 (en) 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
CN100377634C (zh) * 2003-02-07 2008-03-26 松下电器产业株式会社 基板保持器具及其制造方法
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
US6933592B2 (en) * 2003-12-19 2005-08-23 Global Advanced Packaging Technology H.K. Limited Substrate structure capable of reducing package singular stress
US7233057B2 (en) * 2004-05-28 2007-06-19 Nokia Corporation Integrated circuit package with optimized mold shape
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7190068B2 (en) * 2004-06-25 2007-03-13 Intel Corporation Bottom heat spreader
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
JP2006234635A (ja) * 2005-02-25 2006-09-07 Three M Innovative Properties Co フレキシブルプリント配線板の接合部の非破壊検査方法
JP3828917B1 (ja) * 2005-05-24 2006-10-04 日東電工株式会社 配線回路基板
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
JP2012506156A (ja) * 2008-10-17 2012-03-08 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだを使用しないフレキシブル回路アセンブリおよび製造方法
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
TWI469289B (zh) 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
TWI421993B (zh) * 2010-04-27 2014-01-01 Aptos Technology Inc 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
US8338828B2 (en) 2010-08-05 2012-12-25 Freescale Semiconductor, Inc. Semiconductor package and method of testing same
CN103117260A (zh) * 2011-11-16 2013-05-22 复旦大学 一种焊点结构
TWI462255B (zh) * 2012-02-29 2014-11-21 矽品精密工業股份有限公司 封裝結構、基板結構及其製法
TW201445644A (zh) * 2013-05-24 2014-12-01 矽品精密工業股份有限公司 半導體封裝件之製法
CN109801846A (zh) * 2014-01-26 2019-05-24 清华大学 一种封装结构及封装方法
CN103779286A (zh) * 2014-01-26 2014-05-07 清华大学 一种封装结构、封装方法及在封装方法中使用的模板
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
KR20210158587A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
FR3116944A1 (fr) * 2020-12-02 2022-06-03 Stmicroelectronics (Grenoble 2) Sas Boîtier de circuit integre

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5620928A (en) * 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method

Also Published As

Publication number Publication date
US5953589A (en) 1999-09-14
JPH10200012A (ja) 1998-07-31

Similar Documents

Publication Publication Date Title
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3420057B2 (ja) 樹脂封止型半導体装置
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US20040164411A1 (en) Semiconductor package and method for fabricating the same
US20030001285A1 (en) Semiconductor package and method for manufacturing the same
US6713317B2 (en) Semiconductor device and laminated leadframe package
KR100265566B1 (ko) 칩 스택 패키지
EP0623954B1 (en) Molded plastic packaging of electronic devices
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
JP2000138317A (ja) 半導体装置及びその製造方法
JP3499392B2 (ja) 半導体装置
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
KR200179419Y1 (ko) 반도체패키지
JP3398556B2 (ja) 半導体装置の製造方法
KR19980083259A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조 방법
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR100542672B1 (ko) 반도체패키지
KR200159861Y1 (ko) 반도체 패키지
KR100612761B1 (ko) 칩 스케일 적층 칩 패키지
KR100308393B1 (ko) 반도체패키지및그제조방법
JPH06120403A (ja) 電子回路素子搭載用リードフレーム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees