[go: up one dir, main page]

JP2009246104A - 配線用電子部品及びその製造方法 - Google Patents

配線用電子部品及びその製造方法 Download PDF

Info

Publication number
JP2009246104A
JP2009246104A JP2008090189A JP2008090189A JP2009246104A JP 2009246104 A JP2009246104 A JP 2009246104A JP 2008090189 A JP2008090189 A JP 2008090189A JP 2008090189 A JP2008090189 A JP 2008090189A JP 2009246104 A JP2009246104 A JP 2009246104A
Authority
JP
Japan
Prior art keywords
wiring
electronic component
vertical
support portion
vertical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008090189A
Other languages
English (en)
Inventor
Masamichi Ishihara
政道 石原
Hirotaka Ueda
弘孝 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Institute of Technology NUC
Original Assignee
Kyushu Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Institute of Technology NUC filed Critical Kyushu Institute of Technology NUC
Priority to JP2008090189A priority Critical patent/JP2009246104A/ja
Priority to EP09728901.1A priority patent/EP2261974B1/en
Priority to PCT/JP2009/056273 priority patent/WO2009123048A1/ja
Priority to TW098110152A priority patent/TWI420646B/zh
Priority to KR1020107017429A priority patent/KR101169580B1/ko
Priority to CN2009801118309A priority patent/CN101983429A/zh
Priority to US12/935,341 priority patent/US8399980B2/en
Publication of JP2009246104A publication Critical patent/JP2009246104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】前工程に近い設備が必要な工程をオフラインで部品に集約して、貫通電極技術を必要とすること無く、簡潔にしかもコスト的にも安く電子デバイスパッケージを製造する。
【解決手段】本発明は、半導体チップを含む回路素子を配置して、該回路素子をその裏面の配線パターンに接続し、かつ、該配線パターンとは反対側のおもて面に位置する外部電極に垂直配線を介して接続される電子デバイスパッケージに組み込んで用いる。この配線用電子部品は、電鋳母型材質としての導電性の支持部と、電鋳法により該支持部上に一体に連結して構成される複数の垂直配線部と、から構成される。
【選択図】 図１

Description

本発明は、半導体チップを含む回路素子を配置し、該回路素子から垂直配線を介して接続される外部電極を有する電子デバイスパッケージに組み込んで用いるための配線用電子部品及びその製造方法に関する。
ＬＳＩチップの高集積化に伴い、パッケージサイズの縮小化も強く要求されており、様々な実装パッケージ構造が提案されている。近年、半導体ベアチップに貫通電極を形成して両面電極構造にし、それを積層しようとする開発が盛んに行われている。この技術は貫通電極構造を必要としているが（特許文献１参照）、現在の貫通電極形成はシリコン基板の開口と開口部の絶縁膜形成さらに低抵抗金属を充填する等、複雑な工程が必要である。このように、半導体基板への貫通電極の形成とその絶縁方法にはまだ課題が残されていて、貫通電極を必要とせずに両面電極構造を形成できることが望まれる。一方、携帯電話やデジタルカメラのさらなる進化に伴いリアルサイズの電子デバイスパッケージであるウエハレベルチップサイズパッケージ（WLCSP）もこれからさらに製品適用が拡大される傾向にある。
特許文献１は基板上に突起電極を形成して両面電極構造を開示しているが、その突起電極形成方法や接続方法などの具体的な開示は全く無い。また上面の再配線も開示しているが、この手法は上面メッキで低抵抗金属膜を形成してリソグラフィーを用いてパターン形成する従来手法のみの開示に留まっており、コスト的には大きな課題を持っていると言える。
また、一般的に、半導体製造プロセスは、ＬＳＩを作りこむ前工程と、それをパッケージングする後工程に分かれるが、後工程メーカで前工程もカバーできる専業メーカは少ない。従来のウエハレベルチップサイズパッケージ（WLCSP）のような電子デバイスパッケージの製造は、ウエハ上で再配線や垂直配線部メッキ等の処理をするプロセス、すなわち前工程に近い設備を必要とし、従来の後工程設備だけではできなかった。
特開２００１−１２７２４３号公報
両面電極パッケージ（以下DFPと略す）のように、LSIチップ搭載基板から離れて他方に電極を取り出す場合やあるいはウエハレベルチップサイズパッケージ（以下WLCSPと略す）のようにLSIチップの能動面から離れて他方に電極を取り出す場合は、基板と離れて電極を取り出すための少なくとも垂直配線、あるいは再配線のための水平配線も含めた構造が必要である。一般的にDFPの垂直配線は基板に予め作りこんだ構造や樹脂封止後に樹脂を開口してメッキで埋める方法、さらにはシリコン基板を貫通させ基板の両側に電極を取り出す構造が採られている。また再配線はインクジェットあるいはリソグラフィーを使った再配線等がある。このように従来技術では垂直配線や再配線の形成は工程が複雑でコスト高になり易い構造になっている。
本発明は、係る問題点を解決するために、DFPやWLCSPの構造形成のための追加工程を垂直配線や再配線を部品として集約させ、工程を簡素化し部品は専門メーカに任せることでコスト低減も実現することを目的としている。この部品化によりWLCSPなどは前工程に近い設備が必要な工程をオフラインで部品に集約することができ、これによって、後工程メーカも大きな投資の必要なく参入できることになる。また垂直配線を用いることによって、DFP構造が貫通電極技術等を必要とすること無く、簡潔にしかもコスト的にも安く製造することができる。この結果DFPやWLCSPのように小型で高密度の多岐に亘る電子デバイスパッケージを容易に供給すること可能にする。
本発明の配線用電子部品及びその製造方法は、半導体チップを含む回路素子を配置して、該回路素子をおもて面に位置する外部電極に垂直配線を介して接続される電子デバイスパッケージに組み込んで用いる。この配線用電子部品は、電鋳母型材質としての導電性の支持部と、電鋳法により該支持部上に一体に連結して構成される複数の垂直配線部と、から構成される。この支持部には、それに支持される垂直配線部だけでなく、それに接続される水平配線部を形成することができる。支持部は、導電性材料、或いはメッキ用の電気を通す程度の薄い酸化膜材料で覆ったシリコン基板である。
また、配線用電子部品は、絶縁基材、或いはこの絶縁基材の裏側に貼り付けた補強板との２層構成の支持部と、メッキにより該支持部上に一体に連結して構成される複数の垂直配線部と、から構成される。この支持部には、それに支持される垂直配線部だけでなく、それに接続される水平配線部を形成することができる。この支持部は例えば、シリコン基板又はガラス、あるいはステンレス板等の補強板と、その補強板の一方の全面に薄膜フィルムの絶縁基材により作成したテープを貼り付けて構成される。この絶縁機材上に、メッキのためのシード層を形成して、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる。また、支持部としてシリコン基板又はガラスを用いることができる。この支持部に剥離助長層を介してシード層を形成し、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる。
また、配線用電子部品は、導電性或いは絶縁性の支持部と、該支持部上に一体に連結して構成される前記垂直配線を行うための複数の垂直配線部とから構成されるが、この垂直配線部は、支持部上に塗布したホトレジストに垂直配線部用穴を開けて、そこに導電性ペーストを埋め込むことにより構成される。
本発明は、例えばWLCSPでは、前工程設備が必要な工程をオフラインで部品に集約することができ、後工程メーカも大きな投資が必要なく、参入でき、今後の市場拡大に容易に追随できることになる。これによって、新規に高価な設備とメッキ処理設備を準備しなくても済む分コストも安くできる。
また、本発明によれば、DFPを形成するための貫通電極技術を必要とすること無く、簡潔にしかもコスト的にも安く実現することが可能となる。これによって、電子機器の携帯電話等の小型実装分野、及び電子機器で3次元接続が有効なセンサー用パッケージとして有効となる。
以下、例示に基づき本発明を説明する。図１は、本発明を具体化する配線用電子部品の第１の例を示す図であり、図１（Ａ）及び（Ｂ）は１個の電子デバイスパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また図１（Ｃ）は４個の電子デバイスパッケージのための４個の単体パターンを１個に連結したパターンの斜視図を示している。この配線用電子部品の第１の例は、電鋳法を用いて、複数の垂直配線部を導電性材料の支持部により一体に連結して構成される。垂直配線部は、例示したような円柱形状に限らず、矩形、多角形状等を含む柱状（棒状）形状であれば良い。パターン中央部は、例示したようにベタ板にすることに限らず、中抜きでも可能である。一体連結の垂直配線部パターンの製造は電鋳法によって行われる。
電鋳法自体は、周知の加工法である。電鋳法とは「電気メッキ法による金属製品の製造・補修又は複製法」であって、基本的には電気メッキと同様であるが、メッキ厚、メッキ皮膜の分離操作を行う点が、電気メッキとは異なる。また、母型よりメッキ皮膜を剥離して使用する場合、メッキ皮膜の物性の制御・管理が重要ポイントとなる。本発明で用いる電鋳法により成長させる導電性材料のメッキ金属としては、ニッケルまたは銅とか、ニッケル合金、或いは銅合金を含む材料を用いることができる。本発明で用いる母型材質としては、一般的な導電性材料であるステンレスを用いることができるが、それ以外に、例えばベースにシリコン基板を用いて、その表面をメッキパターンが剥離し易いようにメッキ用の電気を通す程度の薄い酸化膜等の材料で覆ったものを用いることができる。内部応力の生じないようなメッキ浴の組成やメッキ条件を選定する必要があり、ニッケルメッキの場合、メッキ浴として、スルファミン酸ニッケル浴が利用されている。
図４２は、ホトレジストを用いた電鋳部品の製造方法を示す工程図である。以下、電鋳法について説明するが、この工程図に示した製造ステップは、メッキの場合にも適用可能である。メッキ（無電解メッキ）の場合は、母型としてステンレスのような導電体に代えて絶縁体を用いることにより、これを剥がすことなく半導体装置の保護膜として機能させることができる。
電鋳法は、図４２（ａ）に示すように、ステンレス等の母型の上面に、ホトレジスト（不導体被膜）を塗布する。次いで、パターンフィルムを通して露光するパターン焼き付け及びその後の現像により、非メッキ部分をホトレジストパターンで覆った電鋳用原版を形成する（図４２（ｂ））。電鋳用原版のホトレジストパターンの厚さは、製品（垂直配線部、或いは水平配線部）の厚さ以上であり、垂直配線部の場合は、ICのチップ厚より厚い、例えば50μｍから300μ前後の厚さとする。続いて、ホトレジストパターンの開口部にメッキ金属が形成される（図４２（ｃ））。適性温度に維持されたメッキ浴（例えば、スルフォミン酸ニッケル液）中に、陽極側に電鋳させようとする電鋳金属を入れ、陰極側にステンレス等の電鋳母型を配置する。陰極側の電鋳母型の表面上には、図４２（ｃ）に示すように、ホトレジストパターンが予め形成されている。電流を流すと、陽極側の電鋳金属が溶け出して、電鋳母型上のホトレジストパターン開口部にメッキされる。
次に、図４２（ｄ）に示すように、平坦化加工が行われる。次に、レジストを除去すると（図４２（ｅ））、レジスト部分以外がそのまま水平配線部や垂直配線部のような配線部となる。そして、このメッキ金属を電鋳母型から剥離する（図４２（ｆ））。形成されたメッキ金属と支持部の剥がしが、熱や圧力で容易に行うことができるのが、電鋳法の特徴である。
図７を参照して後述する水平配線部付きの配線用電子部品の製造のためには、図４２（ａ）〜（ｄ）に示す工程を２回繰り返し、最初の工程で、支持部上に水平配線部を形成した後、２回目の工程で、水平配線部に接続される垂直配線部を形成する。
図１に示すような配線用電子部品は、種々の電子デバイスパッケージに組み込んで用いることができる。以下、図２〜図６を参照して、有機基板タイプの電子デバイスパッケージに組み込んだ場合を例として、その製造について説明する。図２は、多層有機基板上にＬＳＩチップを接着しかつ接続した状態で示す図である。ＬＳＩチップは、多層有機基板上にダイボンド材により接着して、有機基板の最上層の配線パターンとはボンディングワイヤにより接続するものとして例示している。多層または単層有機基板の最上層の配線パターンに、ボンディングワイヤ接続電極となるボンディング用金属パッド部が形成されると共に、該パッド部への配線が形成される。この多層または単層有機基板のおもて面の金属パッド部と、ＬＳＩチップは、Ａｕボンディングワイヤにより接続される。或いは、ＬＳＩチップは、有機基板に対してフリップチップボンド接続することもできる（図示省略）。
多層または単層有機基板は、単層２層配線構造や複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。このような多層または単層有機基板は、例えば、「ハンダボール」と呼ばれる小さいハンダ材料を丸めたもの（バンプ）を裏面に実装した（BGA：Ball Grid Array）一括封止有機基板として知られている。
図３は、ＬＳＩチップを接着しかつ接続した多層有機基板上に、図１に示した配線用電子部品の垂直配線部を固定し、接続した状態で示す図である。垂直配線部は、有機基板の配線パターンの所定の位置に、半田接続或いは銀ペースト等の導電性ペーストによる接続等により、固定されかつ電気的に接続される。垂直配線部が有機基板の配線パターン上の所定の位置に配置した接続電極用金属パッド部（図２参照）に固定された段階では、全ての垂直配線部が、板状の支持部により一体に連結されている。
図４は、樹脂封止した状態で示す図である。一体に連結されている垂直配線部が固定された後、この状態で、有機基板の上面は、支持部の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図５は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、垂直配線部が電気的に個々に分離される。この段階の構成により、完成製品として使用可能であるが、この後、図６に示すように、垂直配線部のおもて面側、及び裏面側に形成された端面電極部（ランド）にそれぞれ、外部接続用のバンプ電極を形成することができる。このように、支持部である導電性材料（電鋳母型）にリソグラフィーとメッキを用いて柱状の垂直配線部を成長させ、支持部と一体になった垂直配線部パターンを有する配線用電子部品を形成し、そして、この電子部品を、ＬＳＩチップが搭載された多層基板に接続した後、支持部と多層基板の間に樹脂を充填し、然る後に該支持部を剥がすことにより垂直配線部の端面がバンプ電極に接続された両面電極構造の電子デバイスパッケージが形成される。これによって、ＬＳＩチップを含む回路素子がおもて面に位置するバンプ電極（外部電極）に、垂直配線部を通して接続される。
図７は、本発明を具体化する配線用電子部品の第２の例を示す図であり、図７（Ａ）及び（Ｂ）はそれぞれ単体パターンの側面断面図及び斜視図を示している。この配線用電子部品の第２の例は、上述した電鋳法を用いて、支持部に支持される垂直配線部だけでなく、それに接続される水平配線部パターンを形成している。なお、単体パターンとして例示したが、図１と同様に複数個連結した連結パターンとすることもできる。
図７に示す第２の例の配線用電子部品もまた、上述した第１の例と同様に、種々の電子デバイスパッケージに組み込んで用いることができる。以下、図８〜図１１を参照して、有機基板タイプの電子デバイスパッケージに組み込んだ場合を例として、その製造について説明する。
図８は、ＬＳＩチップを接着しかつ接続した多層有機基板（図２参照）上に、第２の例の配線用電子部品を固定し、接続した状態で示す図である。図３を参照して前述したのと同様に、有機基板上の配線パターンの所定の位置には、板状の支持部により一体に連結された垂直配線部が固定されかつ電気的に接続される。
図９は、樹脂封止した状態で示す図である。図４を参照して前述した通りである。その後、図１０に示すように、支持部が剥離される。図１０は、支持部を剥離した後の状態で示す図である。支持部を剥離することにより、垂直配線部及びそれに接続された水平配線部パターンが電気的に個々に分離される。この後、図１１に示すように、水平配線部パターンの先端側、及び多層有機基板の裏面側に形成されたランドにそれぞれ、外部接続用のバンプ電極を形成して、さらに、チップ個片化のための切断を行って、製品として完成させる。
以上、配線用電子部品の第１或いは第２の例を、有機基板タイプの電子デバイスパッケージの製造に用いる例について説明したが、本発明の配線用電子部品は、有機基板タイプ以外にも、種々のタイプの電子デバイスパッケージに適用することができる。図１２は、本発明に基づき構成される配線用電子部品を、リードフレームに固定し、接続した状態で示す図である。なお、図１２において、配線用電子部品として、図１に示すような第１の例のものを例示したが、図７に例示した第２の例の配線用電子部品も同様に用いることができる。リードフレームの所定の位置には、配線用電子部品の垂直配線部が、半田接続とか、銀ペースト等の導電性ペーストによる接続等により、固定され、かつ電気的に接続される。垂直配線部がリードフレームの所定の位置に固定された段階では、全ての垂直配線部が、支持部により一体に連結されている。
リードフレーム上には、ＬＳＩチップが接着されかつ接続されている。ＬＳＩチップは、リードフレームのダイパッド上にＡｇペースト等によるダイボンド材により接着されている（チップダイボンド）。リードフレームのインナーリード部と、ＬＳＩチップは、Ａｕボンディングワイヤにより接続される（ワイヤボンド）。このリードフレームを周囲の回路と電気的に接続するためのアウターリード部は、その先端断面が、例示したようなリードフレーム裏面だけでなく、側面にも露出させることができる。リードフレームは、例えば、ＰｄメッキしたＣｕ合金のような金属板から、化学腐食パターニング（エッチング）加工やプレス加工により、多数個同時に形成され、その後の工程で、この多数個同時に形成されたリードフレームが、各個片に切断されることになる。図示のリードフレームは各個片に切断された状態で示され、それ故に、リードフレーム自体も個々に分離されて図示されているが、この製造段階にあるリードフレームは、実際には未だ一体に連結されている。
この後、図４〜図５を参照して前述したのと同様に、樹脂封止し、そして、支持部が剥離されて、垂直配線部が個々に分離される。この後、チップ個片化のための切断が行われて、製品として完成する。このように、本発明を具体化する配線用電子部品は、リードフレームタイプの電子デバイスパッケージにも組み込むことができる。
次に、本発明に基づき構成される配線用電子部品に、直接ＬＳＩチップを組み込んだタイプの電子デバイスパッケージの製造について説明する。図１３は、配線用電子部品の支持部上に、回路素子（ＬＳＩチップ）が搭載されて接続された状態で示す図である。ここで用いる配線用電子部品は、垂直配線部に加えて水平配線部を有する第２の例の配線用電子部品（図７参照）に相当する。配線用電子部品の水平配線部パターン上に、ＬＳＩチップを含む電子部品を、ダイボンド材により接着して、水平配線部パターンとはボンディングワイヤ（ワイヤボンド接続方式）により接続する。或いは、フリップチップ方式で搭載することもできる。これによって、水平配線部パターン上に回路素子を配置して、該回路素子の電極端子と水平配線部パターンの必要個所とを電気接続する。
図１４は、樹脂封止した状態で示す図である。支持部の上面は、トランスファーモールドされ、或いは液状樹脂を用いて樹脂封止される。樹脂封止は、金型を用いて、垂直配線部上面位置まで充填する。
図１５は、支持部剥離後の状態を示す図である。完成品には不要の支持部を剥離する。
図１６は、外部接続用のバンプ電極を形成した状態で示す図である。バンプ電極は、おもて面においては垂直配線部の上面に、かつ、裏面においては水平配線部パターンの所定の位置に形成される。その後、チップ個片化のための切断が行われて、製品として完成する。
次に、図１７〜図２１を参照して、本発明に基づき構成される配線用電子部品を組み込んだウエハレベルチップサイズパッケージの製造について説明する。チップサイズパッケージ（CSP）とは、ＬＳＩチップサイズに限りなく近い小ささと、薄さを備えた超小型パッケージであり、さらに、ウエハレベルチップサイズパッケージ（WLCSP）とは、個々のＬＳＩに切り分ける（個片化）前に、ＬＳＩと電極同士をワイヤーで接続し周囲を樹脂で固めた、即ち、ウエハ上で直接パッケージした超小型パッケージとして知られている。
図１７は、完成したＬＳＩウエハを示す図であり、（Ａ）は、複数個のチップが縦横に併置して形成されている１枚のウエハを示し、（Ｂ）は、その１チップのみを取り出して示す拡大したＬＳＩチップ斜視図であり、（Ｃ）は、Ｘ−Ｘ’ラインで切断した断面図である。図１７（Ｂ），（Ｃ）に示すＬＳＩチップは、半導体（例えばシリコン）基板上に、通常の半導体プロセス技術を用いて形成される。基板上面（おもて面）には、アクティブ領域及び配線領域を含むＬＳＩ領域と、その周辺部にボンディングパッド領域が形成される。ボンディングパッド領域は、ウエハ製造完成時には、アルミニューム配線また銅配線であるため、ウエハ完成後にバリアメタル（例えば金スパッタ、或いは金メッキ）を施した後に、メッキ、半田等を行う。
図１８は、配線用電子部品とＬＳＩチップを接続前の状態で例示している。ここで用いる配線用電子部品は、垂直配線部に加えて水平配線部を有する第２の例の配線用電子部品（図７参照）を例示したが、同様に、第１の例の配線用電子部品（図１参照）を用いることができる。ＬＳＩチップ上のボンディングパッド領域には、配線用電子部品の複数の垂直配線部が、一括して固定されかつ電気的に接続される。垂直配線部を固定及び接続する手法としては、半田接続によって行うことができる。ボンディングパッド領域に、半田接続（例えば半田リフロー）を行うことにより、垂直配線部が一括接続される。垂直配線部がボンディングパッド領域に固定された段階では、全ての垂直配線部と配線が、板状の支持部により一体に連結されている。
図１９は、配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている垂直配線部がＬＳＩチップに固定された後、この状態で、ＬＳＩチップのおもて面は、支持部の下面まで、即ちＬＳＩチップと支持部の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図２０は、支持部（電鋳母型）を剥離した後の状態で示す図である。支持部を剥離することにより、複数の垂直配線部（及びそれに接続された水平配線部）が、電気的には互いに個々に分離される。
図２１は、外部接続用のバンプ電極を形成した状態で示す図である。支持部を剥離することにより露出した水平配線部パターン上に、それに接続される外部接続用のバンプ電極を形成する。このように、ウエハレベルチップサイズパッケージの再配線（水平配線部）と垂直配線部作成工程を、配線用電子部品として集約することができる。
図２２は、本発明を具体化する配線用電子部品の第３の例を示す図であり、図２２（Ａ）及び（Ｂ）はそれぞれ単体パターンの側面断面図及び斜視図を示し、かつ、図２２（Ｃ）は単体パターンを４個連結した連結パターンの斜視図を示している。この配線用電子部品の第３の例は、構造的には第２の例（図７参照）と同じであり、支持部に支持される垂直配線部だけでなく、それに接続される水平配線部パターンを有しているが、電鋳法により形成される第２の例とは異なり、メッキ法を用いて形成されている。
この配線用電子部品は、複数の水平配線部及び垂直配線部を支持部により一体に連結して構成される。板状の支持部は、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成することができる。また、半導体装置の製造中に、より強い剛性がこの絶縁基材に求められる場合は、この絶縁基材と、この裏側（水平配線部形成面の反対側）に貼り付けた補強板（例えば、ステンレス板）との２層構成を用いることができる。但し、この補強板は、後述する樹脂封止工程後に、剥離して除去する。
周知のように、無電解メッキ技術を用いれば、電気メッキのように通電を必要としないため、プラスチックやセラミックスのような不導体にもメッキ可能である。素材の形状や種類にかかわらず均一な厚みの皮膜が得られる。この例に示した配線用電子部品の支持部は、電子デバイスパッケージとして製造が完成した際には保護膜として機能するので、支持部を半導体装置から剥がす必要はない。このような場合、水平配線部パターンの作製、及びそれに続く垂直配線部の作製をメッキにより行うことができる。
次に、図２３〜図２６を参照して、本発明に基づき構成される配線用電子部品を組み込んだ２つの半導体チップ搭載タイプの電子デバイスパッケージの製造について説明する。図２３は、第１の半導体チップを接続した状態で示す第３の例の配線用電子部品の断面図（Ａ）及び斜視図（Ｂ）である。配線用電子部品の支持部に支持された水平配線部パターン上に、第１の半導体チップが載置されて、例えば、フリップチップボンド接続により水平配線部パターンと電気的に接続される。
図２４は、第１の半導体チップを装着した配線用電子部品（図２３参照）を、第２の半導体チップを装着した有機基板（図２参照）上に固定し、接続した状態で示す図である。第１の半導体チップを搭載した配線用電子部品は、別途組み立てた、例えば、図２を参照して前述したような有機基板上に固定され、かつ電気的に接続されることになる。有機基板の配線パターンの所定の位置には、垂直配線部が固定されかつ電気的に接続される。
図２５は、樹脂封止した状態で示す図である。一体に連結されている垂直配線部が固定された後、この状態で、有機基板の上面は、支持部の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
この段階の構成により、完成製品として使用可能である。支持部は、完成製品の保護膜として機能する。なお、この後、図２６に示すように、裏面側に形成された端面電極部（ランド）に、外部接続用のバンプ電極を形成することができる。さらに、チップ個片化のための切断を行って、製品として完成させる。
図２７は、本発明を具体化する配線用電子部品の第４の例を示す図であり、図２７（Ａ）は、多数個一体に連結された状態で示す配線用電子部品を示す斜視図であり、図中のＹ−Ｙ’ラインで切断した断面図を（Ｂ）に示している。
支持部にステンレス（SUS）を用いることもできるが、ステンレスを用いた場合、シリコン基板と熱膨張係数が異なってウエハ上に形成された垂直配線部接続位置とステンレスに支持された垂直配線部の位置がずれる場合が想定される。この場合は、熱膨張の等しいシリコン基板又は低熱膨張係数のガラスを使うことが望ましい。例示の支持部は、シリコン基板又はガラスの一方の全面に、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成したテープを貼り付けたものを用いる。シリコン基板とテープは後の工程で相互に剥離される。このため、例えばリフロー温度より高温（モールド温度以上）を加えると、シリコン基板（又はガラス）とテープが剥離し易い処理を予め行っておく。例えば熱カプセル入り接着剤、または支持部として光を透過する材料（耐熱低熱膨張ガラスなど）にして、紫外線剥離型接着剤を用いる。または熱可塑性の接着剤でも良い。
さらに、このテープ上に、水平配線部パターンとなるべき金属のシード層を形成して、メタル付きテープを形成する。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。水平配線部パターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。さらにその上に、垂直配線部形成のためレジスト塗布と現像を行い、ポスト部をメッキ成長させる。或いは、配線部はナノ金属粒子で直接シード層をパターンニングにしてリソグラフィ工程を省略することもできる。この直接パターンニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。前記と同じようにさらにその上に、垂直配線部形成のためレジスト塗布と現像を行い、垂直配線部をメッキ成長させる。これによって、配線用電子部品が完成する。
次に、図２８〜３１を参照して、図２７に示したような第４の例の配線用電子部品を用いて構成される、ウエハレベルチップサイズパッケージの製造について説明する。図２７に示した配線用電子部品は、図１７を参照して前述したＬＳＩチップ上に接続、固定されることができ、図２８は、その接続前の状態で例示している。ＬＳＩチップ上のボンディングパッド領域には、配線用電子部品の垂直配線部が固定されかつ電気的に接続される。
図２９は、配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている配線用電子部品がＬＳＩチップに固定された後、この状態で、ＬＳＩチップの上面は、絶縁基材テープの下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図３０は、シリコン基板（又はガラス）を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、シリコン基板（又はガラス）を剥離する。これにより露出した絶縁基材テープは、完成製品の保護膜として機能する。
図３１は、外部接続用のバンプ電極を形成した状態で示す図である。絶縁基材テープに穴を空け、開口により露出した配線と接続される外部接続用のバンプ電極を形成する。これによって、ウエハレベルチップサイズパッケージが完成する。
図３２は、本発明を具体化する配線用電子部品の第５の例を示す図であり、図３２（Ａ）は、多数個一体に連結された状態で示す配線用電子部品を示す斜視図であり、図中のＺ−Ｚ’ラインで切断した断面図を図３２（Ｂ）に示している。
この例では、支持部としてシリコン基板又はガラスを用いる。シリコン基板に剥離助長層を設け、その後全面にシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。シリコン基板は、後の工程で配線層（シード層）から剥離される。このため、例えばリフロー温度より高温を加えると、シリコン基板（又はガラス）と配線層が剥離し易い処理を予め行っておく。その後にレジストを塗り、水平配線部パターンに現像し、そして、メッキ成長させる。これによって水平配線部パターンが形成されるが、さらにその上に、垂直配線部形成のためレジスト塗布と現像を行い、そして、メッキ成長させる。或いは、配線及び垂直配線部を、ナノ金属粒子で直接パターンニングすることもできる。これによって、配線用電子部品が完成する。
次に、図３３〜３６を参照して、図３２に示したような第５の例の配線用電子部品を用いて構成される、ウエハレベルチップサイズパッケージの製造について説明する。図３２に示した配線用電子部品は、図１７を参照して前述したようなＬＳＩチップ上に接続、固定することができるが、図３３は、その接続前の状態で例示している。ＬＳＩチップ上のボンディングパッド領域には、配線用電子部品の複数の垂直配線部が、一括して固定されかつ電気的に接続される。これによって、配線用電子部品がＬＳＩチップ上に結合される。
図３４は、配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。一体に連結されている配線用電子部品がＬＳＩチップに固定された後、この状態で、ＬＳＩチップの上面は、シリコン基板（又はガラス）の下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
図３５は、シリコン基板（又はガラス）を剥離した後の状態で示す図である。例えば、所定の高温を加えることにより、シリコン基板（又はガラス）を剥離する。
図３６は、外部接続用のバンプ電極を形成した状態で示す図である。シリコン基板（又はガラス）の剥離により露出した配線と接続される外部接続用のバンプ電極を形成する。配線上面を保護する保護膜を必要に応じて形成した際は、保護膜に穴を空けて、そこにバンプ電極を形成する。これによって、ウエハレベルチップサイズパッケージが完成する。
図３７〜図４１は、本発明を具体化する配線用電子部品の第６の例の製造を説明する図である。最初に、図３７に示すように、支持部上に水平配線部を形成する。この場合、水平配線部は後の工程で支持部と簡単に剥離できるように、電鋳法で導電性の支持部上に形成することができる（単層構造）。または、支持部は、ポリイミドテープなどに代表される薄膜フィルムの絶縁基材により作成して（２層構造）、この配線用電子部品を組み込んだパッケージの保護膜として利用することができる。
次に、図３８に示すように、水平配線部を形成した支持部上にホトレジストを塗布する。なお、図示の例は、支持部上に、水平配線部を有するが、以下に示す方法は、水平配線部の無い垂直配線部のみの製造にも適用することができる。この場合、支持部上に、水平配線部を形成すること無く、ホトレジストを塗布する。
次に、図３９に示すように、垂直配線部となる位置に、そのための穴を開ける。このため、ホトレジスト上に垂直配線部パターンを転写し、現像する。
次に、図４０に示すように、開口された垂直配線部用穴に銅ペーストを埋め込む。これは、例えば、真空印刷技術とか、或いは通常のスクリーン印刷技術により行うことができる。銅ペーストはべークあるいはキュアすると収縮するので、それを考慮した充填を行う。例えば、銅ペーストと同じくらいの収縮のレジスト材を使うか、或いは収縮量を計算したレジスト膜厚にしておく。
次に、図４１に示すように、ホトレジストを除去することによって、配線用電子部品が完成する。この場合、銅ペーストのままでも垂直配線部として使用できるが、必要に応じて低抵抗化と強度補強のためにその外周にメッキを施す。レジスト除去後に無電解メッキ或いは電解メッキを行うことにより、垂直配線部が補強される。
本発明を具体化する配線用電子部品の第１の例を示す図であり、（Ａ）及び（Ｂ）は１個の電子デバイスパッケージのための単体パターンの側面断面図及び斜視図をそれぞれ示し、また（Ｃ）は４個の電子デバイスパッケージのための４個の単体パターンを１個に連結したパターンの斜視図を示している。 多層有機基板上にＬＳＩチップを接着しかつ接続した状態で示す図である。 ＬＳＩチップを接着しかつ接続した多層有機基板上に、図１に示した配線用電子部品の垂直配線部を固定し、接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持部（電鋳母型）を剥離した後の状態で示す図である。 垂直配線部のおもて面側、及び裏面側に形成された端面電極部（ランド）にそれぞれ、外部接続用のバンプ電極を形成した完成状態で示す図である。 本発明を具体化する配線用電子部品の第２の例を示す図であり、図７（Ａ）及び（Ｂ）はそれぞれ単体パターンの側面断面図及び斜視図を示している。 ＬＳＩチップを接着しかつ接続した多層有機基板（図２参照）上に、第２の例の配線用電子部品を固定し、接続した状態で示す図である。 樹脂封止した状態で示す図である。 支持部を剥離した後の状態で示す図である。 水平配線部パターンの先端側、及び多層有機基板の裏面側に形成されたランドにそれぞれ、外部接続用のバンプ電極を形成した完成状態で示す図である。 本発明に基づき構成される配線用電子部品を、リードフレームに固定し、接続した状態で示す図である。 配線用電子部品の支持部上に、回路素子（ＬＳＩチップ）が搭載されて接続された状態で示す図である。 樹脂封止した状態で示す図である。 支持部剥離後の状態を示す図である。 外部接続用のバンプ電極を形成した状態で示す図である。 完成したＬＳＩウエハを示す図であり、（Ａ）は、複数個のチップが縦横に併置して形成されている１枚のウエハを示し、（Ｂ）は、その１チップのみを取り出して示す拡大したＬＳＩチップ斜視図であり、（Ｃ）は、Ｘ−Ｘ’ラインで切断した断面図である。 配線用電子部品とＬＳＩチップを接続前の状態で例示する図である。 配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。 支持部（電鋳母型）を剥離した後の状態で示す図である。 外部接続用のバンプ電極を形成した状態で示す図である。 本発明を具体化する配線用電子部品の第３の例を示す図であり、（Ａ）及び（Ｂ）はそれぞれ単体パターンの側面断面図及び斜視図を示し、かつ、（Ｃ）は単体パターンを４個連結した連結パターンの斜視図を示している。 第１の半導体チップを接続した状態で示す第３の例の配線用電子部品の断面図（Ａ）及び斜視図（Ｂ）である。 第１の半導体チップを装着した配線用電子部品を、第２の半導体チップを装着した有機基板上に固定し、接続した状態で示す図である。 樹脂封止した状態で示す図である。 裏面側に形成された端面電極部（ランド）に、外部接続用のバンプ電極を形成した状態で示す図である。 本発明を具体化する配線用電子部品の第４の例を示す図であり、（Ａ）は、多数個一体に連結された状態で示す配線用電子部品を示す斜視図であり、図中のＹ−Ｙ’ラインで切断した断面図を（Ｂ）に示している。 接続前の状態で例示する図である。 配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。 シリコン基板（又はガラス）を剥離した後の状態で示す図である。 外部接続用のバンプ電極を形成した状態で示す図である。 本発明を具体化する配線用電子部品の第５の例を示す図であり、（Ａ）は、多数個一体に連結された状態で示す配線用電子部品を示す斜視図であり、図中のＺ−Ｚ’ラインで切断した断面図を（Ｂ）に示している。 接続前の状態で例示する図である。 配線用電子部品をＬＳＩチップ上に接続、固定した後、樹脂封止した状態で示す図である。 シリコン基板（又はガラス）を剥離した後の状態で示す図である。 外部接続用のバンプ電極を形成した状態で示す図である。 本発明を具体化する配線用電子部品の第６の例の製造のために、支持部上に水平配線部を形成した状態で示す図である。 支持部上にホトレジストを塗布した状態で示す図である。 垂直配線部用穴を開けた状態で示す図である。 垂直配線部用穴に銅ペーストを埋め込んだ状態で示す図である。 ホトレジストを除去することによって、配線用電子部品の第６の例が完成した状態で示す図である。 ホトレジストを用いた電鋳部品の製造方法を示す工程図である。

Claims (21)

  1. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    電鋳母型材質としての導電性の支持部と、
    電鋳法により該支持部上に一体に連結して構成される前記垂直配線を行うための複数の垂直配線部と、
    から成る配線用電子部品。
  2. 前記支持部に支持される垂直配線部だけでなく、それに接続される水平配線部を形成した請求項１に記載の配線用電子部品。
  3. 前記支持部は、導電性材料、或いはメッキ用の電気を通す程度の薄い酸化膜材料で覆ったシリコン基板である請求項２に記載の配線用電子部品。
  4. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    絶縁基材、或いはこの絶縁基材の裏側に貼り付けた補強板との２層構成の支持部と、
    メッキにより該支持部上に一体に連結して構成される前記垂直配線を行うための複数の垂直配線部と、
    から成る配線用電子部品。
  5. 前記支持部に支持される垂直配線部だけでなく、それに接続される水平配線部を形成した請求項４に記載の配線用電子部品。
  6. 前記支持部は、ステンレス板、シリコン基板又はガラスの一方の全面に薄膜フィルムの絶縁基材により作成したテープを貼り付けて構成される請求項５に記載の配線用電子部品。
  7. 前記絶縁機材上に、金属のシード層を形成して、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる請求項６に記載の配線用電子部品。
  8. 前記支持部としてシリコン基板又はガラスを用い、この支持部に剥離助長層を介してシード層を形成し、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる請求項５に記載の配線用電子部品。
  9. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品において、
    導電性或いは絶縁性の支持部と、
    該支持部上に一体に連結して構成される前記垂直配線を行うための複数の垂直配線部と、から成り、
    前記垂直配線部は、支持部上に塗布したホトレジストに垂直配線部用穴を開けて、そこに導電性ペーストを埋め込むことにより構成される配線用電子部品。
  10. 前記支持部に支持される垂直配線部だけでなく、それに接続される水平配線部を形成した請求項９に記載の配線用電子部品。
  11. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    電鋳母型材質としての導電性の支持部を備え、
    この支持部上にリソグラフィーとメッキを用いて前記垂直配線を行うための垂直配線部を成長させ、支持部と一体になった垂直配線部パターンを形成することから成る配線用電子部品の製造方法。
  12. 前記支持部上に水平配線部を形成した後、この水平配線部に接続される前記垂直配線部を形成した請求項１１に記載の配線用電子部品の製造方法。
  13. 前記支持部は、導電性材料、或いはメッキ用の電気を通す程度の薄い酸化膜材料で覆ったシリコン基板である請求項１２に記載の配線用電子部品の製造方法。
  14. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    絶縁基材、或いはこの絶縁基材の裏側に貼り付けた補強板との２層構成の支持部を備え、
    メッキにより該支持部上に一体に連結して構成される前記垂直配線を行うための複数の垂直配線部を形成した、
    ことから成る配線用電子部品の製造方法。
  15. 前記支持部上に水平配線部を形成した後、この水平配線部に接続される前記垂直配線部を形成した請求項１４に記載の配線用電子部品の製造方法。
  16. 前記支持部は、シリコン基板又はガラスの一方の全面に、薄膜フィルムの絶縁基材により作成したテープを貼り付けて構成される請求項１５に記載の配線用電子部品の製造方法。
  17. 前記絶縁機材上に、金属のシード層を形成して、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる請求項１６に記載の配線用電子部品の製造方法。
  18. 前記支持部としてステンレス板、シリコン基板又はガラスを用い、この支持部に剥離助長層を介してシード層を形成し、このシード層の上にメッキにより前記垂直配線部及び水平配線部を成長させる請求項１５に記載の配線用電子部品の製造方法。
  19. 半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続される垂直配線が内在する電子デバイスパッケージに組み込んで用いるための配線用電子部品の製造方法において、
    導電性或いは絶縁性の支持部を備え、
    該支持部上に塗布したホトレジストに垂直配線部用穴を開けて、そこに導電性ペーストを埋め込んだ後、ホトレジストを除去することにより前記垂直配線部を構成することから成る配線用電子部品の製造方法。
  20. 前記ホトレジストを除去した後、垂直配線の低抵抗化および構造の強化のためにメッキを施した請求項１９に記載の配線用電子部品の製造方法。
  21. 前記支持部上に水平配線部を形成した後、この水平配線部に接続される前記垂直配線部を形成した請求項１９に記載の配線用電子部品の製造方法。
JP2008090189A 2008-03-31 2008-03-31 配線用電子部品及びその製造方法 Pending JP2009246104A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008090189A JP2009246104A (ja) 2008-03-31 2008-03-31 配線用電子部品及びその製造方法
EP09728901.1A EP2261974B1 (en) 2008-03-31 2009-03-27 Electronic component used for wiring and method for manufacturing the same
PCT/JP2009/056273 WO2009123048A1 (ja) 2008-03-31 2009-03-27 配線用電子部品及びその製造方法
TW098110152A TWI420646B (zh) 2008-03-31 2009-03-27 Wiring electronic parts and manufacturing method thereof
KR1020107017429A KR101169580B1 (ko) 2008-03-31 2009-03-27 배선용 전자 부품 및 그 제조 방법
CN2009801118309A CN101983429A (zh) 2008-03-31 2009-03-27 布线用电子部件及其制造方法
US12/935,341 US8399980B2 (en) 2008-03-31 2009-03-27 Electronic component used for wiring and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008090189A JP2009246104A (ja) 2008-03-31 2008-03-31 配線用電子部品及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014098620A Division JP2014143448A (ja) 2014-05-12 2014-05-12 配線用電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009246104A true JP2009246104A (ja) 2009-10-22

Family

ID=41135426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008090189A Pending JP2009246104A (ja) 2008-03-31 2008-03-31 配線用電子部品及びその製造方法

Country Status (7)

Country Link
US (1) US8399980B2 (ja)
EP (1) EP2261974B1 (ja)
JP (1) JP2009246104A (ja)
KR (1) KR101169580B1 (ja)
CN (1) CN101983429A (ja)
TW (1) TWI420646B (ja)
WO (1) WO2009123048A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
US8952261B2 (en) 2009-12-22 2015-02-10 Kyushu Institute Of Technology Interconnect-use electronic component and method for producing same
JPWO2013035714A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法および端子集合体
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102013211613B4 (de) * 2013-06-20 2023-01-12 Robert Bosch Gmbh Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
CN106601701B (zh) * 2017-01-19 2023-03-28 贵州煜立电子科技有限公司 大功率二端表面引出脚电子元器件立体封装方法及结构
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359350A (ja) * 2001-05-31 2002-12-13 Denso Corp 積層回路モジュールの製造方法
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4230258B2 (ja) * 2003-03-19 2009-02-25 東北パイオニア株式会社 有機ｅｌパネル、有機ｅｌパネルの製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7547975B2 (en) * 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
WO2007105611A1 (ja) 2006-03-15 2007-09-20 Shin-Etsu Polymer Co., Ltd. 保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法
JP4912716B2 (ja) * 2006-03-29 2012-04-11 新光電気工業株式会社 配線基板の製造方法、及び半導体装置の製造方法
TWI299554B (en) * 2006-06-21 2008-08-01 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP2008065896A (ja) 2006-09-06 2008-03-21 Nidec Sankyo Corp 光ピックアップ装置
JP4274290B2 (ja) 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP2009070882A (ja) 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359350A (ja) * 2001-05-31 2002-12-13 Denso Corp 積層回路モジュールの製造方法
JP2005064470A (ja) * 2003-07-30 2005-03-10 Tdk Corp 半導体ｉｃ内蔵モジュール及びその製造方法
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP2008016729A (ja) * 2006-07-07 2008-01-24 Kyushu Institute Of Technology 両面電極構造の半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952261B2 (en) 2009-12-22 2015-02-10 Kyushu Institute Of Technology Interconnect-use electronic component and method for producing same
WO2013035715A1 (ja) * 2011-09-07 2013-03-14 株式会社村田製作所 モジュールの製造方法およびモジュール
JPWO2013035714A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法および端子集合体
JPWO2013035715A1 (ja) * 2011-09-07 2015-03-23 株式会社村田製作所 モジュールの製造方法およびモジュール
US9491846B2 (en) 2011-09-07 2016-11-08 Murata Manufacturing Co., Ltd. Method of manufacturing module
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module
WO2013099360A1 (ja) * 2011-12-26 2013-07-04 株式会社村田製作所 モジュールおよびこれを備えるモジュール搭載部品
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
US10211182B2 (en) 2014-07-07 2019-02-19 Intel IP Corporation Package-on-package stacked microelectronic structures

Also Published As

Publication number Publication date
CN101983429A (zh) 2011-03-02
US8399980B2 (en) 2013-03-19
KR20100108587A (ko) 2010-10-07
EP2261974A1 (en) 2010-12-15
EP2261974A4 (en) 2016-04-06
EP2261974B1 (en) 2017-09-13
KR101169580B1 (ko) 2012-07-31
WO2009123048A1 (ja) 2009-10-08
TWI420646B (zh) 2013-12-21
US20110012269A1 (en) 2011-01-20
TW201013889A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
WO2009123048A1 (ja) 配線用電子部品及びその製造方法
KR101150322B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
JP5605222B2 (ja) ３次元実装半導体装置及びその製造方法
KR101195786B1 (ko) 칩 사이즈 양면 접속 패키지의 제조 방법
JP2009070882A (ja) 半導体チップパッケージ及びその製造方法
TW201041103A (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
JP2009021267A (ja) 外部接続用電極を配置した半導体装置及びその製造方法
JP2014143448A (ja) 配線用電子部品及びその製造方法
JP5429890B2 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2009283738A (ja) 配線用電子部品及びその製造方法
JP2009059771A (ja) ウエハレベルチップサイズパッケージ及びその製造方法
WO2010058595A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512