[go: up one dir, main page]

JP2009076530A - 配線パターンの形成方法 - Google Patents

配線パターンの形成方法 Download PDF

Info

Publication number
JP2009076530A
JP2009076530A JP2007241907A JP2007241907A JP2009076530A JP 2009076530 A JP2009076530 A JP 2009076530A JP 2007241907 A JP2007241907 A JP 2007241907A JP 2007241907 A JP2007241907 A JP 2007241907A JP 2009076530 A JP2009076530 A JP 2009076530A
Authority
JP
Japan
Prior art keywords
liquid repellent
forming
liquid
wiring pattern
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007241907A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Takeshi Niidate
剛 新舘
Jun Yamada
山田　　純
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007241907A priority Critical patent/JP2009076530A/ja
Publication of JP2009076530A publication Critical patent/JP2009076530A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82053—Bonding environment
    • H01L2224/82054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】スロープ部の樹脂材料の濡れ広がりを防止することで所望のスロープ部を形成し、段差構造を有する基板の高さの異なる面同士を良好に接続可能な配線パターンの形成方法を提供する。
【解決手段】段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、第１面と第２面とを接続する斜面を備えるスロープ部を形成する工程と、第１面と斜面と第２面に液滴吐出法を用いて配線パターンの形成材料を含む機能液を配置し、第１面と斜面と第２面にまたがる配線パターンを形成する工程と、を含み、スロープ部を形成する工程は、スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、撥液パターンに囲まれた領域にスロープ部の形成材料を配置する工程と、を含むことを特徴とする。
【選択図】図６

Description

本発明は、配線パターンの形成方法に関するものである。
段差構造を有する基板の異なる面同士を電気的に接続する方法として、ワイヤボンディング法が知られ一般的に用いられている。ここで言う段差構造を有する基板としては、３次元実装方式を採用した集積回路などが挙げられる。例えば、基板上に半導体チップを積層させて配置し、半導体チップと基板をワイヤボンディング法により形成した配線で接続し電気的に導通させる場合である。３次元実装方式を採用した集積回路は、積層構造をとることにより高密度実装を実現することができ、より高性能な集積回路とすることができる。
しかし、近年の半導体チップの小型化・高集積化に伴い、半導体チップの外部接続端子は狭小化・狭ピッチ化される傾向にあり、それに伴い回路基板上に形成される配線パターンも狭ピッチ化される傾向にある。ワイヤボンディング法を用いた接続方法では、外部接続端子と配線パターンを物理的に１本ずつ接続する必要があるため、狭小化・狭ピッチ化に伴い工程数が多く、工程時間が長くなる。また、隣接するワイヤ同士の間隔が狭くなるため、ワイヤ同士が当接してしまう不具合が発生する懸念が増す。また、ワイヤボンディング法では、引き回し可能な配線形状が短い距離の平面視直線の形状に限られ、ワイヤの長さや形成した配線の形状に制限がある。更に、ボンディングを行う際の機械的な圧力により破損等の不良が発生する場合があることなど、小型化・複雑化する配線パターンの接続が困難な場合も多い。
そのため、特許文献１にはワイヤボンディング代わる方法として、液滴吐出法を用いて配線パターンの形成材料を配置し、配線パターンを形成する方法を応用した配線形成方法が提案されている。詳細には、基板上に配置された電子素子の側面部に樹脂材料でスロープ部を形成してなだらかな斜面を設けた後に、基板上面、スロープ部の斜面、電子素子の上面にまたがる配線を形成するという方法である。このように、ワイヤボンディングに代わる方法で段差構造を有する基板の高さの異なる面同士を電気的に接続する方法が示されている。
特開２００６−１４７６５０号公報
しかし上記方法によれば、スロープ部の形成工程においてディスペンサーで樹脂材料を配置することとしている。配置された樹脂材料は粘度に応じて濡れ広がることから、例えば線状に配置した樹脂材料の長手方向の中央部付近は高く盛り上がり、長手方向の端部は濡れ広がるため薄く配置される。このような、配置した樹脂材料の厚みの差を無くすため、上記方法では配置した樹脂材料の長手方向中央部付近の、樹脂材料が高く盛り上がった箇所でスロープ部を形成することとしている。また、濡れ広がる長手方向の端部は、基板上の配線パターンが配置されていない領域に樹脂溜まりを設けて配置することとしている。しかしこの方法では、樹脂溜まりが設けられた領域では配線パターンを形成することができず、配線の更なる配線の高密度化には差し障りがある。また、薄く濡れ広がる樹脂材料で厚いスロープ部を形成する場合には、複数回にわたり重ねてスロープ部を形成し厚みを出す必要があるため、作業工程が煩雑になる。
本発明はこのような事情に鑑みてなされたものであって、スロープ部の樹脂材料の濡れ広がりを防止することで所望のスロープ部を形成し、段差構造を有する基板の高さの異なる面同士を良好に接続可能な配線パターンの形成方法を提供することを目的とする。
上記の課題を解決するため、本発明は段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、前記第１面と前記第２面とを接続する斜面を備えるスロープ部を形成する工程と、前記第１面と前記斜面と前記第２面に液滴吐出法を用いて前記配線パターンの形成材料を含む機能液を配置し、前記第１面と前記斜面と前記第２面にまたがる配線パターンを形成する工程と、を含み、前記スロープ部を形成する工程は、前記スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、前記撥液パターンに囲まれた領域に前記スロープ部の形成材料を配置する工程と、を含むことを特徴とする。
この方法によれば、まずスロープ部を形成する領域の周囲を撥液パターンで囲み、その後にスロープ部の形成材料を配置することとしている。そのため、スロープ部の形成材料を撥液パターンで囲まれた領域に配置した際には、撥液パターンを超えて形成材料が濡れ広がることなく撥液パターンで囲まれた領域に留まる。したがって、容易に所望の形状のスロープ部を形成することができる。また、撥液パターンが無い場合には形成材料が薄く濡れ広がってしまうので、厚いスロープ部を形成するためには複数回にわたり重ね塗りをして、スロープ部の形成を繰り返す必要がある。しかし、本方法によれば濡れ広がらない分だけ厚み方向に樹脂が堆積するため、容易に厚いスロープ部を形成することが可能となる。
これらスロープ部の斜面、第１面、第２面にまたがる配線パターンを液滴吐出法にて形成することで、容易に段差構造を有する基板の高さの異なる面同士を接続することができる。
本発明においては、前記配線パターンは、前記第１面に配置された第１導電接続部と、前記第２面に配置された第２導電接続部と、に接続しており、前記配線パターンを形成する工程の前に、前記第１導電接続部と前記第２導電接続部の前記配線パターンが接続する領域に、液滴吐出法を用いて前記撥液材料を含む液状体を各々に配置し撥液部を形成する工程と、次いで、前記第１面と前記第２面とを含む領域であって前記撥液部を形成した領域を除く領域に、液滴吐出法を用いて絶縁材料を含む液状体を配置し絶縁層を形成する工程と、を備えることが望ましい。
この方法によれば、第１及び第２導電接続部に配置された撥液部の領域では、次いで塗布される絶縁材料を含む液状体がはじかれるため、配置された撥液部を避けて絶縁層が形成される。そのため絶縁層には、撥液部の大きさで開口部が形成される。次いで、配線パターンを形成し、この開口部を介して配線パターンと第１及び第２導電接続部を接続させることにより、撥液部の大きさの導電ポストで接続された層構造を容易に形成することができる。
本発明においては、前記撥液部は、前記液滴吐出法にて吐出される１滴の前記液状体が含む前記撥液材料で形成されることが望ましい。
配線パターンと導電接続部とを小口径の導電ポストで接続することができる。
本発明においては、前記撥液部を形成する工程の前に、前記スロープ部の周囲を囲む位置に配置された前記撥液パターンを除去することが望ましい。
この方法によれば、絶縁層を形成する材料が撥液パターンにはじかれることなく、確実に配置して絶縁層を形成することができる。また、形成した絶縁層が撥液パターンの領域から剥離してしまうことなく、第１面と第２面に定着した絶縁層とすることができる。
本発明においては、前記撥液材料は、シラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むことが望ましい。
この方法によれば、撥液材料として必要な撥液性を十分に確保し、良好な撥液パターン及び撥液部を形成することが出来る。
本発明においては、前記撥液材料は、前記撥液材料を配置した面で自己組織化膜を形成することが望ましい。
この方法によれば、撥液材料を塗布すると自己組織化により即座に塗布面で単分子膜を形成し、良好な撥液性を発現することができる。そのため、容易に撥液パターン及び撥液部を形成することができる。
本発明においては、前記撥液パターン又は前記撥液部を構成する高分子の前駆体であり、前記撥液パターンを形成する工程又は前記撥液部を形成する工程は、前記撥液材料を加熱して重合させる操作を含むことが望ましい。
この方法によれば、前駆体を加熱して重合させることにより確実に撥液性を発現させることができる。
本発明においては、前記スロープ部の形成材料は絶縁性を備えた硬化性樹脂であることが望ましい。
この方法によれば、スロープ部が絶縁性を備えているので、形成した配線パターン同士が電気的に接続されることなく、互いに独立した良好な配線を形成することができる。
本発明においては、前記スロープ部の形成材料は光硬化性樹脂であることが望ましい。
光硬化性樹脂は一般に硬化収縮が少ないため、所望の形状のスロープ部を容易に形成することができる。また、短時間の光照射により樹脂が硬化しスロープ部を形成することができるので、熱硬化性樹脂と比較して作業効率が良く生産性を向上させることができる。
以下、図１〜図１３を参照しながら、本発明に係る配線パターン形成方法の一実施形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
（液滴吐出装置）
まず、図１及び図２を用いて、本実施形態に係る配線パターン形成方法に用いる液滴吐出装置について説明する。図１は、液滴吐出装置の概略的な構成図である。本装置の説明においては、ＸＹＺ直交座標系を参照しつつ各部材の位置関係について説明する。水平面内における所定方向をＸ軸方向、水平面内においてＸ軸方向と直交する方向をＹ軸方向、水平面の鉛直方向をＺ軸方向とする。本実施形態の場合、後述する液滴吐出ヘッドの非走査方向をＸ軸方向、液滴吐出ヘッドの走査方向をＹ軸方向としている。
液滴吐出装置３００は、液滴吐出ヘッド３０１から基板１２に対して液滴Ｌを吐出するものであって、液滴吐出ヘッド３０１と、Ｘ方向駆動軸３０４と、Ｙ方向ガイド軸３０５と、制御装置３０６と、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、液滴吐出ヘッド３０１の形状の長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板１２に対し液状体の液滴Ｌが吐出される。本実施形態では、液状体は配線パターンの形成材料を含む機能液（機能液）であり、撥液材料を含む液状体（撥液インク）であり、絶縁材料を含む液状体（絶縁インク）である。
Ｘ方向駆動軸３０４は、基台３０９に対して動かないように固定されており、Ｘ方向駆動モータ３０２が接続されている。Ｘ方向駆動モータ３０２はステッピングモータ等であり、制御装置３０６からＸ方向の駆動信号が供給されると、Ｘ方向駆動軸３０４を回転させる。Ｘ方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ方向ガイド軸３０５は、基台３０９に対して動かないように固定されており、Ｙ方向駆動モータ３０３を介してステージ３０７が接続されている。Ｙ方向駆動モータ３０３はステッピングモータ等であり、制御装置３０６からＹ方向の駆動信号が供給されると、Ｙ方向ガイド軸３０５に沿ってステージ３０７をＹ方向に移動させる。
制御装置３０６は、液滴吐出ヘッド３０１に液滴Ｌの吐出制御用の電圧を供給する。また、Ｘ方向駆動モータ３０２には液滴吐出ヘッド３０１のＸ方向の移動を制御する駆動パルス信号を、Ｙ方向駆動モータ３０３にはステージ３０７のＹ方向の移動を制御する駆動パルス信号を、それぞれ供給する。また、後述のヒータ３１５の電源投入及び遮断も制御する。
ステージ３０７は、この液滴吐出装置３００により液状体を配置するために後述する基板１２を支持するものであって、基板１２を基準位置に固定する不図示の固定機構を備えている。また、ステージ３０７は基板１２を固定する面とは反対の面に先述のＹ方向駆動モータ３０３を備えている。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ方向の駆動モータが備えられている。このＹ方向の駆動モータの駆動により、クリーニング機構は、Ｙ方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置３０６により制御される。
ヒータ３１５は、ここではランプアニールにより基板１２を熱処理する手段であり、基板１２上に塗布された液状体に含まれる溶媒の蒸発及び乾燥を行う。
液滴吐出装置３００は、液滴吐出ヘッド３０１と基板１２を支持するステージ３０７とを相対的に走査しつつ基板１２に対して液状体を吐出する。本実施形態では、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＸ方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド３０１は、基板１２の進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板１２の進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板１２とノズル面との距離を任意に調節することが出来るようにしてもよい。
図２は、液滴吐出ヘッド３０１の断面図である。
液滴吐出ヘッド３０１には、液状体を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液状体を収容する材料タンクを含む液状体供給系３２３を介して液状体が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３２１が変形して内圧が高まり、ノズル３２５から液状体の液滴Ｌが吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御し、液状体の吐出量を制御する。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御する。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
なお、液滴吐出法の吐出技術としては、上記の電気機械変換式の他に、帯電制御方式、加圧振動方式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
続いて、図３には液滴吐出法による塗布パターンの形成方法を示す概略図を示す。液滴吐出ヘッド３０１から連続的に吐出された液滴Ｌは、基板１２の表面に着弾する。このとき液滴Ｌは、隣接する液滴同士で重なり合う位置に吐出・塗布される。これにより、液滴吐出ヘッド３０１と基板１２との１回の走査で、塗布した液滴Ｌが描く塗布パターンが、途切れることなく形成されることになる。また、吐出される液滴Ｌの吐出量及び隣接する液滴Ｌとのピッチにより所望の塗布パターンの制御が可能である。図では塗布パターンは線状になる場合を示しているが、隣接する塗布パターンの隙間（図に示す幅Ｗ）を無くすことで、面状に液滴Ｌを塗布することもできる。
（撥液材料）
上記のような液滴吐出法を用いて撥液材料を含む液状体（撥液インク）を所定の領域に塗布すると撥液パターン又は撥液部を形成することができる。この撥液材料としては、シラン化合物、フルオロアルキル基を有する化合物、フッ素樹脂（フッ素を含む樹脂）、及びこれらの混合物を用いることができる。シラン化合物としては、一般式（１）
Ｒ１ＳｉＸ１Ｘ２Ｘ３ …（１）
（式中、Ｒ１ は有機基を表し、Ｘ１ は−ＯＲ２ ，−Ｃｌを表し、Ｘ２及びＸ３は−ＯＲ２ ，−Ｒ３，−Ｃｌを表し、Ｒ２ は炭素数１から４のアルキル基を表し、Ｒ３は水素原子または炭素数１から４のアルキル基を表す。Ｘ１，Ｘ２，Ｘ３は同一でも異なっても良い）
で表される１種又は２種以上のシラン化合物を用いることができる。
一般式（１）で表されるシラン化合物は、シラン原子に有機基が置換し、残りの結合手にアルコキシ基またはアルキル基または塩素基が置換したものである。有機基Ｒ１の例としては、例えば、フェニル基、ベンジル基、フェネチル基、ヒドロキシフェニル基、クロロフェニル基、アミノフェニル基、ナフチル基、アンスレニル基、ピレニル基、チエニル基、ピロリル基、シクロヘキシル基、シクロヘキセニル基、シクロペンチル基、シクロペンテニル基、ピリジニル基、メチル基、エチル基、ｎ−プロピル基、イソプロピル基、ｎ−ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基、オクタデシル基、ｎ−オクチル基、クロロメチル基、メトキシエチル基、ヒドロキシエチル基、アミノエチル基、シアノ基、メルカプトプロピル基、ビニル基、アリル基、アクリロキシエチル基、メタクリロキシエチル基、グリシドキシプロピル基、アセトキシ基等を例示できる。
−ＯＲ２で示されるアルコキシ基及び塩素基は、Ｓｉ−Ｏ−Ｓｉ結合を形成するための官能基であり、水で加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、ｓｅｃ−ブトキシ基、ｔｅｒｔ−ブトキシ基等を挙げることができる。アルコキシ基の炭素数は、脱離するアルコールの分子量が比較的小さく除去が容易であり、形成される膜の緻密性の低下を抑制できるという観点から、１から４の範囲であることが好ましい。
一般式（Ｉ）で表されるシラン化合物としては、ジメチルジメトキシシラン、ジエチルジエトキシシラン、１−プロペニルメチルジクロロシラン、プロピルジメチルクロロシラン、プロピルメチルジクロロシラン、プロピルトリクロロシラン、プロピルトリエトキシシラン、プロピルトリメトキシシラン、スチリルエチルトリメトキシシラン、テトラデシルトリクロロシラン、３−チオシアネートプロピルトリエトキシシラン、ｐ−トリルジメチルクロロシラン、ｐ−トリルメチルジクロロシラン、ｐ−トリルトリクロロシラン、ｐ−トリルトリメトキシシラン、ｐ−トリルトリエトキシシラン、ジ−ｎ−プロピルジ−ｎ−プロポキシシラン、ジイソプロピルジイソプロポキシシラン、ジ−ｎ−ブチルジ−ｎ−ブチロキシシラン、ジ−ｓｅｃ−ブチルジ−ｓｅｃ−ブチロキシシラン、ジ−ｔ−ブチルジ−ｔ−ブチロキシシラン、オクタデシルトリクロロシラン、オクタデシルメチルジエトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリメトキシシラン、オクタデシルジメチルクロロシラン、オクタデシルメチルジクロロシラン、オクタデシルメトキシジクロロシラン、７−オクテニルジメチルクロロシラン、７−オクテニルトリクロロシラン、７−オクテニルトリメトキシシラン、オクチルメチルジクロロシラン、オクチルジメチルクロロシラン、オクチルトリクロロシラン、１０−ウンデセニルジメチルクロロシラン、ウンデシルトリクロロシラン、ビニルジメチルクロロシラン、メチルオクタデシルジメトキシシラン、メチルドデシルジエトキシシラン、メチルオクタデシルジメトキシシラン、メチルオクタデシルジエトキシシラン、ｎ−オクチルメチルジメトキシシラン、ｎ−オクチルメチルジエトキシシラン、トリアコンチルジメチルクロロシラン、トリアコンチルトリクロロシラン、メチルトリメトキシシラン、メチルトリエトキシシラン、メチルトリ−ｎ−プロポキシシラン、メチルイソプロポキシシラン、メチル−ｎ−ブチロキシシラン、メチルトリ−ｓｅｃ−ブチロキシシラン、メチルトリ−ｔ−ブチロキシシラン、エチルトリメトキシシラン、エチルトリエトキシシラン、エチルトリ−ｎ−プロポキシシラン、エチルイソプロポキシシラン、エチル−ｎ−ブチロキシシラン、エチルトリ−ｓｅｃ−ブチロキシシラン、エチルトリ−ｔ−ブチロキシシラン、ｎ−プロピルトリメトキシシラン、イソブチルトリメトキシシラン、ｎ−ヘキシルトリメトキシシラン、ヘキサデシルトリメトキシシラン、ｎ−オクチルトリメトキシシラン、ｎ−ドデシルトリメトキシシラン、ｎ−オクタデシルトリメトキシシラン、ｎ−プロピルトリエトキシシラン、イソブチルトリエトキシシラン、ｎ−ヘキシルトリエトキシシラン、ヘキサデシルトリエトキシシラン、ｎ−オクチルトリエトキシシラン、ｎ−ドデシルトリメトキシシラン、ｎ−オクタデシルトリエトキシシラン、２−〔２−（トリクロロシリル）エチル〕ピリジン、４−〔２−（トリクロロシリル）エチル〕ピリジン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、１，３−（トリクロロシリルメチル）ヘプタコサン、ジベンジルジメトキシシラン、ジベンジルジエトキシシラン、フェニルトリメトキシシラン、フェニルメチルジメトキシシラン、フェニルジメチルメトキシシラン、フェニルジメトキシシラン、フェニルジエトキシシラン、フェニルメチルジエトキシシラン、フェニルジメチルエトキシシラン、ベンジルトリエトキシシラン、ベンジルトリメトキシシラン、ベンジルメチルジメトキシシラン、ベンジルジメチルメトキシシラン、ベンジルジメトキシシラン、ベンジルジエトキシシラン、ベンジルメチルジエトキシシラン、ベンジルジメチルエトキシシラン、ベンジルトリエトキシシラン、ジベンジルジメトキシシラン、ジベンジルジエトキシシラン、３−アセトキシプロピルトリメトキシシラン、３−アクリロキシプロピルトリメトキシシラン、アリルトリメトキシシラン、アリルトリエトキシシラン、４−アミノブチルトリエトキシシラン、（アミノエチルアミノメチル）フェネチルトリメトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、６−（アミノヘキシルアミノプロピル）トリメトキシシラン、ｐ−アミノフェニルトリメトキシシラン、ｐ−アミノフェニルエトキシシラン、ｍ−アミノフェニルトリメトキシシラン、ｍ−アミノフェニルエトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシシラン、ω−アミノウンデシルトリメトキシシラン、アミルトリエトキシシラン、ベンゾオキサシレピンジメチルエステル、５−（ビシクロヘプテニル）トリエトキシシラン、ビス（２−ヒドロキシエチル）−３−アミノプロピルトリエトキシシラン、８−ブロモオクチルトリメトキシシラン、ブロモフェニルトリメトキシシラン、３−ブロモプロピルトリメトキシシラン、ｎ−ブチルトリメトキシシラン、２−クロロメチルトリエトキシシラン、クロロメチルメチルジエトキシシラン、クロロメチルメチルジイソプロポキシラン、ｐ−（クロロメチル）フェニルトリメトキシシラン、クロロメチルトリエトキシシラン、クロロフェニルトリエトキシシラン、３−クロロプロピルメチルジメトキシシラン、３−クロロプロピルトリエトキシシラン、３−クロロプロピルトリメトキシシラン、２−（４−クロロスルフォニルフェニル）エチルトリメトキシシラン、２−シアノエチルトリエトキシシラン、２−シアノエチルトリメトキシシラン、シアノメチルフェネチルトリエトキシシラン、３−シアノプロピルトリエトキシシラン、２−（３−シクロヘキセニル）エチルトリメトキシシラン、２−（３−シクロヘキセニル）エチルトリエトキシシラン、３−シクロヘキセニルトリクロロシラン、２−（３−シクロヘキセニル）エチルトリクロロシラン、２−（３−シクロヘキセニル）エチルジメチルクロロシシラン、２−（３−シクロヘキセニル）エチルメチルジクロロシシラン、シクロヘキシルジメチルクロロシラン、シクロヘキシルエチルジメトキシシラン、シクロヘキシルメチルジクロロシラン、シクロヘキシルメチルジメトキシシラン、（シクロヘキシルメチル）トリクロロシラン、シクロヘキシルトリクロロシラン、シクロヘキシルトリメトキシシラン、シクロオクチルトリクロロシラン、（４−シクロオクテニル）トリクロロシラン、シクロペンチルトリクロロシラン、シクロペンチルトリメトキシシラン、１，１−ジエトキシ−１−シラシクロペンタ−３−エン、等が挙げられる。
他にも、３−（２，４−ジニトロフェニルアミノ）プロピルトリエトキシシラン、（ジメチルクロロシリル）メチル−７，７−ジメチルノルピナン、（シクロヘキシルアミノメチル）メチルジエトキシシラン、（３−シクロペンタジエニルプロピル）トリエトキシシラン、Ｎ，Ｎ−ジエチル−３−アミノプロピル）トリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリエトキシシラン、（フルフリルオキシメチル）トリエトキシシラン、２−ヒドロキシ−４−（３−トリエトキシプロポキシ）ジフェニルケトン、３−（ｐ−メトキシフェニル）プロピルメチルジクロロシラン、３−（ｐ−メトキシフェニル）プロピルトリクロロシラン、ｐ−（メチルフェネチル）メチルジクロロシラン、ｐ−（メチルフェネチル）トリクロロシラン、ｐ−（メチルフェネチル）ジメチルクロロシラン、３−モルフォリノプロピルトリメトキシシラン、（３−グリシドキシプロピル）メチルジエトキシシラン、３−グリシドキシプロピルトリメトキシシラン、１，２，３，４，７，７，−ヘキサクロロ−６−メチルジエトキシシリル−２−ノルボルネン、１，２，３，４，７，７，−ヘキサクロロ−６−トリエトキシシリル−２−ノルボルネン、３−ヨードプロピルトリメトキシラン、３−イソシアネートプロピルトリエトキシシラン、（メルカプトメチル）メチルジエトキシシラン、３−メルカプトプロピルメチルジメトキシシラン、３−メルカプトプロピルジメトキシシラン、３−メルカプトプロピルトリエトキシシラン、３−メタクリロキシプロピルメチルジエトキシシラン、３−メタクリロキシプロピルトリメトキシシラン、メチル｛２−（３−トリメトキシシリルプロピルアミノ）エチルアミノ｝−３−プロピオネート、７−オクテニルトリメトキシシラン、Ｒ−Ｎ−α−フェネチル−Ｎ’−トリエトキシシリルプロピルウレア、Ｓ−Ｎ−α−フェネチル−Ｎ’−トリエトキシシリルプロピルウレア、フェネチルトリメトキシシラン、フェネチルメチルジメトキシシラン、フェネチルジメチルメトキシシラン、フェネチルジメトキシシラン、フェネチルジエトキシシラン、フェネチルメチルジエトキシシラン、フェネチルジメチルエトキシシラン、フェネチルトリエトキシシラン、（３−フェニルプロピル）ジメチルクロロシラン、（３−フェニルプロピル）メチルジクロロシラン、Ｎ−フェニルアミノプロピルトリメトキシシラン、Ｎ−（トリエトキシシリルプロピル）ダンシルアミド、Ｎ−（３−トリエトキシシリルプロピル）−４，５−ジヒドロイミダゾール、２−（トリエトキシシリルエチル）−５−（クロロアセトキシ）ビシクロヘプタン、（Ｓ）−Ｎ−トリエトキシシリルプロピル―Ｏ―メントカルバメート、３−（トリエトキシシリルプロピル）−ｐ−ニトロベンズアミド、３−（トリエトキシシリル）プロピルサクシニック無水物、Ｎ−〔５−（トリメトキシシリル）−２−アザ−１−オキソ−ペンチル〕カプロラクタム、２−（トリメトキシシリルエチル）ピリジン、Ｎ−（トリメトキシシリルエチル）ベンジル−Ｎ，Ｎ，Ｎ−トリメチルアンモニウムクロライド、フェニルビニルジエトキシシラン、３−チオシアナートプロピルトリエトキシシラン、（トリデカフロオロ−１，１，２，２，−テトラヒドロオクチル）トリエトキシシラン、Ｎ−｛３−（トリエトキシシリル）プロピル｝フタルアミド酸、（３，３，３−トリフルオロプロピル）メチルジメトキシシシラン、（３，３，３−トリフルオロプロピル）トリメトキシシシラン、１−トリメトキシシリル−２−（クロロメチル）フェニルエタン、２−（トリメトキシシリル）エチルフェニルスルホニルアジド、β−トリメトキシシリルエチル−２−ピリジン、トリメトキシシリルプロピルジエチレントリアミン、Ｎ−（３−トリメトキシシリルプロピル）ピロール、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリブチルアンモニウムブロマイド、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリブチルアンモニウムクロライド、Ｎ−トリメトキシシリルプロピル−Ｎ，Ｎ，Ｎ−トリメチルアンモニウムクロライド、ビニルメチルジエトキシラン、ビニルトリエトキシシラン、ビニルトリメトキシシラン、ビニルメチルジメトキシシラン、ビニルジメチルメトキシシラン、ビニルジメチルエトキシシラン、ビニルメチルジクロロシラン、ビニルフェニルジクロロシラン、ビニルフェニルジエトキシシラン、ビニルフェニルジメチルシラン、ビニルフェニルメチルクロロシラン、ビニルトリス−ｔ−ブトキシシラン、アダマンチルエチルトリクロロシラン、アリルフェニルトリクロロシラン、（アミノエチルアミノメチル）フェネチルトリメトキシシラン、３−アミノフェノキシジメチルビニルシラン、フェニルトリクロロシラン、フェニルジメチルクロロシラン、フェニルメチルジクロロシラン、ベンジルトリクロロシラン、ベンジルジメチルクロロシラン、ベンジルメチルジクロロシラン、フェネチルジイソプロピルクロロシラン、フェネチルトリクロロシラン、フェネチルジメチルクロロシラン、フェネチルメチルジクロロシラン、５−（ビシクロヘプテニル）トリクロロシラン、５−（ビシクロヘプテニル）トリエトキシシラン、２−（ビシクロヘプチル）ジメチルクロロシラン、２−（ビシクロヘプチル）トリクロロシラン、１，４−ビス（トリメトキシシリルエチル）ベンゼン、ブロモフェニルトリクロロシラン、３−フェノキシプロピルジメチルクロロシラン、３−フェノキシプロピルトリクロロシラン、ｔ−ブチルフェニルクロロシラン、ｔ−ブチルフェニルメトキシシラン、ｔ−ブチルフェニルジクロロシラン、ｐ−（ｔ−ブチル）フェネチルジメチルクロロシラン、ｐ−（ｔ−ブチル）フェネチルトリクロロシラン、１，３−（クロロジメチルシリルメチル）ヘプタコサン、（（クロロメチル）フェニルエチル）ジメチルクロロシラン、（（クロロメチル）フェニルエチル）メチルジクロロシラン、（（クロロメチル）フェニルエチル）トリクロロシラン、（（クロロメチル）フェニルエチル）トリメトキシシラン、クロロフェニルトリクロロシラン、２−シアノエチルトリクロロシラン、２−シアノエチルメチルジクロロシラン、３−シアノプロピルメチルジエトキシシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルジメチルエトキシシラン、３−シアノプロピルメチルジクロロシラン、３−シアノプロピルトリクロロシラン、等が挙げられる。
撥液材料としてシラン化合物を用いることにより、配置した箇所にシラン化合物の自己組織化膜が形成されるので、膜の表面に優れた撥液性を付与することができる。
シラン化合物の中でも、Ｓｉと直接結合するアルキル基にフッ素を含有する含フッ素アルキルシラン化合物は、ＣｎＦ２ｎ＋１で表されるパ−フルオロアルキル構造を有するものが好適に用いられる。これには、下記の一般式（２）
ＣｎＦ２ｎ＋１（ＣＨ２）ｍＳｉＸ１Ｘ２Ｘ３ …（２）
（式（２）中、ｎは１から１８の整数を、ｍは２から６までの整数をそれぞれ表している。Ｘ１ は−ＯＲ２ ，−Ｃｌを表し、Ｘ２及びＸ３は−ＯＲ２ ，−Ｒ３，−Ｃｌを表し、Ｒ２ は炭素数１から４のアルキル基を表し、Ｒ３は水素原子または炭素数１から４のアルキル基を表す。Ｘ１，Ｘ２，Ｘ３は同一でも異なっても良い）
で表される化合物を例示することができる。
−ＯＲ２で示されるアルコキシ基及び塩素基は、Ｓｉ−Ｏ−Ｓｉ結合を形成するための官能基であり、水で加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、ｓｅｃ−ブトキシ基、ｔｅｒｔ−ブトキシ基等を挙げることができる。アルコキシ基の炭素数は、脱離するアルコールの分子量が比較的小さく除去が容易であり、形成される膜の緻密性の低下を抑制できるという観点から、１から４の範囲であることが好ましい。
上記のような含フッ素アルキルシラン化合物を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向して自己組織化膜が形成されるので、膜の表面に優れた撥液性を付与することができる。
より具体的には、ＣＦ３−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）３−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）５−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）５−ＣＨ２ＣＨ２−Ｓｉ（ＯＣ２Ｈ５）３、ＣＦ３（ＣＦ２）７−ＣＨ２ＣＨ２−Ｓｉ（ＯＣＨ３）３、ＣＦ３（ＣＦ２）１１−ＣＨ２ＣＨ２−Ｓｉ（ＯＣ２Ｈ５）３、ＣＦ３（ＣＦ２）３−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣＨ３）２、ＣＦ３（ＣＦ２）７−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣＨ３）２、ＣＦ３（ＣＦ２）８−ＣＨ２ＣＨ２−Ｓｉ（ＣＨ３）（ＯＣ２Ｈ５）２、ＣＦ３（ＣＦ２）８−ＣＨ２ＣＨ２−Ｓｉ（Ｃ２Ｈ５）（ＯＣ２Ｈ５）２等が挙げられる。
また、撥液材料としてフッ素樹脂を用いる場合には、所定量のフッ素樹脂を所定溶媒に溶解させたものが用いられる。具体的には、住友スリーエム株式会社製「ＥＧＣ１７２０」（ＨＦＥ（ハイドロフルオロエーテル）溶媒にフッ素樹脂を０．１ｗｔ％溶解させたもの）を用いることができる。この場合、ＨＦＥにアルコール系、炭化水素系、ケトン系、エーテル系、エステル系の溶剤を適宜混合することにより、液滴吐出ヘッド３０１から安定して吐出可能に調整可能である。この他に、フッ素樹脂としては、旭硝子株式会社製「ルミフロン」（各種溶媒に溶解可能）、ダイキン工業株式会社製「オプツール」（溶媒；ＰＦＣ、ＨＦＥ等）、大日本インキ化学工業株式会社製「ディックガード」（溶媒；トルエン、水・エチレングリコール）等を用いることができる。更に、フッ素を含む樹脂としては、側鎖にＦ基、−ＣＦ３、−（ＣＦ２）ｎＣＦ３が含まれるものや、主鎖に−ＣＦ２−、−ＣＦ２ＣＦ３、−ＣＦ２ＣＦＣｌ−が含まれるものを用いることが可能である。また、撥液性の発現のために加熱・重合の必要があるものについては、必要に応じて例えば１５０℃から２００℃の加熱を行って塗布したフッ素を含む樹脂を重合させ、撥液性を発現させることができる。
本実施形態では、撥液部を形成する材料にオクタデシルトリメトキシシラン（ＯＤＳ）を用いる。
（配線パターンの形成材料）
また、前述のような液滴吐出法を用いて配線パターンの形成材料を含む機能液（機能液）を所定の領域に塗布すると配線を形成することができる。この機能液は、例えば金、銀、銅、パラジウム、ニッケル及びＩＴＯうちのいずれか、及びこれらの酸化物、並びに導電性ポリマーや超電導体などを含む導電性微粒子を分散媒に分散させた分散液である。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性の点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
配置された後には、機能液の液滴に含まれる分散媒あるいはコーティング剤を除去するため熱処理及び／又は光処理を行い、配線を形成する。詳しくは、基板１２上に配置された機能液の分散媒を除去し、導電性微粒子間を接触または融着させて配線を形成する。導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も合わせて除去する。本実施形態では電気炉（不図示）による加熱により熱処理を行い、配線を形成する。
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング剤を除去するためには、約３００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。本実施形態では２５０℃、６０分で焼成する。
熱処理及び／又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。上記熱処理及び／又は光処理により、微粒子間の電気的接触が確保され配線が形成される。
[配線パターンの形成方法]
次に、これまでに説明してきた液滴吐出法を用いた本実施形態の配線パターンの成形方法について図４から図１３を参照しながら説明する。
（配線基板）
図４は、本実施形態の配線パターンの形成方法で配線を形成する配線基板１である。図４（ａ）は斜視図を示し、図４（ｂ）は図４（ａ）中の線分Ａ−Ａでの断面図（一部省略）を示す。図を見やすくするために、図４（ａ）では主要な基板、配線、導電接続部のみを示している。
まず図４（ａ）に示すように、配線基板１は基板１２と、基板１２上に配置された平面視方形の第１半導体チップ１２４と、第１半導体１２４上に配置された平面視方形の第２半導体チップ１２６と、基板１２と第１半導体チップ１２４とを電気的に接続する複数の第１配線１４からなる第１配線部１４Ｌと、基板１２と第２半導体チップ１２６とを電気的に接続する複数の第２配線１６からなる第２配線部１６Ｌとを備えている。また、第１半導体チップ１２４の側面には第１スロープ部２０Ａが、また第２半導体チップ１２６の側面には第２スロープ部２０Ｂが設けられている。
基板１２と第１半導体チップ１２４と第２半導体チップ１２６は、この順に積層されており、また同順に平面視で小さくなっている。更に、基板１２と第１半導体チップ１２４と第２半導体チップ１２６は、それぞれの重心が平面的に重なるように配置され、且つ近接する互いの辺が平行になるように配置されている。
基板１２はガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種の材料、及びこれら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものを用いてなる。また、これら各種の素材基板が積層して層構造を備えていても良い。基板１２の形状は、図４（ａ）では平面視方形の板状の形状として示しているが、これに限定されない。
基板１２の第１半導体チップ１２４が配置されている面（第１面）には、４組の第１基板パット部１４Ａ（第１の第１導電接続部）及び４組の第２基板パット部１６Ａ（第２の第１導電接続部）が配置されている。第１基板パット部１４Ａは、後述する第１半導体チップ１２４上に設けられている第１電極端子部１４Ｂの数・配置に対応して形成されている。本実施形態では、第１電極端子部１４Ｂが平面視方形の第１半導体チップ１２４の４辺に沿って形成されているため、第１基板パット部１４Ａは、基板１２上に第１半導体チップ１２４の４辺に対して１組ずつ設けられている。
同様に、第２基板パット部１６Ａは、後述する第２半導体チップ１２６上に設けられている第２電極端子部１６Ｂの数・配置に対応して形成されている。本実施形態では、第２電極端子部１６Ｂが平面視方形の第２半導体チップ１２６の４辺に沿って形成されていることから、第２基板パット部１６Ａは、基板１２上に第２半導体チップ１２６の４辺に対して１組ずつ設けられている。また、第２基板パット部１６Ａは第１基板パット部１４Ａよりも基板１２の外縁に近い箇所に配置されている。
第１半導体チップ１２４はフェースアップ実装方式を採用して基板１２上に配置されている。また、第１半導体チップ１２４の基板１２と対向しない面（第１の第２面）は、第１半導体チップの回路が形成されている面（能動面）となっている。
第１半導体チップ１２４の能動面には、複数の第１電極端子１４ｂからなる第１電極端子部１４Ｂ（第１の第２導電接続部）が４辺に沿って４辺の中央部にそれぞれ１組ずつ設けられている。第１電極端子１４ｂは、各第１電極端子部１４Ｂ間で同数ずつ含まれている。前述の第１基板パット１４ａの設置数は、この第１電極端子１４ｂの設置数に応じた数になっており、第１基板パット１４ａと第１電極端子１４ｂとは同数になっている。
第２半導体チップ１２６は、第１半導体チップ１２４と同じくフェースアップ実装方式を採用して第１半導体チップ１２４上に配置されている。第２半導体チップ１２６の第１半導体チップ１２４と対向しない面（第２の第２面）は、第２半導体チップ１２６の能動面となっている。
第２半導体チップ１２６の能動面には、複数の第２電極端子１６ｂからなる第２電極端子部１６Ｂ（第２の第２導電接続部）が４辺に沿って４辺の中央部にそれぞれ１組ずつ設けられている。第２電極端子１６ｂは、各第２電極端子部１６Ｂ間で同数ずつ含まれている。前述の第２基板パット１６ａの設置数は、この第２電極端子１６ｂの設置数に応じた数になっており、第２基板パット１６ａと第２電極端子１６ｂとは同数になっている。
第１半導体チップ１２４の能動面の４辺の中央部には、側面を一部覆うように第１スロープ部２０Ａが形成されており、同様に、第２半導体チップ１２６の能動面の４辺の中央部には、側面を一部覆うように第２スロープ部２０Ｂが形成されている。各スロープ部は樹脂材料で形成され、硬化性樹脂が好適に用いられる。硬化性樹脂の中でも光硬化性樹脂であればなお良い。第１スロープ部２０Ａは、基板１２の上面から第１半導体チップ１２４の上面に至るスロープを形成しており、第２スロープ部２０Ｂは、第１半導体チップ１２４の上面から第２半導体チップ１２６の上面にいたるスロープを形成している。これらの各スロープ部の形成方法については、後で詳細に説明する。
第１配線部１４Ｌは、第１基板パット部１４Ａ及び第１電極端子部１４Ｂと対応して４組設けられている。各第１配線群１４Ｌは複数の第１配線１４で構成されており、第１半導体チップ１２４上に設けられた第１電極端子１４ｂ、若しくは基板１２上に設けられた第１基板パット１４ａと同数設けられている。これらの第１電極端子１４ｂと第１基板パット１４ａとを、第１配線１４は１：１で接続している。隣接する第１配線１４同士は、互いに接することなく配置されており、また第１配線１４は、第１スロープ部２０Ａに平面的に重なるように形成されている。
第２配線部１６Ｌは、第２基板パット部１６Ａ及び第２電極端子部１６Ｂと対応して４組設けられている。各第２配線群１６Ｌは複数の第２配線１６で構成されており、第２半導体チップ１２６上に設けられた第２電極端子１６ｂ、若しくは基板１２上に設けられた第２基板パット１６ａと同数設けられている。これらの第２電極端子１６ｂと第２基板パット１６ａとを、第１配線１２は１：１で接続している。隣接する第２配線１６同士は、互いに接することなく配置されており、また第２配線１６は、第１スロープ部２０Ａ及び第２スロープ部２０Ｂに平面的に重なるように形成されている。また、第２配線部１６Ｌに含まれる第２配線１６は、第１配線部１４Ｌに含まれる第１配線１４と一部平面的に重なって配置されている。
次いで、図４（ｂ）の断面図を用いた説明に移る。図４（ｂ）では図を見やすくするために、図４（ａ）の線分Ａ−Ａでの断面図の一端側のみを示し、他端側を省略して図示してある。配線基板１には、基板１２と第１半導体チップ１２４と第２半導体チップ１２６がこの順に積層されており、接着剤３０で互いに接着されている。また前述の通り、基板１２と第１半導体チップ１２４と第２半導体チップ１２６はこの順に平面視で小さくなっているので、図４（ｂ）に示すようにそれぞれが階段状に積み重なっている。
基板１２上の第１半導体チップ１２４と重ならない領域には、第１基板パット１４ａ及び第２基板パット１６ａが配置されている。このうち第１基板パット１４ａは、第２基板パット１６ａと第１半導体チップ１２４の間に配置されている。また基板１２には、第１基板パット１４ａと接続する位置に第１コンタクトホール１４ｃが、第２基板パット１６ａと接続する位置に第２コンタクトホール１６ｃがそれぞれ設けられている。第１コンタクトホール１４ｃ及び第２コンタクトホール１６ｃは基板１２を貫通して設けられており、これら第１コンタクトホール１４ｃ及び第２コンタクトホール１６ｃを介して、基板１２の第１半導体チップ１２４と対向しない面と電気的に導通させることができる。
第１半導体チップ１２４上の第２半導体チップ１２６と重ならない領域には、第１電極端子１４ｂが配置されており、第２半導体チップ１２６上には第２電極端子１６ｂが配置されている。
第１半導体チップ１２４の端部近傍であって、第１基板パット１４ａと第１電極端子１４ｂとの間の領域には、基板１２の上面の一部、第１半導体チップ１２４の側面及び上面の一部を覆うように第１スロープ部２０Ａが形成されている。
同様に、第２半導体チップ１２６の端部であって、第１電極端子１４ｂと第２電極端子１６ｂとの間の領域には、第１半導体チップ１２４の上面の一部、第２半導体チップ１２６の側面及び上面の一部を覆うように第２スロープ部２０Ｂが形成されている。
上記の基板１２、第１半導体チップ１２４、第２半導体チップ１２６、第１及び第２基板パット１４ａ，１６ａ、第１及び第２電極端子１４ｂ，１６ｂ、第１及び第２スロープ部２０Ａ，２０Ｂの上面及び側面を覆うように、第１絶縁層２４が形成されている。第１絶縁層２４には、後述する方法にて開口部２３ａ，２３ｂ，２３ｃ，２３ｄが形成されており、開口部２３ａは第１基板パット１４ａに、開口部２３ｂは第１電極端子１４ｂに、開口部２３ｃは第２基板パット１６ａに、開口部２３ｄは第２電極端子１６ｂにそれぞれ接続している。
第１絶縁層２４上には第１配線１４が形成されており、開口部２３ａ及び開口部２３ｂを介して第１基板パット１４ａと第１電極端子１４ｂとを接続している。
第１絶縁層２４及び第１配線１４を覆うように、第２絶縁層２６が形成され積層している。第２絶縁層２６には、後述する方法にて開口部２３ｃ及び開口部２３ｄが形成されている。これら開口部２３ｃ，２３ｄは、第１絶縁層２４に設けられた開口部２３ｃ，２３ｄと一体となり連続している。この第２絶縁層２６が形成されると、第１配線１４は第１絶縁層２４及び第２絶縁層２６に挟まれ、各々の配線同士が電気的に絶縁される。
第２絶縁層２６上には、第２配線１６が形成されており、開口部２３ｃ及び開口部２３ｄを介して第２基板パット１６ａと第２電極端子１６ｂとを接続している。
第２絶縁層２６及び第２配線１６を覆うように、第３絶縁層２８が形成され積層している。この第３絶縁層２８が形成されると、第２配線１６は第２絶縁層２６及び第３絶縁層２８に挟まれ、各々の配線同士が電気的に絶縁される。第１、第２、第３絶縁層は、絶縁性を備えた樹脂材料で形成され、例えば、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、ポリイミドなどの材料で形成される。
（パターン形成方法）
続いて、前述の液滴吐出装置３００を用いて配線パターンを形成し上記の配線基板１を形成する方法について、図５から図１３を参照して説明する。図５から図１３は配線パターン形成に係る工程概略図である。図５から図１３では、（ａ）が配線パターン周辺の平面概略図、（ｂ）が図５（ａ）の線分Ｂ−Ｂにおける断面図、及び対応する断面図を示す。
図５(ａ)に示すように、まず液滴吐出法を用いて撥液インクを塗布し、撥液材料にて第１撥液パターン１８Ａと第２撥液パターン１８Ｂを配置する。この際、第１撥液パターン１８Ａに囲まれた領域１９Ａが、第１半導体チップ１２４の上面、端部、基板１２の上面にまたがって形成されるように第１撥液パターン１８Ａを形成する。同様に、第２撥液パターン１８Ｂに囲まれた領域１９Ｂが、第２半導体チップ１２６の上面、端部、第１半導体チップ１２４の上面にまたがって形成されるように第２撥液パターン１８Ｂを配置する。また、領域１９Ａと領域１９Ｂが当接しないように各々の撥液パターンを形成する。
図５（ｂ）に示すように、ここでは第１撥液パターン１８Ａは、第１基板パット１４ａと第１電極端子１４ｂに重なって形成されている。また、第２撥液パターン１８Ｂは、第１電極端子１４ｂに重なり、第２電極端子１６ｂに接して形成されている。これらの撥液パターンは、一度の撥液インクの塗布で形成しても良く、複数回に分けて撥液インクを塗布し形成しても良い。
次いで、図６（ａ）に示すように、領域１９Ａ及び１９Ｂに光硬化性樹脂を配置して硬化させ、領域１９Ａに第１スロープ部２０Ａを、領域１９Ｂに第２スロープ部２０Ｂをそれぞれ形成する。樹脂の配置には、液滴吐出法やディスペンサー法などの方法を用いることができる。硬化前の樹脂を配置すると樹脂は自重により濡れ広がるが、領域１９Ａ及び１９Ｂの周囲は各々の撥液パターン１８Ａ及び１８Ｂで囲まれているため各々の撥液パターンの撥液性によりはじかれ、各撥液パターンを越えて濡れ広がることが無い。そのため、各々の第１スロープ部２０Ａ及び第２スロープ部２０Ｂが形成されている領域を各々の撥液パターン１８Ａ，１８Ｂで制御することができ、所望の領域にのみスロープ部を形成することができる。また、本来濡れ広がる樹脂を撥液パターン１８Ａ，１８Ｂで堰き止め、領域１９Ａ，１９Ｂの内部にとどめておくことになるため、領域１９Ａ，１９Ｂでは樹脂が高さ方向（厚み方向）に堆積することになる。そのため、撥液パターン１８Ａ，１８Ｂを形成しない場合と比べ、スロープ部の厚みを出すことが容易になる。
図６（ｂ）に示すように、第１スロープ部２０Ａ及び第２スロープ部２０Ｂは、緩やかなスロープで基板１２と第１半導体チップ１２４とを接続し、また第１半導体チップ１２４と第２半導体チップ１２６とを接続する。形成される各々のスロープ部により、第１半導体チップ１２４の端部、及び第２半導体チップ１２６の端部の段差が緩和される。本実施形態では、各々のスロープ部を形成する樹脂には光硬化性樹脂を用いている。一般に光硬化性樹脂は、熱硬化性樹脂と比較して硬化収縮が小さい。そのため、所望の形状のスロープ部を容易に形成することが可能となる。
次いで、図７（ａ）（ｂ）に示すように、撥液パターン１８Ａ，１８Ｂを除去する。撥液パターンの除去は、例えば放電ガスにキセノンを用いたエキシマＵＶランプを用い、１７２ｎｍの波長の紫外線を照射することにより行うことができる。
次いで、図８（ａ）に示すように、液滴吐出法を用いて撥液インクを塗布し、全ての第１基板パット１４ａ、第２基板パット１６ａ、第１電極端子１４ｂ、第２電極端子１６ｂに撥液部２２を形成する。液滴吐出ヘッド３０１から撥液インクが吐出されると、着弾位置で略円形状に濡れ広がるが、撥液部２２の面積はこの１滴分の撥液インクが濡れ広がる面積があればよい。図８（ｂ）では撥液部２２は厚みを持たせて図示しているが、撥液部２２の厚みは数ｎｍから１００ｎｍ程度である。
次いで、図９（ａ）に示すように、液滴吐出法を用いて絶縁インクを塗布し、撥液部２２の形成領域を除く基板１２の全面に第１絶縁層２４を形成する。この際、絶縁インクが撥液部２２に着弾したとしても、撥液部２２の撥液性により絶縁インクがはじかれるため、撥液部２２を避けて第１絶縁層２４が形成される。図９（ｂ）に示すように、撥液部２２を避けて第１絶縁層２４が形成された結果として、第１絶縁層２４の撥液部２２と重なる領域には、開口部２３ａ，２３ｂ，２３ｃ，２３ｄが形成される。
次いで、図１０（ａ）に示すように、液滴吐出法を用いて機能液を塗布し、第１基板パット１４ａと第１電極端子１４ｂとを接続する第１配線１４を配置して、第１配線部１４Ｌを形成する。この際、第１基板パット１４ａと第１電極端子１４ｂとに配置された撥液部の上から機能液を塗布し、開口部２３ａ，２３ｂを介して第１配線１４を形成する。撥液部の厚みは数ｎｍから１００ｎｍ程度と微少量であるので、前述の配線パターン形成のための熱処理を行うことによる撥液部の部分的な分解、または微粒子同士の融着等の反応により、第１配線１４は第１基板パット１４ａ及び第１電極端子１４ｂと導通を確保して形成される。第１配線１４を形成すると、開口部２３ａ，２３ｂは第１配線１４により埋没し、第１絶縁層２４を介して第１基板パット１４ａと第１電極端子１４ｂに第１配線１４を接続するコンタクトホールとして機能する。図１０（ｂ）に示すように、第１配線１４は第１スロープ部２０Ａと平面的に重なって配置される。第１スロープ部２０Ａが配置されているため、第１配線１４はなだらかな斜面を介して第１基板パット１４ａ及び第１電極端子１４ｂを導通させることができる。
次いで、図１１（ａ）に示すように、液滴吐出法を用いて再度絶縁インクを塗布し、第２基板パット１６ａ及び第２電極端子１６ｂに配置された撥液部２２の形成領域を除く基板１２の全面に第２絶縁層２６を形成する。第１絶縁層２４の形成時と同様に、撥液部２２を避けて第２絶縁層２６が形成されるため、開口部２３ｃ，２３ｄは第２絶縁層２６で埋没せずに第２絶縁層２６にも延長される。また、図１１（ｂ）に示すように、第２絶縁層２６は第１配線１４を覆うように形成される。したがって、第１配線１４は第１絶縁層２４と第２絶縁層２６に挟持されることになり、各々の第１配線１４は電気的に絶縁される。
次いで、図１２（ａ）に示すように、液滴吐出法を用いて再度機能液を塗布し、第１配線部１４Ｌの形成工程と同様に第２基板パット１６ａと第２電極端子１６ｂとを接続する第２配線１６を配置して、第２配線部１６Ｌを形成する。図１２（ｂ）に示すように、第２配線１６は第１スロープ部２０Ａ及び第２スロープ部２０Ｂと平面的に重なって配置されるため、なだらかな斜面を介して第２基板パット１６ａ及び第２電極端子１６ｂを導通させることができる。開口部２３ｃ，２３ｄは第２配線１６により埋没し、第２絶縁層２６を介して第２基板パット１６ａと第２電極端子１６ｂに第２配線１６を接続するコンタクトホールとして機能する。
次いで、図１３（ａ）に示すように、液滴吐出法を用いて再度絶縁インクを基板１２の全面に塗布し、第３絶縁層２８を形成する。図１３（ｂ）に示すように、第２配線１６は第２絶縁層２６と第３絶縁層２８に挟持されることになり、各々の第２配線１６は電気的に絶縁される。以上説明した一連の工程により、段差構造を備えた面同士を配線で接続する配線パターンを備えた配線基板１が完成する。
以上のような構成の配線パターンの形成方法によれば、まず第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成する領域の周囲を撥液パターンで囲み、その後に各々のスロープ部の形成材料である光硬化性樹脂を撥液パターンで囲った領域に配置することとしている。そのため、スロープ部の形成材料を領域１９Ａ，１９Ｂに配置した際には、撥液パターン１８Ａ，１８Ｂを超えて形成材料が濡れ広がることなく領域１９Ａ，１９Ｂに留まる。したがって、容易に所望の形状の第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成することができる。また、撥液パターン１８Ａ，１８Ｂが無い場合には形成材料が薄く濡れ広がってしまうため、厚いスロープ部を形成するためには複数回にわたり重ね塗りをして、スロープ部の形成を繰り返す必要がある。しかし、本方法によれば濡れ広がらない分だけ厚み方向に樹脂が堆積するため、容易に厚い第１スロープ部２０Ａ及び第２スロープ部２０Ｂを形成することが可能となる。
次いで基板１２の上面、第１スロープ部２０Ａの斜面、第１半導体チップ１２４の上面にまたがる第１配線部１４Ｌを液滴吐出法にて形成する。また、第１半導体チップ１２４の上面、第１スロープ部２０Ａと第２スロープ部２０Ｂの斜面、第２半導体チップ１２６の上面にまたがる第２配線部１６Ｌの配線パターンを液滴吐出法にて形成する。こうすることで、容易に段差構造を有する基板の高さの異なる面同士を接続することができる。
また本実施形態では、配線パターンを描く第１配線部１４Ｌは、基板１２に配置された第１基板パット部１４Ａと第１半導体チップ１２４に配置された第１電極端子部１４Ｂに接続しており、配線パターンを描く第２配線部１６Ｌは、基板１２に配置された第２基板パット部１６Ａと第２半導体チップ１２６に配置された第２電極端子部１６Ｂに接続している。また、各々の配線を形成する前に全ての第１基板パット１４ａ、第２基板パット１６ａ、第１電極端子１４ｂ、第２電極端子１６ｂに撥液部２２を形成し、次いで撥液部２２を除く領域に絶縁層を形成することとしている。撥液部２２の配置された領域では、塗布される絶縁インクがはじかれるため、配置された撥液部２２を避けて絶縁層が形成される。そのため絶縁層には、撥液部２２の大きさで開口部２３が形成される。次いで、開口部２３を介して各々の配線と各々の基板パット及び電極端子とを接続させることにより、撥液部２２の大きさの導電ポストで接続された層構造を容易に形成することができる。
また本実施形態では、撥液部２２は、液滴吐出法にて吐出される１滴の撥液インクが含む撥液材料で形成されることとしている。液滴吐出法により吐出した液滴１滴は着弾位置で略円形状に広がる。この液滴１滴分の面積があれば、各々の配線と各々の基板パット及び電極端子とを接続し十分に導通させることができるため、小口径の導電ポストで接続された層構造を容易に形成することができる。
また本実施形態では、第１絶縁層２４を形成する工程の前に撥液パターン１８Ａ，１８Ｂを除去することとしている。そのため、第１絶縁層２４を形成する絶縁インクが各撥液パターンにはじかれることなく、確実に配置して第１絶縁層２４を形成することができる。また、形成した第１絶縁層２４が各撥液パターンの領域で剥離してしまうことなく、基板１２表面に定着した第１絶縁層２４とすることができる。
また本実施形態では、撥液材料はシラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むこととしている。そのため、撥液材料として必要な撥液性を十分に確保し、良好な撥液パターン１８Ａ，１８Ｂ及び撥液部２２を形成することが出来る。
また本実施形態では、撥液材料は撥液材料を配置した面で自己組織化膜を形成することとしている。そのため、撥液材料を塗布すると自己組織化により即座に塗布面で単分子膜を形成し、良好な撥液性を発現することができる。そのため、容易に撥液パターン１８Ａ，１８Ｂ及び撥液部２２を形成することができる。
また本実施形態では、各々のスロープ部の形成材料は絶縁性を備えた硬化性樹脂であることとしている。各々のスロープ部が絶縁性を備えているので、形成した配線同士が電気的に接続されることなく、互いに独立した良好な配線を形成することができる。
また本実施形態では、各々のスロープ部の形成材料は光硬化性樹脂であることとしている。光硬化性樹脂は一般に硬化収縮が少ないため、所望の形状のスロープ部を容易に形成することができる。また、短時間の光照射により樹脂が硬化しスロープ部形成することができるので、熱硬化性樹脂と比較して作業効率が良く生産性を向上させることができる。
なお、本実施形態においては、撥液材料は自己組織化膜を形成するシラン化合物としたが、撥液材料は撥液部を構成する高分子の前駆体であっても構わない。このような前駆体として、例えばフッ素樹脂が挙げられる。その場合には、各撥液パターンを形成する工程又は撥液部を形成する工程には、配置した撥液材料を加熱して重合させる操作を含む。この方法によれば、フッ素樹脂を加熱して重合させることにより確実に撥液性を発現させることができる。
また、本実施形態においては、各々のスロープ部の形成材料は光硬化性樹脂であることとしたが、熱硬化性樹脂を用いても構わない。その場合は、硬化収縮による体積変化分だけ樹脂を重ねて成形し、所望のスロープ部の形状とすることが望ましい。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、撥液パターンを形成する前に、あらかじめ基板１２と第１半導体チップ１２４と第２半導体チップ１２６との表面に対してエキシマＵＶ洗浄を行い、親液性を高める洗浄処理（親液処理）を実施しておいても良い。親液処理により基板１２の表面に付着する不純物が除去されることで、配置する機能液や液状体への親液性を高め、所定の位置に容易に配置することができる。その他洗浄処理としては、低圧水銀灯洗浄、Ｏ２プラズマ洗浄、ＨＦや硫酸等を用いた酸洗浄、アルカリ洗浄、超音波洗浄、メガソニック洗浄、コロナ処理、グロー洗浄、スクラブ洗浄、オゾン洗浄、水素水洗浄、マイクロバブル洗浄、フッ素系洗浄等を用いることができる。また、洗浄処理の他にも、配置する機能液や液状体に対して親液性を示すシランカップリング剤やチタンカップリング剤を塗布しておく構成や、酸化チタン微粒子を塗布しておく構成を採ることも可能である。
液滴吐出装置の概略的な構成図である。 液滴吐出装置に備わる液滴吐出ヘッドの断面図である。 液滴吐出法によるパターン形成方法を示す概略図である。 本実施形態で製造する配線基板を示す図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。 本実施形態の配線パターン形成方法を示す工程図である。
符号の説明
１４…第１配線、１４Ｌ…第１配線部（配線パターン）、１４ａ…第１基板パット（第１導電接続部）、１４ｂ…第１電極端子（第２導電接続部）、１６…第２配線、１６Ｌ…第２配線部（配線パターン）、１６ａ…第２基板パット（第１導電接続部）、１６ｂ…第２電極端子（第２導電接続部）、１８Ａ，１８Ｂ…撥液パターン、１９Ａ，１９Ｂ…領域（撥液パターンに囲まれた領域）２０Ａ…第１スロープ部、２０Ｂ…第２スロープ部、２２…撥液部、２４…第１絶縁層、２６…第２絶縁層、２８…第３絶縁層

Claims (9)

  1. 段差を介して配置された第１面と第２面とを接続する配線パターンの形成方法であって、
    前記第１面と前記第２面とを接続する斜面を備えるスロープ部を形成する工程と、
    前記第１面と前記斜面と前記第２面に液滴吐出法を用いて前記配線パターンの形成材料を含む機能液を配置し、前記第１面と前記斜面と前記第２面にまたがる配線パターンを形成する工程と、を含み、
    前記スロープ部を形成する工程は、
    前記スロープ部の周囲を囲む位置に液滴吐出法を用いて撥液材料を含む液状体を配置して撥液パターンを形成する工程と、
    前記撥液パターンに囲まれた領域に前記スロープ部の形成材料を配置する工程と、を含むことを特徴とする配線パターンの形成方法。
  2. 前記配線パターンは、前記第１面に配置された第１導電接続部と、前記第２面に配置された第２導電接続部と、に接続しており、
    前記配線パターンを形成する工程の前に、
    前記第１導電接続部と前記第２導電接続部の前記配線パターンが接続する領域に、液滴吐出法を用いて前記撥液材料を含む液状体を各々に配置し撥液部を形成する工程と、
    次いで、前記第１面と前記第２面とを含む領域であって前記撥液部を形成した領域を除く領域に、液滴吐出法を用いて絶縁材料を含む液状体を配置し絶縁層を形成する工程と、を備えることを特徴とする請求項１に記載の配線パターン形成方法。
  3. 前記撥液部は、前記液滴吐出法にて吐出される１滴の前記液状体が含む前記撥液材料で形成されることを特徴とする請求項２に記載の配線パターン形成方法。
  4. 前記撥液部を形成する工程の前に、前記スロープ部の周囲を囲む位置に配置された前記撥液パターンを除去することを特徴とする請求項２に記載の配線パターン形成方法。
  5. 前記撥液材料は、シラン化合物又はフルオロアルキル基を含む化合物の少なくとも一方を含むことを特徴とする請求項１または請求項２に記載の配線パターン形成方法。
  6. 前記撥液材料は、配置した面で自己組織化膜を形成することを特徴とする請求項５に記載のパターン形成方法。
  7. 前記撥液材料は、前記撥液パターン又は前記撥液部を構成する高分子の前駆体であり、
    前記撥液パターンを形成する工程又は前記撥液部を形成する工程は、前記撥液材料を加熱して重合させる操作を含むことを特徴とする請求項５に記載のパターン形成方法。
  8. 前記スロープ部の形成材料は、絶縁性を備えた硬化性樹脂であることを特徴とする請求項１に記載の配線パターン形成方法。
  9. 前記スロープ部の形成材料は、光硬化性樹脂であることを特徴とする請求項８に記載の配線パターン形成方法。
JP2007241907A 2007-09-19 2007-09-19 配線パターンの形成方法 Withdrawn JP2009076530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007241907A JP2009076530A (ja) 2007-09-19 2007-09-19 配線パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241907A JP2009076530A (ja) 2007-09-19 2007-09-19 配線パターンの形成方法

Publications (1)

Publication Number Publication Date
JP2009076530A true JP2009076530A (ja) 2009-04-09

Family

ID=40611261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241907A Withdrawn JP2009076530A (ja) 2007-09-19 2007-09-19 配線パターンの形成方法

Country Status (1)

Country Link
JP (1) JP2009076530A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies
CN106537570A (zh) * 2014-09-26 2017-03-22 德州仪器公司 用于半导体封装的印刷互连件
CN111354699A (zh) * 2018-12-24 2020-06-30 华邦电子股份有限公司 半导体元件
JP2020529734A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 統合相互接続構造を備えた電子機器パッケージおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
WO2013064592A3 (en) * 2011-11-04 2013-06-27 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked semiconductor dies
US9331051B2 (en) 2011-11-04 2016-05-03 Technische Universiteit Eindhoven Wafer scale technique for interconnecting vertically stacked dies
CN106537570A (zh) * 2014-09-26 2017-03-22 德州仪器公司 用于半导体封装的印刷互连件
EP3198632A4 (en) * 2014-09-26 2018-05-09 Texas Instruments Incorporated Printed interconnects for semiconductor packages
JP2020529734A (ja) * 2017-08-03 2020-10-08 ゼネラル・エレクトリック・カンパニイ 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
JP7343477B2 (ja) 2017-08-03 2023-09-12 ゼネラル・エレクトリック・カンパニイ 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
CN111354699A (zh) * 2018-12-24 2020-06-30 华邦电子股份有限公司 半导体元件
CN111354699B (zh) * 2018-12-24 2021-10-22 华邦电子股份有限公司 半导体元件

Similar Documents

Publication Publication Date Title
KR101008792B1 (ko) 콘택트 홀 형성 방법, 도전 포스트 형성 방법, 배선 패턴형성 방법, 다층 배선 기판의 제조 방법, 및 전자기기 제조방법
JP4375466B2 (ja) 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法
CN101330801B (zh) 图案形成方法、电光学装置制造方法和电子机器制造方法
US20080311285A1 (en) Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, electro-optical device producing method, and electronic apparatus producing method
JP4103830B2 (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法
US7754597B2 (en) Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
JP2006026522A (ja) 薄膜パターンの形成方法、デバイスおよびその製造方法
KR100769636B1 (ko) 다층구조 형성 방법
JP2009076530A (ja) 配線パターンの形成方法
JP4424400B2 (ja) 多層配線基板の製造方法
JP2009076529A (ja) パターン形成方法、配線基板及び電子機器
CN100438989C (zh) 化学吸附膜的形成方法以及化学吸附膜
JP2009072654A (ja) 膜パターン形成方法及び配線基板
JP3928638B2 (ja) 配線基板の製造方法、及び電子機器
JP4742715B2 (ja) 配線パターンの形成方法、及び配線基板の製造方法
JP5082706B2 (ja) プリント配線基板の製造方法
JP2009006229A (ja) パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2009006228A (ja) パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2009006295A (ja) パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2008021843A (ja) 配線基板の製造方法、多層配線基板の製造方法
JP2009000619A (ja) 多層パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2009071239A (ja) プリント配線基板の製造方法及びプリント配線基板
JP2008307448A (ja) パターン形成方法及び電気光学装置製造方法並びに電子機器製造方法
JP2004349639A (ja) パターンの形成方法及びパターン形成装置、デバイスの製造方法、電気光学装置及び電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111212