[go: up one dir, main page]

JP6571124B2 - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP6571124B2
JP6571124B2 JP2017067031A JP2017067031A JP6571124B2 JP 6571124 B2 JP6571124 B2 JP 6571124B2 JP 2017067031 A JP2017067031 A JP 2017067031A JP 2017067031 A JP2017067031 A JP 2017067031A JP 6571124 B2 JP6571124 B2 JP 6571124B2
Authority
JP
Japan
Prior art keywords
electronic component
sealing portion
substrate
film
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017067031A
Other languages
English (en)
Other versions
JP2018170416A (ja
Inventor
健三 北崎
健三 北崎
甲斐　岳彦
岳彦 甲斐
島村　雅哉
雅哉 島村
青木　幹雄
幹雄 青木
仁 三ヶ田
仁 三ヶ田
泰治 伊藤
泰治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017067031A priority Critical patent/JP6571124B2/ja
Priority to US15/935,829 priority patent/US10529668B2/en
Publication of JP2018170416A publication Critical patent/JP2018170416A/ja
Application granted granted Critical
Publication of JP6571124B2 publication Critical patent/JP6571124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、電子部品モジュールの製造方法に関する。
半導体装置から発生するＥＭＩ(Electro Magnetic Interference)を抑制するために、表面に電磁シールドが形成された半導体パッケージが知られている。この種の半導体装置の製造においては、例えば、集合基板から個片化された複数の半導体パッケージを所定の間隔で搬送キャリア上に配列及び固定したうえで、スパッタリングなどの成膜手段によってシールド膜を形成する（例えば特許文献１）。
特開２０１０−２１２４１０号公報
しかしながら、個片化された半導体パッケージの搬送キャリアへの配列及び固定は手間である。また、半導体パッケージを搬送キャリアの上で、所定の間隔だけ空けて配置するため、生産性が低下する。更に、成膜手段によっては、成膜材料が半導体パッケージの裏面に回り込み、品質低下の原因となる。またダイシング装置で個片化すると、基板の側面に露出するグランド電極は、その面積が限られ、コンタクト抵抗が上昇する問題があった。
そこで、本発明は、集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュールの製造方法を提供することを目的とする。本発明のこれら以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態に係る電子部品モジュールの製造方法は、相対向する第１側辺と第２側辺を含んで形成される矩形の配置領域において、前記第１側辺側に設けられ、電子部品が配置される無線領域と、前記無線領域の前記第２側辺側に隣接し、アンテナが配置されるアンテナ領域と、が形成され、隣り合う複数の前記配置領域の間にダイシング領域を設けて、前記配置領域の表面を絶縁材料で被覆する封止部を有する基板が用意され、前記第１側辺側の前記基板の側面から導電パターン材料が露出するように、前記ダイシング領域を研削して溝を形成し、前記無線領域を取り囲む第１封止部と、前記アンテナ領域を囲み、前記溝の幅の長さに対して前記溝の底面からその上面までの長さが２倍以下となる第２封止部と、を形成する際に、前記第２封止部の高さ方向の厚みが前記第１封止部の高さ方向の厚みよりも低くなるように研削し、スパッタリングによって、導電性材料からなる飛散物を、前記第２封止部の上方であって前記第１封止部の高さ方向の厚みと前記第２封止部の高さ方向の厚みとの差によって形成された空間を通過させて、前記基板の側面から露出する前記導電パターン材料に付着させてシールド膜を形成し、前記基板を前記配置領域毎に分離して電子部品モジュールを製作することを特徴とする。
本発明によれば、集合基板の状態でシールド膜を形成することができるため、電子部品モジュールの生産性を向上させることができる。
本発明の実施形態に係る電子部品モジュールの概略図である。 図１の電子部品モジュールの領域Ｓにおける導電パターン材料の一例を示す拡大図である。 図１の電子部品モジュールの領域Ｓにおける導電パターン材料の他の例を示す拡大図である。 図１の電子部品モジュールの製造過程のうち、集合基板に電子部品及びアンテナを配置する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、集合基板、電子部品及びアンテナを絶縁材料で封止する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、研削により第１封止部および第２封止部を形成する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、第２封止部の上面を研削する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、第１封止部及び第２封止部の表面に導電性材料を付着させる工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、第２封止部の上面に付着した導電性材料を除去して第２封止部を露出させる工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、電子部品モジュールを個片化する工程を示す概略図である。 図８の第１封止部及び第２封止部の表面に導電性材料を付着させる工程を詳細に示す図である。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。
以下の説明では、便宜上、次のような座標軸を用いることとする。つまり、Ｚ軸の正方向を鉛直上向きとする。Ｙ軸の正方向を、Ｚ軸に直交するとともに図面の紙面を手前から奥に向かう方向とする。Ｘ軸を、Ｙ軸及びＺ軸に直交する方向とする。したがって、上及び下と言う場合はＺ軸の正及び負側を、右及び左という場合はＸ軸の正及び負側を、それぞれ意味することになる。
＝＝電子部品モジュール１の構造＝＝
図１〜図３を参照して、本発明の実施形態に係る電子部品モジュール１の構造を説明する。図１は、本実施形態に係る電子部品モジュール１の概略図である。図２は、図１の電子部品モジュール１の領域Ｓにおける導電パターン材料１１の一例を示す拡大図である。図３は、図１の電子部品モジュール１の領域Ｓにおける導電パターン材料１１の他の例を示す拡大図である。
電子部品モジュール１は、図１に示すように、基板１０、導電パターン材料１１、電子部品２１、アンテナ２２、第１封止部３１、第２封止部３２、コンタクト部４０、及びシールド膜６０を有する。
＜＜基板１０＞＞
基板１０は、例えば、樹脂、シリコン、アルミナ、ガラス、セラミック、複合材料のような絶縁材料で形成された矩形状の部材であって、内部又は表面に形成された導電パターン材料１１を有する。導電パターン材料１１は、例えば電極、電極と電気的に接続される配線をいい、電極は、電子部品との接続に用いられ、半田接続用のパッド、金属細線用のボンディングパッド、ビアやスルーホールの上・下端に位置するパッドオンビアなどであるが、あるいは、配線や、異なる層に形成された配線同士を電気的に接続するビア、電極の上層または下層に設けられたスルーホールなどを含んでいてもよい。導電パターン材料１１は、電子部品２１が配置される領域（後述する無線領域Ｂを含む）、つまり基板１０においてシールド膜６０で覆われる領域に形成される。尚、基板１０として樹脂から成るプリント基板を説明すれば、主に数種類の構造がある。第１の構造は、コア層の両側に、絶縁層と導電パターン材料１１を積層していくものである。第２の構造は、コア層がなく、下から上に、絶縁層、導電パターン材料１１を繰り返し積層するものである。どちらにしても、絶縁層で導電パターン材料１１は、絶縁処理されている。
＜＜導電パターン材料１１＞＞
導電パターン材料１１の配置例を図２に示す。図２では、導電パターン材料１１は、図２（Ｃ）のように、基板１０内層に形成されたベタグランド１１Ａと、基板１０の表面に形成された電極１１Ｂと、ビア（またはスルーホール）１１Ｃのうち少なくとも一つを含んで構成されている。以下、ビア１１Ｃと言うときは、スルーホールを含むものとする。
上述したベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃは、図２（ｂ）および（ｃ）に示すように、上面側から見たときにダイシングラインＤＬと重なるように配置されている。そのため、ベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃは、ダイシングにより電子部品モジュール１の側面が形成されたとき、その側面から露出することになる。ただし、ベタグランド１１Ａ、電極１１Ｂ、及びビア１１Ｃの全てが電子部品モジュール１の側面から露出する必要はなく、例えば図２（ａ）のように電極１１Ｂ及びビア１１Ｃが電子部品モジュール１の側面から露出してもよい。またビア１１と下層のベタグランド１１Ａが基板１０の側面から露出しても良い。
ここで、ダイシングラインＤＬは、ダイシング装置などの切削装置で個片化するための仮想的な切断線であるところ、切削装置の刃が幅を有することから、図２（ａ）〜（ｃ）ではダイシングラインＤＬが一定の幅をもって描かれている。したがって、以下、ダイシングラインＤＬをダイシング領域と言うことがある。
ビア１１Ｃの説明に戻ると、図２（ｂ）および（ｃ）では、ビア１１Ｃは、ダイシングラインＤＬに沿って１列に配置されている。ただし、ビア１１Ｃは、複数の列を形成するように設けられてもよい。更に、ビア１１Ｃは、必ずしも規則正しく配列される必要はなく、ダイシングラインＤＬの近傍に不規則に配置されてもよい。この不規則配置により、ブレードの位置が多少ずれても、いずれかのビア１１Ｃを削りだすことが可能となる。
このようにビア１１ＣとダイシングラインＤＬとを重ならせることにより、電子部品モジュール１の側面から露出する導電パターン材料１１（ベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃなどの、コンタクト部４０を構成する部分）の面積を広く確保できる。このため、ビア１１Ｃなどの導電パターン材料１１と後述するシールド膜６０との接触面積が大きくなる。これにより、ビア１１Ｃなどの導電部にシールド膜６０が形成されるため、後述するコンタクト部４０におけるシールド膜６０のコンタクト抵抗を低下させることができる。尚、ビア１１Ｃは、ビア孔が導電材で充填されたものが好ましい。
図３に導電パターン材料１１の他の配置例を示す。図３では、導電パターン材料１１は、図３（ａ）のように、基板１０の表面に形成されたベタグランド１１Ｄと、基板１０内に形成された電極１１Ｅと、ビア（またはスルーホール）１１Ｆと、を含んでいる。この場合も、ベタグランド１１Ｄ、電極１１Ｅ、ビア１１Ｆは、図３（ｂ）および（ｃ）に示すように、上面側から見たときにダイシングラインＤＬと重なるように配置されている。よって、ベタグランド１１Ｄ、ビア１１Ｅは、ダイシングにより電子部品モジュール１の側面が形成されたとき、その側面から露出することになる。尚、ベタグランド１１Ｄは、図３（ｂ）の様に、基板１０の一方側辺から他方側辺に渡り広く形成されるため、露出するエリアを広く確保できる。
＜＜電子部品２１＞＞
次に電子部品２１を説明する。電子部品２１は、図４に示すように、基板１０の無線領域Ｂの上面側に設けられている。ここでは、電子部品２１は、半導体チップのほか、例えば抵抗、インダクタ、キャパシタのような受動素子を含んでもよい。またフィルタなども含まれる。
電子部品２１の隣には、アンテナ２２が配置されている。アンテナ２２は、図４に示すように、無線領域Ｂの隣に位置するアンテナ領域Ｃにおける基板１０の内層又は上面側に配線パターンとして形成される。また基板１０の裏側に設けても良い。
＜＜第１封止部３１、第２封止部３２＞＞
第１封止部３１は、電子部品２１および基板１０の無線領域Ｂを覆う保護部材である。また、第２封止部３２は、アンテナ２２および基板１０のアンテナ領域Ｃを覆う保護部材である。第１，第２封止部３１，３２は、例えばエポキシ樹脂やシアネート樹脂のようなモールド用の熱硬化性樹脂を用いて形成されている。また、熱硬化型樹脂をトランスファーモールドで硬化しても良いし、ポッティング法やメッシュスクリーンを使った刷法で封止樹脂を設けても良い。更に、アンテナが導電パターン材料からなる場合、特に封止樹脂で覆うこともなく、第２封止部３２は、省略することも可能である。
＜＜コンタクト部４０＞＞
コンタクト部４０は、図２に示すように、ダイシングにより露出した導電パターン材料１１により形成され、垂直な面４１と水平な面４２を有する。かかるコンタクト部４０は、例えばベタグランド１１Ａや電極１１Ｅを通じてＧＮＤと電気的に接続されている。
コンタクト部４０は、ベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃ、または、スルーホールのうち、少なくとも一つを有して構成されてよい。つまり、例えば図２に示すように、ダイシングラインＤＬがベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃまたはスルーホールと重なるように形成されると、研削により露出した側面及び底面にコンタクト部４０が形成される。なお、コンタクト部４０は、ベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃまたはスルーホールを介して外部のＧＮＤに電気的に接続される。
このような位置に形成されたベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃ、またはスルーホールは、上述したように、ダイシングによって露出することになる。そのため、コンタクト部４０は、第１封止部３１の側面３１Ｂと連続した垂直面４１（ＹＺ平面に平行な面）と、この垂直面４１に連続する水平面４２（ＸＹ平面に平行な面）と、を有する。垂直面４１と水平面４２との間には湾曲面が介在していてもよい。この湾曲面における湾曲の程度は、用いられる切削装置の刃の尖り（摩耗）具合に応じて変わる。
なお、コンタクト部４０の水平面４２は、第１封止部３１の側面３１Ｂと面一の基板１０の側面から突出し、段差を形成することになる。かかる段差により、シールド膜６０への直接的な衝撃によってシールド膜６０が剥がれることを抑制することができるとともに、パッケージの強度を高めることができる。
さらに、図１（ａ）の右側を見ると、基板１０におけるコンタクト部４０を有する側面と反対側の側面からも基板１０の例えば絶縁層が突出するように形成される。かかる段差により、パッケージの強度をさらに高めることができる。ここは、図１に示すように、アンテナを覆う樹脂が薄く形成されるため、基板の左右、紙面に対して手前と奥の間で反りを発生し易い。しかし、Ｌ字型にシールド膜６０が形成されるように段差部があることで、この反りを抑止することができる。
以下の全ての実施例に言えることであるが、コンタクト部４０の水平面４２の部分は、ダイシング時に底面に発生するバリでも良い。図２（ａ）、図３（ａ）では、水平面４２にビア１１Ｃや電極が露出するように、基板１０の厚み方向の途中で止めているが、完全に削った後も、下に位置するビア１１Ｃまたは電極の削りカス、いわゆるバリが、電極と一体で水平面４２に残っている場合、このバリにシールド膜６０が付着されても良い。またダイシングラインの切削は、レーザによる加工でも良い。
＜＜シールド膜６０＞＞
シールド膜６０を形成する成膜手法は、真空下で行われる、蒸着、スパッタリングまたはＣＶＤを用いる。一般的に、これらの成膜手法は、水平面４２には厚く成膜され、垂直面４１には水平面４２と比較して薄く成膜されるという特徴を有する。さらに、垂直面４１では、鉛直下方（−Ｚ方向側）ほど薄く成膜される。
このような成膜手法の性質に鑑みると、コンタクト部４０により、水平面４２に、電極１１Ｂまたはバリなどを露出させることで、該電極１１Ｂなどに比較的厚く成膜させ、比較的薄く成膜される垂直面４１（および湾曲面）に、電極１１Ｂ、ビア１１Ｃ（またはスルーホール）を露出させることで、コンタクト面積を大きくできる。これにより、コンタクト部４０とシールド膜６０とのコンタクト抵抗を低減でき、シールド膜６０によるＥＭＩの抑制効果を向上できる。
シールド膜６０は、第１封止部３１の上面３１Ａ、側面３１Ｂ、およびコンタクト部４０を被覆する導電膜である。シールド膜６０は、コンタクト部４０に電気的に接続され、例えば電子部品２１（第１封止部３１の内部）で発生する電磁波が外部へ漏出することを抑制する。また外部からのノイズ浸入を防止できる。なお、シールド膜６０は、アンテナ領域Ｃに形成された配線パターンをアンテナ２２として機能させるため、第２封止部３２の上面３２Ａには形成されていない。
シールド膜６０は、例えばＣｕ、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｒ、ＳＵＳのような導電性の金属材料を用いて形成される。また、シールド膜６０は、上記金属材料のいずれか複数の材料を用いた合金、あるいは、上記金属材料のいずれか複数の材料を用いた積層膜でもよい。尚、一般には、Ｃｕを主材料とした膜とＳＵＳの膜が少なくとも一層ずつ、スパッタリングにより積層成膜される。
ここで、様々な部位におけるシールド膜６０の膜厚は、次のような関係にあることが好ましい。すなわち、第１封止部３１の上面３１Ａにおけるシールド膜６０の膜厚ｔ１と、コンタクト部４０の水平面４２におけるシールド膜６０の膜厚ｔ２と、第１封止部３１の側面３１Ｂにおけるシールド膜６０の膜厚ｔ３とは、ｔ１＞ｔ３かつｔ２＞ｔ３の関係を満たすことが好ましい。少なくともこのような膜厚をシールド膜６０が有すると、第１封止部３１の外部への電磁波の漏出を抑制できるようなコンタクト抵抗を示すシールド膜６０を形成できる。
＝＝電子部品モジュール１の製法＝＝
図４〜図１１を参照して、上述した構成を有する電子部品モジュール１の製造方法を説明する。図４〜図１１はいずれも電子部品モジュール１の製造過程を示す図である。具体的には、図４は集合基板１５に電子部品２１及びアンテナ２２を配置する工程を、図５は集合基板１５、電子部品２１及びアンテナ２２を絶縁材料で封止する工程を、図６は研削により第１封止部３１および第２封止部３２を形成する工程を、図７は第２封止部３２の上面３２Ａを研削する工程を、図８は第１封止部及３１び第２封止部３２の表面に導電性材料を付着させる工程を、図９は第２封止部３２の上面３２Ａに付着した導電性材料を除去して第２封止部３２を露出させる工程を、図１０は電子部品モジュール１を個片化する工程を、それぞれ示す。図４〜図１０では、便宜上、電子部品モジュール１の構造は簡略化されている。また、図１１は、図８の第１封止部３１及び第２封止部３２の表面に導電性材料を付着させる工程を詳細に示す。
まず、図４に示すように、導電パターン材料１１を含む集合基板１５を用意する。集合基板１５には、複数の配置領域Ａが縦横（Ｘ軸方向及びＹ軸方向）に設けられている。個々の配置領域Ａは矩形を呈し、相対向する第１仮側辺Ｌと第２仮側辺Ｒを含んで形成されている。
個々の配置領域Ａには、無線領域Ｂとアンテナ領域Ｃとが形成されている。無線領域Ｂは、第１仮側辺Ｌ側に設けられ、その領域内に電子部品２１が配置される。また、アンテナ領域Ｃは、無線領域Ｂの第２仮側辺Ｒ側に隣接し、アンテナ２２となる配線パターンが配置される。尚、アンテナ２２は基板１０の表、内層または裏側に設けられる。
また、集合基板１５では、隣り合う複数の配置領域Ａの間にダイシングライン（ダイシング領域）ＤＬが設けられている。
次いで、図５に示すように、配置領域Ａの表面を絶縁材料で被覆することで、封止部３０を有する集合基板１５を形成する。
そして、図６に示すように、例えばダイシング装置のような、一定の幅を有する刃をもつ研削装置でダイシング領域ＤＬを研削し、溝７１を形成する。このとき、第１側辺Ｌ側の集合基板１５の側面１２にコンタクト部４０（ベタグランド１１Ａ、電極１１Ｂ、ビア１１Ｃなど）が形成されるように研削される。尚、切削加工は、レーザによる加工でも良い。
さらに、無線領域Ｂとアンテナ領域Ｃの間を研削して溝７２を形成することで、無線領域Ｂを取り囲む第１封止部３１と、アンテナ領域Ｃを囲む第２封止部３２と、を形成する。このとき、溝７２の深さ（Ｚ軸方向の長さ）は、例えば集合基板１５の表面が露出するか、表面の導電パターン材料１１まで到達しない深さである。
溝７２の形成と同時に又はその後に、図７に示すように、第２封止部３２の高さ方向の厚みＶ２が第１封止部３１の高さ方向の厚みＶ１よりも低くなるように、第２封止部３２の上面３２Ａを研削する。これも切削装置が好ましいが、レーザでも良い。この切削加工は、次の成膜過程（図１１参照）において、導電性材料からなる飛散物Ｐを、第２封止部３２の上方に形成された空間Ｑを通過させて、集合基板１５の側面１２から露出する導電パターン材料１１（コンタクト部４０）に付着させ易くするためである。好ましくは、図１１に示すように、溝７１の幅Ｗに対して、溝７１の底面から第２封止部３２の上面３２Ａまでの側面の長さ（距離）Ｈが２倍以下となるように、第２封止部３２の上面３２Ａを研削する。これにより、集合基板１５上のパッケージ同士の間隔（つまり溝７１の幅Ｗ）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜６０を形成することが可能となる。ここの切除により発生する空間で、あたかも溝の深さが浅くなり、飛散物がより到達しやすくなる効果を生む。
次に、図８に示すように、第１封止部３１および第２封止部３２を覆うように導電性材料を成膜（付着）させる。成膜工程は、例えば蒸着、スパッタリングまたは化学気相成長（ＣＶＤ）のような真空系の成膜手法により行われる。このとき、図１１に示すように、導電性材料の粒子Ｐが第２封止部３２の上方の空間Ｑを通過することで、溝７１の側面１２（及び第１封止部３１の側面３１Ｂ）の下方にも十分な膜厚のシールド膜６０を形成することができる。更に、コンタクト部４０を構成する電極１１Ｂ、ビア１１Ｃの露出面にシールド膜６０を成膜するため、シールド膜６０のコンタクト抵抗を低減できる。
そして、図９に示すように、前工程において第２封止部３２の上面３２Ａに付着した導電性材料および上面３２Ａを研削し、第２封止部３２を露出させる。これにより、アンテナ領域Ｃに配置された配線パターンがアンテナ２２として機能するようになる。尚、ここだけ選択的にエッチングしても良い。
最後に、図１０に示すように、ダイシング領域ＤＬをさらに研削して集合基板１５を分離し、個片化された電子部品モジュール１を生成する。このときに用いられる切削装置の刃の幅は、シールド膜６０を傷付けることがないように、また、上述したコンタクト部４０の段差を形成しやすいように、溝７１の幅より狭いことが好ましい。
＝＝シールド膜６０の形成手法＝＝
ここで、シールド膜６０の形成手法として蒸着、スパッタリングまたはＣＶＤを用いる理由を述べる。一般にシールド膜の成膜手法には、メッキ法、導電ペーストの印刷、スパッタリング法、蒸着法、ＣＶＤ法などがある。
メッキ法は、メッキ液に浸漬させるため、パッケージの信頼性にとってあまり好ましくない。また排水処理など、設備や廃棄などでも問題がある。導電ペーストの印刷では、貴金属が混入された樹脂ペーストが用いられるが、材料価格が高価であり、金属粒子間に樹脂が存在するため電気抵抗が大きくなる傾向にある。更には導電ペーストを比較的厚く塗らないと、シールド性を高めることができない。これに対して、真空系の成膜方法（蒸着、スパッタリングまたはＣＶＤ）には、上述した問題はなく、シールド膜の膜厚の均一性及び信頼性に優れている。よって、本実施形態では、成膜手法として真空系の成膜方法を採用している。以下では、真空系の成膜手法の一例としてスパッタリングを採用した場合について説明するが、蒸着やＣＶＤでも同様に成膜することができる。
スパッタリングは、金属粒が層状に付くため、コンタクト抵抗が低く、導電ペーストと比べると、膜厚を薄くできる利点がある。ただし、スパッタ粒子は、狭いダイシング溝には入りづらく、また、ある程度直進性があるため、封止部３０の側面側の膜厚の確保が難しい。
そのため、例えば上述した特許文献１では、パッケージを個片にしてから、スパッタリングしている。その際、個片同士の間に所定の空間を確保することでシールド膜の膜厚を確保している。もっとも、特許文献１の手法は、集合基板の状態で製造することと比べ、量産性の点で劣る。
また、スパッタリングでは、前述し成膜材料の粒子の指向性または直進性ゆえに、パッケージ同士の間隔が狭いと、パッケージの側面に形成されるシールド膜の膜厚が、パッケージの上面に形成されるシールド膜に対して薄くなる傾向にある。
このような点を考慮して、本実施形態では、先に述べたように、ダイシングによる溝７１の形成の際に、ベタグランド１１Ａ、電極１１Ｂあるいはビア１１Ｃを部分的に切削することで、コンタクト部４０の垂直面４１、水平面４２および湾曲面を露出させる。この状態で成膜することにより、図３に示すように、水平面４２に形成されるシールド膜６０の膜厚ｔ２が、垂直面４１に形成されるシールド膜６０の膜厚ｔ３よりも厚くなる。これにより、湾曲面４３及び水平面４２とシールド膜６０とのコンタクト面積を大きくでき、シールド膜６０の膜厚を厚くできるため、コンタクト抵抗を低減できる。
さらに、切除されて露出したベタグランド１１Ａ、電極１１Ｂあるいはビア１１Ｃで形成される垂直面４１にシールド膜６０を成膜することにより（図３参照）、垂直面４１とシールド膜６０とのコンタクト面積を大きくできるため、コンタクト抵抗の低下を図ることができる。
このように、本実施形態では、集合基板１５の状態でシールド膜６０を形成することが可能となり、個片化の後に成膜を行う場合の半導体パッケージの再配列やテープ固定が不要である。また、このようにして生産性が向上するため、製造コストを下げることが可能である。さらに、個片化の後に成膜を行う場合のように成膜材料の基板の裏側への回り込みも皆無であり、品質、歩留まりが向上する。
以上に説明したように、電子部品モジュール１の製造方法では、相対向する第１側辺Ｌと第２側辺Ｒを含んで形成される矩形の配置領域Ａにおいて、第１側辺Ｌ側に設けられ、電子部品２１が配置される無線領域Ｂと、無線領域Ｂの第２側辺Ｒ側に隣接し、アンテナ２２が配置されるアンテナ領域Ｃと、が形成され、隣り合う複数の配置領域Ａの間にダイシング領域ＤＬを設けて、配置領域Ａの表面を絶縁材料で被覆する封止部３０を有する集合基板１５が用意される。そして、第１側辺Ｌ側の集合基板１５の側面から導電パターン材料１１が露出するように、ダイシング領域ＤＬを研削して溝７１を形成する。そして、無線領域Ｂを取り囲む第１封止部３１と、アンテナ領域Ｃを囲む第２封止部３２と、を形成する際に、第２封止部３２の高さ方向の厚みＶ２が第１封止部３１の高さ方向Ｖ１の厚みよりも低くなるように研削する。そして、導電性材料からなる飛散物Ｐを、第２封止部３２の上面３２Ａを通過させて、集合基板１５の側面１２から露出する導電パターン材料１１に付着させてシールド膜６０を形成する。そして、集合基板１５を配置領域Ａ毎に分離して電子部品モジュール１を製作する。
かかる実施形態によれば、集合基板１５の状態でシールド膜６０を形成することが可能となり、生産性が向上するため、製造コストを下げることが可能となる。さらに、個片化の後に成膜を行う場合のように成膜材料の基板の裏側への回り込みも皆無であり、品質、歩留まりが向上する。
また、飛散物Ｐは、蒸着、スパッタリングまたはＣＶＤにより生成されることが好ましい。かかる実施形態によれば、膜厚の均一性及び信頼性に優れたシールド膜６０を形成することが可能となる。
また、第２封止部３２は、溝７１の幅の長さＷに対して、溝７１の底面から第２封止部３２の上面３２Ａまでの長さＨが、２倍以下となるように、形成されることが好ましい。かかる実施形態によれば、集合基板１５上のパッケージ同士の間隔（つまり溝７１の幅Ｗ）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜６０を形成することが可能となり、電子部品モジュール１の生産性が向上する。
また、導電パターン材料１１は、第１封止部３１の側面３１Ｂと連続した垂直面４１と、垂直面４１に連続する水平面４２と、を有するコンタクト部４０を形成することが好ましい。かかる実施形態によれば、水平面４２に形成されるシールド膜６０の膜厚ｔ２が、垂直面４に形成されるシールド膜６０の膜厚ｔ３よりも厚くなる。これにより、水平面４２（および湾曲面）におけるシールド膜６０とのコンタクト面積を大きくすることが可能であり、コンタクト抵抗の低減に寄与する。
以上本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
１ 電子部品モジュール
１０ 基板
１１ 導電パターン材料
１５ 集合基板
２１ 電子部品
２２ アンテナ
３０ 封止部
３１ 第１封止部
３２ 第２封止部
４０ コンタクト部
６０ シールド膜
７１ 溝
Ａ 配置領域
Ｂ 無線領域
Ｃ アンテナ領域
ＤＬ ダイシングライン（ダイシング領域）
Ｖ１ 第１封止部３２の高さ方向の厚み
Ｖ２ 第２封止部３２の高さ方向の厚み

Claims (4)

  1. 相対向する第１側辺と第２側辺を含んで形成される矩形の配置領域において、前記第１側辺側に設けられ、電子部品が配置される無線領域と、前記無線領域の前記第２側辺側に隣接し、アンテナが配置されるアンテナ領域と、が形成され、隣り合う複数の前記配置領域の間にダイシング領域を設けて、前記配置領域の表面を絶縁材料で被覆する封止部を有する基板が用意され、
    前記第１側辺側の前記基板の側面から導電パターン材料が露出するように、前記ダイシング領域を研削して溝を形成し、
    前記無線領域を取り囲む第１封止部と、前記アンテナ領域を囲み、前記溝の幅の長さに対して前記溝の底面からその上面までの長さが２倍以下となる第２封止部と、を形成する際に、前記第２封止部の高さ方向の厚みが前記第１封止部の高さ方向の厚みよりも低くなるように研削し、
    スパッタリングによって、導電性材料からなる飛散物を、前記第２封止部の上方であって前記第１封止部の高さ方向の厚みと前記第２封止部の高さ方向の厚みとの差によって形成された空間を通過させて、前記基板の側面から露出する前記導電パターン材料に付着させてシールド膜を形成し、
    前記基板を前記配置領域毎に分離して電子部品モジュールを製作する
    ことを特徴とする電子部品モジュールの製造方法。
  2. 前記導電パターン材料は、前記第１封止部の側面と連続した垂直面と、前記垂直面に連続する水平面と、を有するコンタクト部を形成する
    ことを特徴とする請求項１に記載の電子部品モジュールの製造方法。
  3. 前記アンテナは、前記基板の表または裏に配置される
    ことを特徴とする請求項１に記載の電子部品モジュールの製造方法。
  4. 前記シールド膜は、Ｃｕを主材料とした膜とＳＵＳの膜とが少なくとも一層ずつ、前記スパッタリングによって積層成膜される
    ことを特徴とする請求項１乃至請求項３の何れか一項に記載の電子部品モジュールの製造方法。
JP2017067031A 2017-03-30 2017-03-30 電子部品モジュールの製造方法 Active JP6571124B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017067031A JP6571124B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法
US15/935,829 US10529668B2 (en) 2017-03-30 2018-03-26 Method of manufacturing electronic component module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067031A JP6571124B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2018170416A JP2018170416A (ja) 2018-11-01
JP6571124B2 true JP6571124B2 (ja) 2019-09-04

Family

ID=63671023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067031A Active JP6571124B2 (ja) 2017-03-30 2017-03-30 電子部品モジュールの製造方法

Country Status (2)

Country Link
US (1) US10529668B2 (ja)
JP (1) JP6571124B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
CN210897246U (zh) * 2017-04-28 2020-06-30 株式会社村田制作所 电路模块
US10811364B2 (en) * 2019-03-18 2020-10-20 Qorvo Us, Inc. Shielded electronic modules and methods of forming the same utilizing plating and double-cut singulation
JP7196014B2 (ja) * 2019-05-24 2022-12-26 新光電気工業株式会社 半導体装置
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
US11004801B2 (en) 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11355451B2 (en) 2019-08-28 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
JP2021125525A (ja) 2020-02-04 2021-08-30 キオクシア株式会社 半導体パッケージおよびその製造方法
CN219395186U (zh) * 2020-06-22 2023-07-21 株式会社村田制作所 电子部件
JP7642386B2 (ja) 2021-02-03 2025-03-10 キオクシア株式会社 半導体装置及び半導体装置の製造方法
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569811B2 (en) * 2006-01-13 2009-08-04 Ionics Mass Spectrometry Group Inc. Concentrating mass spectrometer ion guide, spectrometer and method
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US9257356B2 (en) * 2008-12-10 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
CN103597742A (zh) * 2012-06-14 2014-02-19 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9202747B2 (en) * 2012-09-28 2015-12-01 Skyworks Solutions, Inc. Segmented conductive top layer for radio frequency isolation
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
JP2014116368A (ja) * 2012-12-06 2014-06-26 Panasonic Corp 電子部品モジュールおよびその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
WO2015015863A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法

Also Published As

Publication number Publication date
US10529668B2 (en) 2020-01-07
JP2018170416A (ja) 2018-11-01
US20180286817A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6571124B2 (ja) 電子部品モジュールの製造方法
US10490512B2 (en) Method of making plural electronic component modules
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
TWI546907B (zh) Semiconductor device and manufacturing method thereof
JP6689780B2 (ja) 電子部品モジュールの製造方法
US20150325530A1 (en) Semiconductor device
US20070145539A1 (en) Method and system for providing an integral radio frequency shield in a molded array package
US20100285636A1 (en) Manufacturing method of a packaging structure of electronic components
US10217711B2 (en) Semiconductor package and manufacturing method thereof
CN103400825A (zh) 半导体封装件及其制造方法
JP2005073219A (ja) 表面弾性波フィルターパッケージの製造方法及びそれに用いるパッケージシート
US20120235259A1 (en) Semiconductor package and method of fabricating the same
JP2011228322A (ja) 電子回路モジュールの製造方法及び電子回路モジュール
US7687283B2 (en) Method of producing a semiconductor device having a magnetic layer formed thereon
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN107851619A (zh) 半导体装置和半导体装置的制造方法
JP2010056180A (ja) 回路モジュール
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
JP6757213B2 (ja) 半導体装置の製造方法
CN210041774U (zh) 弹性波装置
JP2012069698A (ja) 電子回路モジュールの製造方法及び電子回路モジュール
KR20220122337A (ko) 반도체 디바이스와 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190807

R150 Certificate of patent or registration of utility model

Ref document number: 6571124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250