[go: up one dir, main page]

JP2009218484A - 電子モジュール、および電子モジュールの製造方法 - Google Patents

電子モジュール、および電子モジュールの製造方法 Download PDF

Info

Publication number
JP2009218484A
JP2009218484A JP2008062614A JP2008062614A JP2009218484A JP 2009218484 A JP2009218484 A JP 2009218484A JP 2008062614 A JP2008062614 A JP 2008062614A JP 2008062614 A JP2008062614 A JP 2008062614A JP 2009218484 A JP2009218484 A JP 2009218484A
Authority
JP
Japan
Prior art keywords
electronic module
ground electrode
layer
electronic
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008062614A
Other languages
English (en)
Inventor
Toshiyuki Abe
敏之 阿部
Toyotaka Kobayashi
豊隆 小林
Shigeru Asami
茂 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008062614A priority Critical patent/JP2009218484A/ja
Publication of JP2009218484A publication Critical patent/JP2009218484A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電子部品の実装面積を増大させることができるとともに、グランド層と導電性シールドとの接続強度を十分に確保することが可能な電子モジュール、およびその製造方法を提供する。
【解決手段】電子モジュール４００は、多層基板４０１上に半導体装置４３０や電子部品４６０が実装され、それらがエポキシ樹脂等の封止層４１０で封止され、さらに、封止層４１０および多層基板４０１が金属シールド４２０で覆われたものである。多層基板４０１と金属シールド４２０は、多層基板４０１に内在する外周ビア４２７の一部を切削することによって露出した断面Ｌ字状の露出部位と電気的に接続されている。
【選択図】図１

Description

本発明は、電子モジュール、およびその製造方法に関する。
近年、電子機器の小型化および高性能化に伴い、搭載される電子モジュールにも小型化および高性能化が要求されている。図３４は、第１の従来例に係る電子モジュール２００の要部を示す斜視図であり、図３５は、電子モジュール２００のＸＸＸＶ−ＸＸＸＶ線視断面図である。
図３４および図３５に示すように、電子モジュール２００は、少なくとも片面に電子部品２２０が実装された回路基板２１０と、電子部品２２０を覆うエポキシ樹脂等から構成される封止層２２５と、封止層２２５を覆うように設けられた金属シールド２３０を備えて構成される。金属シールド２３０は、外部からの電磁波を遮蔽して回路特性を安定化させるとともに、電子部品２２０が発する電磁波を外部へ漏出させないといった電子部品２２０を正常に動作させる役割を担っている。
図３６は、封止層２２５および金属シールド２３０が形成される前の回路基板２１０の上面図である。同図に示すように、回路基板２１０上の周縁部にはグランド電極２２１が形成されている。電子モジュール２００を形成する際には、この回路基板２１０をエポキシ樹脂等からなる封止層２２５で覆った後、ダイシングブレード等の切断刃または切削刃（図示略）を用いてグランド電極２２１上の封止層２２５の部位を切削することにより、グランド電極２２１の上面を露出させる。それから、封止層２２５および露出されたグランド電極２２１の上面に、めっき等により金属シールド２３０を形成することで、グランド電極２２１と金属シールド２３０とを電気的・機械的に接続する（例えば、特許文献１参照）。
特開２００４−１９３１８７号公報
しかしながら、第１の従来例に係る電子モジュール２００は、電子部品２２０の実装面積を確保するという観点から、金属シールド２３０とグランド電極２２１との接続信頼性および接続強度を高めるべくグランド電極２２１の露出面積を十分に大きく設定することは難しく、グランド電極２２１と金属シールド２３０との電気的および機械的な接続強度が不足してしまうといった問題が生じる。かかる問題を解消する方法として、図３７に示すような構成を採用することが考えられる。
図３７は、第２の従来例に係る電子モジュール３００の要部を示す断面図である。電子モジュール３００は、多層基板３０１に実装されている電子部品３６０をエポキシ樹脂等によって封止した封止層３１０やグランド電極ＧＮが形成され、多層基板３０１と金属シールド３２０は、多層基板３０１の一部を切削することによって露出したグランド電極ＧＮにより電気的に接続されている。各電子モジュール３００を複数個一括して製造する場合には、図３８に示すように個片化するための基準ラインＳにそって略Ｖ字形状の溝（以下、Ｖ字溝）が形成される。これにより、グランド電極ＧＮは言わば斜めに切断され、その露出面積はグランド電極ＧＮを垂直に切断した場合の露出面積に比して大きくなり、図３７に示すようにグランド電極ＧＮと金属シールド３２０との接続強度が向上する。
しかしながら、第２の従来例に係る電子モジュール３００の製造方法では、グランド電極ＧＮ等の厚みが数十μｍで設計された多層基板３０１に、基準ラインＳに沿って所望の深さまでＶ字溝を正確に入れるのは難しく、特殊なダイシングブレードを用いて精度良くＶ字溝を形成しなければならず、歩留まりや生産性が悪い等の問題がある。
また、Ｖ字溝が設けられた多層基板３０１に、メッキによって金属シールド３２０を形成する場合には、Ｖ字溝の底まで均一にメッキすることができず、Ｖ字溝の底の金属シールド３２０が薄くなってしまい、接続強度が低下する、あるいは接続不良が生じる等の問題が懸念される。
さらに、金属シールド３２０が形成された後は、Ｖ字溝に沿って折る、あるいはダイシングブレードを用いて切断するなどにより各電子モジュール３００を個片化するが、個片化する際にはメッキで形成された電極等を切断することになり、電極のめくれ等が懸念される。
そこで、本発明は上記事情に鑑みてなされたものであり、簡易なプロセスによって電子部品の実装面積を増大させることができるとともに、グランド電極と導電性シールドとの接続強度を十分に確保することが可能な電子モジュール、およびその製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子モジュールは、絶縁層と、絶縁層内に設けられており、断面（視）Ｌ字状または断面（視）凹状の露出部位を有するグランド電極と、絶縁層上に実装された電子部品と、電子部品を封止する封止層と、封止層を被覆し、グランド電極の露出部位においてグランド電極と複数の面（例えば、Ｌ字状断面または凹状断面の側面の少なくとも一部と底面の少なくとも一部）で電気的に接続された導電性シールドとを具備する。なお、「断面Ｌ字状」および「断面凹状」における「断面」とは、グランド電極の延在面に対して垂直な面に沿った断面を示し、「Ｌ字状」および「凹状」には、屈曲部が直線状のものおよび曲線状のものを含む。
かかる構成の電子モジュールにおいては、絶縁層上に実装された電子部品が封止層で封止され、それ全体が導電性シールドで覆われており、その導電性シールドが断面Ｌ字状または断面凹状の露出部位を有するグランド電極と複数の面で電気的に接続され、通常、グランド電極が筐体接地等の接地電位に接続されることにより、電子部品が外部から電磁気的にシールド（遮蔽）される。
ここで、上記構成にあっては、露出部位は絶縁層の端部（周縁、ふち）とは異なる位置に設けられている態様や、グランド電極は絶縁層内のグランド層と接続されたビアであり、かつ断面が凹状または断面Ｌ字状の露出部位を有している態様が好ましい。このように、絶縁層内のグランド層を接続するビアに断面凹状や断面Ｌ字状の露出部位を設け、この露出部位において導電性シールドと電気的に接続する。ビアに断面凹状の露出部位を設けた場合には、ビアは両側面と底面が露出され、これら３面において導電性シールドと電気的に接続される一方、ビアに断面Ｌ字状の露出部位を設けた場合には、ビアは側面と底面が露出され、これら２面において導電性シールドと電気的に接続される。このため、より接続強度を高めることができるとともに、接続不良の発生を抑制することが可能となる。
また、本発明による電子モジュールの製造方法は、電子部品を備える複数の電子モジュールを製造する方法であって、絶縁層内にグランド電極を形成する工程と、絶縁層上に、複数の電子モジュールに備わる複数の電子部品を実装する工程と、絶縁層および複数の電子部品上に複数の電子部品を封止する封止層を形成する工程と、グランド電極に断面Ｌ字状または断面凹状の露出部位が生じるように、絶縁層、封止層およびグランド電極を切削する工程と、封止層を被覆し、グランド電極の露出部位においてグランド電極と複数の面で電気的に接続する導電性シールドを形成する工程と、切断基準ラインにあわせて複数の電子部品を個片化する工程とを有する。かかる構成によれば、上記本発明による複数の電子モジュールを有効に製造することができる。
ここで、切断基準ラインの少なくとも一部、好ましくは全部は、導電性シールドおよびグランド電極を含む導電パターンが存在しない位置に設定されていることが望ましい。かかる構成によれば、ダイシングブレードなどを用いて切断基準ラインにそって個片化する際には、金属部分が切断ないため、ダイシングブレードを用いて金属シールドが形成されている部分を直接切断していた従来の問題、すなわち切断面において電極めくれ等が生ずるといった問題を未然に防止することが可能となる。
また、グランド電極は、各電子モジュールの端部に設けられ、切削する工程においては、隣り合う電子モジュールの端部に設けられた両グランド電極に、それぞれ断面Ｌ字状の露出部位が生じるように、切断基準ラインにあわせて凹部を形成するのが好ましい。あるいは、グランド電極は、各電子モジュールの端部とは異なる位置に設けられ、切削する工程においては、グランド電極に断面凹状の露出部位が生じるように、グランド電極の上に位置する切断基準ラインとは異なる凹部基準ラインにあわせて凹部を形成しても良い。
本発明の電子モジュール、およびその製造方法によれば、電子部品をシールドするための導電性シールドが、断面Ｌ字状または断面凹状の露出部位を有するグランド電極と複数の面で電気的に接続されるため、電子部品の実装面積を増大させることができるとともに、グランド層と導電性シールドとの接続強度を十分に確保することができ、接続不良を防止して製品の信頼性および歩留まり並びに生産性を向上させることが可能となる。
以下に、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
Ａ．第１実施形態
図１は、第１実施形態に係る電子モジュール４００の要部を示す概略断面図である。電子モジュール４００は、電子部品４６０およびＭＭＩＣ（Monolithic Microwave Integrated Circuits）などの半導体装置４３０が実装されるとともに、この多層基板４０１に実装されている電子部品４６０や半導体装置４３０をエポキシ樹脂等によって封止した封止層４１０と、この封止層４１０および多層基板４０１を覆う金属シールド４２０および防錆層４２５とを備えるものである。多層基板４０１と金属シールド４２０は、多層基板４０１の一部を切削することによって露出したインナービア（グランド電極）４２７ｂにより電気的に接続されている。
多層基板４０１は、表裏面に形成されたグランド層ＧＮを含む配線４５５、４５６と、内層に形成されたグランド層ＧＮを含む導体パターン４５１と、導体パターン４５１を覆うように形成された樹脂層４５３とを備えている。多層基板４０１の表面に形成された配線４５６には、抵抗やコンデンサ、フィルタやインダクタなどの電子部品４６０が接続されるとともに、接続端子４５８を介してＭＭＩＣなどの半導体装置４３０が接続されている。接続端子４５８としては、例えば所定の導体パターンとハンダボールとからなるＢＧＡ（Ball Grid Array）端子などを用いることができるが、これに限る趣旨ではなく、他の種々の接続端子を用いることができる。
一方、多層基板４０１の裏面に形成された配線４５５には、マザーボードなどの外部機器（図示略）が接続される。ここで、多層基板４０１の表裏面に形成された配線４５５、４５６や、内層に形成された導体パターン４５１は、導電性を有する物質（例えば、銅箔や導電性樹脂層など）から構成されている。
多層基板４０１の表裏面に形成されたグランド層ＧＮを含む配線４５６と導体パターン４５１とは、樹脂層４５３を貫通するビアホール４２７ａ内のインナービア４２７ｂによって電気的に接続されている。
インナービア４２７ｂとしては、例えば金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）等が挙げられるが、これらの中で銅は導電性が高く、マイグレーションも少なく、また低コストであるため特に好ましい。一方、熱硬化性樹脂には、例えばエポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができ、これらの中でエポキシ樹脂は耐熱性が高いため特に好ましい。なお、インナービア４２７ｂとしては、これに限定する趣旨ではなく、無電解銅めっき等で電気めっきのシード層を形成し、それを電極にしてビアホール内部の側面や底部に一定厚のめっき形成を行うフィルドビアめっきなど、めっきによってインナービアを形成しても良い。
なお、実製品においては、図示する以外にも様々なビアホール４２７ａやインナービア４２７ｂが形成されているが、説明の理解を容易にするために、図１では本願発明に特徴的なグランド層ＧＮを接続するビアホール４２７ａおよびインナービア（グランド電極）４２７ｂのみを表示している。また、以下では、説明の便宜上、ビアホール４２７ａおよびインナービア４２７ｂをまとめてビア４２７と呼ぶ。
ここで、樹脂層（絶縁層）４５３に用いられる材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂またはベンゾオキサジン樹脂の単体、または、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウムおよびタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
次に、本実施形態に係る電子モジュール４００を複数個一括して製造する方法について、図２〜図１７を参照して説明する。なお、各図では、電子モジュール４００を個片化するための基準ラインＳ（切断基準ライン）を一点鎖線で示す。
まず、電子部品４６０や半導体装置４３０を実装する前の多層基板４０１を複数個連結した集合多層基板４０１ａを形成する（図２参照）。集合多層基板４０１ａを形成する際には、後述する凹部４５９（図１０等参照）の形成にあわせてビア４２７が形成される。具体的には、個片化するための基準ラインＳを中心として幅Ｗｃの凹部を形成する場合には、下記条件式（１）を満たすように、ビア４２７を形成する。なお、隣接するビア４２７の最短距離をＷｍｉｎ、隣接するビア４２７の最長距離をＷｍａｘとする。
Ｗｍｉｎ ＜ Ｗｃ ＜ Ｗｍａｘ ・・・（１）
このようにして、電子部品４６０や半導体装置４３０を実装する前の集合多層基板４０１ａを形成すると、図３に示すように、集合多層基板４０１ａの表面に形成された配線４５６の所定位置にスクリーン印刷法などを用いてはんだを塗布し、この位置にあわせて電子部品４６０や接続端子４５８を備えた半導体装置４３０を配置する。そして、電子部品４６０や半導体装置４３０が配置された集合多層基板４０１ａに熱処理を施すことで、集合多層基板４０１ａ上への電子部品４６０や半導体装置４３０の実装を完了する。
ここで、図４は、電子部品４６０等の実装が完了した多層基板４０１の上面図であり、図５〜図８は、多層基板４０１を構成するレイヤ（層）を例示した上面図であり、各図では凹部形成によって切削される領域（切削領域）Ａｃを点線で囲っている。図５〜図８に示すレイヤｌ１〜ｌ４は、多層基板４０１の表面から裏面に向けてレイヤｌ１→レイヤｌ２→レイヤｌ３→レイヤｌ４の順番で積層されている。
図４〜図８を比較して明らかなように、本実施形態では多層基板４０１に形成された複数のビア４２７のうち、多層基板４０１の外周（端部）に沿って設けられたビア（すなわち、切削領域Ａｃに掛かっているビア；以下、外周ビア）４２７が、凹部形成によってレイヤｌ３の前まで切削される。本実施形態では、凹部形成によって少なくともレイヤ１、レイヤ２を切削するが、切削深さ（別言すれば、凹部の深さ）をどこまで許容するかは、多層基板４０１に形成される外周ビア４２７の深さＤｂ（図３参照）に応じて適宜設定すれば良い（詳細は後述）。なお、前述したように、多層基板４０１には外周ビア４２７の他にも各種の導体パターン４５１や配線４５５、４５６を電気的に接続するビア４２７が多数設けられている（図４〜図８参照）。
電子部品４６０等の実装が完了すると、図９に示すように、集合多層基板４０１ａの表面に実装された電子部品４６０を覆うようにエポキシ形樹脂からなる封止層４１０を形成する。封止層４１０は、例えば５００〜１００Ｐａ・ｓ程度のエポキシ樹脂と平均粒径が１００μｍ以下のフィラーと硬化剤を含む構成とする。フィラーとしては、シリカ、水酸化アルミ等の無機物が用いられる。また、硬化剤としては酸無水物、アミン系等の硬化剤を電子部品４６０や半導体装置４３０の機械的特性に応じて選択して用いる。
そして、固定枠とスキージ（図示略）等を利用してエポキシ樹脂からなる封止層４１０を電子部品４６０や半導体装置４３０の周辺に供給した後、真空チャンバーを用いて脱泡する。具体的には、真空チャンバーの真空度を１．０×１０2Ｐａ以下に設定することで脱泡することができる。
ここで、更にエポキシ樹脂内部に封じ込められていた気泡を無くすためには、エポキシ樹脂の供給前に真空チャンバー中で、１．０×１０2Ｐａ以下の真空度にした状態でエポキシ樹脂の供給を行えば良い。
その後、真空チャンバーの真空度を１．０×１０4Ｐａ以上に設定する。このように真空度を下げることで、初期の真空度との差圧によりペースト中の気泡を無くすことができる。
エポキシ樹脂の供給および脱泡が終了すると、１００℃の炉に１時間、更に１５０℃の炉に３時間放置してエポキシ樹脂からなる封止層４１０の硬化を行う。このように２段階硬化を行うことで封止層４１０の硬化を徐々に進め、封止層４１０と集合多層基板４０１ａの熱膨張係数差、封止層４１０の硬化収縮による内部応力を緩和させている。その結果、集合多層基板４０１ａの反りを低減し熱サイクル等の信頼性を向上することができる。
更に前述した１５０℃の炉に３時間放置して封止層４１０を硬化した後、自然冷却させる。
次に、図１０に示すように、ダイシングブレードを用いて集合多層基板４０１ａを基準ラインＳにあわせて切削することで、集合多層基板４０１ａに幅Ｗｃ、深さＤｃの凹部４５９を形成する。このように、本実施形態では多層基板４０１を個片化するための基準ラインＳと凹部４５９を形成するための基準ラインＳとが一致している。
ここで、ダイシングブレードの刃の厚みは、形成すべき凹部４５９の幅Ｗｃにあわせて、例えば２００〜３００μｍ程度の厚み（切削刃）を用いる。ここで、凹部４５９を形成する際には、凹部４５９の底面４５９ａが外周ビア４２７の下面４２７ｋよりも高い位置で留まるように（別言すれば断面Ｌ字状の露出部位が生じるように）、ダイシングブレードによる切削を制御する。このように、本実施形態では、隣り合う多層基板４０１に設けられた各外周ビア４２７にＬ字状の露出部位が生じるように、ダイシングブレードによる切削を制御することで、図１０に示す凹部４５９を形成する。
凹部４５９を形成することで、外周ビア４２７の露出面積を拡大することができ、外周ビア４２７と後述する金属シールド４２０とを側面（図１０では、外周ビア４２７の露出側面）４２７ｓだけで接続するのではなく、側面とは異なる面（図１０では、外周ビア４２７の露出上面）４２７ｃで接続することができ、接続強度を増大することが可能となる。別言すれば、外周ビア４２７を断面Ｌ字状に切削し、これにより生じた断面Ｌ字状の露出部位によって外周ビア（グランド電極）４２７と金属シールド（導電性シールド）４２０とを接続（言わば、屈曲面を用いた接続構造）することができるため、断面直線状の露出部位によって接続する従来例に比べて接続強度を増大することが可能となる。
その後、凹部４５９が形成された集合多層基板４０１ａの上に無電解法によるメッキ処理を行うことで、例えばメッキ厚１μｍ程度の導通用の給電膜４２０ａを形成する（図１１参照）。無電解法のメッキ処理には、例えば銅などを利用すれば良い。
集合多層基板４０１ａの全面に給電膜４２０ａを形成すると、次に、凹部４５９の底面４５９ａの上にフォトレジストからなるマスク層４７０を形成する（図１２参照）。ここで、フォトレジストには、ポジ型のフォトレジストを利用する。ポジ型のフォトレジストは、露光されると現像液に対して溶解性が増大し、露光されなかった部分が残る。上記例では、凹部４５９の底面４５９ａにまで光は届かないため（すなわち露光されず）、底面４５９ａに残ったレジストが残る。レジストが残った状態でアルカリ溶液などの現像液を利用して現像を行うことで、凹部４５９の底面４５９ａに残ったレジストが硬化し、マスク層４７０が形成される。ここで、マスク層４７０を形成する際には、以下に示す金属シールド４２０の形成を妨げないように、マスク層４７０の幅Ｗｍを凹部の幅Ｗｃよりも小さくする。なお、かかる条件を満たすマスク層４７０を形成することができるのであれば、ポジ型のフォトレジストに限らず、ネガ型のフォトレジストを使用しても良い。
続けて、無電解法により集合多層基板４０１ａに銅メッキを０．５μｍ形成する。更に、電解法により銅メッキを行い封止層４１０の表面に緻密な２０μｍの銅メッキの金属シールド４２０を形成する（図１３参照）。前述したように、マスク層４７０は、金属シールド４２０および防錆層４２５の形成を妨げないようにその幅Ｗｍが規定されているため、図１３に示すように、露出された外周ビア４２７の側面４２７ｓおよび上面４２７ｃに、均一な厚み（本実施形態では２０μｍ程度）を有する金属シールド４２０が形成される。
ここで、金属シールド４２０を形成する金属材料としては、銅（Ｃｕ）のほか、銀（Ａｇ）等の導電率の高い材質を用いることができる。かかる金属材料を用いて金属シールド４２０の導体抵抗を下げることで、良好なシールド効果が得られる。
また、無電解メッキは絶縁物上へのメッキ形成ができ、メッキ液が濡れている部分に対して均一に膜形成できる点に特徴がある。但し、膜形成速度が遅い点と３μｍ以上の厚み形成が困難であり、また、膜厚を厚くすると内部応力が高くなりモールド樹脂層とメッキ層の界面が剥離しやすくなるという欠点がある。そこで、本実施形態では、メッキ成長速度が速く厚膜形成ができる電解メッキを組み合わせることにより、低コストで高品質を確保している。
なお、形成する金属シールド４２０の膜厚は、略１ミクロン以上であることが好ましい。この金属シールド４２０の形成は、封止層４１０の表面に無電解メッキで銅の金属シールド４２０を形成した後、更にその表面を電解メッキで銅の金属シールド４２０を形成して金属シールド４２０を更に緻密なものにすることで、グランド層の接続抵抗を低くし、金属シールド４２０のグランド電位を安定化することでシールド効果を高めている。
次に、形成された金属シールド４２０の耐環境性を高めるために、銅の金属シールド４２０の上にまた防錆層４２５を形成する（図１４参照）。防錆層４２５としてはリフローに耐えうる樹脂をコーティング材として用いればよく、はんだによる配線基板への接合性を高めるために、例えば金属層をメッキ法などで厚さ３μｍ程度のＮｉやＳｎ等の防錆層４２５を形成する。ここで、マスク層４７０については、防錆層４２５の形成を妨げないようにその幅Ｗｍが制限されているため、凹部４５９には金属シールド４２０の上に均一な厚み（本実施形態では３μｍ程度）を有する防錆層４２５が形成される。
その後、レジスト除去液を用いて凹部４５９に形成されたマスク層４７０を除去する（図１５参照）。この結果、マスク層４７０によって覆われていた凹部４５９の底面４５９ａには、銅によって形成された導通用の給電膜４２０ａが露出する。この露出した不要な銅を除去するために、塩化第二鉄などのエッチング溶液を用いて銅を選択的にエッチングする（図１６参照）。この結果、凹部４５９の底面４５９ａから銅によって形成された給電膜４２０ａが除去される一方、外周ビア４２７の側面４２７ｓおよび上面４２７ｃには防錆層４２５によって覆われた均一な厚みの金属シールド４２０が残留することになる。つまり、防錆層４２５は、不要な銅（ここでは、凹部４５９の底面４５９ａから露出した給電膜４２０ａを形成する銅）をエッチングして除去する際、バリア層として機能し、これにより、防錆層４２５によって覆われた均一な厚みの金属シールド４２０が、外周ビア４２７の側面４２７ｓに残留する。
最後に、ダイシングブレードを用いて基準ラインＳに沿って切断することにより、複数の多層基板４０１を個片化する（図１７参照）。ここで、基準ラインＳに対するダイシングソーの左右方向のズレは、マスク層４７０の幅Ｗｍ（例えば図１２参照）に応じて許容される。具体的には、基準ラインＳに対するダイシングブレードの左右方向のズレは、それぞれＷｍ／２を限度として許容されることになる。よって、凹部４５９の幅Ｗｃについては、予めダイシングブレードの左右方向のズレを見込んで規定するのが好ましい。
以上説明したように、本実施形態による電子モジュール４００およびその製造方法によれば、従来より基板の切削などに利用されている周知のダイシングブレードを用いて、集合多層基板４０１ａに凹部４５９を形成し、さらには各多層基板４０１を個片化することができる。このため、Ｖ字溝を形成するために特殊なダイシングブレードを用いなければならない従来例に比べて歩留まり並びに生産性を向上することができるとともに、製造コストを抑制することが可能となる。
また、本実施形態では、外周ビア４２７について露出側面４２７ｓと露出上面４２７ｃが得られるように、凹部４５９を形成している。そして、多層基板４０１と金属シールド４２０は、この外周ビア４２７の露出側面４２７ｓと露出上面４２７ｃの両面（複数の面）において接続されるため、多層基板と金属シールドとが一側面においてのみ接続される従来例に比べて接続強度を高めることができるとともに、接続不良の発生を抑制することが可能となる。
また、本実施形態では、金属シールド４２０が形成されていない部分（換言すれば、マスク層４７０が設けられていた部分)について、ダイシングブレードを用いて基準ラインＳに沿って切断することにより、集合多層基板４０１ａを個片化する。このため、ダイシングブレードを用いて金属シールドが形成されている部分を直接切断していた従来の問題、すなわち切断面において電極めくれ等が生ずるといった問題を未然に防止することが可能となる。
なお、上述した実施形態では、外周ビア４２７と金属シールド４２０とが断面Ｌ字状に接続されている場合について説明したが、例えば図１８に示すように、単層または複数層の導体パターン層（グランド電極）４５１ａと金属シールド４２０とが断面Ｌ字状に接続されるようにしても良い。導体パターン層４５１ａは、グランド層ＧＮに接続されており、層の厚みＤｇは、上述した外周ビア４２７の厚みＤｂよりも薄く設定されている。このような導体パターン層４５１ａであっても、金属シールド４２０との接続強度が十分に得られる場合には、外周ビア４２７に代えて導体パターン層４５１ａと金属シールド４２０とを接続するように構成しても良い。
Ｂ．第２実施形態
上述した第１実施形態では、凹部４５９を形成するための基準ラインと個片化するための基準ラインＳが一致し、１つの多層基板４０１に１つの半導体装置４３０が実装される場合にについて説明したが、第２実施形態では、凹部４５９を形成するための基準ラインと個片化するための基準ラインが一致しておらず（異なっており）、１つの多層基板４０１に２つの半導体装置４３０が実装される場合について説明する。なお、以下では説明の理解を容易にするために、凹部４５９を形成するための基準ラインを凹部形成ラインＳ１と呼び、個片化するための基準ラインを個片化ラインＳ２と呼ぶ。
図１９は、第２実施形態に係る電子モジュール５００の要部を示す概略断面図であり、図２０は電子モジュール５００の上面図である。図１９および図２０に示す構成において、図１および図２に対応する部分には同一符号を付し、詳細な説明を省略する。また、以下の図面では、凹部形成ラインＳ１を実線で示し、個片化ラインＳ２を一点鎖線で示す。
電子モジュール５００を構成する多層基板４０１には、接続端子４５８を介して２つの半導体装置４３０ａ、４３０ｂが実装され、これら２つの半導体装置４３０ａ、４３０ｂは、それぞれ封止層４１０によって封止されている。そして、封止層４１０を覆うように金属シールド４２０と防錆層４２５が形成されている。
図１９および図２０に示すように、本実施形態では凹部形成ラインＳ１と個片化ラインＳ２とが異なっている。ここで、凹部形成ラインＳ１は半導体装置４３０ａの外周ビア４２７に沿って設けられ、隣接する半導体装置４３０ａ、４３０ｂの間などに凹部４５９が形成される。隣接する半導体装置４３０ａ、４３０ｂの間に凹部４５９が形成され、この凹部４５９を覆うように金属シールド４２０および防錆層４２５が形成されることで、各半導体装置４３０ａ、４３０ｂは、相互の半導体装置４３０ａ、４３０ｂから漏出される電磁波の影響を極力抑えることが可能となる。
次に、本実施形態に係る電子モジュール５００を複数個一括して製造する方法について、図２１〜図３３を参照して説明する。なお、各図では、凹部形成ラインＳ１を実線で示し、個片化ラインＳ２を一点鎖線で示す。また、説明の便宜上、図２１〜図２６、図２８、図３０〜図３３においては、集合多層基板４０１ａに実装された電子部品４６０、半導体装置４３０ａ、４３０ｂのうち、半導体装置４３０ａ、４３０ｂのみを図示している。
まず、電子部品４６０や半導体装置４３０ａ、４３０ｂを実装する前の多層基板４０１を複数個連結した集合多層基板４０１ａを形成する（図２１参照）。集合多層基板４０１ａを形成する際には、凹部形成ラインＳ１や個片化ラインＳ２にあわせて各外周ビア４２７や導体パターン４５１、配線４５５、４５６などを形成する。この結果、半導体装置４３０ａの外周ビア（グランド電極）４５７は、多層基板４０１の端部（すなわち、周縁やふち）とは異なる位置に形成されることになる。
次に、集合多層基板４０１ａの表面に形成された配線４５６にあわせて電子部品４６０や半導体装置４３０ａ、４３０ｂを配置する。そして、電子部品４６０や半導体装置４３０ａ、４３０ｂが配置された集合多層基板４０１ａに熱処理を施すことで、電子部品４６０や半導体装置４３０ａ、４３０ｂの実装を完了する（図２２参照）。
電子部品４６０等の実装が完了すると、集合多層基板４０１ａの表面に実装された電子部品４６０、半導体装置４３０ａ、４３０ｂを含む基板全面を覆うようにエポキシ形樹脂からなる封止層４１０を形成する（図２３参照）。
そして、図２４に示すように、ダイシングブレードを用いて、集合多層基板４０１ａを個片化ラインＳ２とは異なる凹部形成ラインＳ１にあわせて切削することで、幅Ｗｃ２、深さＤｃ２の凹部４５９を形成し、これにより、外周ビア４２７には断面凹状の露出部位が形成される。ここで、形成すべき凹部４５９の幅Ｗｃ２や深さＤｃ２は、所望する外周ビア４２７の露出面積や、利用するダイシングブレードの刃の厚みに応じて適宜決定すれば良い。ただし、本実施形態では、少なくとも外周ビア４２７の露出側面４５７ｂと露出上面４５７ｃが得られるように、別言すれば外周ビア（グランド電極）４５７に断面凹状の露出部位が得られるように、凹部４５９を形成する。
その後、凹部４５９が形成された集合多層基板４０１ａの上に無電解法によるメッキ処理を行うことで、例えばメッキ厚１μｍ程度の導通用の給電膜４２０ａを形成する（図２５参照）。
集合多層基板４０１ａの全面に給電膜４２０ａを形成すると、次に、個片化ラインＳ２にあわせてフォトレジストからなるマスク層４７０を形成する（図２６参照）。ここで、図２７は、電子部品４６０や半導体装置４３０ａ、４３０ｂが実装された集合多層基板４０１ａの上面図であり、凹部形成ラインＳ１と個片化ラインＳ２との関係を例示した図である。図２７からも明らかなように、凹部形成ラインＳ１と個片化ラインＳ２とは、異なるように規定されている。よって、本実施形態では、集合多層基板４０１ａにフォトレジストを塗布した後、個片化ラインＳ２に応じたフォトマスクを利用してパターニングすることで、個片化ラインＳ２の上にマスク層４７０を形成する（図２６参照）。マスク層４７０を形成するフォトレジストについては、ポジ型またはネガ型のいずれのフォトレジストを利用しても良い。また、形成するマスク層４７０の幅Ｗｍなどは、半導体装置４３０ｂと個片化ラインＳ２の距離や、フォトレジストの位置ズレなどを考慮して適宜決定すれば良い。
続けて、無電解法により集合多層基板４０１ａに銅メッキを０．５μｍ形成した後、更に、電解法により銅メッキを行うことで、給電膜４２０ａの上に緻密な２０μｍの銅メッキの金属シールド４２０を形成する（図２８参照）。これにより、マスク層４７０が形成された領域を除く全ての領域に、均一な厚み（本実施形態では２０μｍ程度）を有する金属シールド４２０が形成される。ここで、図２９は、凹部近傍の部分拡大図である。図２９に示すように、上記凹部４５９が形成されることで、外周ビア４２７には側面４２７ｓや上面４２７ｃにも均一な厚みを有する金属シールド４２０が形成される。このため、金属シールドが側面のみに形成される従来例に比べて接続強度を高めることができるとともに、接続不良の発生を抑制することが可能となる。
次に、形成された金属シールド１２０の耐環境性を高めるために、銅の金属シールド４２０の上にまた防錆層４２５を形成する（図３０参照）。金属シールド４２０と同様、マスク層４７０が形成された領域を除く全ての領域に、均一な厚み（本実施形態では３μｍ程度）を有する防錆層４２５が形成される。
その後、レジスト除去液を用いて凹部４５９に形成されたマスク層４７０を除去する（図３１参照）。この結果、マスク層４７０によって覆われていた領域には、銅によって形成された導通用の給電膜４２０ａが露出する。この露出した不要な銅を除去するために、塩化第二鉄などのエッチング溶液を用いて銅を選択的にエッチングする（図３２参照）。このように、不要な銅を選択的にエッチングする工程においては、防錆層４２５はバリア層として機能する。
最後に、ダイシングソーなどを用いて個片化ラインＳ２に沿って切断することにより、複数の多層基板４０１を個片化する（図３３参照）。ここで、個片化ラインＳ２上には、金属シールド４２０や導電パターン、配線、各種の電極などは設けられていない。よって、ダイシングブレードを用いて金属シールドが設けられている部分を直接切断して個片化していた従来の問題、すなわち切断面において電極めくれ等が生ずるといった問題を未然に防止することが可能となる。
以上説明したように、本実施形態による電子モジュール５００およびその製造方法によれば、凹部形成ラインＳ１と個片化ラインＳ２が一致しないように設定される。このため、凹部４５９が形成される領域とは異なる領域にマスク層４７０を形成すれば良く、凹部４５９内にマスク層４７０を形成する第１実施形態の製造プロセスに比べてフォトレジストの種類の選択の幅が広がるとともに、マスク層４７０の幅Ｗｍについても許容マージンを大きく設定することが可能となる。
以上説明したとおり、本発明によれば、電子部品をシールドするための導電性シールドが、断面Ｌ字状または断面凹状の露出部位を有するグランド電極と複数の面で電気的に接続されるため、電子部品の実装面積を増大させることができるとともに、グランド層と導電性シールドとの接続強度を十分に確保することができ、接続不良を防止して製品の信頼性および歩留まり並びに生産性を向上させることができるので、半導体装置等の能動部品、および／または、抵抗、キャパシタ等の受動部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化および高性能化が要求されるものの製造に広くかつ有効に利用することができる。
第１実施形態に係る電子モジュールの要部を示す概略断面図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールの要部を示す上面図である。 電子モジュールを構成するレイヤの一例を示す上面図である。 電子モジュールを構成するレイヤの一例を示す上面図である。 電子モジュールを構成するレイヤの一例を示す上面図である。 電子モジュールを構成するレイヤの一例を示す上面図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 他の電子モジュールの要部を示す概略断面図である。 第２実施形態に係る電子モジュールの要部を示す概略断面図である。 電子モジュールの要部を示す上面図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 凹部形成ラインと個片化ラインとの関係を例示した平面図である。 電子モジュールを製造する手順の一例を示す工程図である。 凹部近傍の部分拡大図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 電子モジュールを製造する手順の一例を示す工程図である。 第１の従来例に係る電子モジュールの要部を示す斜視図である。 図３４に示す電子モジュールのＸＸＸＶ−ＸＸＸＶ線視断面図である。 回路基板の要部を示す上面図である。 第２の従来例に係る電子モジュールの要部を示す概略断面図である。 個片化する手順の一例を示す工程図である。
符号の説明
４０１…多層基板、４０１ａ…集合多層基板、４１０…封止層、４２０…金属シールド、４２５…防錆層、４２７…ビア（外周ビア）、４２７ｓ…露出側面、４２７ｃ…露出上面、４３０，４３０ａ，４３０ｂ…半導体装置、４５１…導体パターン、４５３…樹脂層、ＧＮ…グランド層、４５５，４５６…配線、Ｓ…基準ライン（切断基準ライン）、Ｓ１…凹部形成ライン、Ｓ２…個片化ライン。

Claims (7)

  1. 絶縁層と、
    前記絶縁層内に設けられており、断面Ｌ字状または断面凹状の露出部位を有するグランド電極と、
    前記絶縁層上に実装された電子部品と、
    前記電子部品を封止する封止層と、
    前記封止層を被覆し、前記グランド電極の露出部位において該グランド電極と複数の面で電気的に接続された導電性シールドと、
    を具備する電子モジュール。
  2. 前記露出部位は、前記絶縁層の端部とは異なる位置に設けられている請求項１に記載の電子モジュール。
  3. 前記グランド電極は、前記絶縁層内のグランド層と接続されたビアであり、かつ断面が凹状または断面Ｌ字状の露出部位を有している請求項１または２に記載の電子モジュール。
  4. 電子部品を備える複数の電子モジュールを製造する方法であって、
    絶縁層内にグランド電極を形成する工程と、
    前記絶縁層上に、前記複数の電子モジュールに備わる複数の電子部品を実装する工程と、
    前記絶縁層および前記複数の電子部品上に該複数の電子部品を封止する封止層を形成する工程と、
    前記グランド電極に断面Ｌ字状または断面凹状の露出部位が生じるように、前記絶縁層、前記封止層および前記グランド電極を切削する工程と、
    前記封止層を被覆し、前記グランド電極の露出部位において該グランド電極と複数の面で電気的に接続する導電性シールドを形成する工程と、
    切断基準ラインにあわせて前記複数の電子モジュールに個片化する工程と
    を有する電子モジュールの製造方法。
  5. 前記切断基準ラインの少なくとも一部は、前記導電性シールドおよび前記グランド電極を含む導電パターンが存在しない位置に設定されている請求項４に記載の電子モジュールの製造方法。
  6. 前記グランド電極は、各電子モジュールの端部に設けられ、
    前記切削する工程においては、隣り合う前記電子モジュールの端部に設けられた両グランド電極のそれぞれに断面Ｌ字状の露出部位が生起されるように、前記切断基準ラインにあわせて凹部を形成する請求項４または５に記載の電子モジュールの製造方法。
  7. 前記グランド電極は、各電子モジュールの端部とは異なる位置に設けられ、
    前記切削する工程においては、前記グランド電極に断面凹状の露出部位が生じるように、前記グランド電極の上に位置する前記切断基準ラインとは異なる凹部基準ラインにあわせて凹部を形成する請求項４または５に記載の電子モジュールの製造方法。
JP2008062614A 2008-03-12 2008-03-12 電子モジュール、および電子モジュールの製造方法 Withdrawn JP2009218484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008062614A JP2009218484A (ja) 2008-03-12 2008-03-12 電子モジュール、および電子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062614A JP2009218484A (ja) 2008-03-12 2008-03-12 電子モジュール、および電子モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2009218484A true JP2009218484A (ja) 2009-09-24

Family

ID=41190047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062614A Withdrawn JP2009218484A (ja) 2008-03-12 2008-03-12 電子モジュール、および電子モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2009218484A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258920A (ja) * 2010-06-08 2011-12-22 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
JP2012064825A (ja) * 2010-09-17 2012-03-29 Nec Corp 回路モジュール
KR101141443B1 (ko) * 2010-05-31 2012-05-04 삼성전기주식회사 반도체 패키지의 제조 방법
US20120199958A1 (en) * 2011-02-09 2012-08-09 Murata Manufacturing Co., Ltd. Method of manufacturing high frequency module and high frequency module
JP2013026518A (ja) * 2011-07-22 2013-02-04 Fdk Corp 電子回路モジュール
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
CN103219295A (zh) * 2012-01-20 2013-07-24 环旭电子股份有限公司 适形掩模封装结构及检测方法
US8874048B2 (en) 2012-02-28 2014-10-28 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈
CN104218030A (zh) * 2013-05-31 2014-12-17 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
US9166298B2 (en) 2012-08-24 2015-10-20 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JPWO2015194435A1 (ja) * 2014-06-20 2017-04-20 株式会社村田製作所 回路モジュール及びその製造方法
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2017174948A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2017212377A (ja) * 2016-05-26 2017-11-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ
WO2018123932A1 (ja) * 2016-12-28 2018-07-05 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
CN108695300A (zh) * 2017-03-30 2018-10-23 太阳诱电株式会社 电子部件组件
JP2018170416A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュールの製造方法
JP2019009371A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ 半導体パッケージ、半導体パッケージの形成方法
US10756024B2 (en) 2017-03-30 2020-08-25 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same
JP2022034460A (ja) * 2020-08-18 2022-03-03 三菱電機株式会社 パッケージ基板およびパッケージ基板の製造方法

Cited By (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141443B1 (ko) * 2010-05-31 2012-05-04 삼성전기주식회사 반도체 패키지의 제조 방법
JP2011258920A (ja) * 2010-06-08 2011-12-22 Samsung Electro-Mechanics Co Ltd 半導体パッケージ及びその製造方法
KR101171512B1 (ko) * 2010-06-08 2012-08-06 삼성전기주식회사 반도체 패키지의 제조 방법
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
US9721905B2 (en) 2010-07-15 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP2015233164A (ja) * 2010-07-15 2015-12-24 株式会社東芝 電子部品
CN102339817B (zh) * 2010-07-15 2015-03-25 株式会社东芝 半导体封装以及使用其的移动设备
CN104362131A (zh) * 2010-07-15 2015-02-18 株式会社东芝 半导体封装、半导体装置以及便携通信设备
JP2012064825A (ja) * 2010-09-17 2012-03-29 Nec Corp 回路モジュール
US8772088B2 (en) 2011-02-09 2014-07-08 Murata Manufacturing Co., Ltd. Method of manufacturing high frequency module and high frequency module
US20120199958A1 (en) * 2011-02-09 2012-08-09 Murata Manufacturing Co., Ltd. Method of manufacturing high frequency module and high frequency module
JP2012164913A (ja) * 2011-02-09 2012-08-30 Murata Mfg Co Ltd 高周波モジュールの製造方法および高周波モジュール
JP2013026330A (ja) * 2011-07-19 2013-02-04 Murata Mfg Co Ltd 回路モジュール
JP2013026518A (ja) * 2011-07-22 2013-02-04 Fdk Corp 電子回路モジュール
CN103219295A (zh) * 2012-01-20 2013-07-24 环旭电子股份有限公司 适形掩模封装结构及检测方法
US8874048B2 (en) 2012-02-28 2014-10-28 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
US9166298B2 (en) 2012-08-24 2015-10-20 Kabushiki Kaisha Toshiba Wireless device, and information processing apparatus and storage device including the wireless device
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈
KR101994714B1 (ko) 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈
CN104218030A (zh) * 2013-05-31 2014-12-17 日月光半导体制造股份有限公司 堆叠式多封装模块及其制造方法
JPWO2015194435A1 (ja) * 2014-06-20 2017-04-20 株式会社村田製作所 回路モジュール及びその製造方法
US10056311B2 (en) * 2015-01-30 2018-08-21 Murata Manufacturing Co., Ltd. Electronic circuit module
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール
US20170323838A1 (en) * 2015-01-30 2017-11-09 Murata Manufacturing Co., Ltd. Electronic circuit module
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JP2017174949A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
JP2017174948A (ja) * 2016-03-23 2017-09-28 Tdk株式会社 電子回路パッケージ
US9953932B2 (en) 2016-03-23 2018-04-24 Tdk Corporation Electronic circuit package
US9966343B2 (en) 2016-03-23 2018-05-08 Tdk Corporation Electronic circuit package
JP2017212377A (ja) * 2016-05-26 2017-11-30 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP2018018867A (ja) * 2016-07-26 2018-02-01 Tdk株式会社 電子回路パッケージ
US10269726B2 (en) 2016-07-26 2019-04-23 Tdk Corporation Electronic circuit package
CN110121923B (zh) * 2016-12-28 2022-07-05 凸版印刷株式会社 配线基板的单片化方法以及封装用基板
CN110121923A (zh) * 2016-12-28 2019-08-13 凸版印刷株式会社 配线基板的单片化方法以及封装用基板
JP2018110150A (ja) * 2016-12-28 2018-07-12 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
WO2018123932A1 (ja) * 2016-12-28 2018-07-05 凸版印刷株式会社 配線基板の個片化方法及びパッケージ用基板
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP2018170416A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュールの製造方法
US10490512B2 (en) 2017-03-30 2019-11-26 Taiyo Yuden Co., Ltd. Method of making plural electronic component modules
US10529668B2 (en) 2017-03-30 2020-01-07 Taiyo Yuden Co., Ltd. Method of manufacturing electronic component module
US10756024B2 (en) 2017-03-30 2020-08-25 Taiyo Yuden Co., Ltd. Electronic component module and method of manufacturing the same
CN108695300A (zh) * 2017-03-30 2018-10-23 太阳诱电株式会社 电子部件组件
JP2019009371A (ja) * 2017-06-28 2019-01-17 株式会社ディスコ 半導体パッケージ、半導体パッケージの形成方法
JP2022034460A (ja) * 2020-08-18 2022-03-03 三菱電機株式会社 パッケージ基板およびパッケージ基板の製造方法
JP7412305B2 (ja) 2020-08-18 2024-01-12 三菱電機株式会社 パッケージ基板およびパッケージ基板の製造方法

Similar Documents

Publication Publication Date Title
JP2009218484A (ja) 電子モジュール、および電子モジュールの製造方法
JP2009033114A (ja) 電子モジュール、及び電子モジュールの製造方法
CN102150482B (zh) 电子零件内置线路板及其制造方法
US20090002967A1 (en) Electronic module and fabrication method thereof
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US8891245B2 (en) Printed wiring board
US8779299B2 (en) Electronic component-embeded board and method for manufacturing the same
JP5333680B2 (ja) 部品内蔵基板およびその製造方法
JP2008160160A (ja) 配線基板および半導体装置
KR102593380B1 (ko) 반도체장치 및 그 제조방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP4267660B2 (ja) 多層配線基板及び素子搭載装置
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2015128124A (ja) 部品搭載したプリント配線板とその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR20160004158A (ko) 패키지 기판
JP4597561B2 (ja) 配線基板およびその製造方法
JP2005129899A (ja) 配線基板および半導体装置
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
US10681820B2 (en) Circuit board and manufacturing method therefor
KR101523840B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
CN111385971A (zh) 电路基板及其制造方法
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607