[go: up one dir, main page]

JP2019009371A - 半導体パッケージ、半導体パッケージの形成方法 - Google Patents

半導体パッケージ、半導体パッケージの形成方法 Download PDF

Info

Publication number
JP2019009371A
JP2019009371A JP2017126049A JP2017126049A JP2019009371A JP 2019009371 A JP2019009371 A JP 2019009371A JP 2017126049 A JP2017126049 A JP 2017126049A JP 2017126049 A JP2017126049 A JP 2017126049A JP 2019009371 A JP2019009371 A JP 2019009371A
Authority
JP
Japan
Prior art keywords
layer
package
contact metal
semiconductor package
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017126049A
Other languages
English (en)
Other versions
JP6887326B2 (ja
Inventor
秉得 張
Byeongdeck Jang
秉得 張
ヨンソク キム
Yong Suk Kim
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017126049A priority Critical patent/JP6887326B2/ja
Priority to CN201810618786.1A priority patent/CN109148388A/zh
Priority to KR1020180071229A priority patent/KR102548550B1/ko
Priority to TW107121844A priority patent/TWI741197B/zh
Priority to US16/020,073 priority patent/US20190006290A1/en
Publication of JP2019009371A publication Critical patent/JP2019009371A/ja
Application granted granted Critical
Publication of JP6887326B2 publication Critical patent/JP6887326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】コストの増加を抑えつつ、配線層のグランド配線をパッケージ側面のシールド層に確実にコンタクトさせること。【解決手段】側面からグランド配線（１７）が露出した再配線層（１１）に半導体チップ（２１）が接続され、半導体チップが樹脂層（１２）で封止されて構成された半導体パッケージ（１０）であり、グランド配線を覆うように再配線層の側面に形成されたコンタクトメタル（２８）と、コンタクトメタルを覆うようにパッケージ上面（２２）及びパッケージ側面（２３）に形成されたシールド層（２５）とを備え、コンタクトメタルを介してシールド層が再配線層の側面でグランド配線に接続する構成にした。【選択図】図１

Description

本発明は、シールド機能を有する半導体パッケージ、半導体パッケージの形成方法に関する。
一般に、携帯電話等の携帯通信機器に用いられる半導体パッケージには、通信特性への悪影響を防止するために半導体パッケージからの電磁ノイズの漏洩を抑制することが求められている。半導体パッケージとしては、配線層上に搭載された半導体チップを樹脂（封止剤）で封止して、樹脂層の外面に沿ってシールド層を形成したものが知られている（例えば、特許文献１参照）。シールド層は、板金シールドで形成される場合もあるが、板厚が大きくなることによって機器の小型化や薄型化の阻害要因になる。このため、スパッタ法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法等によってシールド層を薄く形成する技術が提案されている。
特開２０１２−０３９１０４号公報
近年では、半導体パッケージとして、半導体チップからパッケージ下面に配線を引き出して再配線層を薄く形成したものが開発されている。電磁ノイズを逃がすためにパッケージ側面のシールド層が再配線層のグランド配線に接続されるが、配線層が薄いためシールド層とグランド配線の間でコンタクト不良が生じるおそれがある。パッケージ内に厚めのポスト電極を形成し、ポスト電極から厚めの配線をパッケージ側面に引き出して、ポスト電極を介してグランド配線をパッケージ側面のシールド層に確実にコンタクトさせることもできるが、製造コストが高くなるという問題があった。
本発明はかかる点に鑑みてなされたものであり、コストの増加を抑えつつ、配線層のグランド配線をパッケージ側面のシールド層に確実にコンタクトさせることができる半導体パッケージ、半導体パッケージの形成方法を提供することを目的の１つとする。
本発明の一態様の半導体パッケージは、側面にグランド配線が露出した再配線層にチップが接続されて封止剤で封止されて構成される半導体パッケージであって、少なくとも該グランド配線を覆い該再配線層側面に形成されたコンタクトメタルと、該コンタクトメタル表面及び該封止剤表面に形成されたシールド層とを備え、該シールド層は該コンタクトメタルを介して該再配線層側面の該グランド配線に接続することを特徴とする。
この構成によれば、再配線層が薄く形成されていても、再配線層側面で少なくともグランド配線を覆うようにコンタクトメタルが形成されるため、コンタクトメタルとシールド層の接触面積が増加して、グランド配線をパッケージ側面のシールド層に確実に接続できる。また、再配線層側面にコンタクトメタルを形成するという簡易な構成により、パッケージ内にポスト電極を形成する構成と比較してコストの増加を抑えることができる。
本発明の一態様の半導体パッケージの形成方法は、上記の半導体パッケージを形成する半導体パッケージ形成方法であって、再配線層に形成された交差する分割予定ラインにより区画された各領域にチップが接続され封止剤で一括封止されたパッケージ基板の、該封止剤側を保持部材に保持する保持ステップと、該保持ステップを実施した後に、該再配線層側から該分割予定ラインに沿って溝形成手段で該再配線層の少なくとも該グランド配線を分割する深さまで切り込み第１の幅で溝を形成する溝形成ステップと、該溝形成ステップを実施した後に、該溝に該グランド配線と該シールド層双方に導電性を有するコンタクトメタルを充填するコンタクトメタル充填ステップと、該コンタクトメタル充填ステップを実施した後に、該第１の幅よりも細い第２の幅の分割手段を使用して該溝に沿って該再配線層側から該保持部材途中まで切り込み該コンタクトメタルを分割すると共に各パッケージに個片化する個片化ステップと、該個片化ステップを実施した後に、該封止剤側上方から導電性材料を成膜処理し、該半導体パッケージの側面及び該封止剤上面にシールド層を形成するシールド層形成ステップと、を含む。
本発明によれば、再配線層側面でグランド配線を覆うようにコンタクトメタルを形成することで、コストの増加を抑えつつコンタクトメタルを介してグランド配線をパッケージ側面のシールド層に確実に接続させることができる。
本実施の形態の半導体パッケージの断面模式図である。 比較例の半導体パッケージの断面模式図である。 本実施の形態の半導体パッケージの形成方法の説明図である。 本実施の形態の半導体パッケージの形成方法の説明図である。 半導体パッケージの形成方法の変形例の説明図である。 半導体パッケージの変形例を示す図である。
以下、添付図面を参照して、本実施の形態の半導体パッケージの形成方法について説明する。図１は、本実施の形態の半導体パッケージの断面模式図である。図２は、比較例の半導体パッケージの説明図である。なお、以下の実施の形態はあくまでも一例を示すものであり、各ステップ間に他のステップを備えてもよいし、ステップの順序を適宜入れ換えてもよい。
図１に示すように、半導体パッケージ１０は、いわゆるファンアウト・ウェハレベルパッケージ等の半導体装置であり、チップサイズに比べて再配線領域を広く取って形成されている。半導体パッケージ１０は、再配線層１１に半導体チップ２１が接続されており、半導体チップ２１が樹脂層（封止剤）１２で封止されて構成されている。この半導体パッケージ１０には配線基板が設けられずに再配線層１１が数μｍから数十μｍの厚みで形成されるため、配線長が短く伝送速度が高まると共にパッケージ全体の厚みが薄化される。また、ボンディング用のワイヤが不要になるため、製造コストが抑えられている。
半導体チップ２１は、デバイス毎に半導体ウェーハを個片化して形成されている。また、半導体チップ２１を内包した半導体パッケージ１０のパッケージ上面２２及びパッケージ側面２３はシールド層２５によって覆われている。シールド層２５はスパッタ法等によって半導体パッケージ１０に対して上方から成膜されている。なお、パッケージ側面２３は鉛直になっているが、半導体パッケージ１０の間隔を十分に空けてシールド層２５を成膜することで、所望の厚みのシールド層２５を形成することが可能になっている。このシールド層２５によって半導体パッケージ１０からの電磁ノイズの漏洩が抑えられている。
ところで通常は、図２Ａの比較例の半導体パッケージ６０に示すように、電磁ノイズを逃がすためにパッケージ側面６２のシールド層６４が再配線層６１の側面でグランド配線６３に接続されている。しかしながら、再配線層６１の厚みが薄いため、再配線層６１内のグランド配線６３とシールド層６４のコンタクト不良が起こり易い。特に、半導体パッケージ６０のピックアップ時に、シールド層６４のバリ部分を起点にパッケージ側面６２に膜剥がれが生じると、再配線層６１の側面でグランド配線６３からシールド層６４が分離してコンタクト不良を生じさせる。
また、図２Ｂの他の比較例の半導体パッケージ７０に示すように、再配線層７１からパッケージ側面７２に厚めの配線７３を引き出す構成も考えられる。半導体チップ７５の側方で再配線層７１にポスト電極７６を設けて、ポスト電極７６の上部から側方に配線７３を引き出して、再配線層７１よりも上側にコンタクトポイントを設けている。厚めの配線７３によってシールド層７７とグランド配線７３のコンタクト性を向上させることが可能になっている。しかしながら、ポスト電極７６を形成するためにフォトレジスト工程やエッチング工程等を実施しなければならず、加工数が増加して製造コストが高くなる。
そこで図１に示すように、本実施の形態では再配線層１１の側面にコンタクトメタル２８を設けて、コンタクトメタル２８を介して再配線層１１の側面から露出したグランド配線１７をパッケージ側面２３のシールド層２５に接続している。コンタクトメタル２８とシールド層２５の接触面積が増加することで、コンタクト性が向上させると共にシールド層２５の耐剥離性を向上させることが可能になっている。また、上記の比較例のようにポスト電極７６（図２Ｂ参照）を形成する必要がないため、フォトレジスト工程やレジスト工程等を実施する必要がなく、加工数の増加を最小限にして製造コストの増加を抑えることが可能になっている。
以下、図３及び図４を参照して、本実施の形態の半導体パッケージの形成方法について説明する。図３及び図４は、本実施の形態の半導体パッケージの形成方法の説明図である。なお、図３Ａは保持ステップ、図３Ｂは溝形成ステップ、図３Ｃはメタル充填ステップのそれぞれ一例を示す図である。また、図４Ａは個片化ステップ、図４Ｂ及び図４Ｃはシールド層形成ステップのそれぞれ一例を示す図である。
図３Ａに示すように、先ず保持ステップが実施される。保持ステップでは、複数の半導体チップ２１を封止剤（樹脂層１２）で一括封止したパッケージ基板１５が用意される。パッケージ基板１５の片面全域には、数μｍから数十μｍの厚みで再配線層１１が薄く形成されている。各再配線層１１は交差する分割予定ライン（不図示）で格子状に区画されており、分割予定ラインで区画された各領域に半導体チップ２１が接続されている。そして、パッケージ基板１５は、再配線層１１を上方に向けて樹脂層１２側が粘着層３２を介してサブストレート３１に貼着される。
なお、パッケージ基板１５は、半導体チップ２１が樹脂層１２で封止されてから再配線層１１が形成されてもよいし（Chip-first Method）、再配線層１１が形成されてから半導体チップ２１が樹脂層１２で封止されてもよい（RDL-first Method）。粘着層３２は、外部刺激によって粘着性が低下するものであればよく、例えば紫外線硬化性樹脂、発泡材が分散された熱剥離性テープ、ワックスが用いられる。サブストレート３１としては、パッケージ基板１５を平坦な状態で保持可能なものであればよく、例えばシリコンプレート、ガラスプレート、メタルプレートが用いられる。なお、封止剤には、硬化性を有するものが用いられ、例えば、エポキシ樹脂、シリコーン樹脂、ウレタン樹脂、不飽和ポリエステル樹脂、アクリルウレタン樹脂、又はポリイミド樹脂等から選択することができる。
図３Ｂに示すように、保持ステップが実施された後に溝形成ステップが実施される。溝形成ステップでは、ダイヤモンド砥粒等を結合剤で固めた切削ブレード３３がスピンドル（不図示）の先端に装着され、パッケージ基板１５の樹脂層１２側がサブストレート３１を介してチャックテーブル（不図示）に保持される。切削ブレード３３が分割予定ラインに位置合わせされ、パッケージ基板１５の外側で切削ブレード３３が再配線層１１を切断可能な深さまで降ろされる。そして、切削ブレード３３に対してパッケージ基板１５が加工送りされて、再配線層１１側から切削ブレード３３で切り込まれて第１の幅ｔ１で溝２７が形成される。
パッケージ基板１５に対して切削ブレード３３によるハーフカットが繰り返されることで、パッケージ基板１５の再配線層１１に全ての分割予定ラインに沿って溝２７が形成される。この溝２７によって再配線層１１の側面からグランド配線１７が露出される。なお、溝形成ステップでは、再配線層１１側から分割予定ラインに沿って再配線層１１の少なくともグランド配線１７が分割可能な深さまで切削ブレード３３で切り込む構成であればよい。例えば、グランド配線１７を分割可能であれば、切削ブレード３３で再配線層１１を部分的に切断して溝を形成してもよいし、切削ブレード３３で再配線層１１側から樹脂層１２に到達する深さで溝を形成してもよい。
図３Ｃに示すように、溝形成ステップが実施された後にコンタクトメタル充填ステップが実施される。コンタクトメタル充填ステップでは、溝２７に対してグランド配線１７とシールド層２５（図４Ｃ参照）の双方に導電性を有するコンタクトメタル２８が充填されると共に、再配線層１１に対してバンプ１３が形成される。この場合、スクリーン印刷によってコンタクトメタル２８の充填とバンプ１３の形成が実施される。スクリーン印刷ではパターン孔が形成されたスクリーンマスクを用い、パターン孔を通じて半田ペーストがパッケージ基板１５の再配線層１１に転写される。
スクリーンマスクには、バンプ１３用のパターン孔に加えてコンタクトメタル２８用のパターン孔が形成されているため、半田ペーストの転写によってバンプ１３の形成とコンタクトメタル２８の充填が同時に実施される。なお、溝２７に対してコンタクトメタル２８を充填する前に、溝２７内にシードメタルを薄く成膜してグランド配線１７とコンタクトメタル２８の密着性を向上させてもよい。なお、コンタクトメタル２８としては、導電性を有する金属であれば特に限定されないが、コンタクト性、耐剥離性、加工性が良好なものが好ましく、例えば銅、金属化合物が使用される。
図４Ａに示すように、コンタクトメタル充填ステップが実施された後に個片化ステップが実施される。個片化ステップでは、ダイヤモンド砥粒等を結合剤で固めた薄型の切削ブレード３５がスピンドル（不図示）の先端に装着され、パッケージ基板１５の樹脂層１２側がサブストレート３１を介してチャックテーブル（不図示）に保持される。切削ブレード３５が再配線層１１の溝２７に位置合わせされ、パッケージ基板１５の外側で切削ブレード３５がサブストレート３１途中まで切り込み可能な深さまで降ろされる。そして、切削ブレード３５に対してパッケージ基板１５が加工送りされてパッケージ基板１５が個片化される。
このとき、切削ブレード３５が第１の幅ｔ１よりも細い第２の幅ｔ２で形成され、切削ブレード３５の幅中心が第１の幅ｔ１の中央に一致した状態で溝２７に沿って再配線層１１側から切り込まれる。これにより、切削ブレード３５でコンタクトメタル２８の幅方向の両端部分を残しながら切削され、コンタクトメタル２８（溝２７）に沿ってパッケージ基板１５が分割される。パッケージ基板１５に対して切削ブレード３３による分割が繰り返されることで、パッケージ基板１５が個々の半導体パッケージ１０に分割される。これにより、各半導体パッケージ１０の再配線層１１の側面でグランド配線１７を覆うコンタクトメタル２８がパッケージ側面２３から露出される。
図４Ｂに示すように、個片化ステップが実施された後にシールド層形成ステップが実施される。シールド層形成ステップでは、サブストレート３１上の粘着層３２に外部刺激が加えられ、サブストレート３１から各半導体パッケージ１０が剥離される。そして、図４Ｃに示すように、サブストレート３１から保持テープ３６に半導体パッケージ１０が貼り替えられる。保持テープ３６の保持面には格子状の浅溝３７が形成されており、浅溝３７によって保持面が複数の領域に区画されている。各領域に半導体パッケージ１０の再配線層１１側が保持されて、半導体パッケージ１０同士が離間して整列される。
そして、半導体パッケージ１０に対して上方から導電性材料が成膜処理されて、半導体パッケージ１０のパッケージ上面２２及びパッケージ側面２３、すなわちコンタクトメタル２８表面及び樹脂層１２表面にシールド層２５が形成される。パッケージ側面２３にはコンタクトメタル２８が広い面積で露出しているため、再配線層１１内のグランド配線１７が薄く形成された場合でも、パッケージ側面２３のシールド層２５がコンタクトメタル２８を介してグランド配線１７に良好に接続される。このような構成により、半導体パッケージ１０で生じた電磁ノイズがグランド配線１７及びコンタクトメタル２８を通じて半導体パッケージ１０外に逃がされる。
このとき、保持テープ３６の浅溝３７の溝幅が、半導体パッケージ１０同士のパッケージ間隔よりも大きく形成されており、浅溝３７の内側に半導体パッケージ１０のパッケージ側面２３が食み出している。よって、シールド層形成ステップでは、浅溝３７の側面にはシールド層２５が形成されず、パッケージ側面２３と浅溝３７の間でシールド層２５が分離される。よって、半導体パッケージ１０のピックアップ時にバリの発生が抑えられ、シールド層２５の膜剥がれが防止されてシールド層２５とコンタクトメタル２８のコンタクト性が悪化することがない。
なお、シールド層２５は、銅、チタン、ニッケル、金等のうち一つ以上の金属によって成膜された厚さ数μｍ以上の多層膜であり、例えば、スパッタ法、イオンプレーディング法、スプレー塗布法、ＣＶＤ（chemical Vapor Deposition）法、インクジェット法、スクリーン印刷法によって形成される。なお、シールド層２５は、真空雰囲気下で上記の多層膜を有する金属フィルムをパッケージ上面２２及びパッケージ側面２３に接着する真空ラミネートによって形成してもよい。このようにして、パッケージ上面２２及びパッケージ側面２３がシールド層２５でカバーされた半導体パッケージ１０が製造される。
以上のように、本実施の形態の半導体パッケージ１０の製造方法によれば、再配線層１１が薄く形成されていても、再配線層１１の側面で少なくともグランド配線１７を覆うようにコンタクトメタル２８が形成されるため、コンタクトメタル２８とシールド層２５の接触面積が増加して、グランド配線１７をパッケージ側面２３のシールド層２５に確実に接続できる。また、再配線層１１の側面にコンタクトメタル２８を形成するという簡易な構成により、パッケージ内にポスト電極を形成する構成と比較してコストの増加を抑えることができる。
なお、本実施の形態では、再配線層に分割予定ラインに沿った溝を形成し、溝に充填されたコンタクトメタルを切削ブレードで切断する構成にしたが、この構成に限定されない。図５に示すように、コンタクトメタル４３の加工性が悪い材質の場合には、分割予定ライン内に２列の溝４２を形成し、２列の溝４２に充填されたコンタクトメタル４３の間を切削ブレード４５で切断する構成にしてもよい。この場合、溝形成ステップで分割予定ラインの幅方向中心を挟んで２列の溝４２を形成し、コンタクトメタル充填ステップで２列の溝４２にコンタクトメタル４３を充填するようにする。
そして、個片化ステップで、２列の溝４２の間隔よりも僅かに大きな切削ブレード４５を用いて、２列の溝４２の間が再配線層４６側からサブストレート４７の途中まで切り込まれてパッケージ基板４１が分割される。これにより、コンタクトメタル４３として加工性が悪い材料を用いた場合であっても、切削ブレード４５によるコンタクトメタル４３の切削量が抑えられ、切削ブレード４５の目潰れ等の切削性能の低下を防止することができる。また、コンタクトメタル４３を厚く形成することができるため、コンタクト性を向上させることができる。
また、上記の実施の形態では、再配線層に１つの半導体チップを接続した半導体パッケージを例示したが、この構成に限定されない。再配線層に複数の半導体チップを実装した半導体パッケージを製造してもよい。例えば、図６に示すように、再配線層５１に複数（例えば、２つ）の半導体チップ５２ａ、５２ｂを接続し、半導体チップ５２ａ、５２ｂをまとめてシールドした半導体パッケージ５０を製造するようにしてもよい。なお、半導体チップ５２ａ、５２ｂは同一機能を有してもよいし、異なる機能を有してもよい。
また、上記の実施の形態の溝形成ステップでは、溝形成手段として切削ブレードを用いられたが、この構成に限定されない。溝形成手段は、再配線層の少なくともがグランド配線を分割する深さまで切り込んで第１の幅の溝を形成する構成であればよい。例えば、溝形成手段としてプロファイラを用いてパッケージ基板に溝を形成してもよいし、レーザアブレーション用の加工ヘッドを用いて、アブレーション加工によってパッケージ基板に溝を形成してもよい。なお、レーザアブレーションとは、レーザ光線の照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
また、上記の実施の形態の個片化ステップでは、分割手段として切削ブレードが用いられたが、この構成に限定されない。分割手段は、第１の幅よりも細い第２の幅に形成されて、半導体パッケージを分割する構成であればよい。例えば、分割手段としてプロファイラを用いてパッケージ基板を分割してもよいし、レーザアブレーション用の加工ヘッドを用いて、アブレーション加工によってパッケージ基板を分割してもよい。
また、上記の実施の形態では、パッケージ基板に対する溝の形成とパッケージ基板の分割が同一の装置で実施されてもよいし、別々の装置で実施されてもよい。
また、上記の実施の形態のコンタクトメタル充填ステップでは、スクリーン印刷によって再配線層の溝にコンタクトメタルを充填する構成にしたが、この構成に限定されない。再配線層の溝にコンタクトメタルを充填可能であればよく、例えば、ディスペンサを用いて再配線層の溝にコンタクトメタルを充填してもよい。
また、上記の実施の形態の保持ステップでは、保持部材としてサブストレートが用いられたが、この構成に限定されない。保持部材は、パッケージ基板を保持するものであればよく、例えば、保持テープ、保持治具、チャックテーブルで構成されてもよい。
また、上記の実施の形態のシールド層形成ステップでは、浅溝付きの保持テープに半導体パッケージが保持された状態でシールド層が形成される構成にしたが、この構成に限定されない。浅溝付きの保持治具に半導体パッケージが保持された状態でシールド層が形成されてもよい。さらに、シールド層の膜剥がれが問題にならない場合には、保持テープや保持治具には浅溝が形成されていなくてもよい。
また、上記の実施の形態では、半導体パッケージとしてファンアウト・ウェハレベルパッケージを例示したが、この構成に限定されない。本発明は、他の半導体パッケージの製造方法にも適用することも可能である。
また、上記の実施の形態では、チップとして再配線層に半導体チップが接続される構成にしたが、この構成に限定されない。チップは再配線層に実装されるチップ部品であればよく、例えば、コンデンサや他のチップ部品で構成されてもよい。
また、半導体パッケージは、携帯電話等の携帯通信機器に用いられる構成に限らず、カメラ等の他の電子機器に用いられてもよい。
また、本実施の形態及び変形例を説明したが、本発明の他の実施の形態として、上記各実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本発明の実施の形態は上記の各実施の形態及び変形例に限定されるものではなく、本発明の技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらには、技術の進歩又は派生する別技術によって、本発明の技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、本発明の技術的思想の範囲内に含まれ得る全ての実施形態をカバーしている。
また、本実施の形態では、本発明を半導体パッケージの形成方法に適用した構成について説明したが、再配線層が形成された他のパッケージ部品の形成方法に適用することも可能である。
以上説明したように、本発明は、コスト増加を抑えつつ、配線層のグランド配線をパッケージ側面のシールド層に確実にコンタクトさせることができるという効果を有し、特に、携帯通信機器に用いられる半導体パッケージ及び半導体パッケージの形成方法に有用である。
１０ 半導体パッケージ
１１ 再配線層
１２ 樹脂層（封止剤）
１５ パッケージ基板
１７ グランド配線
２１ 半導体チップ
２２ パッケージ上面
２３ パッケージ側面
２５ シールド層
２７ 再配線層の溝
２８ コンタクトメタル
３１ サブストレート（保持手段）
３３ 切削ブレード（溝形成手段）
３５ 切削ブレード（分割手段）
ｔ１ 第１の幅
ｔ２ 第２の幅

Claims (2)

  1. 側面にグランド配線が露出した再配線層にチップが接続されて封止剤で封止されて構成される半導体パッケージであって、
    少なくとも該グランド配線を覆い該再配線層側面に形成されたコンタクトメタルと、該コンタクトメタル表面及び該封止剤表面に形成されたシールド層とを備え、
    該シールド層は該コンタクトメタルを介して該再配線層側面の該グランド配線に接続することを特徴とする半導体パッケージ。
  2. 請求項１に記載の半導体パッケージを形成する半導体パッケージの形成方法であって、
    再配線層に形成された交差する分割予定ラインにより区画された各領域にチップが接続され封止剤で一括封止されたパッケージ基板の、該封止剤側を保持部材に保持する保持ステップと、
    該保持ステップを実施した後に、該再配線層側から該分割予定ラインに沿って溝形成手段で該再配線層の少なくとも該グランド配線を分割する深さまで切り込み第１の幅で溝を形成する溝形成ステップと、
    該溝形成ステップを実施した後に、該溝に該グランド配線と該シールド層双方に導電性を有するコンタクトメタルを充填するコンタクトメタル充填ステップと、
    該コンタクトメタル充填ステップを実施した後に、該第１の幅よりも細い第２の幅の分割手段を使用して該溝に沿って該再配線層側から該保持部材途中まで切り込み該コンタクトメタルを分割すると共に各パッケージに個片化する個片化ステップと、
    該個片化ステップを実施した後に、該封止剤側上方から導電性材料を成膜処理し、該半導体パッケージの側面及び該封止剤上面にシールド層を形成するシールド層形成ステップと、
    を含む半導体パッケージの形成方法。
JP2017126049A 2017-06-28 2017-06-28 半導体パッケージの形成方法 Active JP6887326B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017126049A JP6887326B2 (ja) 2017-06-28 2017-06-28 半導体パッケージの形成方法
CN201810618786.1A CN109148388A (zh) 2017-06-28 2018-06-15 半导体封装以及半导体封装的制造方法
KR1020180071229A KR102548550B1 (ko) 2017-06-28 2018-06-21 반도체 패키지 및 반도체 패키지의 제조 방법
TW107121844A TWI741197B (zh) 2017-06-28 2018-06-26 半導體封裝件及半導體封裝件之製造方法
US16/020,073 US20190006290A1 (en) 2017-06-28 2018-06-27 Semiconductor package and semiconductor package manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017126049A JP6887326B2 (ja) 2017-06-28 2017-06-28 半導体パッケージの形成方法

Publications (2)

Publication Number Publication Date
JP2019009371A true JP2019009371A (ja) 2019-01-17
JP6887326B2 JP6887326B2 (ja) 2021-06-16

Family

ID=64738303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126049A Active JP6887326B2 (ja) 2017-06-28 2017-06-28 半導体パッケージの形成方法

Country Status (5)

Country Link
US (1) US20190006290A1 (ja)
JP (1) JP6887326B2 (ja)
KR (1) KR102548550B1 (ja)
CN (1) CN109148388A (ja)
TW (1) TWI741197B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192341A1 (ja) * 2020-03-27 2021-09-30 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法
JP2021158280A (ja) * 2020-03-27 2021-10-07 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
KR20200123572A (ko) * 2019-04-22 2020-10-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备
US20230023268A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing Process in Packages Comprising Organic Interposers
US20230028070A1 (en) * 2021-07-23 2023-01-26 Absolics Inc. Substrate comprising a lid structure, package substrate comprising the same and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2011159787A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
US20120168214A1 (en) * 2009-10-01 2012-07-05 Panasonic Corporation Module and process for production thereof
US20150170980A1 (en) * 2013-12-13 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5684349B1 (ja) * 2013-09-10 2015-03-11 株式会社東芝 半導体装置および半導体装置の検査方法
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
US9536841B2 (en) * 2014-08-01 2017-01-03 Cyntec Co., Ltd. Semiconductor package with conformal EM shielding structure and manufacturing method of same
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
US20120168214A1 (en) * 2009-10-01 2012-07-05 Panasonic Corporation Module and process for production thereof
JP2011159787A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
US20150170980A1 (en) * 2013-12-13 2015-06-18 Kabushiki Kaisha Toshiba Semiconductor device
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192341A1 (ja) * 2020-03-27 2021-09-30 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法
JP2021158280A (ja) * 2020-03-27 2021-10-07 昭和電工マテリアルズ株式会社 半導体パッケージの製造方法
JP7487519B2 (ja) 2020-03-27 2024-05-21 株式会社レゾナック 半導体パッケージの製造方法
JP7582295B2 (ja) 2020-03-27 2024-11-13 株式会社レゾナック 半導体パッケージの製造方法

Also Published As

Publication number Publication date
TW201906120A (zh) 2019-02-01
JP6887326B2 (ja) 2021-06-16
TWI741197B (zh) 2021-10-01
US20190006290A1 (en) 2019-01-03
CN109148388A (zh) 2019-01-04
KR20190001919A (ko) 2019-01-07
KR102548550B1 (ko) 2023-06-27

Similar Documents

Publication Publication Date Title
JP6887326B2 (ja) 半導体パッケージの形成方法
KR102372119B1 (ko) 반도체 패키지의 제조 방법
KR102311487B1 (ko) 반도체 패키지의 제조 방법
KR102334782B1 (ko) 반도체 패키지의 제조 방법
JP6955918B2 (ja) 基板の加工方法
JP2015119170A (ja) 半導体チップの製造方法、半導体チップ、及び半導体装置
JP6971093B2 (ja) マルチブレード、加工方法
US9780021B2 (en) Method of manufacturing element chip, method of manufacturing electronic component-mounted structure, and electronic component-mounted structure
CN110838452A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
JP2008072063A (ja) 半導体装置の製造方法
JP2019175981A (ja) 板状物の加工方法
CN108288614B (zh) 半导体器件芯片的制造方法
US9953906B2 (en) Method of manufacturing element chip, method of manufacturing electronic component-mounted structure, and electronic component-mounted structure
KR20180035113A (ko) 전자 장치, 전자 장치의 제조 방법 및 전자 기기
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
JP2019012714A (ja) 半導体パッケージの製造方法
JP2010245571A (ja) 半導体装置の製造方法
JP2003229381A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210518

R150 Certificate of patent or registration of utility model

Ref document number: 6887326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250