[go: up one dir, main page]

JP6428945B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6428945B2
JP6428945B2 JP2017539767A JP2017539767A JP6428945B2 JP 6428945 B2 JP6428945 B2 JP 6428945B2 JP 2017539767 A JP2017539767 A JP 2017539767A JP 2017539767 A JP2017539767 A JP 2017539767A JP 6428945 B2 JP6428945 B2 JP 6428945B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
concentration
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017539767A
Other languages
English (en)
Other versions
JPWO2017047276A1 (ja
Inventor
博 瀧下
博 瀧下
吉村　尚
尚 吉村
田村　隆博
隆博 田村
勇一 小野澤
勇一 小野澤
彰生 山野
彰生 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017047276A1 publication Critical patent/JPWO2017047276A1/ja
Application granted granted Critical
Publication of JP6428945B2 publication Critical patent/JP6428945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、半導体基板の厚み方向に電流を流す縦型の半導体装置において、半導体基板の裏面側にフィールドストップ層を設ける構成が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２００９−９９７０５号公報
特許文献２ 国際公開第２０１３／１００１５５号パンフレット
フィールドストップ層が浅い場合、ＩＧＢＴ等のターンオフ振動および逆回復振動を十分に抑制することが難しい。
本発明の第１の態様においては、不純物がドープされた半導体基板と、半導体基板の表面側に設けられた表面側電極と、半導体基板の裏面側に設けられた裏面側電極とを備え、半導体基板は、半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、ピーク領域よりも表面側に配置され、不純物濃度が１以上のピークよりもなだらかな高濃度領域と、高濃度領域よりも表面側に配置され、高濃度領域の不純物濃度および半導体基板の基板濃度よりも不純物濃度が低い低濃度領域とを有する半導体装置を提供する。
高濃度領域の不純物濃度は、半導体基板の基板濃度以上であってよい。高濃度領域の不純物濃度は、半導体基板の基板濃度と等しくてよい。
半導体基板は、第１領域と、第１領域よりもキャリアライフタイムの短い第２領域と、第１領域と第２領域との間の遷移領域とを有してよい。遷移領域は、半導体基板のＰ型半導体層とＮ型半導体層との境界を含んでよい。
第１領域のキャリアライフタイムが１０μｓ以上であり、第２領域のキャリアライフタイムが０．１μｓ以下であってよい。遷移領域の深さ方向における長さが５μｍ以上であってよい。遷移領域の深さ方向における長さが、最裏面のピークの半値幅より長くてよい。遷移領域の深さ方向における長さが、半導体基板のＰ型半導体層の深さ方向における長さより長くてよい。
半導体基板がＭＣＺ基板であってよい。半導体基板における平均酸素濃度が１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下であってよい。半導体基板は、半導体基板の表面から深さ方向に延伸して形成された欠陥領域を更に備えてよい。
欠陥領域の一部と、高濃度領域の一部とが深さ方向において同一の位置に形成されてよい。欠陥領域の先端は、ピーク領域において最も半導体基板の表面側に設けられたピークよりも、半導体基板の裏面側まで延伸していてよい。欠陥領域の先端が、ピーク領域におけるいずれかのピークと深さ方向において同一の位置に形成されてよい。
半導体基板は、半導体基板の裏面から深さ方向に延伸して形成された欠陥領域を更に備えてよい。
欠陥領域は、高濃度領域よりも半導体基板の表面側まで延伸していてよい。
半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有してよい。ダイオード領域に、高濃度領域が形成されていてよい。トランジスタ領域にも、高濃度領域が形成されていてよい。トランジスタ領域には、高濃度領域が形成されていなくてよい。
本発明の第２の態様においては、半導体装置の製造方法であって、半導体基板の裏面側からプロトンをドープする段階を備える半導体装置の製造方法を提供する。プロトンをドープする段階より後に、半導体基板をアニールする段階と、アニールする段階より後に、半導体基板の深さ方向に延伸する欠陥領域を形成する段階を有してよい。欠陥領域を形成する段階より後に、半導体基板をアニールする段階とを備えてよい。欠陥領域を形成する段階より後に、半導体基板をアニールする段階を有してよい。
欠陥領域を形成する段階において、半導体基板に、２０ｋＧｙ以上、１５００ｋＧｙ以下の電子線を照射してよい。欠陥領域を形成する段階において、半導体基板の表面または裏面から、半導体基板の予め定められた深さに欠陥生成物質を注入することで、半導体基板の表面または裏面から欠陥生成物質の注入位置まで延伸する欠陥領域を形成してよい。
半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有してよい。欠陥領域を形成する段階において、トランジスタ領域の少なくとも一部をマスクして欠陥生成物質を注入してよい。
本発明の第３の態様においては、半導体装置の製造方法であって、半導体基板の裏面側からプロトンをドープする段階を備える半導体装置の製造方法を提供する。半導体基板の深さ方向に延伸する欠陥領域を形成する段階を有してよい。欠陥領域を形成する段階およびプロトンをドープする段階の後に、ライフタイムアニールとプロトンアニールとをまとめて行う段階を有してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。 本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。 ＦＳ領域２０およびドリフト領域１４の一部における不純物濃度およびキャリアライフタイムの分布例を示す。 半導体装置１００におけるキャリアライフタイムの測定方法を説明する。 実施例１に係る半導体装置１００の製造方法の一例を示す。 プロトンのドープ量を変化させた場合の、不純物濃度の分布例を示す。 電子線照射を行う場合と、行わない場合の不純物濃度分布の比較例を示す。 電子線照射の条件を変化させた場合の、不純物濃度の分布例を示す。 実施例２に係る半導体装置１００の製造方法の一例を示す。 実施例２においてアニールの条件を変化させた場合の不純物濃度の分布例を示す。 実施例３に係る半導体装置１００の製造方法の一例を示す。 実施例４に係る半導体装置１００の製造方法の一例を示す。 実施例１，２，４に係る不純物濃度の分布例を示す。 実施例５に係る半導体装置１００の製造方法の一例を示す。 実施例６に係る半導体装置１００の製造方法の一例を示す。 半導体基板１０の表面側からヘリウムを注入して欠陥領域４６を形成する例を示す図である。 本発明の第２の実施形態に係る半導体装置２００の概要を示す断面図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 半導体装置２００の他の例を示す図である。 ＭＣＺ基板に電子線を照射した場合と、ＦＺ基板に電子線を照射した場合の不純物濃度分布の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１Ａは、本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。半導体装置１００は、半導体基板１０の表面および裏面に電極が形成され、半導体基板１０の厚み方向に電流が流れる縦型の半導体装置である。本例では、半導体装置１００の一例として、フリーホイールダイオード（ＦＷＤ）を示す。
半導体装置１００は、半導体基板１０、表面側電極１０２および裏面側電極１０４を備える。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成される。半導体基板１０には所定の濃度の不純物がドープされる。本例の半導体基板１０は、Ｎ−型の導電型を有する。
半導体基板１０は、表面側領域１２、ドリフト領域１４、フィールドストップ領域（ＦＳ領域２０）およびカソード領域２１を有する。ドリフト領域１４は、半導体基板１０と同一の導電型を有する。本例においてドリフト領域１４はＮ−型である。表面側領域１２は、半導体基板１０の表面側に形成され、ドリフト領域１４とは異なる導電型の不純物がドープされる。本例において表面側領域１２はＰ型である。半導体装置１００がＦＷＤの場合、表面側領域１２はアノード領域として機能する。
ＦＳ領域２０は、半導体基板１０の裏面側に形成される。ＦＳ領域２０は、ドリフト領域１４と同一の導電型を有し、且つ、ドリフト領域１４よりも高濃度に不純物がドープされる。本例においてＦＳ領域２０はＮ型である。ＦＳ領域２０と裏面側電極１０４との間には、カソード領域２１が形成される。カソード領域２１は、ＦＳ領域２０と裏面側電極１０４との間に形成される裏面側領域の一例である。高濃度のＦＳ領域２０を設けることで、表面側領域１２およびドリフト領域１４の界面から延びる空乏層が、半導体基板１０の裏面側領域まで到達することを防ぐことができる。
表面側電極１０２は、半導体基板１０の表面側に設けられる。本例の表面側電極１０２はプレーナ形状を有するが、他の例における表面側電極１０２はトレンチ形状を有してもよい。半導体装置１００がＦＷＤの場合、表面側電極１０２はアノード電極である。
裏面側電極１０４は、半導体基板１０の裏面側に設けられる。半導体装置がＦＷＤの場合、裏面側電極１０４はカソード電極である。
図１Ｂは、本発明の第１の実施形態に係る半導体装置１００の概要を示す断面図である。本例では、半導体装置１００の一例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を示す。本例において、図１Ａで示した構成と同一の構成は、特段明示しない限り同一の符号で示す。
本例の半導体基板１０は、表面側領域１２、ドリフト領域１４、ＦＳ領域２０およびコレクタ領域３１を有する。本例の半導体基板１０は、表面側に形成されたゲート部１５を有する。ゲート部１５は、表面側電極１０２と裏面側電極１０４との間の電流のオンオフを制御する。半導体装置１００がＩＧＢＴの場合、表面側領域１２はエミッタ領域として機能する。
コレクタ領域３１は、ＦＳ領域２０と裏面側電極１０４との間の裏面側領域である。コレクタ領域３１は、半導体基板１０と異なる導電型を有する。本例のコレクタ領域３１は、Ｐ＋型の導電型を有する。なお、半導体装置１００がＩＧＢＴの場合、表面側電極１０２はエミッタ電極であり、裏面側電極１０４はコレクタ電極である。
図２Ａは、ＦＳ領域２０およびドリフト領域１４の一部における不純物濃度およびキャリアライフタイムの分布例を示す。図２Ａにおいて横軸は、半導体基板１０の裏面からの深さを示しており、縦軸は不純物濃度を示している。また、キャリアライフタイムは縦軸のスケールに依存しない相対的な値を示している。
ＦＳ領域２０は、裏面側から順番にピーク領域３０および高濃度領域３２を有する。また、ドリフト領域１４は、高濃度領域３２よりも不純物濃度の低い低濃度領域３４を有する。ドリフト領域１４の全体が低濃度領域３４であってよい。ピーク領域３０は、例えば半導体基板１０の中央よりも裏面側に配置される。ピーク領域３０は、半導体基板１０の裏面からの距離が３０μｍ以下の所定の範囲に形成されてよく、２０μｍ以下の所定の範囲に形成されてよく、１０μｍ以下の所定の範囲に形成されてもよい。
ピーク領域３０における不純物濃度の分布は、１以上のピーク４０を有する。ピーク４０は、半導体基板１０の裏面側から、プロトン等の質量の小さい不純物をドープすることで形成する。プロトン等の軽い不純物を用いることで、ピーク４０の位置を精度よく制御することができきる。当該不純物は、リンおよびセレンよりも質量の軽い物質であることが好ましい。
高濃度領域３２は、ピーク領域３０よりも表面側に配置される。高濃度領域３２の不純物濃度は、半導体基板１０の不純物濃度（本例ではドリフト領域１４の不純物濃度）よりも高く、且つ、半導体基板１０の深さ方向においてピーク領域３０（本例ではピーク４０）よりもなだらかに変化する。高濃度領域３２における不純物濃度の最大値は、低濃度領域３４における不純物濃度の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。また、高濃度領域３２における不純物濃度の平均値も、低濃度領域３４における不純物濃度の１．１倍以上であってよく、１．２倍以上であってもよい。上述した低濃度領域３４における不純物濃度は、低濃度領域３４における平均不純物濃度であってよい。
また、高濃度領域３２の不純物濃度分布の深さに対する傾きの最大値は、ピーク４０における不純物濃度分布の傾きの平均値より小さくてよい。また、高濃度領域３２の不純物濃度の最大値は、ピーク領域３０に含まれるそれぞれのピーク４０の最大値よりも小さい。また、高濃度領域３２の不純物濃度の最大値は、ピーク領域３０における不純物濃度の最小値より小さくてもよい。
また、高濃度領域３２は、１つのピーク４０よりも深さ方向において長くてよい。また、高濃度領域３２は、ピーク領域３０全体よりも深さ方向において長くてもよい。なお高濃度領域３２とピーク領域３０との境界は、最裏面のピーク４０の後に不純物濃度が最初に極小値を示す点であってよい。また、高濃度領域３２とピーク領域３０との境界は、最裏面のピーク４０の後に、不純物濃度の深さ方向に対する変化量が所定値以下になる点であってよい。例えばピーク４０よりも表面側において、深さ方向における距離１μｍに対して、不純物濃度の変化が２０％以下となる点を高濃度領域３２の裏面側の境界としてもよい。また高濃度領域３２と低濃度領域３４との境界は、不純物濃度がドリフト領域１４の平均不純物濃度になる点であってよい。
なお、ピーク領域３０が複数のピーク４０を有する場合、高濃度領域３２は、いずれのピーク４０の幅よりも長い。ピーク４０の幅は、不純物濃度の２つの極小値間の幅を指す。また、ピーク領域３０が複数のピーク４０を有する場合も、高濃度領域３２はピーク領域３０全体よりも長くてよい。
低濃度領域３４は、高濃度領域３２よりも表面側に配置される。低濃度領域３４の不純物濃度は、高濃度領域３２の不純物濃度よりも低い。また、低濃度領域３４における不純物濃度は、半導体基板１０の基板濃度よりも低い。これにより、低濃度領域３４における移動度が局所的に下がり、半導体装置１００の動作を高速化できる。ここで、半導体基板１０の基板濃度とは、半導体基板１０への電子線の照射およびプロトンの注入がなされていない初期状態での不純物濃度を指す。例えば、半導体基板１０の基板濃度は、半導体基板１０がＰ型のシリコンの場合、ボロン、リン、またはヒ素等のドープにより得られる不純物濃度である。
高濃度領域３２は、ピーク４０を生成すべくプロトン等の不純物を所定の条件でドープした後または前に、半導体基板１０に深さ方向に延伸する欠陥領域を形成し、プロトンドープおよび欠陥領域の形成の後に熱処理することで形成される。欠陥領域は、半導体基板１０の他の領域よりも結晶欠陥の密度が高い。欠陥領域は、高濃度領域３２を形成すべき領域の少なくとも一部に形成される。欠陥領域は、高濃度領域３２を形成すべき領域と同一の領域に形成されてよく、高濃度領域３２を形成すべき領域よりも広い領域に形成されてもよい。欠陥領域においては、結晶欠陥が比較的多く存在するので、プロトン等の不純物が深い位置まで拡散しやすくなる。
一例として欠陥領域は、半導体基板１０に所定の条件で電子線を照射することで形成できる。半導体基板１０に所定の条件で電子線を照射することで、ピーク領域３０よりも表面側の領域に結晶欠陥が形成される。電子線照射量は１５００ｋＧｙ以下であることが好ましい。また、電子線照射量は、１２００ｋＧｙ以下であってよく、８００ｋＧｙ以下であってもよい。但し、キャリアライフタイムを制御するために、電子線照射量は２０ｋＧｙ以上であることが好ましい。電子線照射量は、プロトンの加速電圧に応じて調整してもよい。
その後、半導体基板１０を熱処理することで、ピーク領域３０にドープされたプロトン等の不純物が表面側に拡散する。このような処理により、ピーク領域３０よりもなだらかな高濃度領域３２を形成することができる。従って、逆回復時のｄｖ／ｄｔおよびサージ電圧を抑えることができる。これにより、スイッチング時の電圧および電流波形を滑らかにすることができる。
高濃度領域３２の不純物濃度は、プロトンの拡散により、半導体基板１０の基板濃度以上となってよい。また、高濃度領域３２の不純物濃度は、半導体基板１０の基板濃度と等しくなるように回復されてもよい。この場合、高濃度領域３２の不純物濃度が高濃度領域３２の全域において基板濃度と等しい必要はなく、高濃度領域３２の不純物濃度の平均が基板濃度と等しくてよい。
高濃度領域３２の深さ方向における長さは、５μｍ以上であってよい。高濃度領域３２の長さとは、ピーク領域３０との境界から、低濃度領域３４との境界までの長さを指す。また、高濃度領域３２の長さは１０μｍ以上であってよく、２０μｍ以上であってよく、３０μｍ以上であってもよい。高濃度領域３２の長さは、プロトン等の不純物のドープ量、欠陥領域が形成される範囲、欠陥領域における結晶欠陥の密度等によって制御することができる。電子線を照射して欠陥領域を形成する場合、高濃度領域３２の長さは、電子線の照射量、電子線照射後の熱処理の温度または時間等によって制御することができる。
また、電子線等により形成された欠陥領域における結晶欠陥がプロトン等の不純物の拡散により回復するので、半導体基板の表面側のキャリアライフタイムを短くして、裏面側のキャリアライフタイムを長くすることができる。具体的には、プロトンの注入により水素が半導体基板１０の飛程領域に導入される。導入された水素は、さらに熱処理により飛程領域から半導体基板１０の奥（この場合おもて面側）に拡散する。このように導入された水素は、電子線照射等により形成された点欠陥に起因するダングリングボンドを終端することができる。これにより、点欠陥濃度が減少し、キャリアのライフタイムが増加する。このため、逆回復時のピーク電流Ｉｒｐおよびｄｖ／ｄｔを同時に低減することができる。
半導体基板１０は、キャリアライフタイムの長い第１領域と、第１領域におけるキャリアライフタイムよりも短い第２領域とを有する。本例において、第１領域のキャリアライフタイムが１０μｓ以上であり、第２領域のキャリアライフタイムが０．１μｓ以下である。また、本明細書において、第１領域と第２領域との間において、キャリアライフタイムが裏面側から表面側に向けて低下する領域を遷移領域と称する。なお、遷移領域の深さ方向における長さは、１μｍ以上であってよく、３μｍ以上であってよく、５μｍ以上であってもよい。
本例では、第１領域が高濃度領域３２に対応し、第２領域が低濃度領域３４に対応する。また、高濃度領域３２におけるキャリアライフタイムはほぼ一定であり、低濃度領域３４におけるキャリアライフタイムは、表面側に向かって徐々に減少している。但し、プロトンのドープ量を大きくすることにより、第１領域が表面側にまで伸びる場合がある。例えば、遷移領域が半導体基板１０のＰ型半導体層とＮ型半導体層との境界（即ち、表面側領域１２とドリフト領域１４との境界）を含むまで、第１領域が表面側まで伸びてよい。
なお、遷移領域が半導体基板１０のＰ型半導体層とＮ型半導体層との境界を含むことは、半導体基板１０の厚さを薄くすることによっても実現できる。また、遷移領域の深さ方向における長さは、最裏面のピーク４０の半値幅より長くてよい。ここで、ピーク４０の半値幅とは、ピーク４０の中央に対して裏面側の半値幅であってもよく、表面側であってもよい。例えば、ピーク４０の半値幅は、プロトンの場合で２μｍ程度となる。さらに、遷移領域の深さ方向における長さは、表面側領域１２の深さ方向における長さより長くてもよい。
ピーク領域３０および高濃度領域３２は、プロトンの注入または電子線照射等により導入された空孔（Ｖ）、半導体基板１０の作製時に混入するかまたは素子形成プロセス中に導入した酸素（Ｏ）、および注入された水素（Ｈ）による空孔‐酸素−水素欠陥（ＶＯＨ欠陥）によるドナーが形成された領域と考えられる。ＶＯＨ欠陥によるドナーは、導入した水素の注入量もしくは水素の濃度に対して、０．１％〜１０％の範囲の割合でドナー化したドナー化率を有している。
ピーク領域３０は、水素濃度分布にドナー化率を掛けた濃度分布が、半導体基板１０のリン濃度よりも十分高いために、注入した水素の濃度分布を反映したＶＯＨ欠陥のドナー濃度分布（ネットドーピング濃度分布）を示す。あるいは言い換えると、ピーク領域３０のドナー濃度分布は、半導体基板１０のドナー濃度（例えばリン濃度）に、注入された水素の濃度分布に所定のドナー化率を掛けた分だけ低い濃度であって、かつ水素の濃度分布の相似形であると言ってよい。
一方、高濃度領域３２は、注入したプロトンの飛程Ｒｐよりも深い領域であるので、水素が飛程Ｒｐから半導体基板１０の奥側（この場合はおもて面側）に拡散した領域である。この場合、拡散した水素濃度分布にドナー化率を掛けた値は、半導体基板１０のリン濃度よりも小さい。一方、電子線照射等により、プロトンの飛程Ｒｐよりも深い所定の領域において点欠陥濃度が概ね一様に分布している。そのため、拡散した水素原子が、空孔および酸素と結合し、ＶＯＨ欠陥を形成する。このＶＯＨ欠陥としてのドナー濃度が、半導体基板１０のリン濃度を上回ると、高濃度領域３２が形成できる。このとき、おおむね一様な空孔濃度の分布に、酸素と、拡散された少量の水素とが結合するため、ＶＯＨ欠陥の濃度分布もおおむね一様になる。すなわち、高濃度領域３２のドナー濃度分布は、電子線照射等により導入した状態の空孔の濃度分布が支配的となる。なお、空孔は、ＶＯＨ欠陥を形成したときに酸素、水素、半導体の原子（シリコン等）と結合し、ＶＯＨ欠陥に置き換えられるため、空孔自体は導入時よりも相当数消滅しているとも、考えられる。そのため、高濃度領域３２のドナー濃度分布は、半導体基板のドナー（リンなど）よりも高い濃度で、かつおおむね一様である、と言ってもよい。
図２Ｂは、半導体装置１００におけるキャリアライフタイムの測定方法を説明する図である。本例では、欠陥領域を電子線照射により形成している。図２Ｂは、半導体装置１００における逆バイアス電圧とリーク電流との関係を示す。低濃度領域３４には電子線照射により結晶欠陥が形成され、また、プロトン等の不純物によっても欠陥が消滅していない。このため、逆バイアス電圧を０Ｖから上昇させていくと、徐々にリーク電流が増加する。
一方、高濃度領域３２は、プロトン等の不純物の拡散により、欠陥のダングリングボンドが水素に終端されて、低濃度領域３４よりも結晶欠陥が低減している。このため、低濃度領域３４および高濃度領域３２の境界位置に対応する所定の電圧Ｖｏよりも逆バイアス電圧を増加させても、リーク電流を増加しなくなる。ただし、非常に大きい逆バイアス電圧を印加すると、アバランシェ降伏によりリーク電流は急激に増大する。
上述したように、リーク電流が変化しなくなる逆バイアス電圧Ｖｏを計測することで、高濃度領域３２および低濃度領域３４の境界位置を推定することができる。なお、電圧Ｖｏと、境界位置ｘ０との関係は、下式で与えられる。
［実施例１］
図３は、実施例１に係る半導体装置１００の製造方法の一例を示す。まずベース基板を準備して、ベース基板の表面側に、表面側領域１２および表面側電極１０２等の表面構造を形成する（Ｓ１００）。次に、耐圧に応じた基板厚となるように、ベース基板の裏面側を研削して半導体基板１０を形成する（Ｓ１０２）。
次に、半導体基板１０の裏面側からリン等の不純物を浅くドープして、裏面側領域を形成する（Ｓ１０４）。不純物をドープした後、レーザー等により裏面側領域をアニールする（Ｓ１０６）。
次に、半導体基板１０の裏面側からプロトンを、裏面側領域よりも深い位置にドープする（Ｓ１０８）。Ｓ１０８においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定の条件で半導体基板１０をプロトンアニールする（Ｓ１１０）。これにより１以上のピーク４０を有するピーク領域３０が形成される。
次に、半導体基板１０に電子線を照射する（Ｓ１１２）。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。電子線を照射した後、所定の条件で半導体基板１０をアニールする（Ｓ１１４）。これにより、高濃度領域３２が形成される。
そして、半導体基板１０の裏面側に裏面側電極１０４を形成する（Ｓ１１６）。これにより半導体装置１００を製造できる。なお、Ｓ１０４およびＳ１０６の間に、フローティング領域を形成するステップを更に備えてよい。当該ステップでは、半導体基板１０の裏面側に所定のマスクパターンを形成して、マスクパターンで覆われない領域にボロン等の不純物をドープしてよい。
また、Ｓ１１０およびＳ１１２の間に、半導体基板１０の裏面側からヘリウムをドープするステップを更に備えてもよい。当該ステップでは、ピーク領域３０内の所定の深さ位置にヘリウムをドープして、キャリアライフタイムを調節する。
このような方法により、半導体基板１０の深い位置まで高濃度領域３２を形成することができる。また、比較的に濃度が均一な高濃度領域３２を形成することができる。プロトン等の質量の小さい不純物を高電圧で加速することで半導体基板１０の深い位置に高濃度の不純物領域を形成することも考えられるが、この場合、高価な装置が必要となる。これに対して本例の製造方法であれば、プロトンは比較的に浅い位置にドープすればよいので、簡易な装置で実現することができる。
以上の例においては半導体基板１０に電子線を照射することで、欠陥領域を形成した。ただし、欠陥領域の形成は、電子線照射以外の方法で行ってもよい。例えば、半導体基板１０に欠陥生成物質を注入することで、欠陥領域を形成できる。欠陥生成物質は、当該物質が半導体基板１０を通過した領域に結晶欠陥を生成できる物質である。一例として欠陥生成物質は、ヘリウムである。
また、以上の例では半導体基板１０の裏面側からドープするヘリウムは、半導体基板１０の裏面から最も浅いピーク位置に注入したプロトンの飛程よりもさらに浅い飛程で、半導体基板１０の裏面から注入した。一方で、ヘリウムイオンを、半導体基板１０の裏面から最も深いピーク位置に注入したプロトンの飛程よりもさらに深く注入してもよい。半導体基板１０の裏面から注入されたヘリウムイオンが通過した領域には結晶欠陥が形成される。このため、半導体基板１０の裏面から延伸する欠陥領域を形成できる。
図４は、プロトンのドープ量を変化させた場合の、不純物濃度の他の分布例を示す。本例では、ピーク領域３０にドープする不純物としてプロトンを用い、欠陥領域の形成に電子線照射を用いた。また本例では、プロトンの３種類のドープ量毎の不純物濃度の分布２３−１、２３−２および２３−３を示している。
それぞれの分布例においては、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンドープ後のアニール温度を３７０℃、アニール時間を５時間、電子線照射量を８００ｋＧｙ、電子線照射後のアニール温度を３６０℃、アニール時間を１時間とした。また、プロトンのドープ量は、分布２３−１が１．０×１０１５／ｃｍ２、分布２３−２が１．０×１０１４／ｃｍ２、分布２３−３が１．０×１０１３／ｃｍ２である。
図４に示すように、プロトンのドープ量を多くするほど、ピーク領域３０よりも表面側の高濃度領域３２が長くなることがわかる。なお、プロトンのドープ量が１．０×１０１３／ｃｍ２と比較的に少ない分布２３−３では、高濃度領域３２がほとんど現れない。このため、プロトンのドープ量は、１．０×１０１４／ｃｍ２以上とすることが好ましい。
また、分布２３−１および分布２３−２から理解されるように、プロトンのドープ量を１．０×１０１４／ｃｍ２から１．０×１０１５／ｃｍ２に変化させた場合に、高濃度領域３２が効率よく広がっている。このため、プロトンのドープ量は、１．０×１０１４／ｃｍ２より大きくてよく、１．０×１０１５／ｃｍ２以上であってもよい。例えば、プロトンのドープ量を１．０×１０１５／ｃｍ２以上の場合に、プロトンの飛程Ｒｐよりも３０μｍ深い領域まで、移動度が回復する。なお、いずれの分布２３−１、２３−２、２３−３においても、低濃度領域３４の不純物濃度が半導体基板１０の基板濃度よりも低くなっている。また、分布２３−１における高濃度領域３２は、基板濃度と等しくなっている。
図５は、電子線照射を行う場合と、行わない場合の不純物濃度分布の比較した例を示す。本例では、一様な不純物濃度を有する半導体基板１０に対して電子線を照射しない場合の不純物濃度の分布２４−１および半導体基板１０に対して電子線を照射する場合の不純物濃度の分布２４−２を示している。
図５に示す通り、半導体基板１０に電子線を照射することにより、半導体基板１０の不純物濃度が低下する。即ち、図５は、電子線の照射により、半導体基板１０の移動度が低下することを示している。本明細書の濃度分布は、周知の広がり抵抗測定法（Ｓｐｒｅａｄ ｒｅｓｉｓｔａｎｃｅ Ｐｒｏｆｉｌｉｎｇ、以下ＳＲ法）により測定したものである。
ＳＲ法では、広がり抵抗から比抵抗（抵抗率）を求め、さらに電荷素量、キャリアの移動度を用いてキャリア濃度を算出する。このときのキャリア移動度は、結晶状態の値を用いているため、電子線照射やヘリウム照射によって結晶欠陥（格子欠陥）が導入されると、キャリアの散乱等により移動度が減少する。よって算出したキャリア濃度は、実際のキャリア濃度（ドナー濃度）よりも移動度の減少分だけ低い濃度になる。なお、電子線の照射量が多いほど、移動度の低下に伴い、キャリア濃度も低下する。数１００ｋＧｙの電子線照射量で半導体基板１０の移動度が大きく低下する。特に、８００ｋＧｙや１０００ｋＧｙ以上となると半導体基板１０の移動度の低下が顕著である。このように、電子線照射量を変化させることにより、移動度を調整できる。
図６は、電子線照射の条件を変化させた場合の、不純物濃度の分布例を示す。本例では、３種類の電子線照射の条件毎の不純物濃度の分布２５−１、２５−２および２５−３を示している。
それぞれの分布例においては、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンのドープ量を１．０×１０１４／ｃｍ２、プロトンドープ後のアニール温度を３７０℃、アニール時間を５時間、電子線照射後のアニール温度を３６０℃、アニール時間を１時間とした。また、電子線照射量は、分布２５−１が８００ｋＧｙ、分布２５−２が４００ｋＧｙ、分布２５−３が１６０ｋＧｙである。
図６に示すように、電子線照射量を多くするほど、不純物濃度の低下が大きくなる。言い換えると、電子線照射量を多くするほど、移動度（即ち、キャリア濃度）の低下が大きい。この電子線照射による移動度の低下は、図４に示す通り、プロトンのドープにより回復することができる。
［実施例２］
図７は、実施例２に係る半導体装置１００の製造方法の一例を示す。本例では、プロトンアニールをライフタイムアニールで兼ねている。Ｓ２０８のプロトン注入工程までは、実施例１に係るＳ１００〜Ｓ１０８と同一の工程であってよい。
本例では、Ｓ２０８のプロトン注入工程の次に、半導体基板１０に電子線を照射する（Ｓ２１０）。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。電子線を照射した後、所定の条件で半導体基板１０をアニールする（Ｓ２１２）。これにより、高濃度領域３２が形成される。本例のアニールは、プロトンアニールとライフタイムアニールとをまとめて行うので、実施例１に係る製造工程よりもアニール工程が１回少なく済む。
図８は、実施例２においてアニールの条件を変化させた場合の、不純物濃度の分布例を示す。本例では、プロトンを加速する加速電圧を５５０ｋｅＶ、電子線照射量を４００ｋＧｙとした。また、プロトンおよび電子線照射後のアニールの条件は、分布２６−１のアニール温度を３７０℃、アニール時間を５時間とし、分布２６−２のアニール温度を３６０℃、アニール時間を１時間とした。
図８に示すように、アニールの条件を高温で長時間にすることにより、不純物濃度が増加する。つまり、アニールの条件を高温で長時間にすることにより、移動度（即ち、キャリア濃度）が増加する。例えば、分布２６−１では、分布２６−２の場合よりも半導体基板１０の深い位置まで、高濃度領域３２を形成できる。また、アニールの条件を高温で長時間にすることにより、比較的に濃度が均一な高濃度領域３２を形成できる。
［実施例３］
図９は、実施例３に係る半導体装置１００の製造方法の一例を示す。本例では、ライフタイムアニールをプロトンアニールで兼ねる。Ｓ３０６のレーザーアニール工程までは、実施例１に係るＳ１００〜Ｓ１０６と同一の工程であってよい。
本例では、Ｓ３０６のレーザーアニール工程の次に、半導体基板１０に深さ方向に延伸する欠陥領域を形成する（Ｓ３０８）。Ｓ３０８においては、上述したように電子線を照射することで欠陥領域を形成してよい。この場合、半導体基板１０の深さ方向における全体に欠陥領域が延伸して形成される。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。次に、半導体基板１０の裏面側からプロトンを、裏面側領域よりも深い位置にドープする（Ｓ３１０）。Ｓ３１０においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定の条件で半導体基板１０をアニールする（Ｓ３１２）。これにより、高濃度領域３２が形成される。本例のアニールは、プロトンアニールとライフタイムアニールとを兼ねるので、実施例１に係る製造工程よりもアニール工程が１回少なく済む。
本例により形成した半導体装置１００の不純物濃度の分布は、実施例２の不純物濃度の分布と同様、アニールの条件を変化させることにより、不純物濃度の分布を調整できる。例えば、アニールの条件を高温で長時間にすることにより、特に高濃度領域３２の表面側の不純物濃度が増加する。また、アニールの条件を高温で長時間にすることにより移動度（即ち、キャリア濃度）が回復する。これにより、高濃度領域３２を半導体基板１０の深い位置まで形成できる。
［実施例４］
図１０は、実施例４に係る半導体装置１００の製造方法の一例を示す。本例では、プロトン注入工程がライフタイムアニール工程の後に行われる点で、実施例１に係る製造工程と異なる。Ｓ４０６のレーザーアニール工程までは、実施例１に係るＳ１００〜Ｓ１０６と同一の工程であってよい。
本例では、Ｓ４０６のレーザーアニール工程の次に、半導体基板１０に電子線を照射する（Ｓ４０８）。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。電子線を照射した後、所定の条件で半導体基板１０をアニールする（Ｓ４１０）。
次に、半導体基板１０の裏面側からプロトンを、裏面側領域よりも深い位置にドープする（Ｓ４１２）。Ｓ４１２においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定の条件で半導体基板１０をアニールする（Ｓ４１４）。これにより１以上のピーク４０を有するピーク領域３０および高濃度領域３２が形成される。その後、半導体基板１０の裏面側に裏面側電極１０４を形成する（Ｓ４１６）。
図１１は、実施例１，２，４に係る不純物濃度の分布例を示す。本例では、３つの異なる製造工程を用いて形成された半導体装置１００の不純物濃度の分布２７−１、２７−２および２７−３を示す。分布２７−１は実施例４に、分布２７−２は実施例２に、分布２７−３は実施例１の製造方法にそれぞれ対応する。
分布２７−１は、電子線照射量を４００ｋＧｙ、電子線照射後のアニール温度を３６０℃、アニール時間を１時間、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンのドープ量を１．０×１０１４／ｃｍ２、プロトンドープ後のアニール温度を３６０℃、アニール時間を１時間としている。
分布２７−２は、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンのドープ量を１．０×１０１４／ｃｍ２、電子線照射量を４００ｋＧｙとし、プロトンおよび電子線照射後のアニール温度を３７０℃、アニール時間を５時間としている。
分布２７−３は、プロトンを加速する加速電圧を５５０ｋｅＶ、プロトンのドープ量を１．０×１０１４／ｃｍ２、プロトンドープ後のアニール温度を３６０℃、アニール時間を１時間、電子線照射量を４００ｋＧｙ、電子線照射後のアニール温度を３６０℃、アニール時間を１時間としている。
分布２７−１は、分布２７−２よりもアニールが低温、且つ、短時間であるものの、電子線照射後のアニールと、プロトン注入後のアニールを分けて行うことにより、分布２７−２よりも大きく移動度が回復した。また、分布２７−１は、分布２７−３よりも電子線照射後のアニールの回数が多いので、分布２７−３よりも大きく移動度が回復した。このように、電子線照射後のアニールの回数およびそのアニールの強度を変化させることにより、移動度の回復を調整できる。いずれの不純物濃度分布を用いるかは、要求される半導体装置１００の特性等に応じて適宜選択すればよい。
［実施例５］
図１２は、実施例５に係る半導体装置１００の製造方法の一例を示す。本例では、裏面側領域形成前に、電子線の照射を行う。Ｓ５０２の裏面研削工程までは、実施例１に係るＳ１００〜Ｓ１０２と同一の工程であってよい。
本例では、Ｓ５０２の裏面研削工程の次に、半導体基板１０に電子線を照射する（Ｓ５０４）。電子線は半導体基板１０の裏面側から照射してよく、表面側から照射してもよい。電子線を照射した後、所定の条件で半導体基板１０をアニールする（Ｓ５０６）。
次に、半導体基板１０の裏面側からリン等の不純物を浅くドープして、裏面側領域を形成する（Ｓ５０８）。不純物をドープした後、レーザー等により裏面側領域をアニールする（Ｓ５１０）。
次に、半導体基板１０の裏面側からプロトンを、裏面側領域よりも深い位置にドープする（Ｓ５１２）。Ｓ５１２においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定の条件で半導体基板１０をアニールする（Ｓ５１４）。これにより１以上のピーク４０を有するピーク領域３０および高濃度領域３２が形成される。その後、半導体基板１０の裏面側に裏面側電極１０４を形成する（Ｓ５１８）。
このように、本例の製造工程では、電子線照射後に３回のアニール工程を有するので、既存のアニール工程を用いて電子線照射後のアニールの強度を高めることができる。そのため、半導体装置１００の移動度が大きく回復する。
［実施例６］
図１３は、実施例６に係る半導体装置１００の製造方法の一例を示す。本例では、プロトン注入工程がレーザーアニール工程の前に実施される点で実施例５に係る製造方法と異なる。Ｓ６０８の裏面側領域形成工程までは、実施例５に係るＳ５００〜Ｓ５０８と同一の工程であってよい。
本例では、Ｓ６０８の裏面側領域形成工程の次に、半導体基板１０の裏面側からプロトンを、裏面側領域よりも深い位置にドープする（Ｓ６１０）。Ｓ６１０においては、１以上の深さ位置に、プロトンをドープしてよい。プロトンをドープした後、所定のレーザーにより裏面側領域をレーザーアニールする（Ｓ６１２）。次に、所定の条件で半導体基板１０をアニールする（Ｓ６１４）。これにより１以上のピーク４０を有するピーク領域３０および高濃度領域３２が形成される。その後、半導体基板１０の裏面側に裏面側電極１０４を形成する（Ｓ６１８）。
このように、本例の製造工程では、プロトン注入後に、既存の工程で用いられる２回のアニール工程を有する。これにより、アニール工程を追加することなく、実施例５の場合よりも、プロトン注入後のアニール強度を高めることができる。これにより、高濃度領域３２をより深くまで形成することが可能となる。
ヘリウムの注入位置は、高濃度領域３２を形成すべき領域の端部位置と一致してよい。また、ヘリウムの注入位置は、高濃度領域３２を形成すべき領域の端部よりも半導体基板１０の表面側であってよい。この場合、アニール後の半導体基板において、欠陥領域４６が、高濃度領域３２よりも半導体基板１０の表面側まで延伸する。これにより、高濃度領域３２よりも半導体基板１０の表面側の領域において結晶欠陥が多く残存する。これにより、当該領域におけるキャリアライフタイムを調節できる。
欠陥領域４６は、半導体基板１０の深さ方向における中心よりも、半導体基板１０の表面側まで延伸していてよい。また、欠陥領域４６は、半導体基板１０の裏面からみて最も深い位置の不純物濃度のピーク４０よりも４０μｍ以上、半導体基板１０の表面側に延伸してよい。
図１４は、半導体基板１０の表面側からヘリウムを注入して欠陥領域４６を形成する例を示す図である。この場合、半導体基板１０には、半導体基板１０の表面から深さ方向に延伸して形成された欠陥領域４６が形成される。図１４においては、ヘリウムの注入位置が異なる３種類の欠陥領域４６を示している。
欠陥領域４６−１は、半導体基板１０の裏面側における先端が、高濃度領域３２内に形成されている。つまり、欠陥領域４６−１の一部は、高濃度領域３２の一部と、深さ方向において同一の位置に形成される。欠陥領域４６−１が形成された領域は、プロトンの拡散が促進される。このため、欠陥領域４６−１を、高濃度領域３２が形成されるべき領域の少なくとも一部に形成することで、高濃度領域３２をより広い範囲に形成することができる。
なお図１４においては、プロトンを拡散させる前の結晶欠陥の密度を点線で示している。プロトンを拡散させる前においては、ヘリウムの注入位置近傍で結晶欠陥密度のピークが存在する。しかし、熱処理によってプロトンを拡散させることで、結晶欠陥が終端される。これにより、結晶欠陥密度のピークをなだらかにして、漏れ電流を抑制することができる。
また、欠陥領域４６−３のように、ピーク領域３０において最も半導体基板１０の表面側に設けられたピーク４０よりも、欠陥領域４６の先端が半導体基板１０の裏面側まで延伸していてもよい。これにより、高濃度領域３２を形成すべき領域の全体に渡って欠陥領域４６を形成できるので、高濃度領域３２を容易に形成できる。
また、欠陥領域４６−２のように、欠陥領域４６の先端が、ピーク領域３０におけるいずれかのピーク４０と深さ方向において同一の位置に形成されていてもよい。この場合、ヘリウムの注入位置近傍における結晶欠陥密度のピークを、よりなだらかにすることができる。このため、漏れ電流を更に抑制することができる。
図１５Ａは、本発明の第２の実施形態に係る半導体装置２００の概要を示す断面図である。半導体装置２００における半導体基板１０は、ＩＧＢＴ等のトランジスタが形成されるトランジスタ領域５０と、ＦＷＤ等のダイオードが形成されるダイオード領域７０とを有する。本例においてトランジスタ領域５０およびダイオード領域７０は隣接している。本実施形態のように、トランジスタ領域５０はＩＧＢＴであってよい。
トランジスタ領域５０には、半導体基板１０の表面側から、Ｎ＋型のエミッタ領域５８、ベース領域として機能するＰ型の表面側領域１２、Ｎ−型のドリフト領域１４、ＦＳ領域２０、および、Ｐ＋型のコレクタ領域５２が設けられる。また、表面側領域１２とドリフト領域１４との間には、ＩＥ効果を向上させるためのＮ＋型の蓄積領域６２が設けられてもよい。また、図示しないが、Ｎ＋型の蓄積領域６２はトランジスタ領域５０のみに形成されてよい。
トランジスタ領域５０には、半導体基板１０の表面からドリフト領域１４まで達する複数のゲートトレンチ５４と、複数のエミッタトレンチ５６とが設けられる。ゲートトレンチ５４の内部には、ゲート電圧が印加されるゲート電極Ｇが形成されている。エミッタトレンチ５６の内部には、エミッタ電極として機能する表面側電極１０２と電気的に接続されるエミッタ電極Ｅが形成されている。
ゲート電極Ｇおよびエミッタ電極Ｅと、表面側電極１０２との間には絶縁膜６８が形成される。ただし、絶縁膜６８の一部の領域には、エミッタ電極Ｅと表面側電極１０２とを接続する貫通孔が形成される。
ダイオード領域７０には、半導体基板１０の表面側から、ベース領域として機能するＰ型の表面側領域１２、Ｎ−型のドリフト領域１４、ＦＳ領域２０、および、Ｎ＋型のカソード領域６４が設けられる。ダイオード領域７０には、蓄積領域６２が形成されてもよいし、形成されなくてもよい。トランジスタ領域５０およびダイオード領域７０のＦＳ領域２０には、複数のピーク４０を有するピーク領域が形成される。ダイオード領域７０には、半導体基板１０の表面からドリフト領域１４まで達する複数のエミッタトレンチ５６が設けられる。また、半導体基板１０の裏面には、コレクタ領域５２およびカソード領域６４と接触する裏面側電極１０４が形成されている。
本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０全体に電子線を照射している。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１５Ｂは、半導体装置２００の他の例を示す図である。図１５Ｂにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１５Ａに示した半導体装置２００と同様である。なお、本例ではトランジスタ領域５０およびダイオード領域７０の全体にヘリウムイオンを注入している。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１５Ｃは、半導体装置２００の他の例を示す図である。図１５Ｃにおいては、半導体基板１０を示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１５Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０にヘリウムイオンを注入し、トランジスタ領域５０にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０に高濃度領域３２が形成され、トランジスタ領域５０には高濃度領域３２が形成されない。
高濃度領域３２とドリフト領域１４との境界のうち、水平面方向（紙面の横方向）に隣り合う境界の位置は、コレクタ領域５２とカソード領域６４との境界の位置よりも、水平面上（平面視）でトランジスタ領域５０側にあってもよいし、ダイオード領域７０側にあってもよい。
また、ヘリウムイオンに限らず、電子線を照射してもよい。この場合、メタルマスクの厚さは、電子線を遮蔽できる程度の厚さとすればよい。
図１５Ｄは、半導体装置２００の他の例を示す図である。図１５Ｄにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の表面側からヘリウムイオンを注入している。他の構造は、図１５Ａに示した半導体装置２００と同様である。なお、本例ではトランジスタ領域５０およびダイオード領域７０の全体にヘリウムイオンを注入している。ヘリウムイオンの注入位置７２は、例えばピーク領域３０のいずれかの位置である。
ヘリウムイオンを半導体基板１０の表面側から注入することで、半導体基板１０の表面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、トランジスタ領域５０およびダイオード領域７０に高濃度領域３２が形成される。
図１５Ｅは、半導体装置２００の他の例を示す図である。図１５Ｅにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の表面側からヘリウムイオンを注入している。他の構造は、図１５Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０にヘリウムイオンを注入し、トランジスタ領域５０にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、例えばピーク領域３０のいずれかの位置である。
ヘリウムイオンを半導体基板１０の表面側から注入することで、半導体基板１０の表面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０に高濃度領域３２が形成され、トランジスタ領域５０には高濃度領域３２が形成されない。
図１５Ｆは、半導体装置２００の他の例を示す図である。図１５Ｆにおいては、半導体基板１０のみを示している。本例の半導体装置２００は、欠陥領域を形成するために、半導体基板１０の裏面側からヘリウムイオンを注入している。他の構造は、図１５Ａに示した半導体装置２００と同様である。なお、本例ではダイオード領域７０と、ダイオード領域７０に隣接するトランジスタ領域５０の一部領域にヘリウムイオンを注入し、ダイオード領域７０から離れたトランジスタ領域５０の一部領域にはヘリウムイオンを注入していない。一例として、ヘリウムイオンを注入する段階において、トランジスタ領域５０をマスクするメタルマスク７４を用いる。ヘリウムイオンの注入位置７２は、高濃度領域３２を形成すべき領域よりも、半導体基板１０の表面側である。
ヘリウムイオンを半導体基板１０の裏面側から注入することで、半導体基板１０の裏面から注入位置７２までの間に、欠陥領域４６が形成される。欠陥領域４６を形成し、且つ、ピーク領域３０にプロトンを注入した後に、半導体基板１０をアニールする。これにより、ダイオード領域７０と、トランジスタ領域５０の一部領域に高濃度領域３２が形成され、トランジスタ領域５０の残りの領域には高濃度領域３２が形成されない。なお、図１５Ｅに示した半導体装置２００においても、トランジスタ領域５０の一部領域に高濃度領域３２を形成してよい。
また、図１Ａから図１５Ｆにおいて説明した半導体基板１０は、ＭＣＺ（Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ Ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ ｍｅｔｈｏｄ）基板であってよい。ＭＣＺ基板は、ＦＺ基板よりも酸素濃度が高い。酸素濃度が高いと、電子線を照射した半導体基板１０においてＶＯ欠陥が相対的に多くなり、ＶＶ欠陥が相対的に少なくなる。ＶＯ欠陥は水素で終端されやすいので、プロトンを容易に拡散させることができ、深い位置まで高濃度領域３２を形成することができる。
また、プロトンを拡散させると、ＶＯ欠陥はプロトンにより終端されて、ＶＯＨ欠陥となる。このため、プロトンを拡散させたＭＣＺ基板においては、ＶＶ欠陥に比べてＶＯＨ欠陥が多くなる。ＶＯＨ欠陥は、ＶＶ欠陥に比べて準位が浅く、漏れ電流に寄与しにくい。このため、ＭＣＺ基板においてプロトンを拡散させると、漏れ電流を低減することができる。
図１６は、ＭＣＺ基板に電子線を照射した場合と、ＦＺ基板に電子線を照射した場合の不純物濃度分布の一例を示す図である。本例では、プロトンを４段の深さに注入した。ＭＣＺ基板を用いた例と、ＦＺ基板を用いた例では、基板の比抵抗は同一である。また、プロトンの注入条件、電子線の照射条件等、基板材料以外の条件は同一とした。
図１６に示すように、ＭＣＺ基板を用いることで、プロトンのピーク４０よりも表面側における不純物濃度が高くなる。このため、高濃度領域を容易に形成できる。また、ＭＣＺ基板を用いた半導体装置１００は、ＦＺ基板を用いた装置と比較して、漏れ電流が低減していた。また、ＭＣＺ基板に電子線を照射し、プロトンを注入しない例と比較しても、ＭＣＺ基板を用いた半導体装置１００は漏れ電流が低減していた。
なお、半導体基板１０は、平均酸素濃度が、１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下の基板であってもよい。これによっても、ＭＣＺ基板と同様の効果を奏する。半導体基板１０の平均酸素濃度は、３．０×１０１６／ｃｍ３以上、５．０×１０１７／ｃｍ３以下であってもよい。
また、半導体基板１０は、平均炭素濃度が１．０×１０１４／ｃｍ３以上、３．０×１０１５／ｃｍ３以下の基板であってもよい。また、平均酸素濃度および平均炭素濃度の双方が上述した範囲内の基板であってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、点欠陥の導入では電子線照射を例としたが、ヘリウムを照射して導入してもよい。この場合、ヘリウムは、水素の飛程よりも深く侵入するような加速エネルギーで照射すればよい。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・表面側領域、１４・・・ドリフト領域、１５・・・ゲート部、２０・・・ＦＳ領域、２１・・・カソード領域、２３、２４、２５、２６、２７・・・分布、３０・・・ピーク領域、３１・・・コレクタ領域、３２・・・高濃度領域、３４・・・低濃度領域、４０・・・ピーク、４６・・・欠陥領域、５０・・・トランジスタ領域、５２・・・コレクタ領域、５４・・・ゲートトレンチ、５６・・・エミッタトレンチ、５８・・・エミッタ領域、６２・・・蓄積領域、６４・・・カソード領域、６８・・・絶縁膜、７０・・・ダイオード領域、７２・・・注入位置、７４・・・マスク、１００・・・半導体装置、１０２・・・表面側電極、１０４・・・裏面側電極、２００・・・半導体装置

Claims (32)

  1. 不純物がドープされた半導体基板と、
    前記半導体基板の表面側に設けられた表面側電極と、
    前記半導体基板の裏面側に設けられた裏面側電極と
    を備え、
    前記半導体基板は、
    前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、
    前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域と、
    前記高濃度領域よりも表面側に配置され、前記高濃度領域の不純物濃度よりも不純物濃度が低く、前記半導体基板の基板濃度よりも不純物濃度が低い低濃度領域と
    を有し、
    前記高濃度領域の不純物濃度は、前記半導体基板の基板濃度と等しい半導体装置。
  2. 前記半導体基板は、第１領域と、前記第１領域よりもキャリアライフタイムの短い第２領域と、前記第１領域と前記第２領域との間の遷移領域とを有し、
    前記半導体基板は、表面側に配置されたＰ型半導体層を備える
    請求項１に記載の半導体装置。
  3. 前記第１領域は、前記高濃度領域および前記ピーク領域を含み、
    前記第２領域は、前記低濃度領域を含む
    請求項２に記載の半導体装置。
  4. 前記遷移領域は、前記Ｐ型半導体層に隣接するＮ型半導体層との境界を含む
    請求項２または３に記載の半導体装置。
  5. 不純物がドープされた半導体基板と、
    前記半導体基板の表面側に設けられた表面側電極と、
    前記半導体基板の裏面側に設けられた裏面側電極と
    を備え、
    前記半導体基板は、
    前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、
    前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域と、
    前記高濃度領域よりも表面側に配置され、前記高濃度領域の不純物濃度よりも不純物濃度が低く、前記半導体基板の基板濃度よりも不純物濃度が低い低濃度領域と
    を有し、
    前記半導体基板は、第１領域と、前記第１領域よりもキャリアライフタイムの短い第２領域と、前記第１領域と前記第２領域との間の遷移領域とを有し、
    前記遷移領域は、前記半導体基板のＰ型半導体層とＮ型半導体層との境界を含む
    半導体装置。
  6. 前記第１領域のキャリアライフタイムが１０μｓ以上であり、前記第２領域のキャリアライフタイムが０．１μｓ以下である
    請求項２から４のいずれか一項に記載の半導体装置。
  7. 前記遷移領域の深さ方向における長さが５μｍ以上である
    請求項２から４のいずれか一項に記載の半導体装置。
  8. 前記遷移領域の深さ方向における長さが、最裏面の前記ピークの半値半幅より長い
    請求項２から４のいずれか一項に記載の半導体装置。
  9. 前記遷移領域の深さ方向における長さが、前記半導体基板のＰ型半導体層の深さ方向における長さより長い
    請求項２から４のいずれか一項に記載の半導体装置。
  10. 前記半導体基板がＭＣＺ基板である
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記半導体基板における平均酸素濃度が１．０×１０１６／ｃｍ３以上、１．０×１０１８／ｃｍ３以下である
    請求項１から９のいずれか一項に記載の半導体装置。
  12. 前記半導体基板は、前記半導体基板の表面から深さ方向に延伸して形成された欠陥領域を更に備える
    請求項１から９のいずれか一項に記載の半導体装置。
  13. 前記欠陥領域の一部と、前記高濃度領域の一部とが深さ方向において同一の位置に形成されている
    請求項１２に記載の半導体装置。
  14. 前記欠陥領域の先端は、前記ピーク領域において最も前記半導体基板の表面側に設けられた前記ピークよりも、前記半導体基板の裏面側まで延伸している
    請求項１３に記載の半導体装置。
  15. 前記欠陥領域の先端が、前記ピーク領域におけるいずれかの前記ピークと深さ方向において同一の位置に形成されている
    請求項１３に記載の半導体装置。
  16. 前記半導体基板は、前記半導体基板の裏面から深さ方向に延伸して形成された欠陥領域を更に備える
    請求項１から９のいずれか一項に記載の半導体装置。
  17. 前記欠陥領域は、前記高濃度領域よりも前記半導体基板の表面側まで延伸している
    請求項１６に記載の半導体装置。
  18. 前記欠陥領域はヘリウムを含む
    請求項１２から１７のいずれか一項に記載の半導体装置。
  19. 前記半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有し、
    前記ダイオード領域に、前記高濃度領域が形成されている
    請求項１から９のいずれか一項に記載の半導体装置。
  20. 前記トランジスタ領域にも、前記高濃度領域が形成されている
    請求項１９に記載の半導体装置。
  21. 不純物がドープされた半導体基板と、
    前記半導体基板の表面側に設けられた表面側電極と、
    前記半導体基板の裏面側に設けられた裏面側電極と
    を備え、
    前記半導体基板は、
    前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、
    前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域と、
    前記高濃度領域よりも表面側に配置され、前記高濃度領域の不純物濃度よりも不純物濃度が低く、前記半導体基板の基板濃度よりも不純物濃度が低い低濃度領域と
    を有し、
    前記半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有し、
    前記ダイオード領域に、前記高濃度領域が形成され、
    前記トランジスタ領域には、前記高濃度領域が形成されていない
    半導体装置。
  22. 前記半導体基板は、表面側に配置されたＰ型半導体層を備える
    請求項２１に記載の半導体装置。
  23. 前記高濃度領域および前記ピーク領域は、空孔−酸素−水素欠陥によるドナーが形成された領域である
    請求項１から２２のいずれか一項に記載の半導体装置。
  24. 半導体基板を備え、前記半導体基板は、前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域とを有する半導体装置の製造方法であって、
    前記高濃度領域を形成するために、前記半導体基板の裏面側からプロトンをドープする段階と、
    前記プロトンをドープする段階より後に、前記半導体基板をアニールする段階と、
    前記半導体基板をアニールする段階より後に、前記半導体基板の深さ方向に延伸する欠陥領域を形成する段階と、
    前記欠陥領域を形成する段階より後に、前記半導体基板をアニールして前記高濃度領域を形成する段階と
    を備え、
    前記高濃度領域の不純物濃度は、前記半導体基板の基板濃度と等しい
    半導体装置の製造方法。
  25. 半導体基板を備え、前記半導体基板は、前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域とを有する半導体装置の製造方法であって、
    前記高濃度領域を形成するために、前記半導体基板の裏面側からプロトンをドープする段階と、
    前記プロトンをドープする段階より後に、前記半導体基板をアニールする段階と、
    前記半導体基板をアニールする段階より後に、前記半導体基板の深さ方向に延伸する欠陥領域を形成する段階と、
    前記欠陥領域を形成する段階より後に、前記半導体基板をアニールして前記高濃度領域を形成する段階と
    を備え、
    前記半導体基板は、第１領域と、前記第１領域よりもキャリアライフタイムの短い第２領域と、前記第１領域と前記第２領域との間の遷移領域とを有し、
    前記遷移領域は、前記半導体基板のＰ型半導体層とＮ型半導体層との境界を含む
    半導体装置の製造方法。
  26. 前記欠陥領域を形成する段階において、前記半導体基板に、２０ｋＧｙ以上、１５００ｋＧｙ以下の電子線を照射する
    請求項２４または２５に記載の半導体装置の製造方法。
  27. 前記欠陥領域を形成する段階において、前記半導体基板の表面または裏面から、前記半導体基板の予め定められた深さに欠陥生成物質を注入することで、前記半導体基板の表面または裏面から前記欠陥生成物質の注入位置まで延伸する前記欠陥領域を形成する
    請求項２４または２５に記載の半導体装置の製造方法。
  28. 前記半導体基板は、トランジスタが形成されるトランジスタ領域と、ダイオードが形成されるダイオード領域とを有し、
    前記欠陥領域を形成する段階において、前記トランジスタ領域の少なくとも一部をマスクして前記欠陥生成物質を注入する
    請求項２７に記載の半導体装置の製造方法。
  29. 前記欠陥生成物質がヘリウムイオンである
    請求項２７または２８に記載の半導体装置の製造方法。
  30. 半導体基板を備え、前記半導体基板は、前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域とを有する半導体装置の製造方法であって、
    前記高濃度領域を形成するために、前記半導体基板の裏面側からプロトンをドープする段階と、
    前記半導体基板の深さ方向に延伸する欠陥領域を形成する段階と、
    前記欠陥領域を形成する段階および前記プロトンをドープする段階の後に、前記欠陥領域を形成する段階で低下したライフタイムを増加させるライフタイムアニールと、前記高濃度領域を形成するためのプロトンアニールと、をまとめて行う段階と
    を備え、
    前記高濃度領域の不純物濃度は、前記半導体基板の基板濃度と等しい
    半導体装置の製造方法。
  31. 半導体基板を備え、前記半導体基板は、前記半導体基板の裏面側に配置され、不純物濃度が１以上のピークを有するピーク領域と、前記ピーク領域よりも表面側に配置され、不純物濃度の分布が前記１以上のピークよりもなだらかな高濃度領域とを有する半導体装置の製造方法であって、
    前記高濃度領域を形成するために、前記半導体基板の裏面側からプロトンをドープする段階と、
    前記半導体基板の深さ方向に延伸する欠陥領域を形成する段階と、
    前記欠陥領域を形成する段階および前記プロトンをドープする段階の後に、前記欠陥領域を形成する段階で低下したライフタイムを増加させるライフタイムアニールと、前記高濃度領域を形成するためのプロトンアニールと、をまとめて行う段階と
    を備え、
    前記半導体基板は、第１領域と、前記第１領域よりもキャリアライフタイムの短い第２領域と、前記第１領域と前記第２領域との間の遷移領域とを有し、
    前記遷移領域は、前記半導体基板のＰ型半導体層とＮ型半導体層との境界を含む
    半導体装置の製造方法。
  32. 前記裏面側電極に接するように前記半導体基板の裏面に設けられ、前記半導体基板の基板濃度よりも不純物濃度が高いＰ型またはＮ型の裏面側領域を備える
    請求項１から２２のいずれか一項に記載の半導体装置。
JP2017539767A 2015-09-16 2016-08-05 半導体装置および半導体装置の製造方法 Active JP6428945B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015183143 2015-09-16
JP2015183143 2015-09-16
PCT/JP2016/073199 WO2017047276A1 (ja) 2015-09-16 2016-08-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017047276A1 JPWO2017047276A1 (ja) 2017-12-28
JP6428945B2 true JP6428945B2 (ja) 2018-11-28

Family

ID=58288849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017539767A Active JP6428945B2 (ja) 2015-09-16 2016-08-05 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (2) US10468254B2 (ja)
JP (1) JP6428945B2 (ja)
CN (1) CN107408581B (ja)
WO (1) WO2017047276A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6869791B2 (ja) * 2017-04-21 2021-05-12 三菱電機株式会社 半導体スイッチング素子及びその製造方法
JP6958088B2 (ja) * 2017-08-04 2021-11-02 株式会社デンソー 半導体装置の製造方法
CN110692140B (zh) * 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
CN108321191B (zh) * 2017-12-27 2024-07-19 杭州士兰集昕微电子有限公司 功率半导体器件及其制造方法
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111886682B (zh) 2018-10-18 2025-01-17 富士电机株式会社 半导体装置及制造方法
CN119208363A (zh) * 2018-11-16 2024-12-27 富士电机株式会社 半导体装置及制造方法
CN112055887B (zh) * 2018-11-16 2024-06-25 富士电机株式会社 半导体装置及制造方法
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
JP7246983B2 (ja) 2019-03-20 2023-03-28 株式会社東芝 半導体装置
JP7181845B2 (ja) * 2019-09-05 2022-12-01 株式会社東芝 半導体装置の製造方法
EP3920209B1 (en) 2019-09-11 2024-07-31 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method
CN113711364A (zh) 2019-10-11 2021-11-26 富士电机株式会社 半导体装置和半导体装置的制造方法
CN113892184B (zh) * 2019-12-18 2025-02-25 富士电机株式会社 半导体装置和半导体装置的制造方法
WO2021166980A1 (ja) * 2020-02-18 2021-08-26 富士電機株式会社 半導体装置
CN114467180A (zh) * 2020-04-01 2022-05-10 富士电机株式会社 半导体装置以及半导体装置的制造方法
DE112021000103T5 (de) * 2020-04-01 2022-06-30 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren einer halbleitervorrichtung
DE112021000205T5 (de) * 2020-07-15 2022-08-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7501663B2 (ja) * 2020-11-11 2024-06-18 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2022202936A1 (ja) * 2021-03-24 2022-09-29 株式会社デンソー 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法
JP7521553B2 (ja) 2021-03-24 2024-07-24 株式会社デンソー 炭化珪素半導体装置およびそれを用いたインバータ回路、炭化珪素半導体装置の製造方法
CN113571415B (zh) * 2021-09-22 2022-01-11 上海积塔半导体有限公司 Igbt器件及其制作方法
DE112023000231T5 (de) * 2022-05-30 2024-07-18 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
CN118782656B (zh) * 2024-09-10 2024-12-24 赛晶亚太半导体科技(浙江)有限公司 一种具有有源区结构的半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047749B4 (de) * 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP5203667B2 (ja) 2007-10-16 2013-06-05 トヨタ自動車株式会社 半導体装置の製造方法
DE112010004241B4 (de) * 2009-11-02 2022-09-01 Fuji Electric Co., Ltd. Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
JP5083468B2 (ja) * 2010-04-02 2012-11-28 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2012069861A (ja) * 2010-09-27 2012-04-05 Renesas Electronics Corp 半導体装置の製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6015745B2 (ja) 2012-03-19 2016-10-26 富士電機株式会社 半導体装置の製造方法
US20130248058A1 (en) 2012-03-20 2013-09-26 Brunswick Corporation Heat Treatment Process for Engine Ring Gear
JP6291981B2 (ja) * 2013-04-08 2018-03-14 富士電機株式会社 半導体装置の製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085A1 (de) 2015-05-06 2016-11-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung

Also Published As

Publication number Publication date
US10950446B2 (en) 2021-03-16
CN107408581B (zh) 2020-11-06
WO2017047276A1 (ja) 2017-03-23
US20180005829A1 (en) 2018-01-04
US10468254B2 (en) 2019-11-05
US20200051820A1 (en) 2020-02-13
CN107408581A (zh) 2017-11-28
JPWO2017047276A1 (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
JP6508372B2 (ja) 半導体装置および半導体装置の製造方法
US10930733B2 (en) Semiconductor device and method for producing semiconductor device
US10566440B2 (en) Production method for semiconductor device
US9530672B2 (en) Production method for a semiconductor device
US9559020B2 (en) Method for postdoping a semiconductor wafer
US8361893B2 (en) Semiconductor device and substrate with chalcogen doped region
DE112016000168T5 (de) Halbleitervorrichtung
CN105874607A (zh) 半导体装置以及半导体装置的制造方法
JP5261324B2 (ja) 半導体装置とその製造方法
CN108074977A (zh) 半导体装置及其制造方法
CN1771604B (zh) 半导体元件及其制造方法
JP6365790B2 (ja) 半導体装置および半導体装置の製造方法
WO2021145397A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6428945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250