[go: up one dir, main page]

JP7181845B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7181845B2
JP7181845B2 JP2019162283A JP2019162283A JP7181845B2 JP 7181845 B2 JP7181845 B2 JP 7181845B2 JP 2019162283 A JP2019162283 A JP 2019162283A JP 2019162283 A JP2019162283 A JP 2019162283A JP 7181845 B2 JP7181845 B2 JP 7181845B2
Authority
JP
Japan
Prior art keywords
back surface
wafer
type
laser light
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019162283A
Other languages
English (en)
Other versions
JP2021040107A (ja
Inventor
恒太 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019162283A priority Critical patent/JP7181845B2/ja
Priority to US16/803,653 priority patent/US11189494B2/en
Publication of JP2021040107A publication Critical patent/JP2021040107A/ja
Application granted granted Critical
Publication of JP7181845B2 publication Critical patent/JP7181845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
半導体装置の製造過程では、半導体ウェーハの表面側に、電極等の金属層を形成した後、裏面側に不純物をイオン注入し、熱処理する場合がある。このような過程では、例えば、ウェーハの表面側に形成された金属層のマイグレーションを回避するために、裏面側にレーザ光を照射し、不従物をイオン注入した領域を局部的に加熱する方法が用いられる。しかしながら、レーザ照射により、ウェーハの裏面全体を均一に熱処理することは難しい。
国際公開第２０１４／１３６２３７号
実施形態は、イオン注入された不純物をレーザ照射により均一に熱処理することが可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、半導体ウェーハの表面側に金属層を形成した後、前記半導体ウェーハの裏面側に不純物をイオン注入する工程と、前記半導体ウェーハの前記裏面にレーザ光を照射し、前記不純物を熱処理する工程と、を備える。前記レーザ光は、前記半導体ウェーハの前記裏面上に、屈曲のない曲線が複数回交差した軌跡を描くように走査され、前記レーザ光の前記裏面上のスポットサイズは、前記レーザ光の走査方向と交差する方向において、前記軌跡を構成する曲線のうちの相互に隣接する部分の間隔よりも広い。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置の製造過程を示す模式断面図である。 図２に続く製造工程を示す模式断面図である。 図３に続く製造工程を示す模式断面図である。 実施形態に係るレーザ光の走査方法を示す模式図である。 実施形態に係るレーザアニール装置を示す模式図である。 実施形態に係るレーザアニール法を示す模式図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。半導体装置１は、例えば、ＭＯＳＦＥＴである。半導体装置１は、これに限定される訳ではなく、例えば、ダイオードもしくはＩＧＢＴ（Insulated Gate Bipolar Transistor）であっても良い。
半導体装置１は、半導体部１０と、ドレイン電極２０と、ソース電極３０と、ゲート電極４０と、を備える。半導体部１０は、例えば、シリコンであり、ドレイン電極２０とソース電極３０との間に位置する。ドレイン電極２０は、半導体部１０の裏面上に設けられる。ソース電極３０は、半導体部１０の表面側に設けられる。
ゲート電極４０は、半導体部１０とソース電極３０との間に位置する。ゲート電極４０は、半導体部１０の表面側に設けられたゲートトレンチＧＴの内部に配置される。ゲート電極４０は、ゲート絶縁膜４３により半導体部１０から電気的に絶縁され、層間絶縁膜４５によりソース電極３０から電気的に絶縁される。
半導体部１０は、例えば、ｎ形ドリフト層１１と、ｐ形拡散層１３と、ｎ形ソース層１５と、ｐ形コンタクト層１７と、ｎ形ドレイン層１９と、を含む。
ｎ形ドリフト層１１は、ドレイン電極２０に沿って、横方向（例えば、Ｘ方向およびＹ方向）に延在し、半導体部１０の全体に広がっている。ｎ形ドリフト層１１は、例えば、低濃度のｎ形不純物を含む。
ｐ形拡散層１３は、ｎ形ドリフト層１１とソース電極３０との間に位置する。ｐ形拡散層１３は、例えば、Ｘ方向において隣接するゲート電極４０の間に配置される。ｐ形拡散層１３は、ゲート絶縁膜４３を介してゲート電極４０に向き合うように配置される。
ｎ形ソース層１５は、ｐ形拡散層１３とソース電極３０との間に形成される。ｎ形ソース層１５は、ｎ形ドリフト層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。
ｐ形コンタクト層１７は、ｐ形拡散層１３とソース電極３０との間に選択的に形成される。ｐ形コンタクト層１７は、例えば、ｐ形拡散層１３の中に設けられ、ｐ形拡散層１３のｐ形不純物よりも高濃度のｐ形不純物を含む。
ｎ形ソース層１５およびｐ形コンタクト層１７は、ソース電極３０に電気的に接続される。ソース電極３０は、例えば、半導体部１０の中に伸びるコンタクト部３０ｃを有する。ｎ形ソース層１５およびｐ形コンタクト層１７は、コンタクト部３０ｃに接し、且つ、電気的に接続される。さらに、ｐ形拡散層１３は、ｐ形コンタクト層１７を介してソース電極３０に電気的に接続される。
ｎ形ドレイン層１９は、ｎ形ドリフト層１１とドレイン電極２０との間に設けられる。ｎ形ドレイン層１９は、ｎ形ドリフト層１１のｎ形不純物よりも高濃度のｎ形不純物を含む。ドレイン電極２０は、例えば、ｎ形ドリフト層１１に接し、且つ、電気的に接続される。
次に、図２（ａ）～図４（ｂ）を参照して、半導体装置１の製造方法を説明する。図２（ａ）～図４（ｂ）は、半導体装置１の製造過程を順に示す模式断面図である。
図２（ａ）に示すように、ウェーハ１００の表面側に、トレンチゲート構造のゲート電極４０を形成する。ウェーハ１００は、例えば、ｎ形シリコンウェーハであり、ｎ形ドリフト層１１のｎ形不純物と同じ濃度のｎ形不純物を含む。ゲート電極４０は、ゲートトレンチＧＴの内部にゲート絶縁膜４３を形成した後、ゲートトレンチＧＴの内部に埋め込まれる。
例えば、ウェーハ１００の表面側にゲートトレンチＧＴを形成した後、ウェーハ１００を熱酸化することにより、ゲート絶縁膜４３を形成する。ゲート絶縁膜４３は、例えば、シリコン酸化膜である。
続いて、ゲートトレンチＧＴの内部を埋め込むように、導電性のポリシリコン層を形成した後、ゲートトレンチＧＴの内部を埋め込んだ部分を残して、ポリシリコン層を除去する。すなわち、ゲート電極４０は、例えば、導電性を有するポリシリコン層である。
図２（ｂ）に示すように、ウェーハ１００の表面側に、ｐ形拡散層１３と、ｎ形ソース層１５と、ｐ形コンタクト層１７と、を形成する。
ｐ形拡散層１３は、ウェーハ１００の表面側に、例えば、ｐ形不純物をイオン注入した後、熱処理により活性化および拡散させることにより形成される。例えば、ｐ形不純物がイオン注入されたウェーハ１００を、電気炉を用いて所定の条件下で熱処理する。ｐ形拡散層１３は、ウェーハ１００のｎ形不純物よりも高濃度のｐ形不純物を含む。ｐ形不純物は、例えば、ボロン（Ｂ）である。
ｎ形ソース層１５は、例えば、ｐ形拡散層１３の表面側に、例えば、ｎ形不純物をイオン注入した後、熱処理により活性化させることにより形成される。ｎ形ソース層１５は、例えば、ｎ形不純物がイオン注入されたウェーハ１００を、ｐ形拡散層１３の不純物の熱処理よりも短時間、電気炉内において熱処理することにより形成される。ｎ形ソース層１５は、ｐ形拡散層１３の表面側に形成される。ｎ形不純物は、例えば、リン（Ｐ）である。
続いて、ゲート電極４０を覆うように、層間絶縁膜４５を形成した後、コンタクトトレンチＣＴを形成する。層間絶縁膜４５は、例えば、ＣＶＤ（Ckemical Vapor Deposition）を用いて形成されるシリコン酸化膜である。コンタクトトレンチＣＴは、例えば、層間絶縁膜４５およびｎ形ソース層１５を貫いてｐ形拡散層１３に至る深さを有するように形成される。
さらに、コンタクトトレンチＣＴの底面にｐ形不純物を選択的にイオン注入することにより、ｐ形コンタクト層１７を形成する。ｐ形コンタクト層１７は、例えば、ｐ形不純物をイオン注入したウェーハ１００を、ｐ形拡散層１３の不純物の熱処理よりも短時間、電気炉内において熱処理することにより形成される。ｐ形不純物は、例えば、ボロン（Ｂ）である。
図２（ｃ）に示すように、ウェーハ１００の表面側に、ソース電極３０を形成する。ソース電極３０は、例えば、タングステンおよびアルミニウムを含む金属層である。ソース電極３０は、コンタクトトレンチＣＴを埋め込んだコンタクト部３０ｃを含む。コンタクト部３０ｃは、コンタクトトレンチＣＴの内部において、ｎ形ソース層１５およびｐ形コンタクト層１７に接し、電気的に接続される。ｎ形ソース層１５は、コンタクトトレンチＣＴの内壁に露出され、ｐ形コンタクト層１７は、コンタクトトレンチＣＴの底面に露出される。
図３（ａ）に示すように、ウェーハ１００の表面側にＭＯＳ（Metal Oxide Semiconductor）構造を形成した後、裏面側を研削もしくはエッチングし、ウェーハ１００を所望のチップ厚に薄層化する。
図３（ｂ）に示すように、ウェーハ１００の裏面側に、例えば、ｎ形不純物をイオン注入する。ｎ形不純物は、例えば、リン（Ｐ）である。
図４（ａ）に示すように、ウェーハ１００の裏面にレーザ光ＬＬを照射し、ｎ形不純物をイオン注入した領域を局部的に加熱する。レーザ光ＬＬは、ウェーハ１００の裏面全体に照射されるように、裏面に沿って走査される。
レーザ光ＬＬを照射した領域では、ｎ形不純物が活性化され、ｎ形ドレイン層１９が形成される。この間、ウェーハ１００の表面側の温度上昇は、所定の温度、例えば、４００℃以下に抑えられる。これにより、ソース電極３０を構成する金属原子のマイグレーションを抑制し、ＭＯＳ構造の特性劣化を回避できる。
図４（ｂ）に示すように、ウェーハ１００の裏面上に、ドレイン電極２０を形成し、半導体装置１を完成させる。ドレイン電極２０は、例えば、金（Ａｕ）、ゲルマニウム（Ｇｅ）等を含む金属層である。ウェーハ１００のｐ形拡散層１３とｎ形ドレイン層１９との間に位置する部分は、ｎ形ドリフト層１１となる。
図５（ａ）および（ｂ）は、ウェーハ１００の裏面に照射されるレーザ光ＬＬの軌跡ＬＴ１、ＬＴ２を示す模式平面図である。図５（ａ）は、実施形態に係るレーザ光の走査方法を示す模式図である。図５（ｂ）は、比較例に係るレーザ光の走査方法を示す模式図である。なお、レーザ光ＬＬの軌跡ＬＴ１、ＬＴ２は、その走査方法を示すために、便宜上、図示したものであり、ウェーハ１００の裏面上に実際に描かれるものではないことに留意すべきである。
図５（ａ）に示すように、レーザ光ＬＬは、屈曲のない曲線が複数回交差する軌跡ＬＴ１を描くように走査される。また、レーザ光ＬＬは、ウェーハ１００の中央で交差する軌跡ＬＴ１を描くように走査される。レーザ光ＬＬは、ウェーハ１００の裏面上に、所謂トロコイドを描くように走査される。
図５（ｂ）に示す例（軌跡ＬＴ２）では、レーザ光ＬＬは、ウェーハ１００の裏面上において、例えば、Ｘ方向およびその逆方向の－Ｘ方向に走査される。また、レーザ光ＬＬは、裏面全体に照射するために、ウェーハ１００の外縁において、Ｘ方向から－Ｘ方向へ折り返す時、および、その逆の折り返し時に、一定の間隔でＹ方向にシフトされる。
図５（ｂ）に示す走査方法によれば、例えば、Ｘ方向に走査し、ウェーハ１００の外縁に到達した後、すぐに、－Ｘ方向に走査される。例えば、図５（ｂ）中に示す領域ＴＢにおいて、Ｘ方向の走査により照射される部分は、－Ｘ方向の走査により照射される部分の近傍に位置する。すなわち、領域ＴＢでは、Ｘ方向の走査により照射される部分の熱が放散される前に、その領域の近傍に位置する部分にレーザ光ＬＬが照射される。このため、領域ＴＢにおける熱処理温度は、例えば、ウェーハ１００の中央に位置する部分の熱処理温度よりも高くなる。その結果、ウェーハ１００の裏面に注入された不純物の活性化率もしくは拡散の程度は、ウェーハ１００の中央と、領域ＴＢと、において異なる。
これに対し、図５（ａ）に示す走査方法では、走査方向を短時間で反転させることがなく、レーザ光ＬＬの照射により加熱された部分の熱が放散する前に、その近傍にレーザ光ＬＬを照射することがない。したがって、上記のような熱処理温度の差を生じさせることはなく、ウェーハ１００の裏面全体を均一に熱処理することができる。
なお、実施形態に係る走査方法では、走査の軌跡が交差するため、レーザ光ＬＬが複数回照射される部分が生じるが、一度照射された部分の熱が十分に放散されていれば、次の照射により温度がより高温に上昇することはない。したがって、ウェーハ１００の裏面全体を均一な温度で熱処理することができる。
一方、イオン注入された不純物の活性化率および拡散の程度は、熱処理の回数よりも温度により依存する。したがって、図５（ａ）に示す走査方法により、図５（ｂ）に示す走査方法よりも均一な熱処理を実現できる。
以下、図６、図７（ａ）、図７（ｂ）を参照して、実施形態に係るレーザ光ＬＬの走査方法を説明する。図６は、実施形態に係るレーザアニール装置２００を示す模式図である。図７（ａ）および（ｂ）は、実施形態に係るレーザアニール法を示す模式図である。
レーザアニール装置２００は、例えば、ステージ２１０と、レーザ部２２０と、電源部２３０と、撮像部２４０と、制御部２５０と、を備える。
図６に示すように、ステージ２１０は、例えば、歯車２１１と、歯車２１３と、保持部２１５と、を有する。歯車２１１は、内歯車であり、歯車２１３は、歯車２１１の内側に配置され、歯車２１１の内歯に係合する外歯を有する。歯車２１３は、歯車２１１の内面に沿って、回転しながら移動する。保持部２１５は、所定の長さの支持棒２１７を介して、歯車２１３の回転軸に接続されている。歯車２１３は、例えば、一定の速度で回転する。
レーザ部２２０は、例えば、半導体レーザを含み、保持部２１５に保持されたウェーハ１００にレーザ光ＬＬを照射する。レーザ光ＬＬは、例えば、レンズ２２５により、ウェーハ１００の裏面上に集光される。レーザ光ＬＬのスポット径は、レンズ２２５により制御される。
電源部２３０は、レーザ部２２０を駆動する。レーザ部２２０は、電源部２３０から供給される駆動電流により、例えば、パルス駆動される。レーザ部２２０および電源部２３０は、一体に構成されても良い。
撮像部２４０は、ウェーハ１００を撮像し、例えば、レーザ光ＬＬの照射位置を検出するように構成される。制御部２５０は、ウェーハ１００のレーザアニールを実施するために、電源部２３０および撮像部２４０を制御する。
図７（ａ）は、ウェーハ１００の裏面に沿って走査されたレーザ光ＬＬの軌跡を示す模式平面図である。図７（ｂ）は、電源部２３０からレーザ部２２０に供給される電流波形を示す模式図である。
レーザ光ＬＬは、例えば、図７（ａ）に示すトロコイドを描くように走査される。レーザ光ＬＬは、例えば、ステージ２１０に保持されたウェーハ１００を移動させることにより走査される。
例えば、ウェーハ１００の裏面上におけるレーザ光ＬＬの軌跡の座標（ｘ、ｙ）は、次式に従う。
Figure 0007181845000001
ここで、ｒｃは、外歯車２１１の内径（定円の半径）であり、ｒｍは、内歯車２１３の半径（動円の半径）である。ｒｄは、上方から見た、外歯車２１１の中心と、ウェーハ１００の中心と、の間の距離（描画点の半径）である。また、θは、内歯車２１３の回転角である。例えば、ｒｃ＝６０ｍｍ、ｒｍ＝９．４ｍｍ、ｒｄ＝４９ｍｍ、０≦θ≦２ｎπとした時、レーザ光ＬＬは、８インチウェーハの裏面に沿って、図７（ａ）に示す軌跡を描くように走査される。
図７（ａ）に示すレーザ光ＬＬの軌跡によれば、ウェーハ１００の裏面を、例えば、３つの領域Ａ、Ｂ、Ｃに分けることができる。領域Ｃは、ウェーハ１００の裏面の中央に位置し、領域Ｂは、領域Ｃを囲む。また、領域Ａは、領域Ｂを囲む。
領域Ｂにおけるレーザ光ＬＬの軌跡の密度は、領域Ａにおける軌跡の密度よりも高く、領域Ｃにおける軌跡の密度は、領域Ｂにおける軌跡の密度よりも高い。例えば、レーザ光ＬＬの照射強度が一定であり、一定の時間間隔で照射されるとすれば、各領域におけるレーザ光ＬＬの単位面積あたりの累積照射エネルギー（以下、累積照射エネルギー）は、領域Ｂにおいて、領域Ａよりも多く、領域Ｃにおいて領域Ｂよりも多い。
また、レーザ光ＬＬのスポット径は、ウェーハ１００の裏面全面にレーザ光ＬＬを照射するために、レンズ２２５を用いて制御される。レーザ光ＬＬのスポット径は、例えば、Ａ領域におけるそれぞれの位置の走査方向と交差する方向において、相互に隣接する軌跡の幅と同じか、もしくは、それよりも広くなるように設定される。例えば、レーザ光ＬＬのスポット径は、相互に隣接する軌跡のうちの最も広い間隔に基づいて設定される。
さらに、図７（ｂ）に示すように、レーザ部２２０に供給されるパルス電流は、３つのパルス間隔ＰＡ、ＰＢ、ＰＣ（ＰＡ＜ＰＢ＜ＰＣ）を有する。制御部２５０は、撮像部２４０により検出されるレーザ光ＬＬの照射位置に基づいて、パルス間隔を制御する。例えば、領域Ａを走査している間のパルス間隔は、ＰＡであり、領域Ｂを走査している間のパルス間隔は、ＰＢである。さらに、領域Ｃを走査している間のパルス間隔は、ＰＣである。
例えば、領域Ａ～Ｃにおいて、レーザ光ＬＬによる熱処理温度が均一であるとしても、領域間の累積照射エネルギーの違いが大きくなると、それに依存して、イオン注入された不純物の活性化率もしくは拡散の程度が変化する。本実施形態に係るレーザ光ＬＬの走査方法では、レーザ部２２０に供給されるパルス電流のパルス間隔を変化させることにより、領域Ａ～Ｃにおけるレーザ光ＬＬの累積照射エネルギーの差を抑制することができる。これにより、ウェーハ１００の裏面全体に渡り、均一な熱処理を実施することができる。
なお、上記の走査方法は例示であって、これに限定される訳ではない。例えば、領域Ｂを設定しないで、領域Ａおよび領域Ｃの２つにおいて、レーザ光ＬＬの走査を制御しても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、 １０…半導体部、 １１…ｎ形ドリフト層、 １３…ｐ形拡散層、 １５…ｎ形ソース層、 １７…ｐ形コンタクト層、 １９…ｎ形ドレイン層、 ２０…ドレイン電極、 ３０…ソース電極、 ３０ｃ…コンタクト部、 ４０…ゲート電極、 ４３…ゲート絶縁膜、 ４５…層間絶縁膜、 １００…ウェーハ、 ２００…レーザアニール装置、 ２１０…ステージ、 ２１１、２１３…歯車、 ２１５…保持部、 ２１７…支持棒、 ２２０…レーザ部、 ２２５…レンズ、 ２３０…電源部、 ２４０…撮像部、 ２５０…制御部、 Ａ、Ｂ、Ｃ、ＴＢ…領域、 ＣＴ…コンタクトトレンチ、 ＧＴ…ゲートトレンチ、 ＬＬ…レーザ光、ＬＴ１、ＬＴ２…軌跡

Claims (5)

  1. 半導体ウェーハの表面側に金属層を形成した後、前記半導体ウェーハの裏面側に不純物をイオン注入する工程と、
    前記半導体ウェーハの前記裏面にレーザ光を照射し、前記不純物を活性化させる工程と、
    を備え、
    前記レーザ光は、前記半導体ウェーハの前記裏面上において、屈曲のない曲線が複数回交差した軌跡を描くように走査され、
    前記レーザ光の前記裏面上のスポットサイズは、前記レーザ光の走査方向と交差する方向において、前記軌跡を構成する曲線のうちの相互に隣接する部分の間隔よりも広い半導体装置の製造方法。
  2. 前記レーザ光は、連続したパルス電流により駆動されるレーザ装置から放射され、
    前記半導体ウェーハの前記裏面上における第１領域に、前記レーザ光を照射している間、前記パルス電流は、第１周期を有し、
    前記軌跡の密度が前記第１領域よりも高い前記裏面上の第２領域に、前記レーザ光を照射している間、前記パルス電流は、前記第１周期よりも長い第２周期を有する請求項１記載の製造方法。
  3. 前記レーザ光は、前記半導体ウェーハの裏面の中央で複数回交差する軌跡を描くように走査され、
    前記第２領域は、前記裏面の前記中央に位置し、
    前記第１領域は、前記第２領域を囲む請求項２記載の製造方法。
  4. 前記レーザ光は、前記半導体ウェーハの前記裏面上にトロコイドを描くように走査される請求項１～３のいずれか１つに記載の製造方法。
  5. 前記レーザ光は、
    Figure 0007181845000002
    （ｒｃ：定円の半径、ｒｍ：動円の半径、ｒｄ：描画点の半径、θ：回転角）
    で表される軌跡を描くように、前記半導体ウェーハの裏面上を走査される請求項１～３のいずれか１つに記載の製造方法。
JP2019162283A 2019-09-05 2019-09-05 半導体装置の製造方法 Active JP7181845B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019162283A JP7181845B2 (ja) 2019-09-05 2019-09-05 半導体装置の製造方法
US16/803,653 US11189494B2 (en) 2019-09-05 2020-02-27 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019162283A JP7181845B2 (ja) 2019-09-05 2019-09-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021040107A JP2021040107A (ja) 2021-03-11
JP7181845B2 true JP7181845B2 (ja) 2022-12-01

Family

ID=74847521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019162283A Active JP7181845B2 (ja) 2019-09-05 2019-09-05 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11189494B2 (ja)
JP (1) JP7181845B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123300A (ja) 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2013074247A (ja) 2011-09-29 2013-04-22 Sumitomo Heavy Ind Ltd レーザアニール装置、及び、レーザアニール方法
WO2014136237A1 (ja) 2013-03-07 2014-09-12 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
JP2016093507A (ja) 2014-11-12 2016-05-26 ハーグ−シュトライト アーゲー 測定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3054310B2 (ja) * 1994-03-09 2000-06-19 株式会社半導体エネルギー研究所 半導体デバイスのレーザー処理方法
JPH1068713A (ja) * 1996-08-28 1998-03-10 Chikyu Kankyo Sangyo Gijutsu Kenkyu Kiko 光走査型二次元濃度分布測定装置
JPH10175084A (ja) * 1996-12-17 1998-06-30 Komatsu Ltd ライン式レーザマーカ装置、その光学装置及びその刻印方法
JP2012094698A (ja) 2010-10-27 2012-05-17 Renesas Electronics Corp 半導体装置の製造方法
TWI545627B (zh) 2012-06-13 2016-08-11 Sumitomo Heavy Industries 半導體裝置的製造方法及雷射退火裝置
JP6000015B2 (ja) 2012-08-08 2016-09-28 住友重機械工業株式会社 半導体装置の製造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
CN107408581B (zh) * 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123300A (ja) 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
JP2013074247A (ja) 2011-09-29 2013-04-22 Sumitomo Heavy Ind Ltd レーザアニール装置、及び、レーザアニール方法
WO2014136237A1 (ja) 2013-03-07 2014-09-12 三菱電機株式会社 レーザアニール装置、半導体装置の製造方法
JP2016093507A (ja) 2014-11-12 2016-05-26 ハーグ−シュトライト アーゲー 測定方法

Also Published As

Publication number Publication date
US11189494B2 (en) 2021-11-30
JP2021040107A (ja) 2021-03-11
US20210074545A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
CN102741982B (zh) 用于制造半导体器件的方法
US12062544B2 (en) Laser annealing method for semiconductor device, semiconductor device, laser annealing method, control device of laser annealing apparatus, and laser annealing apparatus
TWI672745B (zh) 熱處理裝置、熱處理方法、雷射退火裝置及雷射退火方法
CN108074810B (zh) 半导体装置的制造方法
JP6028849B2 (ja) レーザアニール装置、半導体装置の製造方法
US8420512B2 (en) Method for manufacturing semiconductor device
CN102097306A (zh) 使用激光退火选择激活注入掺杂剂的半导体器件制作方法
JP2003059856A (ja) 半導体装置の製造方法
JP2011222660A (ja) 半導体装置の製造方法
CN1402357A (zh) 场效应型晶体管及制造方法、液晶显示装置及制造方法
JP7181845B2 (ja) 半導体装置の製造方法
CN1476061A (zh) 半导体器件的制造方法
JPH0851207A (ja) 薄膜トランジスタおよびその製造方法
JP2017055046A (ja) 半導体装置の製造方法
JP2008270243A (ja) 半導体デバイスの製造方法
US8853009B2 (en) Method for manufacturing reverse-blocking semiconductor element
JP5800654B2 (ja) レーザアニール装置、及び、レーザアニール方法
JP6870286B2 (ja) 炭化珪素半導体装置の製造方法
JP5751106B2 (ja) 半導体装置の製造方法
JP6958088B2 (ja) 半導体装置の製造方法
JP2004193490A (ja) レーザー照射装置、レーザーの照射方法、及び半導体装置の製造方法
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
JP2020181849A (ja) 半導体装置の製造方法、及び、イオン注入装置
CN114121992A (zh) 存储器的制作方法
JP5046293B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221118

R150 Certificate of patent or registration of utility model

Ref document number: 7181845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150