[go: up one dir, main page]

CN114467180A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN114467180A
CN114467180A CN202180005478.1A CN202180005478A CN114467180A CN 114467180 A CN114467180 A CN 114467180A CN 202180005478 A CN202180005478 A CN 202180005478A CN 114467180 A CN114467180 A CN 114467180A
Authority
CN
China
Prior art keywords
concentration
region
donor
semiconductor substrate
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180005478.1A
Other languages
English (en)
Inventor
洼内源宜
吉村尚
泷下博
内田美佐稀
根本道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114467180A publication Critical patent/CN114467180A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/491—Vertical IGBTs having both emitter contacts and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置，所述半导体装置具备：半导体基板，其具有上表面和下表面，并包含体施主；第一导电型的缓冲区，其配置在半导体基板的下表面侧，并包含氢施主，并且半导体基板的深度方向上的掺杂浓度分布具有单个的第一掺杂浓度峰；第一导电型的高浓度区，其配置在缓冲区与半导体基板的上表面之间，并包含氢施主，并且施主浓度比体施主浓度高；第一导电型或第二导电型的下表面区，其配置在缓冲区与半导体基板的下表面之间，掺杂浓度比高浓度区的掺杂浓度高。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置以及半导体装置的制造方法。
背景技术
以往，已知有向半导体晶片注入氢离子来调整半导体晶片的掺杂浓度的技术(例如，参照专利文献1)。
专利文献1：US2015/0050754号
发明内容
技术问题
优选能够使氢容易地扩散到远离氢的注入位置的区域。
技术方案
为了解决上述课题，在本发明的一个方式中，提供一种半导体装置，该半导体装置具备半导体基板，该半导体基板具有上表面和下表面并包含体施主。半导体装置可以具备第一导电型的缓冲区，其配置在半导体基板的下表面侧，且包含氢施主，并且半导体基板的深度方向上的掺杂浓度分布具有单个的第一掺杂浓度峰。半导体装置可以具备第一导电型的高浓度区，其配置在缓冲区与半导体基板的上表面之间，且包含氢施主，并且施主浓度比体施主浓度高。半导体装置可以具备第一导电型或第二导电型的下表面区，其配置在缓冲区与半导体基板的下表面之间，且掺杂浓度比高浓度区的掺杂浓度高。
缓冲区的掺杂浓度峰可以是氢施主的浓度峰。
缓冲区的掺杂浓度峰可以是除氢施主以外的N型掺杂剂的浓度峰。
半导体装置可以具备配置在半导体基板的上表面侧的杂质化学浓度峰。杂质化学浓度峰的上侧下摆的杂质化学浓度从顶点朝向所述上表面侧减小，杂质化学浓度峰的下侧下摆的杂质化学浓度从顶点朝向所述下表面侧减小，杂质化学浓度峰的所述上侧下摆的杂质化学浓度比杂质化学浓度峰的下侧下摆的所述杂质化学浓度更急剧地减小。高浓度区可以从缓冲区的掺杂浓度峰起设置到杂质化学浓度峰为止。
半导体装置可以具备氢化学浓度峰，其配置在与缓冲区的第一掺杂浓度峰相同的深度位置。半导体装置可以具备第二掺杂浓度峰，其配置在与杂质化学浓度峰相同的深度位置。杂质化学浓度峰可以是氢的化学浓度峰。各浓度峰可以具有浓度随着从半导体基板的下表面朝向上表面而增大的下侧下摆。利用杂质化学浓度峰的下侧下摆的倾斜度将第二掺杂浓度峰的下侧下摆的倾斜度归一化所得的值可以小于利用氢化学浓度峰的下侧下摆的倾斜度将第一掺杂浓度峰的下侧下摆的倾斜度归一化所得的值。
高浓度区在半导体基板的深度方向上可以具有半导体基板的厚度的50％以上的长度。
高浓度区在半导体基板的深度方向上可以具有70μm以上的长度。
高浓度区的施主浓度可以是体施主浓度的2倍以上。
高浓度区的施主浓度可以是体施主浓度的5倍以上。
在将半导体装置的额定电压设为x(V)的情况下，体施主浓度(atoms/cm3)可以是(9.20245×1012)/x以上且(4.60123×1016)/x以下。
体施主浓度(atoms/cm3)可以是(9.20245×1014)/x以上且(1.84049×1016)/x以下。
半导体基板的深度方向的中央处的施主浓度(/cm3)可以是(9.20245×1015)/x以上且(9.20245×1016)/x以下。
在本发明的第二方式中，提供一种半导体装置的制造方法。制造方法可以包括第一注入阶段，从具有上表面和下表面并包含体施主的半导体基板的下表面向第二位置注入带电粒子，并且向第一位置注入氢离子，以在比所述第二位置更靠下表面侧的区域中氢化学浓度分布具有单个的峰。制造方法可以包括第一退火阶段，对半导体基板进行退火，在第一位置与第二位置之间形成施主浓度比体施主浓度高的高浓度区。
制造方法可以包括磨削阶段，在第一退火阶段之后，对半导体基板的下表面侧进行磨削，去除包括第一位置的区域。
制造方法可以包括第二注入阶段，在磨削阶段之后，从半导体基板的下表面向比第二位置更靠下表面侧的位置注入N型的掺杂剂。
制造方法可以包括第二注入阶段，在磨削阶段之后，从半导体基板的下表面向比第二位置更靠下表面侧的位置注入氢离子。
应予说明，上述发明内容并没有列举本发明的全部必要特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出半导体装置100的一例的截面图。
图2示出图1的A-A线所表示的位置处的深度方向上的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。
图3示出比较例的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。
图4是示出半导体装置100的制造方法的一例的流程图。
图5是示出半导体装置100的制造方法的其他例的流程图。
图6是对图5的制造方法所涉及的半导体装置100进行说明的图。
图7示出图6的A-A线所表示的位置处的深度方向上的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。
图8是示出第一掺杂浓度峰111的其他例的图。
图9A是对氢化学浓度峰131与第一掺杂浓度峰111之间的关系进行说明的图。
图9B是对杂质化学浓度峰141与第二掺杂浓度峰121之间的关系进行说明的图。
图9C是对下侧下摆142的倾斜度进行说明的图。
图10A是对下侧下摆112的倾斜度的归一化的其他定义进行说明的图。
图10B是对下侧下摆122的倾斜度的归一化的其他定义进行说明的图。
图11是针对每个β示出通过式(12)而表示的ε’与γ之间的关系的图表。
图12是示出体施主浓度NBre的优选的范围的一例的图。
图13是示出ε’为范围B(0.01以上且0.333以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图14是示出ε’为范围C(0.03以上且0.25以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图15是示出ε’为范围D(0.1以上且0.2以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图16是示出ε’为范围E(0.001以上且0.1以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图17是示出ε’为范围F(0.002以上且0.05以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图18是示出ε’为范围G(0.005以上且0.02以下)的情况下的体施主浓度NBre的优选的范围的一例的图。
图19是示出ε’为范围H(0.01±0.002)的情况下的体施主浓度NBre的优选的范围的一例的图。
图20是半导体装置100的俯视图的一例。
图21是图20中的区域A的放大图。
图22A是示出图21中的b-b截面的一例的图。
图22B是示出图22A的d-d线处的掺杂浓度Dd的分布例的图。
图23是示出图21中的b-b截面的其他例的图。
符号说明
10···半导体基板、11···阱区、12···发射区、14···基区、15···接触区、16···蓄积区、18···体施主区、19···漂移区、20···缓冲区、21···上表面、22···集电区、23···下表面、24···集电极、29···直线部分、30···虚设沟槽部、31···前端部、32···虚设绝缘膜、34···虚设导电部、38···层间绝缘膜、39···直线部分、40···栅极沟槽部、41···前端部、42···栅极绝缘膜、44···栅极导电部、52···发射极、54···接触孔、60、61···台面部、70···晶体管部、80···二极管部、81···延长区域、82···阴极区、90···边缘终端结构部、92···保护环、100···半导体装置、102···端边、106···通过区域、111···第一掺杂浓度峰、112···下侧下摆、113···上侧下摆、114···倾斜度、117···掺杂浓度峰、119···化学浓度峰、121···第二掺杂浓度峰、122···下侧下摆、123···上侧下摆、124···倾斜度、125···倾斜度、129···有源侧栅极布线、130···外周栅极布线、131···氢化学浓度峰、132···下侧下摆、133···上侧下摆、134···倾斜度、137···氢化学浓度峰、141···杂质化学浓度峰、142···下侧下摆、143···上侧下摆、144···倾斜度、145···倾斜度、150···高浓度区、160···有源部、164···栅极焊盘、181···低浓度区、201···下表面区、211···第一缺陷密度峰、212···第二缺陷密度峰、213···缺陷密度峰、214···缺陷密度峰、311···上限、312···下限、313···上限、314···下限
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
另外，有时将从半导体基板的深度方向上的中心起到半导体基板的上表面为止的区域称为上表面侧。同样地，有时将从半导体基板的深度方向上的中心起到半导体基板的下表面为止的区域称为下表面侧。在本说明书中，有时将半导体基板的深度方向上的中心位置称为Zc。
在本说明书中，在称为“同一”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
在本说明书中，将掺杂了杂质的掺杂区域的导电型设为P型或N型而进行说明。在本说明书中，杂质有时特别指N型的施主或P型的受主中的任一者，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主而形成为示出N型的导电型的半导体或示出P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指在将施主浓度设为正离子的浓度并将受主浓度设为负离子的浓度而包含电荷的极性相加所得的实质的浓度。作为一例，若将施主浓度设为ND，并将受主浓度设为NA，则任意位置处的实质的净掺杂浓度成为ND-NA。在本说明书中，有时将净掺杂浓度仅记载为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体获取电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)以及氢(H)结合所得的VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型的掺杂浓度低。另外，在本说明书中记载为P++型或N++型的情况下，意味着掺杂浓度比P+型或N+型的掺杂浓度高。除非另有说明，否则本说明书中的单位制是SI单位制。虽然有时以cm来表示长度的单位，但是各计算可以换算为米(m)之后进行。
在本说明书中，化学浓度是指不依赖于电活化的状态而测定的杂质的原子密度。化学浓度(原子密度)能够通过例如二次离子质谱分析法(SIMS)来计测。上述净掺杂浓度能够通过电压-电容测定法(CV法)来测定。另外，可以将利用扩展电阻测定法(SR法)而计测的载流子浓度作为净掺杂浓度。通过CV法或SR法计测的载流子浓度可以作为热平衡状态下的值。另外，在N型的区域中，施主浓度远远大于受主浓度，因此也可以将该区域中的载流子浓度设为施主浓度。同样地，在P型的区域中，也可以将该区域中的载流子浓度设为受主浓度。在本说明书中，有时将N型区域的掺杂浓度称为施主浓度，有时将P型区域的掺杂浓度称为受主浓度。
另外，在施主、受主或净掺杂的浓度分布具有峰的情况下，可以将该峰值作为该区域的施主、受主或净掺杂的浓度。在施主、受主或净掺杂的浓度几乎均匀的情况下等，也可以将该区域中的施主、受主或净掺杂的浓度的平均值作为施主、受主或净掺杂的浓度。在本说明书中，有时在每单位体积的浓度表示中使用atoms/cm3或/cm3。该单位用于半导体基板内的施主或受主浓度、或者化学浓度。也可以省略atoms标记。
通过SR法计测的载流子浓度可以低于施主或受主的浓度。在测定扩展电阻时电流流通的范围内，有半导体基板的载流子迁移率低于结晶状态的载流子迁移率的值的情况。由于晶格缺陷等引起的晶体结构的混乱(无序)而使载流子散乱，从而产生载流子迁移率的下降。
根据通过CV法或SR法计测的载流子浓度计算出的施主或受主的浓度可以低于表示施主或受主的元素的化学浓度。作为一例，在硅的半导体中成为施主的磷或砷的施主浓度、或者成为受主的硼(Boron)的受主浓度是它们的化学浓度的99％左右。另一方面，在硅的半导体中成为施主的氢的施主浓度是氢的化学浓度的0.1％至10％左右。本说明书中的各浓度可以是室温下的值。作为一例，室温下的值可以使用300K(开尔文)(约26.9℃)时的值。
在将离子或电子等带电粒子以预定的加速能量注入到半导体基板的情况下，这些粒子在深度方向上具有预定的分布。在本说明书中，有时将该分布的峰位置称为该粒子被注入的位置或该粒子被注入的深度等。
图1是示出半导体装置100的一例的截面图。半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10是硅基板。
在半导体基板10形成有绝缘栅双极型晶体管(IGBT)等晶体管元件、以及续流二极管(FWD)等二极管元件中的至少一者。在图1中，省略了晶体管元件和二极管元件的各电极和设置在半导体基板10的内部的各区域。后面会对晶体管元件和二极管元件的构成例进行说明。
本例的半导体基板10整体地分布有N型的体施主。体施主是在制造成为半导体基板10的基础的晶锭时，由在晶锭内大致均匀地包含的掺杂剂而形成的施主。本例的体施主是除氢以外的元素。虽然体施主的掺杂剂是例如磷、锑、砷、硒、硫磺，但是不限于此。本例的体施主是磷。体施主也包含在P型的区域。半导体基板10可以是从半导体的晶锭切出的晶片，也可以是将晶片单片化而成的芯片。半导体的晶锭可以利用直拉法(CZ法)、磁场直拉法(MCZ法)、悬浮区熔法(FZ法)中的任一者来制造。本例中的晶锭是利用MCZ法来制造的。利用MCZ法制造出的基板所包含的氧浓度是1×1017～7×1017/cm3。利用FZ法制造出的基板所包含的氧浓度是1×1015～5×1016/cm3。氧浓度高的情况会有容易产生氢施主的倾向。体施主浓度可以使用分布在整个半导体基板10的体施主的化学浓度，也可以是该化学浓度的90％至100％之间的值。另外，半导体基板10也可以使用不包含磷等掺杂剂的无掺杂基板。在该情况下，无掺杂基板的体施主浓度为例如1×1010/cm3以上且5×1012/cm3以下。无掺杂基板的体施主浓度优选为1×1011/cm3以上。无掺杂基板的体施主浓度优选为5×1012/cm3以下。
半导体基板10具有上表面21和下表面23。上表面21和下表面23是半导体基板10的两个主表面。在本说明书中，将与上表面21和下表面23平行的面上的正交轴设为X轴和Y轴，将与上表面21和下表面23垂直的轴设为Z轴。
在半导体基板10从下表面23向第二深度位置Z2注入带电粒子。带电粒子是例如氢离子、氦离子、电子等。本例的半导体基板10在第二深度位置Z2具有氢或氦等杂质化学浓度峰141。应予说明，第二深度位置Z2可以是比上表面21更靠上侧的位置。即，带电粒子可以以贯通半导体基板10的方式注入。
深度位置是指半导体基板10的深度方向(Z轴方向)上的位置。在本说明书中，有时将从下表面23到各位置的距离称为各位置的深度位置。例如，第二深度位置Z2的距下表面23的距离是Z2。第二深度位置Z2可以配置在半导体基板10的上表面21侧(即，上表面21与深度方向上的中央位置Zc之间的区域)。
带电粒子通过半导体基板10的内部的平均距离(也称为射程)能够通过使带电粒子加速的加速能量来控制。在本例中，以带电粒子的平均射程成为距离Z2的方式设定加速能量。带电粒子的平均射程Z2可以比半导体基板10的深度方向上的厚度的一半大。
在本说明书中，有时将被注入的带电粒子所通过的区域称为通过区域106。在图1的例子中，半导体基板10的从下表面23到第二深度位置Z2为止是通过区域106。在图1的例子中，从半导体基板10的整个下表面23注入带电粒子。在其他的例子中，可以仅向下表面23的一部分区域注入带电粒子。由此，也能够在XY面局部地形成通过区域106。
在半导体基板10的下表面23侧(即，下表面23与深度方向上的中央位置Zc之间的区域)设置有N型的缓冲区20。在缓冲区20与下表面23之间设置有下表面区201。下表面区201是掺杂浓度比后述的高浓度区150的掺杂浓度更高的N型或P型的区域。下表面区201可以是后述的阴极区或集电区。缓冲区20抑制从半导体基板10的上表面21侧扩展的耗尽层到达下表面区201(击穿)。
缓冲区20的半导体基板10的深度方向上的掺杂浓度分布具有单个的第一掺杂浓度峰111。第一掺杂浓度峰111配置在第一深度位置Z1。通过设置第一掺杂浓度峰111，从而能够抑制上述的耗尽层越过第一掺杂浓度峰111而扩展到下表面23侧。缓冲区20可以包含氢施主。
在本例中，从下表面23向第一深度位置Z1注入质子等氢离子。在本例中，在第一深度位置Z1与第二深度位置Z2之间，除上述的氢离子和带电粒子以外，没有局部地注入杂质离子。
在半导体基板10中带电粒子所通过的通过区域106中，由于带电粒子通过而形成有以单原子空位(V)、多原子空位(VV)等空位为主体的晶格缺陷。与空位相邻的原子具有悬挂键。晶格缺陷也包含晶格间原子和/或位错等，在广义上也可以包含施主和/或受主，但是在本说明书中，有时将以空位为主体的晶格缺陷称为空位型晶格缺陷、空位型缺陷、或者简称为晶格缺陷。另外，由于向半导体基板10注入带电粒子而形成大量晶格缺陷，所以有半导体基板10的结晶性剧烈混乱的情况。在本说明书中，有时将该结晶性的混乱称为无序。
另外，在整个半导体基板10包含氧。该氧在制造半导体的晶锭时，被有意地或无意地导入。在半导体基板10的内部，氢(H)、空位(V)以及氧(O)结合，形成VOH缺陷。另外，通过对半导体基板10进行热处理从而使注入到第一深度位置Z1的氢扩散，促进VOH缺陷的形成。在注入到第二深度位置Z2的带电粒子为氢离子的情况下，氢也从第二深度位置Z2扩散，更加促进VOH缺陷的形成。
VOH缺陷作为供给电子的施主而起作用。在本说明书中，有时将VOH缺陷仅称为氢施主。在本例中，在带电粒子的通过区域106形成氢施主。氢施主的掺杂浓度比氢的化学浓度更低。若将氢施主的掺杂浓度相对于氢的化学浓度的比例设为活化率，则活化率可以是0.1％～30％的值。在本例中，活化率是1％～5％。
通过在半导体基板10的通过区域106形成氢施主，从而能够使通过区域106中的施主浓度高于体施主浓度。通常，必须准备与应形成于半导体基板10的元件的特性、特别是额定电压或耐压对应地具有预定的体施主浓度的半导体基板10。相对于此，根据图1所示的半导体装置100，通过控制带电粒子和氢离子的剂量，从而能够调整半导体基板10的施主浓度。因此，能够使用不与元件的特性等相对应的体施主浓度的半导体基板10来制造半导体装置100。虽然制造半导体基板10时的体施主浓度的偏差比较大，但是也能够比较高精度地控制带电粒子和氢离子的剂量。因此，也能够高精度地控制通过注入带电粒子而产生的晶格缺陷的浓度，另外，也能够高精度地控制与晶格缺陷结合的氢浓度。因此，能够高精度地控制通过区域106的施主浓度。
另外，注入到第一深度位置Z1的氢优选朝向上表面21扩散到更远的位置。由此，能够使通过区域106的Z轴方向上的长度变大，容易遍及半导体基板10的宽广的区域而调整掺杂浓度。
若在第一深度位置Z1与第二深度位置Z2之间注入除上述的氢离子和带电粒子以外的杂质，则在该注入位置的附近大量形成晶格缺陷。在大量形成有晶格缺陷的区域中，氢离子的扩散被抑制。因此，若在第一深度位置Z1与第二深度位置Z2之间存在具有高密度的晶格缺陷的区域，则导致氢离子的扩散被抑制。
通常，缓冲区20为了在抑制电场集中的同时抑制耗尽层的扩展而设置有多个掺杂浓度峰。为了防止耗尽层到达下表面区201，将多个掺杂浓度峰中的最靠下表面23侧的掺杂浓度峰设定为最大浓度。但是，若要使缓冲区20具有多个掺杂浓度峰并且在通过区域106形成氢施主，则会导致注入到缓冲区20的最大浓度峰的氢的扩散被形成在其他掺杂浓度峰的位置的晶格缺陷阻碍。因此，有时氢不会扩散到整个通过区域106。
在本例中，缓冲区20具有单个的第一掺杂浓度峰111。因此，氢的扩散至少在缓冲区20中不被抑制。因此，注入到第一深度位置Z1的氢容易朝向上表面21扩散。
图2示出图1的A-A线所示的位置处的深度方向上的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。本例的杂质为氦或氢。图2的横轴表示距下表面23的深度位置，纵轴以对数轴表示每单位体积的氢化学浓度、施主浓度以及杂质化学浓度。图2的分布中的晶格缺陷密度DV是退火前的分布，其他浓度表示注入氢离子和带电粒子(杂质)而退火后的分布。
图2中的氢化学浓度和杂质化学浓度例如通过SIMS法来计测。图2中的掺杂浓度是例如通过CV法或SR法计测的电活化的掺杂浓度。
本例的氢化学浓度CH在第一深度位置Z1具有氢化学浓度峰131。氢化学浓度峰131在第一深度位置Z1呈现极大值。
本例的杂质化学浓度CI在第二深度位置Z2具有杂质化学浓度峰141。杂质化学浓度峰141在第二深度位置Z2呈现极大值。
掺杂浓度Dd具有第一掺杂浓度峰111、以及第二掺杂浓度峰121。另外，掺杂浓度Dd可以在下表面区201具有掺杂浓度峰。本例的下表面区201具有P型的掺杂浓度峰。在下表面区201可以注入有硼(Boron)等P型掺杂剂。在其他的例子中，下表面区201可以具有N型的掺杂浓度峰。在该情况下，在下表面区201可以注入有磷等N型掺杂剂。
本例的第一掺杂浓度峰111是因向第一深度位置Z1注入氢离子而引起的晶格缺陷与注入到第一深度位置Z1的氢结合而成的氢施主(VOH缺陷)的浓度峰。因此，第一掺杂浓度峰111在第一深度位置Z1呈现极大值。
第二掺杂浓度峰121是因向第二深度位置Z2注入带电粒子而引起的晶格缺陷与从第一深度位置Z1扩散的氢结合而成的氢施主的浓度峰。因此，第二掺杂浓度峰121在第二深度位置Z2呈现极大值。
应予说明，第一掺杂浓度峰111呈现极大值的位置也可以不与第一深度位置Z1严格地一致。例如，若在以第一深度位置Z1为基准的第一氢化学浓度峰131的半峰全宽的范围内包含第一掺杂浓度峰111呈现极大值的位置，则可以认为第一掺杂浓度峰111实质性地配置于第一深度位置Z1。同样地，若在以第二深度位置Z2为基准的杂质化学浓度峰141的半峰全宽的范围内包含第二掺杂浓度峰121呈现极大值的位置，则可以认为第二掺杂浓度峰121实质性地配置于第二深度位置Z2。
另外，在第一掺杂浓度峰111与下表面区201的掺杂浓度峰重叠而难以判别第一掺杂浓度峰111的情况下，也可以将氢化学浓度峰131的顶点的深度位置Z1处的掺杂浓度作为第一掺杂浓度峰111。
各浓度峰具有浓度从顶点朝向下表面23减小的下侧下摆、以及浓度从顶点朝向上表面21减小的上侧下摆。在本例中，氢化学浓度峰131具有下侧下摆132和上侧下摆133。杂质化学浓度峰141具有下侧下摆142和上侧下摆143。第一掺杂浓度峰111具有下侧下摆112和上侧下摆113。第二掺杂浓度峰121具有下侧下摆122和上侧下摆123。
由于在第一深度位置Z1从下表面23注入氢离子，所以在第一深度位置Z1与下表面23之间也存在比较多的氢。同样地，在第二深度位置Z1与下表面23之间存在大量作为带电粒子而注入的杂质。因此，在各化学浓度分布中的各浓度峰，与下侧下摆的浓度相比，上侧下摆的浓度可以更急剧地减小。另外，由于掺杂浓度依赖于氢化学浓度或杂质化学浓度，所以在各掺杂浓度峰中，与下侧下摆的浓度相比，上侧下摆的浓度也可以更急剧地减小。
通过在第一深度位置Z1和第二深度位置Z2的附近注入氢离子或带电粒子而形成比较多的晶格缺陷。因此，晶格缺陷浓度DV在第一深度位置Z1具有第一缺陷密度峰211，在第二深度位置Z2具有第二缺陷密度峰212。另外，在从第二深度位置Z2到下表面23为止的通过区域106(参照图1)，除第一深度位置Z1和第二深度位置Z2的附近以外，以大致均匀的密度形成因带电粒子通过而产生的晶格缺陷。如图2的晶格缺陷密度DV的分布图中虚线所示，晶格缺陷浓度DV可以在不超过峰212的范围内朝向峰212平缓地增加。在如此地晶格缺陷浓度DV朝向峰212增加的情况下，因带电粒子通过而产生的晶格缺陷也可以以大致均匀的密度形成。
注入到第一深度位置Z1的氢通过退火处理而朝向上表面21扩散。在本例中，缓冲区20具有单个的第一掺杂浓度峰111。因此，在缓冲区20不存在除第一缺陷密度峰211以外的缺陷密度峰。因此，氢容易从第一深度位置Z1扩散到第二深度位置Z2。在通过区域106中一定浓度以上的浓度的氢扩散而成的区域形成VOH缺陷(氢施主)，并且形成包含氢施主的高浓度区150。高浓度区150是施主浓度比体施主浓度Db更高的区域。高浓度区150配置在缓冲区20与半导体基板10的上表面21之间。
高浓度区150可以是掺杂浓度在深度方向上大致均匀的区域。掺杂浓度在深度方向上大致均匀可以指例如掺杂浓度的最大值与最小值之差为掺杂浓度的最大值的50％以内的区域沿深度方向连续的状态。该差可以是该区域的掺杂浓度的最大值的30％以下，也可以是10％以下。
或者，相对于深度方向的预定范围内的掺杂浓度分布的平均浓度，掺杂浓度分布的值可以在该掺杂浓度分布的平均浓度的±50％以内，也可以在±30％以内，还可以在±10％以内。作为一例，深度方向的预定范围W可以如下所述。即，可以将从第一深度位置Z1起到第二深度位置Z2为止的长度设为ZL，并将从Z1与Z2之间的中心Z12c向第一深度位置Z1侧和第二深度位置Z2侧分别离开0.25ZL而得的两点间的长度0.5ZL的区间设为该范围。根据高浓度区150的长度，可以将预定范围的长度设为0.75ZL，也可以设为0.3ZL，还可以设为0.9ZL。缓冲区20的上表面21侧的端部位置也可以是高浓度区150中大致均匀的掺杂浓度朝向第一掺杂浓度峰111开始单调地增加的深度位置。
应予说明，在掺杂浓度Dd的分布的测定结果中，即使是不注入掺杂剂的区域，因测定时的噪声等也有包含微小的峰的情况。在本例中，掺杂浓度Dd的峰可以指长度10μm以内的掺杂浓度Dd的最小值与最大值之比为1.1倍以上的峰。该比可以是1.2倍以上，也可以是1.5倍以上。同样地，每个化学浓度的峰也可以指具有该比的峰。
另外，优选在第一深度位置Z1与第二深度位置Z2之间不存在除第一掺杂浓度峰111和第二掺杂浓度峰121以外的掺杂浓度峰。另外，优选在第一深度位置Z1与第二深度位置Z2之间不存在除氢化学浓度峰131和杂质化学浓度峰141以外的化学浓度峰。另外，优选在第一深度位置Z1与第二深度位置Z2之间不存在除第一缺陷密度峰211和第二缺陷密度峰212以外的缺陷密度峰。由此，氢容易从第一深度位置Z1扩散到第二深度位置Z2。
由于氢容易扩散，所以容易在深度方向上较长地形成高浓度区150。高浓度区150可以从第一掺杂浓度峰111起连续地设置到杂质化学浓度峰141为止。高浓度区150可以从缓冲区20的上端起连续地设置到第二深度位置Z2为止。
高浓度区150的深度方向上的长度可以是半导体基板10的深度方向上的厚度的50％以上，可以是60％以上，也可以是70％以上，还可以是80％以上。另外，高浓度区150的深度方向上的长度可以是70μm以上，可以是80μm以上，也可以是90μm以上，还可以是100μm以上。在本例中，由于氢容易扩散到第二深度位置Z2，所以容易在第二深度位置Z2规定形成高浓度区150的范围。
高浓度区150的施主浓度的最小值高于半导体基板10的体施主浓度Db。即，遍及整个高浓度区150，高浓度区150的施主浓度(或掺杂浓度)高于体施主浓度Db。高浓度区150的施主浓度通过体施主浓度与氢施主浓度(VOH缺陷浓度)之和来确定。氢施主浓度能够以针对第二深度位置Z2的带电粒子的剂量以及针对第一深度位置Z1的氢离子的剂量而高精度地控制。因此，通过使氢施主浓度比体施主浓度高得多，从而即使在体施主浓度产生偏差的情况下，也能够降低高浓度区150的施主浓度的偏差。高浓度区150的施主浓度可以是体施主浓度Db的2倍以上，也可以是5倍以上，还可以是10倍以上。
图3示出比较例的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。比较例的半导体装置在缓冲区20，在比第一掺杂浓度峰111更靠上表面21侧的位置具有一个以上的掺杂浓度峰117。作为一例，各掺杂浓度峰117注入氢离子而形成。
本例的氢化学浓度CH在与各个掺杂浓度峰117相同的深度位置具有氢化学浓度峰137。另外，晶格缺陷密度DV在与各个氢化学浓度峰137相同的深度位置具有缺陷密度峰213。即，缓冲区20在比第一深度位置Z1更靠上表面21侧的位置具有一个以上的缺陷密度峰213。
在图3的例子中，氢化学浓度峰131的浓度比其他氢化学浓度峰137高10倍以上。因此，从缓冲区20向上表面21侧扩散的氢几乎都是注入到第一深度位置Z1的氢。但是，注入到第一深度位置Z1的氢的扩散会被缺陷密度峰213阻碍。例如，由于氢与晶格缺陷结合或者存在晶格缺陷从而妨碍氢的移动。
因此，在图3的例子中，氢无法充分地扩散到第二深度位置Z2。在该情况下，高浓度区150不形成到第二深度位置Z2而导致残留有施主浓度低的低浓度区181。低浓度区181的施主浓度可以与体施主浓度Db为相同程度。另外，在低浓度区181中大量残留有晶格缺陷的情况下，有时低浓度区181的载流子浓度也比体施主浓度Db低。由于在低浓度区181几乎不形成氢施主，所以体施主浓度对低浓度区181的施主浓度的影响变大。因此，导致低浓度区181的施主浓度的偏差比较大。另外，由于在掺杂浓度分布中产生了谷状的部分，所以有时给半导体装置100的特性带来影响。相对于此，根据图2所示的半导体装置100，能够较宽阔地形成高浓度区150，因此能够抑制掺杂浓度的偏差，另外，能够高精度地调整半导体装置100的特性。
应予说明，也考虑在缓冲区20中，将最靠近上表面21的氢化学浓度峰137设为高浓度。由此，容易使氢扩散到靠近上表面21的位置。但是，若将靠近上表面21的氢化学浓度峰137设为高浓度，则在发射极-集电极间电压比较高的状态下，有时耗尽层到达高浓度的掺杂浓度峰，雪崩耐量降低。根据图2所示的例子，能够在将高浓度的第一掺杂浓度峰111配置在下表面23的附近而抑制雪崩耐量的降低的同时将高浓度区150形成到上表面21的附近。第一深度位置Z1与下表面23之间的距离可以是5μm以下，也可以是3μm以下。
图4是示出半导体装置100的制造方法的一例的流程图。首先，在上表面侧结构形成阶段S400中，形成半导体基板10的上表面21侧的结构。上表面21侧的结构是指包括后述的栅极沟槽、虚设沟槽、发射区、基区、蓄积区、层间绝缘膜、发射极以及栅极布线中的至少一部分。在上表面侧结构形成阶段S400中，也可以形成所有的这些结构。
接着，在磨削阶段S402中，对半导体基板10的下表面23侧进行磨削而调整半导体基板10的厚度。在磨削阶段S402中，可以根据半导体装置100应具有的耐压来调整半导体基板10的厚度。
接着，在下表面区形成阶段S404中，在与半导体基板10的下表面23接触的区域形成下表面区201。在下表面区形成阶段S404中，通过从下表面23注入N型掺杂剂或P型掺杂剂，并利用激光等对下表面23的附近进行局部退火，从而可以形成下表面区201。
接着，在第一注入阶段S406中，向半导体基板10注入带电粒子和氢离子。第一注入阶段S406具有带电粒子注入阶段S408和氢注入阶段S410。在带电粒子注入阶段S408中，从半导体基板10的下表面23向第二深度位置Z2注入带电粒子。带电粒子可以是氢离子、氦离子或电子束。另外，在氢注入阶段S410中，从半导体基板10的下表面23向第一深度位置Z1注入氢离子。在氢注入阶段S410中，在比第二深度位置Z2更靠下表面23侧的区域中，以使氢化学浓度分布具有单个的峰的方式向第一位置Z1注入氢离子。应予说明，在向第二深度位置Z2注入氢离子的情况下，在第二深度位置Z2可以存在氢化学浓度的峰。对于带电粒子注入阶段S408和氢注入阶段S410而言，可以先执行任一者。
接着，在退火阶段S412中，对半导体基板10进行退火。在退火阶段S412中，将半导体基板10投入退火炉，对整个半导体基板10进行退火。通过退火阶段S412而在第一深度位置Z1与第二深度位置Z2之间形成高浓度区150。退火阶段S412优选在注入到第一深度位置Z1的氢能够扩散到第二深度位置Z2的条件下进行。例如，退火阶段S412的退火温度是350℃以上且400℃以下。退火温度可以是360℃以上，也可以是380℃以下。退火阶段S412中的退火时间可以是30分钟以上，也可以是1小时以上，还可以是3小时以上。退火时间可以是10小时以下，也可以是7小时以下。
接着，在下表面侧电极形成阶段S414中，在半导体基板10的下表面23形成金属电极。该金属电极可以是后述的集电极。另外，也可以在退火阶段S412与下表面侧电极形成阶段S414之间，通过向半导体基板10注入氦等杂质，从而局部地形成晶格缺陷而调整载流子的寿命。
图5是示出半导体装置100的制造方法的其他例的流程图。本例的制造方法相对于图4所示的例子，在还包括磨削阶段S500、第二注入阶段S502以及第二退火阶段S504这一点上不同。其他工序可以与图4所示的例子相同。但是，在本例中，在第一注入阶段S406之前不进行下表面区形成阶段S404。
在本例中，在第一退火阶段S412之后，在磨削阶段S500中，对半导体基板10的下表面23侧进行磨削。在磨削阶段S500中，以从半导体基板10去除包括第一深度位置Z1的区域的方式磨削下表面23。在磨削阶段S500中，可以以使第一掺杂浓度峰111的上侧下摆113的一部分残留于半导体基板10的方式来磨削，也可以以使上侧下摆113不残留于半导体基板10的方式来磨削。在磨削阶段S500中，可以以使高浓度区150在下表面23露出的方式磨削半导体基板10。
在本例中，通过磨削阶段S402和磨削阶段S500而被磨削的半导体基板10的厚度成为与预定的耐压相对应的厚度。磨削阶段S402和磨削阶段S500中的磨削量可以任意地设定。也可以省略磨削阶段S402。接着，在下表面区形成阶段S404中，形成下表面区201。
接着，在第二注入阶段S502中，向第三深度位置Z3注入N型掺杂剂。第三深度位置Z3是应形成缓冲区20的位置。N型掺杂剂可以是氢，也可以是磷等除氢以外的掺杂剂。
接着，在第二退火阶段S504中，对半导体基板10进行退火。在第二退火阶段S504中，使注入到第三深度位置Z3的N型掺杂剂活化而施主化。由此，能够形成缓冲区20。在第二退火阶段S504中，可以对整个半导体基板10进行退火，也可以局部地进行退火。接着，在下表面侧电极形成阶段S414中，在半导体基板10的下表面23形成金属电极。
图6是对图5的制造方法所涉及的半导体装置100进行说明的图。将通过磨削阶段S500磨削前的半导体基板10的下表面设为下表面23-2，将磨削后的下表面设为下表面23-1。
在第一注入阶段S406中，从下表面23-2向第一深度位置Z1注入氢离子，从下表面23-2向第二深度位置Z2注入带电粒子。另外，通过第一退火阶段S412使注入到第一深度位置Z1的氢扩散。
接着，通过磨削阶段S500，对下表面23-2进行磨削，去除包括第一深度位置Z1的区域。接着，在下表面区形成阶段S404中，在与下表面23-1接触的区域形成下表面区201。
接着，通过第二注入阶段S502，向第三深度位置Z3注入N型掺杂剂。接着，在第二退火阶段S504中，对半导体基板10进行退火，使注入到第三深度位置Z3的N型掺杂剂活化，形成缓冲区20。
图7示出图6的A-A线所表示的位置处的深度方向上的晶格缺陷密度DV、氢化学浓度CH、掺杂浓度Dd以及杂质化学浓度CI的各分布。本例的杂质为氦或氢。图7的分布中的晶格缺陷密度DV表示在向第一深度位置Z1、第二深度位置Z2、第三深度位置Z3注入了氢离子等时形成的晶格缺陷密度。即，晶格缺陷密度DV省略了在形成下表面区201时形成的晶格缺陷。与图2的例子同样地，晶格缺陷浓度DV可以在不超过峰212的范围内朝向峰212平缓地增加。在图7中，利用虚线来表示晶格缺陷密度DV增加的方式。在如此地晶格缺陷浓度DV朝向峰212增加的情况下，也可以以大致均匀的密度形成因带电粒子通过而产生的晶格缺陷。另外，示出也包含了通过退火而氢施主化了的晶格缺陷的密度。除晶格缺陷密度以外的其他浓度示出在执行了第二退火阶段S504之后的分布。
在第一深度位置Z1，为了使氢扩散到第二深度位置Z2而注入高浓度的氢。因此，有时会导致在第一深度位置Z1形成比缓冲区20应具有的浓度的氢施主更高浓度的氢施主。
在本例中，在使注入到第一深度位置Z1的氢扩散后，通过磨削阶段S500对包括第一深度位置Z1的区域进行磨削。然后，向第三深度位置Z3注入缓冲区20应具有的浓度的N型掺杂剂。由此，容易在宽广的范围形成高浓度区150的同时形成适当的浓度的缓冲区20。应予说明，在第三深度位置Z3，通过N型掺杂剂的注入而形成缺陷密度峰214。但是，由于缺陷密度峰214的形成在第一退火阶段S412之后，所以不妨碍注入到第一深度位置Z1的氢的扩散。
在本例中，第一深度位置Z1处的氢化学浓度峰131被除去。其中，氢化学浓度CH从下表面23朝向第二深度位置Z2而逐渐地减小。
在图7的例子中，向第三深度位置Z3注入了除氢以外的N型掺杂剂。即，第一掺杂浓度峰111是除氢施主以外的N型掺杂剂的浓度峰。在其他的例子中，也可以向第三深度位置Z3注入氢。在该情况下，第一掺杂浓度峰111是氢施主的浓度峰。另外，氢化学浓度CH在第一深度位置Z1具有化学浓度峰(未图示)。
图8是示出第一掺杂浓度峰111的其他例的图。本例的第一掺杂浓度峰111可以适用于图1至图7中说明的各例。本例的第一掺杂浓度峰111是包含氢施主、以及除氢施主以外的N型掺杂剂这两者的浓度峰。作为一例，N型掺杂剂是磷。在其他的例子中，N型掺杂剂是硒或砷。
在本例中，从下表面23向第一深度位置Z1注入磷而形成第一掺杂浓度峰111。在图8中，利用虚线来表示磷化学浓度CP。磷化学浓度CP在第一深度位置Z1具有化学浓度峰119。另外，利用单点划线来表示作为使磷活化而施主化的浓度的掺杂浓度DP。掺杂浓度DP是将磷化学浓度CP乘以磷的活化率而得的浓度。磷的活化率可以设为1。在该情况下，可以使用磷化学浓度CP作为掺杂浓度DP。
第一掺杂浓度峰111的掺杂浓度D1大致等于与磷化学浓度CP相对应的掺杂浓度DP、氢施主的浓度DH、以及体施主浓度Db之和。在半导体基板10，可以在第一深度位置Z1注入有氢。在该情况下，氢化学浓度CH在第一深度位置Z1具有峰。在其他的例子中，氢化学浓度CH在第一深度位置Z1也可以不具有峰。例如，第一掺杂浓度峰111也可以如图7所示那样包含被注入到磨削的区域的氢扩散而形成的氢施主。
另外，磷等N型掺杂剂的注入可以在氢离子的注入之后进行。在该情况下，优选在注入N型掺杂剂后，利用激光等对第一深度位置Z1的附近局部地进行退火。由此，能够抑制半导体基板10所包含的氢施主的减少。
图9A是对氢化学浓度峰131与第一掺杂浓度峰111之间的关系进行说明的图。在本例中，利用氢化学浓度峰131的下侧下摆132的倾斜度134使第一掺杂浓度峰111的下侧下摆112的倾斜度114归一化。作为一例，归一化是将倾斜度114除以倾斜度134的处理。
下侧下摆的倾斜度可以是浓度呈现极大值的位置与浓度相对于极大值而成为预先设定的比率的位置之间的倾斜度。预先设定的比率可以是80％，可以是50％，可以是10％，也可以是1％，还可以使用其他比率。另外，在氢化学浓度峰131和第一掺杂浓度峰111中，也可以使用第一深度位置Z1与半导体基板10的下表面23之间的浓度分布的倾斜度。
在图9A所示的例子中，氢化学浓度峰131的倾斜度134由(H1-aH1)/(Z1-Z4)给出，第一掺杂浓度峰111的倾斜度114由(D1-aD1)/(Z1-Z5)给出。H1是第一深度位置Z1处的氢化学浓度，D1是第一深度位置Z1处的掺杂浓度，a是预先设定的比率，Z4是氢化学浓度峰131的下侧下摆132中氢浓度成为aH1的深度，Z5是第一掺杂浓度峰111的下侧下摆112中掺杂浓度成为aD1的深度。例如，若利用倾斜度134使倾斜度114归一化，则成为(D1-aD1)(Z1-Z4)/{(H1-aH1)(Z1-Z5)}。将利用倾斜度134使倾斜度114归一化而得的倾斜度设为α。
图9B是对杂质化学浓度峰141与第二掺杂浓度峰121之间的关系进行说明的图。在本例中，向第二深度位置Z2注入有氢离子作为带电粒子。在本例中，利用杂质化学浓度峰141的下侧下摆142的倾斜度144使第二掺杂浓度峰121的下侧下摆的倾斜度124归一化。
在图9B所示的例子中，杂质化学浓度峰141的倾斜度144由(H2-aH2)/(Z2-Z6)给出，第二掺杂浓度峰121的倾斜度124由(D2-aD2)/(Z2-Z7)给出。H2是第二深度位置Z2处的氢化学浓度，D2是第二深度位置Z2处的掺杂浓度，a是预先设定的比率，Z6是杂质化学浓度峰141的下侧下摆142中氢化学浓度成为aH2的深度，Z7是第二掺杂浓度峰121的下侧下摆122中掺杂浓度成为aD2的深度。用于使第二掺杂浓度峰121的倾斜度归一化的比率a可以与用于使第一掺杂浓度峰111的倾斜度归一化的比率a相同，也可以不同。例如，若利用倾斜度144使倾斜度124归一化，则成为(D2-aD2)(Z2-Z6)/{(Z2-Z7)(H2-aH2)}。将利用倾斜度144使倾斜度124归一化而得的倾斜度设为β。
第二掺杂浓度峰121的下侧下摆122的归一化了的倾斜度β小于第一掺杂浓度峰111的下侧下摆112的归一化了的倾斜度α。即，与第一掺杂浓度峰111相比，第二掺杂浓度峰121相对于氢化学浓度的峰成为更平缓的峰。通过以形成这样的第二掺杂浓度峰121的方式注入氢离子，从而能够形成具有平坦的浓度分布的高浓度区150。另外，通过将第二掺杂浓度峰121设为平缓的形状，从而也能够使高浓度区150的前端处的掺杂浓度的变化缓和。第二掺杂浓度峰121的下侧下摆122的归一化了的倾斜度β可以是第一掺杂浓度峰111的下侧下摆的归一化了的倾斜度α的1倍以下，也可以是0.1倍以下，还可以是0.01倍以下。
另外，杂质化学浓度峰141的下侧下摆142的倾斜度144可以比上侧下摆143的倾斜度145更小。从下表面23注入到较深的位置的氢的化学浓度分布有时会在下表面23侧引出平缓的下摆，因此通过对下侧下摆142的倾斜度144与上侧下摆143的倾斜度145进行比较，从而有时能够判别注入到第二深度位置Z2的氢是否是从下表面23侧注入。倾斜度145由(H2-aH2)/(Z8-Z2)给出。倾斜度125由(D2-aD2)/(Z9-Z2)给出。对于Z8而言，Z8是杂质化学浓度峰141的上侧下摆143中氢化学浓度成为aH2的深度，Z9是第二掺杂浓度峰121的上侧下摆123中掺杂浓度成为aD2的深度。应予说明，在图9B中，虽然第二掺杂浓度峰121的下侧下摆122的倾斜度124比上侧下摆123的倾斜度125大，但是也可以与杂质化学浓度峰141同样地，第二掺杂浓度峰121的下侧下摆122的倾斜度124比上侧下摆123的倾斜度125小。
图9C是对下侧下摆142的倾斜度进行说明的图。下侧下摆142的倾斜度也可以如下考虑。如图9C所记载那样，在杂质化学浓度峰141中，将成为峰浓度H2的10％(0.1×H2)的浓度的两个位置P10、P11之间的宽度(10％全宽)设为FW10％M。两个位置P10、P11是氢化学浓度成为0.1×H2的点之中隔着第二深度位置Z2而最靠近第二深度位置Z2的两个位置。将两个位置P10、P11中的氢化学浓度峰131侧的位置设为Z10。位置Z10处的掺杂浓度的倾斜度为大致平坦。位置Z10处的氢化学浓度的倾斜度超过位置Z10处的掺杂浓度的倾斜度的100倍。例如，位置Z10处的氢化学浓度的倾斜度可以是位置Z10处的掺杂浓度的倾斜度的100倍以上，也可以是1000倍以上。
图10A是对下侧下摆112的倾斜度的归一化的其他定义进行说明的图。在下侧下摆112的倾斜度的归一化中，例如引入以下的指标γ。在图9A的例子中，虽然位置Z4与位置Z5不同，但是在本例中将位置Z4与位置Z5设为相同的位置(Z4＝Z5)。位置Z4在此是预先设定的位置。位置Z4只要是氢化学浓度CH和掺杂浓度Dd在比第一深度位置Z1更靠下表面23侧成为下侧下摆132、112的位置即可。将位置Z4处的氢化学浓度设为a×H1，将掺杂浓度设为b×D1。a是位置Z4处的氢化学浓度相对于第一深度位置Z1的氢化学浓度峰131的浓度H1的比率。b是位置Z3的掺杂浓度相对于第一深度位置Z1的第一掺杂浓度峰111的浓度D1的比率。在此，引入区间Z4～Z1中的氢化学浓度和掺杂浓度各自的倾斜度之比、以及将该倾斜度之比归一化而得的倾斜度比γ。将区间Z4～Z1中的氢化学浓度的倾斜度之比定义为(H1/aH1)/(Z1-Z4)。同样地，将区间Z4～Z1中的施主浓度的倾斜度之比定义为(D1/bD1)/(Z1-Z4)。而且，利用区间Z4～Z1中的氢化学浓度的倾斜度之比，将使掺杂浓度的倾斜度之比归一化而得的倾斜度比γ定义为{(D1/bD1)/(Z1-Z4)}/{(H1/aH1)/(Z1-Z4)}。通过计算前式而使归一化的倾斜度比γ成为简单的比a/b。
图10B是对下侧下摆122的倾斜度的归一化的其他定义进行说明的图。在下侧下摆122的倾斜度的归一化中，例如引入与指标γ同样的指标ε。虽然在图9B的例子中，位置Z6与位置Z7不同，但是在本例中，将位置Z6与位置Z7设为相同的位置(Z6＝Z7)。位置Z6在此是预先设定的位置。位置Z6只要是氢化学浓度和掺杂浓度在比第二深度位置Z2更靠下表面23侧成为下侧下摆142、122的位置即可。将位置Z6处的氢化学浓度设为c×H2，将掺杂浓度设为d×D2。c是位置Z6处的氢化学浓度相对于第二深度位置Z2的氢化学浓度H2的比率。d是位置Z6的掺杂浓度相对于第二深度位置Z2的第二掺杂浓度峰121的浓度D2的比率。在此，引入区间Z6～Z2中的氢化学浓度和掺杂浓度各自的倾斜度之比、以及将该倾斜度之比归一化而得的倾斜度比ε。将区间Z6～Z2中的氢化学浓度的倾斜度之比定义为(H2/cH2)/(Z2-Z6)。同样地，将区间Z6～Z2中的掺杂浓度的倾斜度之比定义为(D2/dD2)/(Z2-Z6)。而且，利用区间Z6～Z2中的氢化学浓度的倾斜度之比，将使掺杂浓度的倾斜度之比归一化而得的倾斜度比γ定义为{(D2/dD2)/(Z2-Z6)}/{(H2/cH2)/(Z2-Z6)}。通过计算前式而使归一化的倾斜度比γ成为简单的比(c/d)。
关于氢化学浓度峰131与第一掺杂浓度峰111，氢化学浓度分布与掺杂浓度分布大多成为相似形状。在此，成为相似形状是指，例如在将横轴设为深度、将纵轴设为浓度的常用对数时，掺杂浓度分布呈现出反映了氢化学浓度分布的分布。即，在预定的区间Z4～Z1中，通过对氢离子进行离子注入，进而进行退火，从而使掺杂浓度分布成为反映了氢化学浓度分布的分布。作为一例，若设为氢化学浓度峰131的H1是1×1017atoms/cm3、位置Z4的氢化学浓度aH1是2×1016atoms/cm3，则a成为0.2。另一方面，若设为第一掺杂浓度峰111的D1是1×1016/cm3、位置Z4的掺杂浓度bD1是2×1015/cm3，则b成为0.2。因此，由于归一化了的倾斜度比γ是a/b，所以成为1。即，在靠近下表面23的第一深度位置Z1，氢化学浓度分布的倾斜度之比a与掺杂浓度分布的倾斜度之比b成为大致相同的值，可以说是相似形状。
另一方面，关于杂质化学浓度峰141与第二掺杂浓度峰121，氢化学浓度分布与掺杂浓度分布也可以不成为相似形状。即，在预定的区间Z6～Z2中，掺杂浓度分布也可以不反映氢化学浓度分布。作为一例，若设为杂质化学浓度峰141的氢化学浓度H2是1×1016atoms/cm3、位置Z6的氢化学浓度cH2是1×1015atoms/cm3，则c成为0.1。另一方面，若设为第二掺杂浓度峰121的浓度D2是3×1014/cm3、位置Z6的掺杂浓度dD2是1.5×1014/cm3，则d成为0.5。因此，由于归一化了的倾斜度比ε是c/d，所以成为0.2。即，在距下表面23足够深的第二深度位置Z2，氢化学浓度分布的倾斜度之比c成为比掺杂浓度分布的倾斜度之比d小0.2倍的值，可以说呈现出与并非相似的形状。
若对归一化了的倾斜度比γ与ε进行比较，则在氢化学浓度分布的峰位置靠近下表面23的情况下，γ接近于1，在氢化学浓度分布的峰位置距下表面23足够深的情况下，ε可以成为远远高于1的值。即，归一化了的倾斜度比ε可以大于归一化了的倾斜度比γ。此外，倾斜度比ε可以是1.1以上，也可以是1.5以上，还可以是2以上。或者，可以是10以上，也可以是100以上。
应予说明，也有氢化学浓度峰131和杂质化学浓度峰141的实际的位置与第一掺杂浓度峰111和第二掺杂浓度峰121的实际的位置不同的情况。如此，在化学浓度峰的位置与掺杂浓度的位置不一致的情况下，也可以将化学浓度峰的位置设为第一深度位置Z1或第二深度位置Z2，针对掺杂浓度，为了方便将第一深度位置Z1或第二深度位置Z2处的浓度设为峰的位置。由此，能够进行基于上述定义的计算。
图11至图19是对确定体施主浓度和高浓度区150的施主浓度的优选的范围的方法的一例进行说明的图。在本例中，即使在体施主浓度产生了偏差的情况下，也以使高浓度区150中的最终的施主浓度(掺杂浓度)成为比较稳定的浓度的方式设定体施主浓度和施主浓度。
在本例中，将体施主浓度的规格值设为NB0，将实际的体施主浓度设为NBre。体施主浓度的规格值是指半导体晶片的制造者规定的规格值。在规格值存在幅度的情况下，可以使用规格值的中央值。体施主浓度相对于由磷等体施主的浓度而决定的电阻率ρ，由N＝1/qμρ给出。q是基本电荷，μ是半导体基板10中的电子的迁移率。
将氢施主(VOH缺陷)的浓度设为NH。氢施主浓度NH的偏差小到与体施主浓度的偏差相比能够忽略的程度。在本例中，将氢施主浓度NH的偏差设为0。
将最终的施主浓度的目标值设为NF0。另外，将实际上得到的最终的施主浓度设为NFre。上述浓度全部是每单位体积的浓度(/cm3)。
最终的施主浓度的目标值NF0是将体施主浓度的规格值NB0加上氢施主浓度NH而得的值，所以由下式给出。
NF0＝NH+NB0···式(1)
另一方面，实际的施主浓度NFre是将实际的体施主浓度NBre加上氢施主浓度NH而得的值，所以由下式给出。
NFre＝NH+NBre···式(2)
利用下式来定义参数β。
β＝NBre/NB0···式(3)
参数β是实际的体施主浓度NBre与规格值NB0之比，并且示出越远离1则实际的体施主浓度NBre越偏离规格值NB0的情况。
利用下式来定义参数γ。
γ＝NFre/NF0···式(4)
参数γ是实际的施主浓度NFre与目标值NF0之比，并且示出越远离1则实际的施主浓度NFre越偏离目标值NF0的情况。即，若γ充分地接近于1，则示出即使在实际的体施主浓度NBre相对于规格值NB0偏离了β倍的情况下，实际的施主浓度NFre也几乎不依赖于β而与目标值NF0大致一致的情况。
在此，通过体施主浓度的偏差比较小的FZ法制造出的硅晶片的电阻率偏差通常如下所述。
·中子照射FZ晶片···±8％(比为0.92至1.08)
·气体掺杂FZ晶片···±12％(比为0.88至1.12)
因此，若γ为0.85以上且1.15以下，则最终的施主浓度NFre的偏差与上述FZ法的硅晶片的体施主浓度成为相同的程度。在本说明书中，将γ的允许值设为0.85以上且1.15以下。
实际的施主浓度NFre受到实际的体施主浓度NBre的偏差(β)的影响。另一方面，氢施主浓度NH的偏差若与体施主浓度NBre的偏差相比，则能够视为大致为0。因此，通过使体施主浓度的规格值NB0相对于施主浓度的目标值NF0变小，从而在施主浓度NFre中能够使偏差成分的比例变小。
利用下式来定义参数ε’。
NB0＝ε’×NF0···式(5)
其中，0＜ε’＜1。参数ε’是将体施主浓度的规格值NB0设定为相对于施主浓度的目标值NF0小ε’这样意思的参数。
探讨将ε’设为在不成为0的范围内比1小多少的值，则γ不依赖于β且充分地接近于1。
利用下式来定义参数ε。
ε＝1/ε’···式(6)
由式(5)和式(6)而得出下式。
NB0＝NF0/ε···式(7)
在式(1)代入式(7)而得出下式。
NF0＝NH+NF0/ε即，NH＝(1-1/ε)NF0···式(8)
在式(2)代入式(8)和式(3)而得出下式。
NFre＝(1-1/ε)NF0+βNB0···式(9)
在式(9)代入式(7)而得出下式。
NFre＝(1-1/ε)NF0+(β/ε)NF0
＝(1-1/ε+β/ε)NF0···式(10)
在式(4)代入式(10)而得出下式。
γ＝1-1/ε+β/ε
＝1+(β-1)/ε···式(11)
由式(6)和式(11)而得出下式。
γ＝1+ε’(β-1)···式(12)
图11是针对每个β示出通过式(12)而表示的ε’与γ之间的关系的图表。如上所述，γ表示实际的施主浓度NFre相对于目标值NF0的比率，β表示实际的体施主浓度NBre相对于规格值NB0的比率。另外，γ的允许值是0.85以上且1.15以下。
例如，将体施主浓度的规格值NB0设为施主浓度的目标值NF0的0.5倍以下，即，将ε’设为0.5以下。在该情况下，即使在例如β为1.3的情况下，γ也成为1.15以下而成为允许范围。即，即使在实际的体施主浓度NBre比规格值NB0高30％的情况下，实际的施主浓度NFre也成为目标值NF0的1.15倍以下。另外，即使在β为0.7的情况下，若ε’为0.5以下，则γ也成为允许范围。若ε’接近于0，则γ向1收敛。例如在β＝2的情况下，若ε’大致为0.2以下，则γ成为允许范围。
为了将γ设为上述的允许范围，例如考虑下述的范围A～D作为ε’的优选的范围。
(范围A)
ε’为0.001以上且0.5以下。在ε’为0.5的情况下，若β在0.7～1.3的范围内，则γ在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.001的情况下，施主浓度的目标值NF0为1×1011/cm3，相当于大致46000Ωcm。
(范围B)
ε’为0.01以上且0.333以下。在ε’为0.333的情况下，若β在0.5～1.5的范围内，则γ在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.01的情况下，施主浓度的目标值NF0为1×1012/cm3，相当于大致4600Ωcm。
(范围C)
ε’为0.03以上且0.25以下。在ε’为0.25的情况下，若β在大致0.4～1.6的范围内，则γ在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.03的情况下，施主浓度的目标值NF0为3×1012/cm3，相当于大致1500Ωcm。
(范围D)
ε’为0.1以上且0.2以下。在ε’为0.2的情况下，若β在大致0.2～1.8的范围内，则γ在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.1的情况下，施主浓度的目标值NF0为1×1013/cm3，相当于大致460Ωcm。
另外，由于电阻率的偏差小的情况适于实用，所以ε’优选为0.1以下，更优选为0.02以下。在该情况下，考虑例如下述的范围E～H。
(范围E)
ε’为0.001以上且0.1以下。在ε’为0.1的情况下，若β在大致0.05(未图示)～3.0的范围内，则γ充分地在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.1的情况下，施主浓度的目标值NF0为1×1013/cm3，相当于大致460Ωcm。
(范围F)
ε’为0.002以上且0.05以下。在ε’为0.05的情况下，若β在大致0.01(未图示)～5.0的范围内，则γ充分地在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.05的情况下，施主浓度的目标值NF0为5×1012/cm3，相当于大致920Ωcm。
(范围G)
ε’为0.005以上且0.02以下。在ε’为0.02的情况下，若β在大致0.01(未图示)～10.0的范围内，则γ充分地在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.02的情况下，施主浓度的目标值NF0为2×1012/cm3，相当于大致2300Ωcm。
(范围H)
ε’具有0.01±0.002(20％)的幅度的情况。在ε’为0.01的情况下，若β在大致0.01(未图示)～20.0(未图示)的范围内，则γ充分地在允许范围内。例如，在体施主浓度的规格值NB0为1×1014/cm3、ε’为0.01的情况下，施主浓度的目标值NF0为1×1012/cm3，相当于大致4600Ωcm。
如上所述，实际的施主浓度NFre对应于高浓度区150的施主浓度。根据在半导体基板10中占据较大的区域的高浓度区150的施主浓度，半导体装置100的耐压大致确定。因此，根据半导体装置100的额定电压，高浓度区150的施主浓度NFre的优选的范围确定。与施主浓度NFre相应地，能够使该施主浓度NFre稳定的体施主浓度NBre的范围确定。
图12是示出体施主浓度NBre的优选的范围的一例的图。在本例中，半导体基板10的深度方向的中央Zc处的施主浓度NFre(/cm3)为(9.20245×1015)/x以上且(9.20245×1016)/x。其中，x是额定电压(V)。施主浓度NFre(/cm3)参照通过FZ法形成的通常的半导体基板中的漂移区的掺杂浓度来决定，但是也可以参照通过MCZ法形成的半导体基板的漂移区的掺杂浓度来决定。在图12中，利用虚线来表示施主浓度NFre(/cm3)的优选的范围的上限311和下限312。
在图12中，利用实线来表示上述范围A(ε’为0.001以上且0.5以下)的情况下的体施主浓度NBre的优选的范围的上限313和下限314。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.5)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.001)而得的值。体施主浓度NBre的上限313和下限314如下所述。应予说明，各例中的上限313和下限314的单位是(/cm3)。如上所述，x是额定电压(V)。
·下限314：(9.20245×1012)/x
·上限313：(4.60123×1016)/x
图13是示出ε’为范围B(0.01以上且0.333以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.333)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.01)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(9.20245×1013)/x
·上限313：(3.06442×1016)/x
图14是示出ε’为范围C(0.03以上且0.25以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.25)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.03)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(2.76074×1014)/x
·上限313：(2.30061×1016)/x
图15是示出ε’为范围D(0.1以上且0.2以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.2)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.1)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(9.20245×1014)/x
·上限313：(1.84049×1016)/x
图16是示出ε’为范围E(0.001以上且0.1以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.1)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.001)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(9.20245×1012)/x
·上限313：(9.20245×1015)/x
图17是示出ε’为范围F(0.002以上且0.05以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.05)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.002)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(1.84049×1013)/x
·上限313：(4.60123×1015)/x
图18是示出ε’为范围G(0.005以上且0.02以下)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.02)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.005)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(4.60123×1013)/x
·上限313：(1.84049×1015)/x
图19是示出ε’为范围H(0.01±0.002)的情况下的体施主浓度NBre的优选的范围的一例的图。应予说明，施主浓度NFre(/cm3)的上限311和下限312与图12的例子相同。体施主浓度NBre的上限313是将施主浓度NFre(/cm3)的上限311乘以ε’的上限值(0.01)而得的值。体施主浓度NBre的下限314是将施主浓度NFre(/cm3)的下限312乘以ε’的下限值(0.01)而得的值。体施主浓度NBre的上限313和下限314如下所述。
·下限314：(9.20245×1013)/x
·上限313：(9.20245×1014)/x
应予说明，各范围内的上限313和下限314可以具有±20％的幅度。
如图12至图19所示，通过将体施主浓度NBre设为各例中的上限313和下限314之间的浓度，从而能够将表示最终的施主浓度NFre的偏差的γ抑制在允许范围内。应予说明，下限314的曲线有时比本征载流子浓度小。在此，本征载流子浓度在室温(例如300K)下为1.45×1010/cm3。在下限314的曲线的值比本征载流子浓度小的情况下，下限314可以置换为本征载流子浓度。
图20是半导体装置100的俯视图的一例。在图20中，示出将各部件投影到半导体基板10的上表面而成的位置。在图20中，仅示出半导体装置100的一部分部件，省略了一部分部件。
半导体装置100具备在图1至图19中说明的半导体基板10。半导体基板10在俯视下具有端边102。在本说明书中简称为俯视的情况下，意味着从半导体基板10的上表面侧观察的情况。本例的半导体基板10具有在俯视下彼此相对的两组端边102。在图20中，X轴和Y轴与某一个端边102平行。另外，Z轴与半导体基板10的上表面垂直。
在半导体基板10设置有有源部160。有源部160是在半导体装置100工作的情况下在半导体基板10的上表面与下表面之间供主电流沿深度方向流通的区域。虽然在有源部160的上方设置有发射极，但是在图20中省略了发射极。
在有源部160设置有包括IGBT等晶体管元件的晶体管部70、以及包括续流二极管(FWD)等二极管元件的二极管部80中的至少一者。在图20的例子中，晶体管部70和二极管部80沿半导体基板10的上表面的预定的排列方向(在本例中为X轴方向)交替地配置。在其他例子中，也可以在有源部160仅设置有晶体管部70和二极管部80中的一者。
在图20中，在配置晶体管部70的区域标注符号“I”，在配置二极管部80的区域标注符号“F”。在本说明书中，有时将在俯视下与排列方向垂直的方向称为延伸方向(在图20中为Y轴方向)。晶体管部70和二极管部80可以分别在延伸方向上具有长边。即，晶体管部70的Y轴方向上的长度比X轴方向上的宽度大。同样地，二极管部80的Y轴方向上的长度比X轴方向上的宽度大。晶体管部70和二极管部80的延伸方向与后述的各沟槽部的长边方向可以相同。
二极管部80在与半导体基板10的下表面接触的区域具有N+型的阴极区。在本说明书中，将设置有阴极区的区域称为二极管部80。即，二极管部80是在俯视下与阴极区重叠的区域。在半导体基板10的下表面，在除阴极区以外的区域可以设置有P+型的集电区。在本说明书中，有时在二极管部80也包括使二极管部80沿Y轴方向延长到后述的栅极布线的延长区域81。在延长区域81的下表面设置有集电区。
晶体管部70在与半导体基板10的下表面接触的区域具有P+型的集电区。另外，晶体管部70在半导体基板10的上表面侧周期性地配置有N型的发射区、P型的基区、具有栅极导电部和栅极绝缘膜的栅极结构。
半导体装置100在半导体基板10的上方可以具有一个以上的焊盘。本例的半导体装置100具有栅极焊盘164。半导体装置100也可以具有阳极焊盘、阴极焊盘以及电流检测焊盘等焊盘。各焊盘配置在端边102的附近。端边102的附近是指俯视下的端边102与发射极之间的区域。在实际安装半导体装置100时，各焊盘可以经由线缆等布线与外部的电路连接。
在栅极焊盘164施加栅极电位。栅极焊盘164与有源部160的栅极沟槽部的导电部电连接。半导体装置100具备将栅极焊盘164与栅极沟槽部连接的栅极布线。在图20中，在栅极布线上标注斜线的阴影。
本例的栅极布线具有外周栅极布线130、以及有源侧栅极布线129。外周栅极布线130在俯视下配置在有源部160与半导体基板10的端边102之间。本例的外周栅极布线130在俯视下包围有源部160。也可以将在俯视下被外周栅极布线130包围的区域作为有源部160。另外，外周栅极布线130与栅极焊盘164连接。外周栅极布线130配置在半导体基板10的上方。外周栅极布线130可以是包括铝等的金属布线。
有源侧栅极布线129设置在有源部160。通过在有源部160设置有源侧栅极布线129，从而针对半导体基板10的各区域，能够降低距栅极焊盘164的布线长度的偏差。
有源侧栅极布线129与有源部160的栅极沟槽部连接。有源侧栅极布线129配置在半导体基板10的上方。有源侧栅极布线129可以是由掺杂了杂质的多晶硅等半导体形成的布线。
有源侧栅极布线129可以与外周栅极布线130连接。本例的有源侧栅极布线129以在Y轴方向上的大致中央从一侧的外周栅极布线130到另一侧的外周栅极布线130为止将有源部160横切的方式，沿X轴方向延伸而设置。在利用有源侧栅极布线129分割有源部160的情况下，在各分割区域，晶体管部70和二极管部80可以沿X轴方向交替地配置。
另外，半导体装置100可以具备：未图示的温度感测部，其是由多晶硅等形成的PN结二极管；以及未图示的电流检测部，其模拟设置在有源部160的晶体管部的动作。
本例的半导体装置100在有源部160与端边102之间具备边缘终端结构部90。本例的边缘终端结构部90配置在外周栅极布线130与端边102之间。边缘终端结构部90缓解半导体基板10的上表面侧的电场集中。边缘终端结构部90具有多个保护环92。保护环92是与半导体基板10的上表面接触的P型的区域。保护环92可以在俯视下包围有源部160。多个保护环92在外周栅极布线130与端边102之间以预定的间隔配置。配置于外侧的保护环92可以包围一个配置于内侧的保护环92。外侧是指靠近端边102的一侧，内侧是指靠近外周栅极布线130的一侧。通过设置多个保护环92，从而能够使有源部160的上表面侧的耗尽层向外侧延伸，能够提高半导体装置100的耐压。边缘终端结构部90还可以具备包围有源部160而设置为环状的场板和降低表面电场部中的至少一个。
图21是图20中的区域A的放大图。区域A是包括晶体管部70、二极管部80、以及有源侧栅极布线129的区域。本例的半导体装置100具备设置在半导体基板10的上表面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15。栅极沟槽部40和虚设沟槽部30分别是沟槽部的一例。另外，本例的半导体装置100具备设置于半导体基板10的上表面的上方的发射极52和有源侧栅极布线129。发射极52和有源侧栅极布线129彼此分离地设置。
在发射极52与半导体基板10的上表面之间、以及有源侧栅极布线129与半导体基板10的上表面之间设置有层间绝缘膜，但是在图21中进行省略。在本例的层间绝缘膜以贯通该层间绝缘膜的方式设置有接触孔54。在图21中，对各接触孔54标注斜线的阴影。
发射极52设置在栅极沟槽部40、虚设沟槽部30、阱区11、发射区12、基区14以及接触区15的上方。发射极52通过接触孔54而与半导体基板10的上表面的发射区12、接触区15以及基区14接触。另外，发射极52通过设置于层间绝缘膜的接触孔而与虚设沟槽部30内的虚设导电部连接。发射极52在Y轴方向上的虚设沟槽部30的前端，可以与虚设沟槽部30的虚设导电部连接。
有源侧栅极布线129通过设置在层间绝缘膜的接触孔而与栅极沟槽部40连接。有源侧栅极布线129可以在Y轴方向上的栅极沟槽部40的前端部41与栅极沟槽部40的栅极导电部连接。有源侧栅极布线129不与虚设沟槽部30内的虚设导电部连接。
发射极52由包含金属的材料形成。在图21中示出设置发射极52的范围。例如，发射极52的至少一部分区域由铝或铝-硅合金、例如AlSi、AlSiCu等金属合金形成。发射极52在由铝等形成的区域的下层可以具有由钛或钛化合物等形成的阻挡金属。进一步地，在接触孔内，可以具有以与阻挡金属和铝等接触的方式埋入钨等而形成的插塞。
阱区11与有源侧栅极布线129重叠地设置。阱区11在不与有源侧栅极布线129重叠的范围也以预定的宽度延伸而设置。本例的阱区11相对于接触孔54的Y轴方向上的端部向有源侧栅极布线129分离而设置。阱区11是掺杂浓度比基区14的掺杂浓度高的第二导电型的区域。本例的基区14是P-型，阱区11是P+型。
晶体管部70和二极管部80各自具有多个沿排列方向排列的沟槽部。在本例的晶体管部70，一个以上的栅极沟槽部40与一个以上的虚设沟槽部30沿排列方向交替地设置。在本例的二极管部80，多个虚设沟槽部30沿排列方向而设置。在本例的二极管部80没有设置栅极沟槽部40。
本例的栅极沟槽部40可以具有沿与排列方向垂直的延伸方向延伸的两条直线部分39(沿延伸方向为直线状的沟槽的部分)、以及将两条直线部分39连接的前端部41。图21中的延伸方向是Y轴方向。
优选前端部41的至少一部分在俯视下被设置为曲线状。通过前端部41将两条直线部分39的Y轴方向上的端部连接，从而能够缓解直线部分39的端部处的电场集中。
在晶体管部70，虚设沟槽部30设置在栅极沟槽部40的各直线部分39之间。在各直线部分39之间可以设置有一条虚设沟槽部30，也可以设置有多条虚设沟槽部30。虚设沟槽部30可以具有沿延伸方向延伸的直线形状，也可以与栅极沟槽部40同样地具有直线部分29和前端部31。图21所示的半导体装置100包括不具有前端部31的直线形状的虚设沟槽部30、以及具有前端部31的虚设沟槽部30这两者。
阱区11的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的Y轴方向上的端部在俯视下设置在阱区11。即，在各沟槽部的Y轴方向上的端部，各沟槽部的深度方向上的底部被阱区11覆盖。由此，能够缓解各沟槽部的该底部处的电场集中。
在排列方向上在各沟槽部之间设置有台面部。台面部是指在半导体基板10的内部被沟槽部夹持的区域。作为一例，台面部的上端是半导体基板10的上表面。台面部的下端的深度位置与沟槽部的下端的深度位置相同。本例的台面部在半导体基板10的上表面，沿沟槽在延伸方向(Y轴方向)上延伸而设置。在本例中，在晶体管部70设置有台面部60，在二极管部80设置有台面部61。在本说明书中仅称为台面部的情况下，泛指台面部60和台面部61的各个。
在各台面部都设置有基区14。将在台面部中露出于半导体基板10的上表面的基区14中的、离有源侧栅极布线129最近地配置的区域设为基区14-e。在图21中，虽然示出了在各台面部的延伸方向上的一侧的端部配置的基区14-e，但是在各台面部的另一侧的端部也配置有基区14-e。在各台面部，在俯视下被基区14-e夹着的区域可以设置有第一导电型的发射区12和第二导电型的接触区15中的至少一者。本例的发射区12是N+型，接触区15是P+型。发射区12和接触区15在深度方向上可以设置在基区14与半导体基板10的上表面之间。
晶体管部70的台面部60具有在半导体基板10的上表面露出的发射区12。发射区12与栅极沟槽部40接触地设置。与栅极沟槽部40接触的台面部60可以设置有在半导体基板10的上表面露出的接触区15。
台面部60中的各接触区15和各发射区12从X轴方向上的一侧的沟槽部起设置到另一侧的沟槽部为止。作为一例，台面部60的接触区15和发射区12沿沟槽部的延伸方向(Y轴方向)交替地配置。
在其他例子中，台面部60的接触区15和发射区12可以沿沟槽部的延伸方向(Y轴方向)设置为条状。例如在与沟槽部接触的区域设置发射区12，在被发射区12夹着的区域设置接触区15。
在二极管部80的台面部61不设置发射区12。在台面部61的上表面可以设置有基区14和接触区15。在台面部61的上表面被基区14-e夹着的区域可以与各基区14-e接触地设置有接触区15。在台面部61的上表面被接触区15夹着的区域可以设置有基区14。基区14可以配置在被接触区15夹着的整个区域。
在各台面部的上方设置有接触孔54。接触孔54配置在被基区14-e夹着的区域。本例的接触孔54设置在接触区15、基区14以及发射区12各区域的上方。接触孔54不设置在与基区14-e和阱区11对应的区域。接触孔54可以配置在台面部60的排列方向(X轴方向)上的中央。
在二极管部80，在与半导体基板10的下表面相邻的区域设置有N+型的阴极区82。在半导体基板10的下表面，在没有设置阴极区82的区域可以设置有P+型的集电区22。在图21中，利用虚线来表示阴极区82和集电区22之间的边界。
阴极区82在Y轴方向上相对于阱区11分离地配置。由此，能够确保掺杂浓度比较高且形成到深的位置的P型的区域(阱区11)与阴极区82之间的距离，从而能够提高耐压。本例的阴极区82的Y轴方向上的端部比接触孔54的Y轴方向上的端部更远离阱区11而配置。在其他的例子中，阴极区82的Y轴方向上的端部可以配置在阱区11与接触孔54之间。
图22A是示出图21中的b-b截面的一例的图。b-b截面是通过发射区12和阴极区82的XZ面。本例的半导体装置100在该截面具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。层间绝缘膜38设置在半导体基板10的上表面。层间绝缘膜38是包括添加了硼或磷等杂质的硅酸盐玻璃等绝缘膜、热氧化膜、以及其他绝缘膜中的至少一层的膜。在层间绝缘膜38设置有在图21中说明的接触孔54。
发射极52设置在层间绝缘膜38的上方。发射极52通过层间绝缘膜38的接触孔54而与半导体基板10的上表面21接触。集电极24设置在半导体基板10的下表面23。发射极52和集电极24由铝等金属材料形成。在本说明书中，将连结发射极52与集电极24的方向(Z轴方向)称为深度方向。
半导体基板10具有N型的漂移区19。本例的漂移区19是从蓄积区16的下端到缓冲区20的上端为止的N型的区域。本例的漂移区19具有在图1至图19中说明的高浓度区150。在图22A中，对高浓度区150标注斜线的阴影。高浓度区150可以设置于晶体管部70，也可以设置于二极管部80，还可以设置于晶体管部70和二极管部80这两者。高浓度区150是从缓冲区20的上端朝向上表面21设置的区域。在高浓度区150的上端部分配置有杂质化学浓度峰141(参照图1等)。
漂移区19可以具有N-型的体施主区18。体施主区18是掺杂浓度与体施主的施主浓度一致的区域。体施主区18是配置在比高浓度区150更靠上侧的区域。在本例中，体施主区18分别设置于晶体管部70和二极管部80。
在晶体管部70的台面部60，从半导体基板10的上表面21侧起依次设置有N+型的发射区12和P-型的基区14。在基区14的下方设置有体施主区18。在台面部60可以设置有N+型的蓄积区16。蓄积区16配置在基区14与体施主区18之间。
发射区12在半导体基板10的上表面21露出，并且与栅极沟槽部40接触地设置。发射区12可以与台面部60的两侧的沟槽部接触。发射区12的掺杂浓度比体施主区18的掺杂浓度高。
基区14设置在发射区12的下方。本例的基区14与发射区12接触地设置。基区14可以与台面部60的两侧的沟槽部接触。
蓄积区16设置在基区14的下方。蓄积区16是掺杂浓度比漂移区19的掺杂浓度更高的N+型的区域。蓄积区16的掺杂浓度可以比高浓度区150的掺杂浓度更高。通过在漂移区19与基区14之间设置高浓度的蓄积区16，从而能够提高载流子注入促进效应(IE效应)，降低导通电压。蓄积区16可以以覆盖各台面部60中的基区14的整个下表面的方式设置。
在二极管部80的台面部61，与半导体基板10的上表面21接触而设置有P-型的基区14。在基区14的下方设置有体施主区18。在台面部61，在基区14的下方可以设置有蓄积区16。
在各晶体管部70和二极管部80，在比高浓度区150更靠下表面23侧的位置可以设置有N+型的缓冲区20。缓冲区20的结构与在图1至图19中说明的缓冲区20相同。缓冲区20可以作为防止从基区14的下端扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而起作用。
在晶体管部70，在缓冲区20的下方设置有P+型的集电区22。集电区22是在图1至图19中说明的下表面区201的一例。集电区22的受主浓度比基区14的受主浓度高。集电区22可以包含与基区14相同的受主，也可以包含与基区14不同的受主。集电区22的受主是例如硼。
在二极管部80，在缓冲区20的下方设置有N+型的阴极区82。阴极区82是在图1至图19中说明的下表面区201的一例。阴极区82的施主浓度比高浓度区150的施主浓度高。阴极区82的施主是例如氢或磷。应予说明，成为各区域的施主和受主的元素不限于上述例子。集电区22和阴极区82在半导体基板10的下表面23露出，并且与集电极24连接。集电极24可以与半导体基板10的整个下表面23接触。发射极52和集电极24可以由铝等金属材料形成。
在半导体基板10的上表面21侧设置有一个以上的栅极沟槽部40、以及一个以上的虚设沟槽部30。各沟槽部从半导体基板10的上表面21起，贯通基区14而到达漂移区19。在设置有发射区12、接触区15以及蓄积区16中的至少任一者的区域中，各沟槽部也贯通这些掺杂区域而到达体施主区18。沟槽部贯通掺杂区域不限于按照在形成掺杂区域后形成沟槽部的顺序来制造。在形成沟槽部后，在沟槽部之间形成掺杂区域的情况也包含在沟槽部贯通掺杂区域的情况之中。
如上述那样，在晶体管部70设置有栅极沟槽部40和虚设沟槽部30。在二极管部80设置有虚设沟槽部30，不设置栅极沟槽部40。在本例中，二极管部80与晶体管部70在X轴方向上的边界是阴极区82与集电区22之间的边界。
栅极沟槽部40具有设置在半导体基板10的上表面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而设置。栅极绝缘膜42可以是将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部，设置在比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44在深度方向上可以设置得比基区14更长。该截面中的栅极沟槽部40在半导体基板10的上表面21被层间绝缘膜38覆盖。栅极导电部44与栅极布线电连接。若在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成由电子的反型层形成的沟道。
虚设沟槽部30在该截面可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有设置在半导体基板10的上表面21的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设导电部34可以连接于与栅极焊盘不同的电极。例如，可以在连接于与栅极焊盘不同的外部电路的未图示的虚设焊盘连接虚设导电部34，并且进行与栅极导电部44不同的控制。另外，可以使虚设导电部34与发射极52电连接。虚设绝缘膜32覆盖虚设沟槽的内壁而设置。虚设导电部34设置在虚设沟槽的内部，并且设置在比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。例如虚设导电部34由多晶硅等导电材料形成。虚设导电部34可以在深度方向上具有与栅极导电部44相同的长度。
本例的栅极沟槽部40和虚设沟槽部30在半导体基板10的上表面21被层间绝缘膜38覆盖。应予说明，虚设沟槽部30和栅极沟槽部40的底部可以是向下侧凸出的曲面状(在截面中是曲线状)。
半导体基板10具有与在图1至图19中说明的任一个例子同样的杂质化学浓度CI、氢化学浓度CH、以及掺杂浓度Dd的分布。根据本例的半导体装置100，通过设置高浓度区150，从而能够抑制漂移区19中的掺杂浓度的偏差。
图22B是示出图22A的d-d线处的掺杂浓度Dd的分布例的图。d-d线是通过集电区22和台面部60的与Z轴平行的线。本例的掺杂浓度Dd的分布从集电区22到掺杂浓度峰121与图2所示的掺杂浓度Dd的分布相同。本例的掺杂浓度Dd在蓄积区16、基区14以及发射区12中分别具有浓度峰。本例的半导体基板10在蓄积区16和掺杂浓度峰121之间具有体施主区18。体施主区18可以与蓄积区16接触。即，在体施主区18与蓄积区16之间的边界，掺杂浓度Dd可以从体施主浓度Db到蓄积区16的浓度峰的顶点为止连续地增加。
图23是示出图21中的b-b截面的其他例的图。在本例的半导体装置100中，在高浓度区150遍及整个漂移区19而设置这一点上与图22A的例子不同。其他结构可以与图22A的例子相同。
本例的高浓度区150可以从缓冲区20的上端设置到与蓄积区16接触的位置为止。高浓度区150也可以形成到蓄积区16的内部为止。在该情况下，第二掺杂浓度峰121可以配置在蓄积区16。在半导体装置100不具有蓄积区16的情况下，高浓度区150可以设置到与基区14接触的位置为止。根据本例，能够遍及整个漂移区19而抑制掺杂浓度的偏差。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接着”等进行了说明，也并不意味着必须以这一顺序来实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并包含体施主；
第一导电型的缓冲区，其配置在所述半导体基板的所述下表面侧，并包含氢施主，并且所述半导体基板的深度方向上的掺杂浓度分布具有单个的第一掺杂浓度峰；
第一导电型的高浓度区，其配置在所述缓冲区与所述半导体基板的所述上表面之间，并包含氢施主，并且施主浓度比体施主浓度高；
第一导电型或第二导电型的下表面区，其配置在所述缓冲区与所述半导体基板的所述下表面之间，且掺杂浓度比所述高浓度区的掺杂浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述第一掺杂浓度峰是氢施主的浓度峰。
3.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述第一掺杂浓度峰是除氢施主以外的N型掺杂剂的浓度峰。
4.(修改后)一种半导体装置，其特征在于，
所述半导体装置还具备配置在所述半导体基板的所述上表面侧的杂质化学浓度峰，
所述高浓度区从所述缓冲区的所述第一掺杂浓度峰起设置到所述杂质化学浓度峰为止。
5.(修改后)根据权利要求4所述的半导体装置，其特征在于，
所述杂质化学浓度峰的上侧下摆的杂质化学浓度从顶点朝向所述上表面侧减小，所述杂质化学浓度峰的下侧下摆的杂质化学浓度从顶点朝向所述下表面侧减小，所述杂质化学浓度峰的所述上侧下摆的杂质化学浓度比所述杂质化学浓度峰的所述下侧下摆的所述杂质化学浓度更急剧地减小。
6.(修改后)根据权利要求5所述的半导体装置，其特征在于，
所述半导体装置还具备：
氢化学浓度峰，其配置在与所述缓冲区的所述第一掺杂浓度峰相同的深度位置；以及
第二掺杂浓度峰，其配置在与所述杂质化学浓度峰相同的深度位置，
所述杂质化学浓度峰是氢的化学浓度峰，
各浓度峰具有浓度随着从所述半导体基板的所述下表面朝向所述上表面增大的下侧下摆，
利用所述杂质化学浓度峰的所述下侧下摆的倾斜度将所述第二掺杂浓度峰的所述下侧下摆的倾斜度归一化所得的值小于利用所述氢化学浓度峰的所述下侧下摆的倾斜度将所述第一掺杂浓度峰的所述下侧下摆的倾斜度归一化所得的值。
7.(修改后)根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述高浓度区在所述半导体基板的深度方向上具有所述半导体基板的厚度的50％以上的长度。
8.(修改后)根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述高浓度区在所述半导体基板的深度方向上具有70μm以上的长度。
9.(修改后)根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述高浓度区的施主浓度是所述体施主浓度的2倍以上。
10.(修改后)根据权利要求9所述的半导体装置，其特征在于，
所述高浓度区的施主浓度是所述体施主浓度的5倍以上。
11.(修改后)根据权利要求1至10中任一项所述的半导体装置，其特征在于，
在将所述半导体装置的额定电压设为x(V)的情况下，所述体施主浓度(atoms/cm3)是(9.20245×1012)/x以上且(4.60123×1016)/x以下。
12.(修改后)根据权利要求11所述的半导体装置，其特征在于，
所述体施主浓度(atoms/cm3)是(9.20245×1014)/x以上且(1.84049×1016)/x以下。
13.(修改后)根据权利要求11或12所述的半导体装置，其特征在于，
所述半导体基板的所述深度方向的中央处的施主浓度(/cm3)是(9.20245×1015)/x以上且(9.20245×1016)/x以下。
14.(修改后)根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备蓄积区，所述蓄积区配置在所述半导体基板的所述上表面侧，且掺杂浓度比所述高浓度区的掺杂浓度高，
所述高浓度区设置到与所述蓄积区接触的位置为止。
15.(修改后)一种半导体装置的制造方法，其特征在于，包括：
第一注入阶段，从具有上表面和下表面并包含体施主的半导体基板的所述下表面向第二位置注入带电粒子，并且向第一位置注入氢离子，以在比所述第二位置更靠所述下表面侧的区域中氢化学浓度分布具有单个的峰；以及
第一退火阶段，对所述半导体基板进行退火，在所述第一位置与所述第二位置之间形成施主浓度比体施主浓度高的高浓度区。
16.(修改后)根据权利要求15所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括磨削阶段，在所述第一退火阶段之后，对所述半导体基板的所述下表面侧进行磨削，去除包括所述第一位置的区域。
17.(追加)根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括第二注入阶段，在所述磨削阶段之后，从所述半导体基板的所述下表面向比所述第二位置更靠所述下表面侧的位置注入N型的掺杂剂。
18.(追加)根据权利要求16所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括第二注入阶段，在所述磨削阶段之后，从所述半导体基板的所述下表面向比所述第二位置更靠所述下表面侧的位置注入氢离子。

Claims (16)

1.一种半导体装置，其特征在于，具备：
半导体基板，其具有上表面和下表面，并包含体施主；
第一导电型的缓冲区，其配置在所述半导体基板的所述下表面侧，并包含氢施主，并且所述半导体基板的深度方向上的掺杂浓度分布具有单个的第一掺杂浓度峰；
第一导电型的高浓度区，其配置在所述缓冲区与所述半导体基板的所述上表面之间，并包含氢施主，并且施主浓度比体施主浓度高；
第一导电型或第二导电型的下表面区，其配置在所述缓冲区与所述半导体基板的所述下表面之间，且掺杂浓度比所述高浓度区的掺杂浓度高。
2.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述第一掺杂浓度峰是氢施主的浓度峰。
3.根据权利要求1所述的半导体装置，其特征在于，
所述缓冲区的所述第一掺杂浓度峰是除氢施主以外的N型掺杂剂的浓度峰。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述半导体装置还具备配置在所述半导体基板的所述上表面侧的杂质化学浓度峰，
所述杂质化学浓度峰的上侧下摆的杂质化学浓度从顶点朝向所述上表面侧减小，所述杂质化学浓度峰的下侧下摆的杂质化学浓度从顶点朝向所述下表面侧减小，所述杂质化学浓度峰的所述上侧下摆的杂质化学浓度比所述杂质化学浓度峰的所述下侧下摆的所述杂质化学浓度更急剧地减小，
所述高浓度区从所述缓冲区的所述第一掺杂浓度峰起设置到所述杂质化学浓度峰为止。
5.根据权利要求4所述的半导体装置，其特征在于，
所述半导体装置还具备：
氢化学浓度峰，其配置在与所述缓冲区的所述第一掺杂浓度峰相同的深度位置；以及
第二掺杂浓度峰，其配置在与所述杂质化学浓度峰相同的深度位置，
所述杂质化学浓度峰是氢的化学浓度峰，
各浓度峰具有浓度随着从所述半导体基板的所述下表面朝向所述上表面增大的下侧下摆，
利用所述杂质化学浓度峰的所述下侧下摆的倾斜度将所述第二掺杂浓度峰的所述下侧下摆的倾斜度归一化所得的值小于利用所述氢化学浓度峰的所述下侧下摆的倾斜度将所述第一掺杂浓度峰的所述下侧下摆的倾斜度归一化所得的值。
6.根据权利要求1至5中任一项所述的半导体装置，其特征在于，
所述高浓度区在所述半导体基板的深度方向上具有所述半导体基板的厚度的50％以上的长度。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述高浓度区在所述半导体基板的深度方向上具有70μm以上的长度。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述高浓度区的施主浓度是所述体施主浓度的2倍以上。
9.根据权利要求8所述的半导体装置，其特征在于，
所述高浓度区的施主浓度是所述体施主浓度的5倍以上。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
在将所述半导体装置的额定电压设为x(V)的情况下，所述体施主浓度(atoms/cm3)是(9.20245×1012)/x以上且(4.60123×1016)/x以下。
11.根据权利要求10所述的半导体装置，其特征在于，
所述体施主浓度(atoms/cm3)是(9.20245×1014)/x以上且(1.84049×1016)/x以下。
12.根据权利要求10或11所述的半导体装置，其特征在于，
所述半导体基板的所述深度方向的中央处的施主浓度(/cm3)是(9.20245×1015)/x以上且(9.20245×1016)/x以下。
13.一种半导体装置的制造方法，其特征在于，包括：
第一注入阶段，从具有上表面和下表面并包含体施主的半导体基板的所述下表面向第二位置注入带电粒子，并且向第一位置注入氢离子，以在比所述第二位置更靠所述下表面侧的区域中氢化学浓度分布具有单个的峰；以及
第一退火阶段，对所述半导体基板进行退火，在所述第一位置与所述第二位置之间形成施主浓度比体施主浓度高的高浓度区。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括磨削阶段，在所述第一退火阶段之后，对所述半导体基板的所述下表面侧进行磨削，去除包括所述第一位置的区域。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括第二注入阶段，在所述磨削阶段之后，从所述半导体基板的所述下表面向比所述第二位置更靠所述下表面侧的位置注入N型的掺杂剂。
16.根据权利要求14所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括第二注入阶段，在所述磨削阶段之后，从所述半导体基板的所述下表面向比所述第二位置更靠所述下表面侧的位置注入氢离子。
CN202180005478.1A 2020-04-01 2021-04-01 半导体装置以及半导体装置的制造方法 Pending CN114467180A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020066314 2020-04-01
JP2020-066314 2020-04-01
PCT/JP2021/014179 WO2021201235A1 (ja) 2020-04-01 2021-04-01 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN114467180A true CN114467180A (zh) 2022-05-10

Family

ID=77929253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180005478.1A Pending CN114467180A (zh) 2020-04-01 2021-04-01 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20220216055A1 (zh)
JP (1) JP7452632B2 (zh)
CN (1) CN114467180A (zh)
DE (1) DE112021000165T5 (zh)
WO (1) WO2021201235A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019116696A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104314B2 (ja) 2005-11-14 2012-12-19 富士電機株式会社 半導体装置およびその製造方法
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
DE112016000170T5 (de) * 2015-06-17 2017-08-03 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung
JP6477897B2 (ja) 2015-09-16 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107408581B (zh) * 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102016102861B3 (de) * 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
JP6835291B2 (ja) * 2018-03-19 2021-02-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6958740B2 (ja) 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
US20220216055A1 (en) 2022-07-07
JP7452632B2 (ja) 2024-03-19
WO2021201235A1 (ja) 2021-10-07
JPWO2021201235A1 (zh) 2021-10-07
DE112021000165T5 (de) 2022-07-28

Similar Documents

Publication Publication Date Title
US11450734B2 (en) Semiconductor device and fabrication method for semiconductor device
JP7188539B2 (ja) 半導体装置
US11901419B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN113892184A (zh) 半导体装置和半导体装置的制造方法
CN113454789A (zh) 半导体装置
JP2023179647A (ja) 半導体装置および半導体装置の製造方法
JP7279846B2 (ja) 半導体装置
CN115443541A (zh) 半导体装置
JP7452632B2 (ja) 半導体装置および半導体装置の製造方法
JP7473075B2 (ja) 半導体装置
US12261058B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN115516642A (zh) 半导体装置及半导体装置的制造方法
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20220123133A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
US20240194777A1 (en) Semiconductor device
US20240162284A1 (en) Manufacturing method of semiconductor device and semiconductor device
WO2023145805A1 (ja) 半導体装置および製造方法
CN115207114A (zh) 半导体装置和制造方法
CN114902425A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination