[go: up one dir, main page]

CN112055887B - 半导体装置及制造方法 - Google Patents

半导体装置及制造方法 Download PDF

Info

Publication number
CN112055887B
CN112055887B CN201980028305.4A CN201980028305A CN112055887B CN 112055887 B CN112055887 B CN 112055887B CN 201980028305 A CN201980028305 A CN 201980028305A CN 112055887 B CN112055887 B CN 112055887B
Authority
CN
China
Prior art keywords
concentration
hydrogen
helium
peak
chemical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980028305.4A
Other languages
English (en)
Other versions
CN112055887A (zh
Inventor
阿形泰典
田村隆博
安喰彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112055887A publication Critical patent/CN112055887A/zh
Application granted granted Critical
Publication of CN112055887B publication Critical patent/CN112055887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26526—Recoil-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种具备半导体基板的半导体装置，半导体基板具有含有氢的含氢区域，含氢区域在至少一部分区域含有氦，含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，在各氢浓度谷部中，氢化学浓度是氧化学浓度的1/10以上。在至少一个氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。

Description

半导体装置及制造方法
技术领域
本发明涉及半导体装置及制造方法。
背景技术
以往，已知通过向半导体基板注入氢来形成N型区域(例如，参照专利文献1及专利文献2)。
专利文献1：日本特表2017-47285号公报
专利文献2：日本特表2017-146148号公报
发明内容
技术问题
优选能够高精度地控制载流子浓度分布的形状。
技术方案
为了解决上述课题，在本发明的第1方式中，提供具备半导体基板的半导体装置。半导体基板可以具有含有氢的含氢区域。含氢区域可以在至少一部分区域含有氦。含氢区域的深度方向上的氢化学浓度分布可以具有1个以上的氢浓度谷部，在各氢浓度谷部中，氢化学浓度可以是氧化学浓度的1/10以上。
在各氢浓度谷部中，氢化学浓度可以是碳化学浓度以上。
含氢区域的深度方向上的氢化学浓度分布可以具有1个以上的氢浓度峰。在氢浓度峰中，氢化学浓度可以是氧化学浓度的1/2以上。
在至少一个氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。
含氢区域的深度方向上的氦化学浓度分布可以具有氦浓度峰。在设置于比氦浓度峰更深的位置的氢浓度谷部中，氢化学浓度可以是氦化学浓度以上。
氢化学浓度分布可以具有多个氢浓度峰。氦化学浓度分布的氦浓度峰的半峰全宽可以大于各氢浓度峰的间隔。
氦浓度峰可以在深度方向上配置于2个氢浓度峰之间。
在比氦浓度峰更深的位置可以具有2个以上的氢浓度峰。含氢区域的深度方向上的载流子浓度分布可以在比氦浓度峰更深的位置具有配置于与氢浓度峰大致相同的深度的2个以上的氢对应峰。在比氦浓度峰更深的位置，各氢对应峰之间的载流子浓度分布可以不具有峰。
载流子浓度分布可以在各氢对应峰之间具有载流子浓度谷部。与氦浓度峰大致相同的深度位置处的载流子浓度谷部的载流子浓度的极小值可以低于该载流子浓度谷部的前后处的载流子浓度谷部的载流子浓度的极小值。与氦浓度峰大致相同的深度位置处的载流子浓度谷部的载流子浓度的极小值可以高于半导体基板中的基底掺杂浓度。
在本发明的第2方式中，提供具有半导体基板的半导体装置的制造方法。在制造方法中，可以向半导体基板注入氢而形成含氢区域。在制造方法中，可以向半导体基板注入氦，以使得在含氢区域的至少一部分区域含有氦。可以以使含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，且至少一个氢浓度谷部的氢化学浓度是氧化学浓度的1/10以上的方式，向半导体基板注入氢。
应予说明，上述发明内容没有列举出本发明的全部必要特征。另外，这些特征群的子组合也可以构成发明。
附图说明
图1是表示半导体装置100的一例的剖视图。
图2是表示图1的A-A线处的氢化学浓度、氦化学浓度及载流子浓度的分布的参考例的图。
图3是表示本发明的一个实施例的氢化学浓度、氦化学浓度以及载流子浓度的分布的图。
图4是表示含氢区域102中的氢化学浓度分布和氦化学浓度分布的另一例的图。
图5是表示含氢区域102中的氦化学浓度分布与载流子浓度分布之间的关系的一例的图。
图6是表示半导体装置100的结构例的图。
图7是表示图6的B-B线的位置处的深度方向上的载流子浓度分布的一例的图。
图8是表示半导体装置100的制造方法中的一部分工序的图。
符号说明
10…半导体基板、12…发射区、14…基区、16…蓄积区、18…漂移区、20…缓冲区、21…上表面、22…集电区、23…下表面、25…峰、38…层间绝缘膜、40…栅极沟槽部、42…栅极绝缘膜、44…栅极导电部、52…发射极、54…集电极、100…半导体装置、102…含氢区域、104…寿命控制区、111…氢对应峰、112…氦对应峰、113…氦浓度峰、114…氢浓度谷部、115…氢浓度峰、116…载流子浓度谷部、119…峰
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合未必是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的2个主面中的一面称为上表面，将另一面称为下表面。“上”、“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴仅指定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，意味着与+Z轴及-Z轴平行的方向。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包含具有因制造偏差等引起的误差的情况。该误差例如为10％以内。另外，有时包含该误差而表现为“大致相同”、“大致相等”。
在本说明书中，化学浓度是指不依赖于活化的状态而测定的杂质的浓度。化学浓度例如可以通过二次离子质谱法(SIMS)进行测量。在本说明书中，掺杂浓度是指，施主和受主的浓度。有时将施主和受主的浓度差设为施主和受主中较多一方的净掺杂浓度。该浓度差可以通过电压-电容测定法(CV法)进行测定。也可以将通过CV法测定出的浓度用作载流子浓度。另外，载流子浓度也可以通过扩展电阻测定法(SR)进行测定。在N型区域或P型区域中，在载流子浓度、掺杂浓度或化学浓度具有峰的情况下，可以将该峰值作为该区域的浓度值。在该区域中，在载流子浓度、掺杂浓度或化学浓度大致均等的情况下等，可以将该区域中的浓度的平均值作为该区域的浓度值。
在本说明书中，在仅简称为浓度的情况下，是指单位体积的浓度(/cm3)。例如杂质的化学浓度为单位体积所含的该杂质的原子数(atoms/cm3)。
图1是表示半导体装置100的一例的剖视图。半导体装置100设置有绝缘栅双极型晶体管(IGBT)等晶体管元件和续流二极管(FWD)等二极管元件，但在图1中省略这些元件结构的详细情况。
半导体装置100具备半导体基板10。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板。在半导体基板10中含有在制造半导体晶锭时有意地或无意地添加的杂质。半导体基板10具有由制造时注入的杂质等确定的掺杂浓度。本例的半导体基板10的导电型为N-型。在本说明书中，有时将半导体基板10的掺杂浓度称为基底掺杂浓度Db。
作为一例，在半导体晶锭为硅的情况下，用于设定基底掺杂浓度Db的N型杂质(掺杂剂)为磷、锑、砷等，用于设定基底掺杂浓度Db的P型杂质(掺杂剂)为硼、铝等。基底掺杂浓度Db可以低于半导体晶锭的掺杂剂的化学浓度。作为一例，在掺杂剂为磷或硼的情况下，基底掺杂浓度Db可以为掺杂剂的化学浓度的50％以上或90％以上。作为另一例，在掺杂剂为锑的情况下，基底掺杂浓度Db可以为掺杂剂的化学浓度的5％以上、或者10％以上、或者50％以上。另外，半导体基板10可以含有碳和氧。碳和氧可以分布于整个半导体基板10。对于半导体晶锭的制造方法而言，作为一例，是施加磁场切克劳斯基(MCZ)法，但也可以是其他方法。作为其他方法，也可以是切克劳斯基(CZ)法、浮区(FZ)法。
半导体基板10具有上表面21和下表面23。上表面21及下表面23是半导体基板10的2个主面。在本说明书中，将与上表面21及下表面23平行的面中的正交轴设为X轴及Y轴，将与上表面21及下表面23垂直的轴设为Z轴。
半导体基板10具有含氢的含氢区域102。在本例中，氢离子从半导体基板10的下表面23侧被注入到含氢区域102。在本例中，氢离子为质子。氢离子也可以是氘核、氚核。含氢区域102是氢的化学浓度比其他N型杂质和P型杂质中的任一者的化学浓度高的区域。在含氢区域102中，氢的化学浓度可以是其他N型杂质和P型杂质中的化学浓度最高的杂质的化学浓度的100倍以上。含氢区域102可以是氢的化学浓度为基底掺杂浓度Db的10倍以上的区域。含氢区域102也可以是氢的化学浓度比基底掺杂浓度Db高的区域。含氢区域102的至少一部分区域含有氦。氦可以作为调整半导体基板10的载流子的寿命的调整用杂质而起作用。
从半导体基板10的下表面23注入的氢离子通过半导体基板10的内部，直到与加速能量对应的深度。在氢离子通过的区域产生空位(V)、复合空位(VV)等空位缺陷。本说明书中，若无特别说明，则空位也包含复合空位。空位缺陷可以包含存在于空位或复合空位的悬空键(dangling bond)，也可以包含悬空键的不成对电子。通过在注入氢离子之后对半导体基板10进行热处理，从而使氢扩散。由于扩散了的氢与空位(V)及氧(O)结合，所以形成VOH缺陷。VOH缺陷作为供给电子的施主而起作用。另外，扩散了的氢本身活化而作为氢施主起作用。由此，含氢区域102成为浓度比基底掺杂浓度Db高的N+型的区域。需要说明的是，在本说明书中，如果没有特别提及，则将术语“VOH缺陷”也包括氢施主或通过注入氢离子而新形成的施主来使用。
本例的含氢区域102具有寿命控制区104。寿命控制区104是通过形成调整载流子的寿命的寿命控制剂而使载流子的寿命减少的区域。寿命控制剂是载流子的复合中心，可以是晶体缺陷，也可以是空位、复合空位等空位缺陷，这些与构成半导体基板10的元素或除该元素以外的杂质的复合缺陷、错位，氦、氖、氩等稀有气体元素，铂等金属元素等。在本例中，通过向半导体基板10注入氦而产生的空位缺陷等作为寿命控制剂而起作用。
在本例中，从半导体基板10的下表面23侧注入氦而形成寿命控制区104。在本说明书中，在将半导体基板10的深度方向上的相对位置表达为深、浅等的情况下，表示以下表面23为基准的深度。即，设置于更深的位置的要素距下部面23的距离更大，设置于更浅的位置的要素距下表面23的距离更小。但是，在明确表示基准面而表达深度的情况下，表示距该基准面的深度。
在半导体基板10可以设置有漂移区18。漂移区18是掺杂浓度比含氢区域102低的N-型的区域。漂移区18的掺杂浓度可以与基底掺杂浓度Db相同。漂移区18可以包括掺杂浓度高于基底掺杂浓度Db的区域。漂移区18的掺杂浓度分布可以在预定的深度范围L0内大致相同或平坦。作为一例，相同或平坦是指在预定的深度范围L0内，掺杂浓度的变化示出基底掺杂浓度Db的80％以上且120％以下的值的范围的分布。预定的深度范围L0可以是半导体基板10的厚度W0的10％以内的长度(即L0≤0.1W0)，也可以是半导体基板10的厚度W0的30％以内的长度(即L0≤0.3W0)，还可以是半导体基板10的厚度W0的50％以内的长度(即L0≤0.5W0)，更可以是半导体基板10的厚度W0的70％以内的长度(即L0≤0.7W0)。
图2是表示图1的A-A线处的氢化学浓度、氦化学浓度及载流子浓度的分布的参考例的图。A-A线包含深度方向上的整个含氢区域102和漂移区18的一部分。在图2等表示浓度分布的图中，纵轴是表示各浓度的对数轴，横轴是表示距下表面23的深度位置的线性轴。应予说明，各附图中的浓度分布表示半导体装置100完成时(即，热处理后)的分布。另外，图2中的氢化学浓度和氦化学浓度例如是用SIMS法测量的浓度。图2中的载流子浓度例如通过SR法测量。
含氢区域102中的氢化学浓度分布具有一个以上的氢浓度峰115和一个以上的氢浓度谷部114。在氢化学浓度分布具有多个氢浓度峰115的情况下，可以改变射程而多次将氢离子注入到半导体基板10。射程的改变可以是离子注入时的氢离子的加速能量的改变。本例的氢化学浓度分布从半导体基板10的下表面23侧起依次具有氢浓度峰115-1、氢浓度谷部114-1、氢浓度峰115-2、氢浓度谷部114-2、氢浓度峰115-3、氢浓度谷部114-3、氢浓度峰115-4。峰可以是在浓度分布中包含成为极大值的点的山形的部分。谷部可以是在浓度分布中包含成为极小值的点的谷形的部分。
氦化学浓度分布具有氦浓度峰113。氦浓度峰113可以配置在两个氢浓度峰115(本例中为氢浓度峰115-2与氢浓度峰115-3)之间。例如，氦浓度峰113成为极大值的深度位置不包含在任一氢浓度峰115的半峰全宽(FWHM)的范围内。通过使氦浓度峰113的位置与氢浓度峰115不同，从而能够使通过氦照射而形成的空位缺陷不与氢结合而残留，能够降低载流子寿命。因此，能够容易地形成寿命控制区104。在从下表面23侧注入了氦的情况下，氦化学浓度分布的比极大值更靠下表面23侧的倾斜的斜率容易小于比极大值更靠与下表面23相反一侧的倾斜的斜率。
载流子浓度分布具有一个以上的氢对应峰111。氢对应峰111是在载流子浓度分布中配置于与氢浓度峰115相同深度的峰。应予说明，氢浓度峰115的深度位置与氢对应峰111的深度位置也可以不严格一致。例如，如果在氢浓度峰115的半峰全宽的范围内包含氢对应峰111示出极大值的点，则可以视为氢浓度峰115和氢对应峰111配置在相同的深度位置。本例的载流子浓度分布从半导体基板10的下表面23侧起依次具有氢对应峰111-1、氢对应峰111-2、氢对应峰111-3、氢对应峰111-4。氢对应峰111-m配置在与氢浓度峰115-m相同的深度。m为1以上的整数。
如上所述，在含氢区域102中，VOH缺陷及氢本身作为施主而起作用。因此，含氢区域102中的施主浓度分布及载流子浓度分布与氢浓度分布相似。即，通过控制氢浓度分布，能够调整含氢区域102中的施主浓度分布及载流子浓度分布。
在将氦注入到寿命控制区104的情况下，通过注入氦而产生空位。空位的一部分与存在于含氢区域102的氢及氧结合而成为VOH缺陷。在氦的射程附近，由于高浓度地形成空位，所以氢和氧中的至少一方相对于空位不足。因此，未成为VOH缺陷而残留的空位的比例变高。因此，寿命控制区104中的载流子密度降低。另一方面，在远离氦的射程的区域，由于空位的浓度变低，所以氢和氧不会相对于空位不足。因此，未成为VOH缺陷而残留的空位的比例变低。因此，在远离氦的射程的区域，由于氦注入而引起的VOH缺陷，使得施主浓度和载流子浓度有时会增大。也就是说，在除寿命控制区104以外，有时载流子浓度分布也与氢浓度分布不相似。因此，导致施主浓度分布及载流子浓度分布的控制性降低。
本例的载流子浓度分布在氢对应峰111-3与氢对应峰111-4之间具有氦对应峰112。氦对应峰112是因注入氦而引起的VOH缺陷的峰。本例的氦对应峰112配置在比氦浓度峰113深的位置。更具体而言，在氦对应峰112与氦浓度峰113之间配置有至少一个氢浓度峰115。
在本例中，在比氦浓度峰113浅的区域，氢化学浓度比较高。因此，在该区域，由氢引起的施主浓度充分高于由氦引起的施主浓度，保持了载流子浓度分布与氢化学浓度的相似性。
如此，在将氦注入到含氢区域102时，有时在载流子浓度分布及施主浓度分布中产生氦对应峰112等，且载流子浓度分布及施主浓度分布与氢化学浓度分布不相似。因此，例如在含氢区域102形成了寿命控制区104的情况下，含氢区域102中的载流子浓度分布和施主浓度分布的控制性会降低。
图3是表示本发明的一个实施例的氢化学浓度、氦化学浓度及载流子浓度的分布的图。在本例的半导体装置100中，含氢区域102中的氢化学浓度高于图2中说明的例子。通过提高氢化学浓度，从而能够维持载流子浓度分布及施主浓度分布与氢化学浓度分布的相似性。因此，能够提高载流子浓度分布和施主浓度分布的控制性。应予说明，对于在图3以后未特别说明的事项，可以与图2的例子相同。
在本例中，在各氢浓度谷部114中，氢化学浓度是氧化学浓度DO的1/10以上。各氢浓度谷部114的氢化学浓度是氢浓度谷部114中的化学浓度的极小值。在图3中，氧化学浓度DO在整个半导体基板10中是均等的。本例中，多个氢浓度谷部114的氢浓度的极小值中的最小值D2是0.1×DO以上。图3中，氢浓度谷部114-3具有最小的极小值D2。
通过将氢化学浓度、特别是至少一个氢浓度谷部114的氢化学浓度设为氧化学浓度DO的1/10以上，从而能够提高存在于含氢区域102的氧与因注入氢而产生的空位进行结合的比例。也就是说，能够减小存在于含氢区域102的氧与因注入氦而产生的空位进行结合的比例。因此，能够提高载流子浓度分布及施主浓度分布与氢化学浓度分布的相似性，而提高载流子浓度分布及施主浓度分布的控制性。
注入氦优选在注入氢及热处理工序之后进行。由此，能够在使因注入氢而产生的空位与氧结合后，使因注入氦而产生的空位与氧结合。各氢浓度谷部114的氢化学浓度可以是氧化学浓度DO的2/10以上，也可以是1/2以上，还可以是1倍以上。或者，各氢浓度谷部114的氢化学浓度可以高于氧化学浓度DO。
在图2所示的参考例中，在氢浓度谷部114-3中，氢化学浓度D2小于氧化学浓度DO的1/10。在该情况下，在载流子浓度分布中产生氦对应峰112。
在图3所示的实施例中，在比氦浓度峰113深的位置，各氢对应峰111-3、111-4之间的载流子浓度分布不具有氦对应峰112。也就是说，氢对应峰111-3、111-4之间的载流子浓度分布不具有极大值。氢对应峰111-3、111-4之间的载流子浓度分布可以是向下凸的形状。
含氢区域102的氧化学浓度DO可以是1×1017/cm3以上。含氢区域102的氧化学浓度DO可以是5×1017/cm3以上，也可以是1×1018/cm3以上。另一方面，为了抑制氧诱发缺陷，含氢区域102的氧化学浓度DO可以是3×1018/cm3以下。氧化学浓度DO越高，图2所示的氦对应峰112越明显，但通过将氢化学浓度设为氧化学浓度DO的1/10以上，能够抑制氦对应峰112。
另外，通过实验确认了含氢区域102的碳的化学浓度越高，氦对应峰112越明显。但是，即使碳的化学浓度高，通过使氢化学浓度为氧化学浓度DO的1/10以上，也能够抑制氦对应峰112。含氢区域102的碳的化学浓度可以是1×1014/cm3以上，也可以是5×1014/cm3以上，还可以是1×1015/cm3以上。
使用MCZ法制造出的MCZ底板有时氧化学浓度及碳化学浓度比较高。即使在该情况下，通过将氢化学浓度设为氧化学浓度DO的1/10以上，也能够抑制氦对应峰112。即，即使在MCZ基板的含氢区域102形成有寿命控制区104的情况下，也能够精度良好地控制含氢区域102中的载流子浓度分布及施主浓度分布。
在各氢浓度谷部114中，氢化学浓度可以是碳化学浓度DC以上。通过提高氢化学浓度，能够抑制氦对应峰112。在各氢浓度谷部114中，氢化学浓度可以是碳化学浓度DC的2倍以上，也可以是5倍以上，还可以是10倍以上。
另外，各氢浓度峰115处的氢化学浓度的极大值可以是氧化学浓度DO的1/2以上。在本例中，多个氢浓度峰115处的氢浓度的极大值中的最小值D4是0.5×DO以上。在图3中，氢浓度峰115-3具有最小的极大值D4。通过提高氢化学浓度，能够抑制氦对应峰112。各氢浓度峰115处的氢化学浓度的极大值可以是DO以上，也可以是2×DO以上。
另外，在至少一个氢浓度谷部114中，氢化学浓度可以是氦化学浓度以上。在本例中，在设置于比氦浓度峰113更深的位置的氢浓度谷部114-3中，氢化学浓度D2是氦化学浓度D1以上。氢化学浓度D2可以是氦化学浓度D1的1.5倍以上，也可以是2倍以上。通过使氢化学浓度D2高于氦化学浓度D1，能够抑制氦对应峰112。在含氢区域102中，在比氢浓度谷部114-3更深的位置，氢化学浓度可以是氦化学浓度以上。
在氢浓度谷部114-3的位置VH3，氢化学浓度可以是氦化学浓度以上。氢浓度谷部114-3的位置VH3以下表面23为基准，配置在比氢对应峰111-3(或氢化学浓度峰115-3)更深的位置。另外，氢对应峰111-3(或氢化学浓度峰115-3)配置在比氦浓度峰113更深的位置。另外，在氢浓度谷部114-1的位置VH1，氢化学浓度可以是氦化学浓度以上。氢浓度谷部114-1的位置VH1以下表面23为基准，配置在比氢对应峰111-2(或氢化学浓度峰115-2)更浅的位置。另外，氢对应峰111-2(或氢化学浓度峰115-2)配置在比氦浓度峰113更浅的位置。
含氢区域102中的载流子浓度可以高于半导体基板10的基底掺杂浓度Db。但是，寿命控制区104中的载流子浓度可以高于基底掺杂浓度Db，也可以为基底掺杂浓度Db以下。
图4是表示含氢区域102中的氢化学浓度分布和氦化学浓度分布的另一例的图。在本例中，在氢化学浓度分布的所有的氢浓度谷部114，氢化学浓度为氦化学浓度以上。所有的氢浓度谷部114中的氢化学浓度也可以是氦化学浓度的峰值D3以上。由此，能够进一步抑制氦对应峰112。
另外，将各氢浓度峰115之间的峰间区域的宽度设为L。在图4的例子中，将氢浓度峰115-1与氢浓度峰115-2之间的峰间区域的宽度设为L12，将氢浓度峰115-2与氢浓度峰115-3之间的峰间区域的宽度设为L23，将氢浓度峰115-3与氢浓度峰115-4之间的峰间区域的宽度设为L34。
氦浓度峰113的半峰全宽FWHM可以大于任一峰间区域的宽度L。在氦浓度峰113的半峰全宽FWHM的范围可以包含多个氢浓度峰115。在图4的例子中，氢浓度峰115-2、115-3包含在半峰全宽FWHM的范围内。氦浓度峰113的半峰全宽FWHM可以是5μm以上，也可以是10μm以上。在图3的例子中，氦浓度峰113的半峰全宽FWHM也可以与图4的例子相同。
另外，将氦浓度峰113成为极大值的深度位置设为PHe。将氢浓度峰115-1、115-2、115-3、115-4各自成为极大值的深度位置设为PH1、PH2、PH3、PH4。各深度位置与将氦或氢注入到半导体基板10时的射程对应。
氢浓度峰115各自的位置PH1、PH2、PH3、PH4可以配置在从半导体基板10的下表面23到深度位置2×PHe为止的范围内。通过将氢浓度峰115配置在氦浓度峰113周围的比较窄的范围内，从而能够容易地提高氢浓度谷部114的氢化学浓度。因此，能够抑制氦对应峰112。在图3的例子中，氢浓度峰115和氦浓度峰113的位置也可以与图4的例子相同。
图5是表示含氢区域102中的氦化学浓度分布与载流子浓度分布的关系的一例的图。在图5还图示了空位缺陷浓度分布的峰119。空位缺陷浓度分布是由于氦离子的离子注入而产生的空位缺陷的浓度分布。图5中说明的结构也可以应用于图3所示的例子及图4所示的例子中的任一个。
载流子浓度分布在各氢对应峰111之间具有载流子浓度谷部116。本例的载流子浓度分布从半导体基板10的下表面23侧起依次具有载流子浓度谷部116-1、116-2、116-3。载流子浓度谷部116可以包含载流子浓度恒定的平坦区域。
将各载流子浓度谷部116的载流子浓度的极小值设为D5。极小值D5是夹在两个氢对应峰111之间的范围内的载流子浓度的最小值。
与氦浓度峰113相同的深度位置处的载流子浓度谷部116-2的载流子浓度的极小值D5-2可以低于载流子浓度谷部116-2的前后的载流子浓度谷部116-1、116-3的载流子浓度的极小值D5-1、D5-3中的任一个。由此，能够形成寿命控制区104。载流子浓度谷部116-2的载流子浓度的极小值D5-2可以高于半导体基板10的基底掺杂浓度Db。载流子浓度谷部116-1、116-3的载流子浓度的极小值D5-1、D5-3可以高于半导体基板10的基底掺杂浓度Db。
空位缺陷浓度分布的峰119可以位于氦浓度分布的氦浓度峰113的附近。在本例中，峰119的峰位置PV与氦浓度峰113的峰位置PHe一致。空位缺陷浓度分布的峰119分布得比氦浓度分布的氦浓度峰113的分布宽度窄。空位缺陷浓度分布的峰119可以分布在载流子浓度的氢对应峰111-2与氢对应峰111-3之间。通过调整用杂质的离子注入，从而在半导体基板10的内部形成空位缺陷。存在于空位缺陷周边的氢对空位缺陷的悬空键进行封端。因此，所形成的空位缺陷的浓度减少。在氢化学浓度高的氢对应峰111-2和氢对应峰111-3中，由于氢化学浓度高，所以空位缺陷浓度显著减少。由此，空位缺陷浓度仅分布在氢对应峰111-2与氢对应峰111-3之间。空位缺陷浓度分布的隔着峰位置PV的两侧的浓度倾斜的斜率可以大于氦浓度分布的隔着峰位置PHe的两侧的浓度倾斜的斜率。
图6是表示半导体装置100的结构例的图。本例的半导体装置100作为绝缘栅双极型晶体管(IGBT)而起作用。本例的半导体装置100具有半导体基板10、层间绝缘膜38、发射极52和集电极54。层间绝缘膜38形成为覆盖半导体基板10的上表面21的至少一部分。在层间绝缘膜38形成有接触孔等贯通孔。通过接触孔，半导体基板10的上表面21露出。层间绝缘膜38可以是PSG、BPSG等硅酸盐玻璃，也可以是氧化膜或氮化膜等。
发射极52形成在半导体基板10和层间绝缘膜38的上表面。发射极52也形成在接触孔的内部，与半导体基板10的通过接触孔而露出的上表面21接触。
集电极54形成于半导体基板10的下表面23。集电极54可以与半导体基板10的整个下表面23接触。发射极52及集电极54由铝等金属材料形成。
在本例的半导体基板10设置有N-型的漂移区18、N+型的发射区12、P-型的基区14、N+型的蓄积区16、N+型的缓冲区20以及P+型的集电区22。
发射区12是与半导体基板10的上表面21接触地设置，并且施主浓度比漂移区18高的区域。发射区12含有例如磷等N型杂质。
基区14设置在发射区12与漂移区18之间。基区14含有例如硼等P型杂质。
蓄积区16设置在基区14与漂移区18之间，具有施主浓度比漂移区18高的一个以上的施主浓度峰。蓄积区16可以含有磷等N型杂质，也可以含有氢。
集电区22与半导体基板10的下表面23接触地设置。集电区22的受主浓度可以比基区14的受主浓度高。集电区22可以包含与基区14相同的P型杂质，也可以包含不同的P型杂质。
缓冲区20设置在集电区22与漂移区18之间，并且具有施主浓度比漂移区18高的一个以上的施主浓度峰。缓冲区20具有氢等N型杂质。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达集电区22的场截止层而起作用。
图1至图5中说明的含氢区域102包含于缓冲区20。在本例中，含氢区域102作为整个缓冲区20而起作用。本例的缓冲区20具有图1至图5中说明的寿命控制区104。
根据本例的半导体装置100，能够精度良好地控制缓冲区20中的载流子浓度分布和施主浓度分布。因此，能够精度良好地控制半导体装置100的特性。
栅极沟槽部40从半导体基板10的上表面21贯通发射区12、基区14和蓄积区16而到达漂移区18。本例的蓄积区16配置在比栅极沟槽部40的下端靠上侧的位置。蓄积区16可以被设置为覆盖基区14的整个下表面。通过在漂移区18与基区14之间设置浓度比漂移区18高的蓄积区16，从而能够提高载流子注入促进效应(IE效应，Injection-Enhancementeffect)，而降低IGBT中的导通电压。
栅极沟槽部40具有形成于半导体基板10的上表面侧的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42形成为覆盖栅极沟槽的内壁。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42更靠内侧的位置。也就是说，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。
栅极导电部44包含隔着栅极绝缘膜42而与基区14对置的区域。该截面中的栅极沟槽部40在半导体基板10的上表面被层间绝缘膜38覆盖，但栅极导电部44在其他截面中与栅电极连接。如果在栅极导电部44施加预定的栅极电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成基于电子的反转层的沟道。
图7是表示图6的B-B线的位置处的深度方向上的载流子浓度分布的一例的图。图7的纵轴是表示载流子浓度的对数轴，横轴是表示距下表面23的距离的线性轴。
本例的缓冲区20中的载流子浓度分布具有在深度方向上设置于不同位置的多个氢对应峰111。因为能够精度良好地控制缓冲区20中的载流子浓度分布，所以能够精度良好地抑制耗尽层从上表面21侧的扩展。
本例的蓄积区16具有多个峰25，但蓄积区16也可以具有单一的峰25。峰25是施主浓度的峰。峰25也可以通过注入氢而形成。在该情况下，在蓄积区16可以包含含氢区域102。
图8是表示半导体装置100的制造方法的一部分工序的图。在图8中表示形成含氢区域102的工序。在图8所示的工序的前后，形成图6所示的各结构。
在S702中，从半导体基板10的下表面23侧注入氢离子。在S702中，可以改变射程而多次注入氢离子。接下来，在S704中，对半导体基板10进行退火。由此，产生氢施主及VOH缺陷，而形成含氢区域102。
接下来，在S706中，以使含氢区域102的至少一部分区域含有氦的方式，从半导体基板10的下表面23侧注入氦。S702中的氢离子的总剂量可以是S706中的氦的总剂量的5倍以上。通过增加氢离子的剂量，能够抑制氦对应峰112。氢离子的总剂量可以是氦的总剂量的10倍以上。另外，氢离子的各射程中的剂量也可以是氦的总剂量的5倍以上。应予说明，S702和S706中的剂量和射程被调整为能够形成图1至图7中说明的各浓度分布。
接下来，在S708中，对半导体基板10进行退火。S708中的退火条件可以与S704中的退火条件相同，也可以不同。在S708中，通过对半导体基板10进行热处理，从而在含氢区域102形成寿命控制区104。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限于上述实施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加多种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也可以包含在本发明的技术范围内。
应当注意的是，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (21)

1.一种半导体装置，其特征在于，是具备半导体基板的半导体装置，
所述半导体基板具有包含氢的含氢区域，
所述含氢区域在至少一部分区域包含氦，
所述含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，在各所述氢浓度谷部中，氢化学浓度是氧化学浓度的1/10以上，
在至少一个所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上。
2.如权利要求1所述的半导体装置，其特征在于，
在各所述氢浓度谷部中，所述氢化学浓度是碳化学浓度以上。
3.如权利要求1所述的半导体装置，其特征在于，
所述含氢区域的所述深度方向上的所述氢化学浓度分布具有1个以上的氢浓度峰，
在所述氢浓度峰中，所述氢化学浓度是所述氧化学浓度的1/2以上。
4.如权利要求2所述的半导体装置，其特征在于，
所述含氢区域的所述深度方向上的所述氢化学浓度分布具有1个以上的氢浓度峰，
在所述氢浓度峰中，所述氢化学浓度是所述氧化学浓度的1/2以上。
5.如权利要求1至4中任一项所述的半导体装置，其特征在于，
所述含氢区域的所述深度方向上的氦化学浓度分布具有氦浓度峰，
在设置于比所述氦浓度峰更深的位置的所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上。
6.如权利要求5所述的半导体装置，其特征在于，
所述氢化学浓度分布具有多个氢浓度峰，
所述氦化学浓度分布的所述氦浓度峰的半峰全宽大于各所述氢浓度峰的间隔。
7.如权利要求6所述的半导体装置，其特征在于，
所述氦浓度峰在深度方向上配置在2个所述氢浓度峰之间。
8.如权利要求5所述的半导体装置，其特征在于，
在比所述氦浓度峰更深的位置具有2个以上的氢浓度峰，
所述含氢区域的深度方向上的载流子浓度分布在比所述氦浓度峰更深的位置具有配置于与所述氢浓度峰大致相同的深度的2个以上的氢对应峰，
在比所述氦浓度峰更深的位置，各所述氢对应峰之间的所述载流子浓度分布不具有峰。
9.如权利要求6所述的半导体装置，其特征在于，
在比所述氦浓度峰更深的位置具有2个以上的氢浓度峰，
所述含氢区域的深度方向上的载流子浓度分布在比所述氦浓度峰更深的位置具有配置于与所述氢浓度峰大致相同的深度的2个以上的氢对应峰，
在比所述氦浓度峰更深的位置，各所述氢对应峰之间的所述载流子浓度分布不具有峰。
10.如权利要求7所述的半导体装置，其特征在于，
在比所述氦浓度峰更深的位置具有2个以上的氢浓度峰，
所述含氢区域的深度方向上的载流子浓度分布在比所述氦浓度峰更深的位置具有配置于与所述氢浓度峰大致相同的深度的2个以上的氢对应峰，
在比所述氦浓度峰更深的位置，各所述氢对应峰之间的所述载流子浓度分布不具有峰。
11.如权利要求8所述的半导体装置，其特征在于，
所述载流子浓度分布在各所述氢对应峰之间具有载流子浓度谷部，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值低于该载流子浓度谷部的前后处的所述载流子浓度谷部的载流子浓度的极小值，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值高于所述半导体基板中的基底掺杂浓度。
12.如权利要求9所述的半导体装置，其特征在于，
所述载流子浓度分布在各所述氢对应峰之间具有载流子浓度谷部，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值低于该载流子浓度谷部的前后处的所述载流子浓度谷部的载流子浓度的极小值，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值高于所述半导体基板中的基底掺杂浓度。
13.如权利要求10所述的半导体装置，其特征在于，
所述载流子浓度分布在各所述氢对应峰之间具有载流子浓度谷部，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值低于该载流子浓度谷部的前后处的所述载流子浓度谷部的载流子浓度的极小值，
与所述氦浓度峰大致相同的深度位置处的所述载流子浓度谷部的载流子浓度的极小值高于所述半导体基板中的基底掺杂浓度。
14.如权利要求11所述的半导体装置，其特征在于，
所述含氢区域的深度方向上的空位缺陷浓度分布仅分布在与所述氦浓度峰大致相同深度位置处的所述载流子浓度谷部的前后的所述氢对应峰之间。
15.如权利要求12所述的半导体装置，其特征在于，
所述含氢区域的深度方向上的空位缺陷浓度分布仅分布在与所述氦浓度峰大致相同深度位置处的所述载流子浓度谷部的前后的所述氢对应峰之间。
16.如权利要求13所述的半导体装置，其特征在于，
所述含氢区域的深度方向上的空位缺陷浓度分布仅分布在与所述氦浓度峰大致相同深度位置处的所述载流子浓度谷部的前后的所述氢对应峰之间。
17.如权利要求1至4中任一项所述的半导体装置，其特征在于，
在全部的所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上。
18.如权利要求5所述的半导体装置，其特征在于，
在全部的所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上。
19.一种制造方法，其特征在于，是具有半导体基板的半导体装置的制造方法，
向所述半导体基板注入氢而形成含氢区域，
向所述半导体基板注入氦，以使得在所述含氢区域的至少一部分区域含有氦，
以使所述含氢区域的深度方向上的氢化学浓度分布具有1个以上的氢浓度谷部，且至少一个所述氢浓度谷部的氢化学浓度是氧化学浓度的1/10以上的方式向所述半导体基板注入所述氢，
以使在至少一个所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上的方式向所述半导体基板注入所述氢。
20.如权利要求19所述的制造方法，其特征在于，
以使在至少一个所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上的方式，向所述半导体基板注入所述氢。
21.如权利要求19所述的制造方法，其特征在于，
以使所述含氢区域的所述深度方向上的氦化学浓度分布具有氦浓度峰的方式，向所述半导体基板注入所述氦，
以使在设置于比所述氦浓度峰更深的位置的所述氢浓度谷部中，所述氢化学浓度是氦化学浓度以上的方式，向所述半导体基板注入所述氢。
CN201980028305.4A 2018-11-16 2019-11-14 半导体装置及制造方法 Active CN112055887B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018215548 2018-11-16
JP2018-215548 2018-11-16
PCT/JP2019/044759 WO2020100997A1 (ja) 2018-11-16 2019-11-14 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
CN112055887A CN112055887A (zh) 2020-12-08
CN112055887B true CN112055887B (zh) 2024-06-25

Family

ID=70731408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028305.4A Active CN112055887B (zh) 2018-11-16 2019-11-14 半导体装置及制造方法

Country Status (5)

Country Link
US (3) US11373869B2 (zh)
JP (2) JP7078133B2 (zh)
CN (1) CN112055887B (zh)
DE (1) DE112019001738B4 (zh)
WO (1) WO2020100997A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604602B (zh) * 2016-08-12 2021-06-15 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
DE102020110072A1 (de) * 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
JP7405261B2 (ja) * 2020-07-15 2023-12-26 富士電機株式会社 半導体装置
JP7394038B2 (ja) 2020-09-11 2023-12-07 株式会社東芝 半導体装置
DE112021001383T5 (de) 2020-11-11 2022-12-15 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2022107728A1 (ja) * 2020-11-17 2022-05-27 富士電機株式会社 半導体装置
CN115443542A (zh) * 2020-11-17 2022-12-06 富士电机株式会社 半导体装置的制造方法以及半导体装置
CN115443541A (zh) * 2020-11-17 2022-12-06 富士电机株式会社 半导体装置
CN112713152B (zh) * 2021-02-07 2023-07-11 长江存储科技有限责任公司 一种三维存储器的制作方法及三维存储器
JP7652341B2 (ja) 2022-05-30 2025-03-27 富士電機株式会社 半導体装置の製造方法
DE112023002207T5 (de) * 2022-12-13 2025-03-13 Fuji Electric Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
JP2002208596A (ja) * 2001-01-09 2002-07-26 Toshiba Ceramics Co Ltd シリコン単結晶ウエハ
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
JP4219838B2 (ja) 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
US7381651B2 (en) 2006-03-22 2008-06-03 Axcelis Technologies, Inc. Processes for monitoring the levels of oxygen and/or nitrogen species in a substantially oxygen and nitrogen-free plasma ashing process
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
WO2013089256A1 (ja) 2011-12-15 2013-06-20 富士電機株式会社 半導体装置および半導体装置の製造方法
US9627517B2 (en) 2013-02-07 2017-04-18 Infineon Technologies Ag Bipolar semiconductor switch and a manufacturing method therefor
JP6225649B2 (ja) 2013-11-12 2017-11-08 株式会社デンソー 絶縁ゲートバイポーラトランジスタおよびその製造方法
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
US9887125B2 (en) 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102014117538A1 (de) 2014-11-28 2016-06-02 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015107085B4 (de) 2015-05-06 2025-04-10 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
CN107004723B (zh) * 2015-06-17 2021-03-09 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107112370B (zh) 2015-06-30 2020-08-28 富士电机株式会社 半导体装置及其制造方法
CN107408581B (zh) 2015-09-16 2020-11-06 富士电机株式会社 半导体装置及半导体装置的制造方法
CN107408576B (zh) * 2015-09-16 2020-11-13 富士电机株式会社 半导体装置及半导体装置的制造方法
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
WO2020100997A1 (ja) * 2018-11-16 2020-05-22 富士電機株式会社 半導体装置および製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266233A (ja) * 2006-03-28 2007-10-11 Toyota Central Res & Dev Lab Inc 電力用半導体装置及びその製造方法
CN107851584A (zh) * 2016-02-23 2018-03-27 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20210050215A1 (en) 2021-02-18
US11854782B2 (en) 2023-12-26
US12266532B2 (en) 2025-04-01
WO2020100997A1 (ja) 2020-05-22
US11373869B2 (en) 2022-06-28
CN112055887A (zh) 2020-12-08
US20240096629A1 (en) 2024-03-21
DE112019001738T5 (de) 2020-12-17
JP7400874B2 (ja) 2023-12-19
JP2022097741A (ja) 2022-06-30
DE112019001738B4 (de) 2024-10-10
JPWO2020100997A1 (ja) 2021-05-13
JP7078133B2 (ja) 2022-05-31
US20220319852A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
CN112055887B (zh) 半导体装置及制造方法
JP7487753B2 (ja) 半導体装置および製造方法
CN112204710B (zh) 半导体装置及制造方法
CN109417093B (zh) 半导体装置
CN112219263B (zh) 半导体装置及制造方法
CN113544857B (zh) 半导体装置以及制造方法
CN116348995A9 (zh) 半导体装置及制造方法
CN113875016A (zh) 半导体装置
CN113454789A (zh) 半导体装置
CN114175270A (zh) 半导体装置
CN114467182A (zh) 半导体装置及半导体装置的制造方法
CN113632236B (zh) 半导体装置和半导体装置的制造方法
JP7501663B2 (ja) 半導体装置および半導体装置の製造方法
CN115989563A (zh) 半导体装置
CN116569307A (zh) 半导体装置以及制造半导体装置的方法
CN118039477A (zh) 半导体装置的制造方法和半导体装置
CN114051653A (zh) 半导体装置和半导体装置的制造方法
WO2024166494A1 (ja) 半導体装置
WO2024166492A1 (ja) 半導体装置
CN118352354A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant