JP6268035B2 - 液晶表示装置及び電子機器 - Google Patents

Description

本発明は、液晶表示装置及びこれを備える電子機器に関する。

近年、液晶表示装置は、カーナビゲーションの表示装置や、携帯電話や電子ペーパーなどのモバイル機器向けの表示装置の需要が高くなっている。

特許文献１には、液晶の応答速度を向上させる技術が記載されている。

特許第２９３７６８４号公報

特許文献１では、応答速度を向上させることができるが、液晶分子が画素に対応する大きさで高分子壁に包囲されるため、向上を図るには限界があった。

本発明はかかる問題点に鑑みてなされたもので、液晶の応答速度を向上させる液晶表示装置及び電子機器を提供することにある。

本発明の一態様に係る液晶表示装置は、第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置される液晶層と、マトリクス状に配置された複数の画素毎に配置される第１電極と、前記第１電極と対向する位置に配置された第２電極と、前記画素を横切るように少なくとも一方向に延びて、前記第１基板と前記第２基板との間の光の透過が抑制された複数の無透過領域と、前記無透過領域に挟まれて、前記第１電極と前記第２電極との間で作用する電界に応じて前記液晶層の液晶分子が回転する透過領域と、を含む。

本発明の一態様に係る電子機器は、上記液晶表示装置と、前記液晶表示装置に映像信号を供給し、液晶表示装置の動作を制御する制御装置とを備えてもよい。

図１は、実施形態１に係る液晶表示装置の一例を表す説明図である。 図２は、図１の液晶表示装置のシステム例を表すブロック図である。 図３は、画素を駆動する駆動回路の一例を示す回路図である。 図４は、液晶表示部の一例を示す断面図である。 図５は、実施形態１に係る液晶表示装置の画素を模式的に示す平面図である。 図６は、実施形態１に係る液晶表示装置の画素をスイッチングするスイッチング素子の一例を模式的に示す断面図である。 図７は、液晶表示装置の電圧無印加時における液晶分子の配向を説明するための模式図である。 図８は、液晶表示装置の電圧無印加時における液晶分子の配向を説明するための断面模式図である。 図９は、液晶表示装置の電圧印加時における液晶分子の配向を説明するための模式図である。 図１０は、液晶表示装置の電圧印加時における液晶分子の配向を説明するための断面模式図である。 図１１は、実施形態１に係る液晶表示部の電圧無印加時における液晶分子の配向を説明するための断面模式図である。 図１２は、実施形態１に係る液晶表示部の電圧印加時における液晶分子の配向を説明するための断面模式図である。 図１３は、実施形態１に係る液晶表示部の画素と高分子壁との位置関係を説明するための平面模式図である。 図１４は、実施形態１に係る液晶表示部の電圧無印加時における液晶分子の配向を説明するための平面模式図である。 図１５は、実施形態１に係る液晶表示部の電圧印加時における液晶分子の配向を説明するための平面模式図である。 図１６は、実施形態２に係る液晶表示部の画素と高分子壁との位置関係を説明するための平面模式図である。 図１７は、実施形態３に係る液晶表示部の遮光部を説明するための断面模式図である。 図１８は、実施形態１に係る液晶表示部の評価例１において、画素の応答速度と高分子壁との関係を説明するための説明図である。 図１９は、実施形態２に係る液晶表示部の評価例２において、画素の応答速度と高分子壁との関係を説明するための説明図である。 図２０は、本実施形態に係る液晶表示装置を適用する電子機器の一例を示す図である。 図２１は、本実施形態に係る液晶表示装置を適用する電子機器の一例を示す図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、本実施形態に係る液晶表示装置の一例を表す説明図である。図２は、図１の液晶表示装置のシステム例を表すブロック図である。図１は模式的に表したものであり、実際の寸法、形状と同一とは限らない。なお、表示装置１が本発明の「液晶表示装置」の一具体例に相当する。

表示装置１は、液晶表示部２と、ドライバＩＣ３と、バックライト６と、を備えている。表示装置１は、透過型、又は半透過型の表示装置であってもよく、バックライト６を備えない、反射型の表示装置であってもよい。図示しないフレキシブルプリント基板（ＦＰＣ（Flexible Printed Circuits））は、ドライバＩＣ３への外部信号又はドライバＩＣ３を駆動する駆動電力を伝送する。液晶表示部２は、透光性絶縁基板、例えばガラス基板１１と、ガラス基板１１の表面にあり、液晶セルを含む画素がマトリクス状（行列状）に多数配置されてなる表示エリア部２１と、水平ドライバ（水平駆動回路）２３と、垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂと、を備えている。垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂは、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂとして、表示エリア部２１を挟むように配置されている。垂直ドライバ（垂直駆動回路）は、垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂのうち、一方のみであってもよい。ガラス基板１１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１基板と、この第１の基板と所定の間隙をもって対向して配置される第２基板とを含む。そして、ガラス基板１１は、第１基板、第２基板の間に液晶が封入される液晶層を有する。水平ドライバ（水平駆動回路）２３と、垂直ドライバ（垂直駆動回路）２２Ａ、２２Ｂとは、第１基板に形成されるので、周辺回路ともよばれる。

液晶表示部２の額縁領域１１ｇｒ、１１ｇｌは、ガラス基板１１の表面にあり、液晶セルを含む画素がマトリクス状（行列状）に多数配置されてなる表示エリア部２１の外側にある、非表示領域である。垂直ドライバ２２Ａ、２２Ｂは、額縁領域１１ｇｒ、１１ｇｌに配置されている。実施形態１では、液晶表示部２の平面の一方向をＸ方向とし、Ｘ方向と直交する方向をＹ方向とし、Ｘ−Ｙ平面に直交する方向をＺ方向とする。なお、垂直ドライバ２２Ａ、２２Ｂ、水平ドライバ２３およびドライバＩＣ３の配置は、図１に示す配置位置に限られない。

バックライト６は、液晶表示部２の裏面側（Ｚ方向にみて画像を表示する面とは反対側の面）に配置されている。バックライト６は、後述する制御装置４の制御信号に応じて液晶表示部２に向けて光を照射し、表示エリア部２１の全面に光を入射させる。バックライト６は、例えば光源と、光源から出力された光を導いて、液晶表示部２の裏面に向けて出射させる導光板と、を含む。バックライト６は、Ｘ方向又はＹ方向に並ぶ複数の光源を備え、それぞれの光源の光量が独立制御されていてもよい。これにより、バックライト６は、一部の光源のみが発光する光によって、液晶表示部２の一部に、光を入射させることができる。なお、実施形態１の表示装置１は、光源として、液晶表示部２の裏面側に配置されるバックライト６で説明するが、液晶表示部２の表面側に配置されたフロントライトであってもよい。

液晶表示部２は、ガラス基板１１上に、表示エリア部２１と、インターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えるドライバＩＣ３と、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂ及び水平ドライバ２３とを備えている。

表示エリア部２１は、液晶層を含む副画素Ｖｐｉｘが、表示上の１画素を構成するユニットがｍ行×ｎ列に配置されたマトリクス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるｎ個の副画素Ｖｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｍ個の副画素Ｖｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。表示エリア部２１は、副画素Ｖｐｉｘのｍ行ｎ列の配列に対して行毎に走査線２４_１、２４_２、２４_３・・・２４_ｍが配線され、列毎に信号線２５_１、２５_２、２５_３・・・２５_ｎが配線されている。以後、実施形態１においては、走査線２４_１、２４_２、２４_３・・・２４_ｍを代表して走査線２４又は走査線２４_ｍのように表記し、信号線２５_１、２５_２、２５_３・・・２５_ｎを代表して信号線２５又は信号線２５_ｎのように表記することがある。また、実施形態１においては、走査線２４_１、２４_２、２４_３・・・２４_ｍを代表して走査線２４_ｐ＋１（０≦ｐ≦ｍ）のように表記し、信号線２５_１、２５_２、２５_３・・・２５_ｎを代表して信号線２５_ｑ＋１（０≦ｑ≦ｎ）のように表記することもある。表示エリア部２１は、正面に直交する方向から見た場合、走査線２４と信号線２５がカラーフィルタのブラックマトリクスと重なる領域に配置されている。また、表示エリア部２１は、ブラックマトリクスが配置されていない領域が開口部となる。

液晶表示部２には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ドライバＩＣ３に与えられる。ドライバＩＣ３は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換（昇圧）し、マスタークロック、水平同期信号及び垂直同期信号を生成する。ドライバＩＣ３は、生成したマスタークロック、水平同期信号及び垂直同期信号をそれぞれ第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂ及び水平ドライバ２３に与える。ドライバＩＣ３は、副画素Ｖｐｉｘ毎の画素電極に対して各画素共通に与えるコモン電位（対向電極電位）Ｖｃｏｍを生成して表示エリア部２１に与える。

第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、シフトレジスタを含み、さらにラッチ回路等を含む。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、ラッチ回路が、垂直クロックパルスに同期してドライバＩＣ３から出力される表示データを１水平期間で順次サンプリングしラッチする。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、ラッチ回路においてラッチされた１ライン分のデジタルデータを垂直走査パルスとして順に出力し、表示エリア部２１の２４_ｐ＋１（０≦ｐ≦ｍ）に与えることによって副画素Ｖｐｉｘを行単位で順次選択する。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査線２４_ｐ＋１（０≦ｐ≦ｍ）の延在方向に走査線２４_ｐ＋１（０≦ｐ≦ｍ）を挟むように配置されている。第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、例えば、走査線２４_ｐ＋１（０≦ｐ≦ｍ）の表示エリア部２１の上寄り、垂直走査上方向から、表示エリア部２１の下寄り、垂直走査下方向へ順にデジタルデータを出力する。また、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査線２４_ｐ＋１（０≦ｐ≦ｍ）の表示エリア部２１の下寄り、垂直走査下方向から、表示エリア部２１の上寄り、垂直走査上方向へ順にデジタルデータを出力することもできる。

水平ドライバ２３には、例えば６ビットのＲ（赤）、Ｇ（緑）、Ｂ（青）のデジタル映像データＶｓｉｇが与えられる。水平ドライバ２３は、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂによる垂直走査によって選択された行の各副画素Ｖｐｉｘに対して、画素毎に、もしくは複数画素毎に、あるいは全画素一斉に、信号線２５を介して表示データを書き込む。

制御装置４は、例えば、演算装置であるＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４１と、記憶装置４２であるメモリとを備え、これらのハードウェア資源を用いてプログラムを実行することによって各種の機能を実現することができる。具体的には、制御装置４は、記憶装置４２に記憶されているプログラムを読み出してメモリに展開し、メモリに展開されたプログラムに含まれる命令をＣＰＵ４１に実行させる。そして、制御装置４は、ＣＰＵ４１による命令の実行結果に応じて、表示エリア部２１に表示させる画像をドライバＩＣ３が画像入力階調の情報として扱えるように制御する。

図３は、画素を駆動する駆動回路の一例を示す回路図である。表示エリア部２１には、図３に示す各副画素Ｖｐｉｘの薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）Ｔｒに表示データとして画素信号を供給する信号線２５_ｑ＋１（０≦ｑ≦ｎ）、各薄膜トランジスタＴｒを駆動する走査線２４_ｐ＋１（０≦ｐ≦ｍ）等の配線が形成されている。このように、信号線２５_ｑ＋１（０≦ｑ≦ｎ）は、上述したガラス基板１１の表面と平行な平面に延在し、副画素Ｖｐｉｘに画像を表示するための画素信号を供給する。副画素Ｖｐｉｘは、薄膜トランジスタＴｒ及び液晶容量ＬＣを備えている。薄膜トランジスタＴｒは、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。薄膜トランジスタＴｒのソース及びドレインのうち一方は信号線２５_ｑ＋１（０≦ｑ≦ｎ）に接続され、ゲートは走査線２４_ｐ＋１（０≦ｐ≦ｍ）に接続され、ソース及びドレインのうち他方は液晶容量ＬＣの一端に接続されている。液晶容量ＬＣは、一端が薄膜トランジスタＴｒに接続され、他端が共通電極ｃｏｍのコモン電位Ｖｃｏｍに接続されている。

副画素Ｖｐｉｘは、走査線２４_ｐ＋１（０≦ｐ≦ｍ）により、表示エリア部２１の同じ行に属する他の副画素Ｖｐｉｘと互いに接続されている。走査線２４_ｐ＋１（０≦ｐ≦ｍ）のうち奇数の走査線２４_ｍ＋１、２４_ｍ＋３は、第１垂直ドライバ２２Ａと接続され、第１垂直ドライバ２２Ａから後述する走査信号の垂直走査パルスが供給される。走査線２４_ｐ＋１（０≦ｐ≦ｍ）のうち偶数の走査線２４_ｍ＋２、２４_ｍ＋４は、第２垂直ドライバ２２Ｂと接続され、第２垂直ドライバ２２Ｂから、後述する走査信号の垂直走査パルスが供給される。このように、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、走査方向の走査線２４_ｐ＋１（０≦ｐ≦ｍ）に交互に垂直走査パルスを印加する。また、副画素Ｖｐｉｘは、信号線２５_ｑ＋１（０≦ｑ≦ｎ）により、表示エリア部２１の同じ列に属する他の副画素Ｖｐｉｘと互いに接続されている。信号線２５_ｑ＋１（０≦ｑ≦ｎ）は、水平ドライバ２３と接続され、水平ドライバ２３より画素信号が供給される。共通電極ｃｏｍは、不図示の駆動電極ドライバと接続される。駆動電極ドライバは、共通電極ｃｏｍへ電圧（コモン電位Ｖｃｏｍ）を供給する。さらに、共通電極ｃｏｍは、副画素Ｖｐｉｘの他、表示エリア部２１の同じ列に属する他の副画素Ｖｐｉｘに、コモン電位Ｖｃｏｍを供給する。

図１及び図２に示す第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂは、垂直走査パルスを、図３に示す走査線２４_ｐ＋１（０≦ｐ≦ｍ）を介して、副画素Ｖｐｉｘの薄膜トランジスタＴｒのゲートに印加することにより、表示エリア部２１にマトリクス状に形成されている副画素Ｖｐｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。図１及び図２に示す水平ドライバ２３は、画素信号を、図３に示す信号線２５_ｑ＋１（０≦ｑ≦ｎ）を介して、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂにより順次選択される１水平ラインを含む各副画素Ｖｐｉｘにそれぞれ供給する。そして、これらの副画素Ｖｐｉｘでは、供給される画素信号に応じて、１水平ラインの表示が行われるようになっている。

上述したように、表示装置１は、第１垂直ドライバ２２Ａ、第２垂直ドライバ２２Ｂが走査線２４_ｐ＋１（０≦ｐ≦ｍ）を順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示装置１は、１水平ラインに属する副画素Ｖｐｉｘに対して、水平ドライバ２３が画素信号を供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバは、その１水平ラインに対応する共通電極ｃｏｍのコモン電位Ｖｃｏｍを印加するようになっている。

表示装置１は、液晶容量ＬＣに同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化する可能性がある。表示装置１は、液晶の比抵抗（物質固有の抵抗値）等の劣化を防ぐため、駆動信号のコモン電位Ｖｃｏｍを基準として映像信号の極性を所定の周期で反転させる駆動方式が採られる。

この液晶表示装置の駆動方式として、カラム反転、ライン反転、ドット反転、フレーム反転などの駆動方式が知られている。カラム反転は、１カラム（１画素列）に相当する１Ｖ（Ｖは垂直期間）の時間周期で映像信号の極性を反転させる駆動方式である。ライン反転は、１ライン（１画素行）に相当する１Ｈ（Ｈは水平期間）の時間周期で映像信号の極性を反転させる駆動方式である。ドット反転は、互いに隣接する上下左右の画素毎に映像信号の極性を交互に反転させる駆動方式である。フレーム反転は、１画面に相当する１フレーム毎に全画素に書き込む映像信号を一度に同じ極性で反転させる駆動方式である。

次に、表示エリア部２１の構成を詳細に説明する。図４は、液晶表示部の一例を示す断面図である。液晶表示部２は、図４に示すように、第１基板（上側基板）５０と、この第１基板５０の表面に垂直な方向に対向して配置された第２基板（下側基板）５２と、第１基板５０と第２基板５２との間に挿設された液晶層５４とを備えている。なお、第１基板５０は、液晶層５４とは反対側の面に、バックライト６が配置されている。

液晶層５４は、電界の状態に応じてそこを通過する光を変調するものであり、ＦＦＳ（フリンジフィールドスイッチング）又はＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶を用いた液晶表示デバイスが用いられる。後述する液晶分子は、液晶層５４に多数分散されている。

第１基板５０は、ガラスなどの透光性基板である画素基板６０と、画素基板６０の液晶層５４側に積層された第１配向膜６２と、画素基板６０の液晶層５４とは反対側に積層された第１偏光板６３と、を有する。画素基板６０については後述する。第１配向膜６２は、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第１配向膜６２は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。第１偏光板６３は、バックライト６側から入射してきた光を直線偏光に変換する機能を有している。

第２基板５２は、ガラスなどの透光性基板である対向基板６４と、この対向基板６４の液晶層５４側に形成されたカラーフィルタ６６と、カラーフィルタ６６の液晶層５４側に形成された第２配向膜６７と、対向基板６４の液晶層５４側とは反対側に形成された位相差板６８と、位相差板６８の対向基板６４側とは反対側に形成された第２偏光板６９と、を含む。カラーフィルタ６６は、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を含む。カラーフィルタ６６は、開口部７６ｂに例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に着色された色領域を周期的に配列して、図３に示す各副画素ＶｐｉｘにＲ、Ｇ、Ｂの３色の色領域が１組として画素Ｐｉｘとして対応付けられている。カラーフィルタ６６は、画素基板６０と垂直な方向において、液晶層５４と対向する。なお、カラーフィルタ６６は、異なる色に着色されていれば、他の色の組み合わせであってもよい。なお、カラーフィルタ６６が配置されていない開口部７６ｂの副画素Ｖｐｉｘがあってもよく、カラーフィルタ６６の代わりに透明な樹脂層が備えられている開口部７６ｂの副画素Ｖｐｉｘがあってもよい。一般に、カラーフィルタ６６は、緑（Ｇ）の色領域の輝度が、赤（Ｒ）の色領域及び青（Ｂ）の色領域の輝度よりも高い。なお、カラーフィルタ６６は、ブラックマトリクス７６ａが図３に示す副画素Ｖｐｉｘの外周を覆うように形成されていてもよい。このブラックマトリクス７６ａは、二次元配置された副画素Ｖｐｉｘと副画素Ｖｐｉｘとの境界に配置されることで、格子形状となる。そして、ブラックマトリクス７６ａは、光の吸収率が高い材料で形成される。なお、本実施形態では、カラーフィルタ６６、ブラックマトリクス７６ａが第２基板５２側に設けられているが、第１基板５０側に設けられていてもよい。

第２配向膜６７は、第１配向膜６２と同様に、液晶層５４内の液晶分子を所定の方向に配向させるものであり、液晶層５４と直接に接している。第２配向膜６７は、例えば、ポリイミドなどの高分子材料からなり、例えば、塗布したポリイミド等に対してラビング処理を施すことにより形成されたものである。位相差板６８は、第１偏光板６３及び第２偏光板６９に生じる偏光板起因の視野角を補償する機能を有する。第２偏光板６９は、偏光板吸収軸と平行な直線偏光成分を吸収し、直交する偏光成分を透過する機能を有している。第１偏光板６３及び第２偏光板６９は、液晶のＯＮ／ＯＦＦ状態に依存して光を透過／遮断する機能を有している。

次に、図５及び図６を用いて、画素基板６０について説明する。図５は、実施形態１に係る液晶表示装置の画素を模式的に示す平面図である。図６は、実施形態１に係る液晶表示装置の画素をスイッチングするスイッチング素子の一例を模式的に示す断面図である。
画素基板６０は、透光性基板７１に各種回路が形成されたＴＦＴ基板であり、この画素基板６０上にマトリクス状に配設された複数の画素電極７２と、共通電極ｃｏｍと、を含む。図６に示すように、画素電極７２と共通電極ｃｏｍとは、絶縁層７４で絶縁され、画素基板６０の表面に垂直な方向において、対向している。画素電極７２及び共通電極ｃｏｍは、ＩＴＯ（Indium Tin Oxide）等の透光性導電材料（透光性導電酸化物）で形成される透光性電極である。

上述した各副画素Ｖｐｉｘのスイッチング素子である薄膜トランジスタＴＲをトランジスタＴｒ１とする場合、画素基板６０は、透光性基板７１に、上述した各副画素Ｖｐｉｘのスイッチング素子であるトランジスタＴｒ１が形成された半導体層９０、各画素電極７２に画素信号を供給する信号線２５、トランジスタＴｒ１を駆動する走査線２４等の配線が絶縁層７４を介して積層されている。実施形態１において、共通電位補助配線ＣＯＭＬは、共通電極ｃｏｍへコモン電位Ｖｃｏｍを給電する配線である。

絶縁層７４は、走査線２４と半導体層９０との間の絶縁層（第１絶縁膜）７４ａと、画素電極７２と共通電極ｃｏｍとの間の絶縁層（第２絶縁膜）７４ｂと、が積層されている。より具体的には、絶縁層７４ａは、各部が透光性基板７１または走査線２４と接する位置（層）に積層されている。絶縁層７４ｂは、各部が信号線２５、半導体層９０または絶縁膜７４ａの表面に接する位置（層）に積層されている。実施形態１の絶縁膜７４ａ及び絶縁膜７４ｂは、ＳｉＮｘ（窒化シリコン）又は酸化シリコンの無機絶縁層である。また、絶縁膜７４ｂは、ポリイミド樹脂などの有機系絶縁材料で形成されている。なお、絶縁膜７４ａ、７４ｂの各層を形成する材料はこれに限定されない。また、絶縁膜７４ａ、７４ｂは、同じ絶縁材料であってもよく、いずれかが異なる絶縁材料であってもよい。

図５及び図６に示すように、走査線２４は、半導体層９０の一部と立体交差して、トランジスタＴｒ１のゲートとして作用する。走査線２４と半導体層９０の一部とが立体交差した箇所は１カ所であり、トランジスタＴｒ１は、ｎチャネルであるチャネル領域ｃｈを備えるシングルゲートトランジスタである。薄膜トランジスタＴｒは、ダブルゲートトランジスタであってもよく、スイッチング機能を有していれば、どのような機能素子（スイッチング素子）でもよい。半導体層９０は、例えば、アモルファスシリコン、低温ポリシリコンなどで形成されている。信号線２５は、透光性基板７１の表面と平行な平面に延在し、画素に画像を表示するための画素信号を供給する。半導体層９０は、一部が信号線２５と接続するソース２５ａと接し、他の一部が信号線２５と同一の層に形成されたドレイン２５ｂと電気的に接続している。実施形態１のドレイン２５ｂは、スルーホールＳＨ１において、画素電極７２と電気的に接続している。実施形態１において、走査線２４は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）等の金属の配線であり、信号線２５は、アルミニウム等の金属の配線である。共通電位補助配線ＣＯＭＬは、アルミニウム等の金属の配線である。実施形態１の画素基板６０は、透光性基板７１上に、共通電位補助配線ＣＯＭＬ、走査線２４及び共通電極ｃｏｍ、絶縁膜７４ａ、信号線２５及び半導体層９０、絶縁膜７４ｂ、画素電極７２の順で積層されている。

画素基板６０は、各副画素Ｖｐｉｘに対応して画素電極７２に開口ＳＬが形成されており、共通電極ｃｏｍと画素電極７２との間に形成される電界のうち、画素電極７２の開口ＳＬからもれた電界（フリンジ電界）で液晶を駆動させる。

共通電位補助配線ＣＯＭＬは、共通電極ｃｏｍへコモン電位Ｖｃｏｍを給電する配線であり、共通電極ｃｏｍと電気的に接続することでコモン電位Ｖｃｏｍを給電している。

実施形態１に係る画素基板６０は、共通電極ｃｏｍ、絶縁層７４、画素電極７２の順に積層されている。例えば変形例として、実施形態１に係る画素基板６０は、画素電極７２、絶縁層７４、共通電極ｃｏｍの順に積層されていてもよい。

図７は、液晶表示装置の電圧無印加時における液晶分子の配向を説明するための模式図である。図８は、液晶表示装置の電圧無印加時における液晶分子の配向を説明するための断面模式図である。図９は、液晶表示装置の電圧印加時における液晶分子の配向を説明するための模式図である。図１０は、液晶表示装置の電圧印加時における液晶分子の配向を説明するための断面模式図である。図４に示す画素基板６０は、液晶層５４側に第１配向膜６２を備えている。同様に、図４に示す対向基板６４は、液晶層５４側に第２配向膜６７を備えている。図７に示すように、第１配向膜６２と、第２配向膜６７との間に、図４に示す液晶層５４の液晶分子ｌｃｍが挟持される。２枚の第１偏光板６３及び偏光板６９は、クロスニコルの状態で配置される。２枚の配向膜６３及び偏光板６９のラビング方向は、２枚の第１偏光板６３及び偏光板６９の一方の透過軸と一致している。図７に示す配向膜６２及び配向膜６７の矢印が示すラビング方向は、上述したバックライト６が光を出射する出射側の第２偏光板６９の透過軸を示す矢印と方向が一致している。さらに、２枚の配向膜６２及び配向膜６７のラビング方向及び偏光板６９の透過軸の方向は、液晶分子が回転する方向が規定される範囲で、画素電極７２の延設方向とほぼ平行に設定されている。

液晶層５４の液晶分子は、図８に示すように、ラビング方向に沿って電界非印加時に並んでいる。図７及び図８に示すように、液晶層５４は、共通電極ｃｏｍと画素電極７２との間に電圧を印加していない状態において、液晶層５４の液晶分子の長軸が、入射側の第１偏光板６３の透過軸と直交し、かつ、出射側の偏光板６９の透過軸と平行な状態となる。このため、入射側の偏光板６３を透過した入射光ｈは、液晶層の液晶分子ｌｃｍにおいて位相差を生じることなく出射側の第２偏光板６９に達し、ここで吸収されるため、黒表示となる。

一方、図９及び図１０に示すように、共通電極ｃｏｍと画素電極７２との間に電圧を印加した状態において、液晶層５４は、液晶分子の配向方向が、共通電極ｃｏｍと画素電極７２との間に生じる横電界Ｅ（図１０参照）により、画素電極７２の延設方向に対して斜め方向に回転する。この際、入射側の偏光板６３を透過した入射光ｈを９０度回転した直線偏光に近づけるように白表示時の電界強度を最適化する。これにより、入射側の偏光板６３を透過した入射光ｈが、液晶層５４内を透過する間に位相差が生じ、出射側の第２偏光板６９を通過するため、白表示となる。実施形態１の表示装置は、横方向電界駆動を例示するが、縦方向電界駆動の液晶表示装置でも適用することができる。縦方向電界駆動の液晶表示装置は、画素基板６０に形成された画素電極７２と対向基板６４に形成された共通電極ｃｏｍ（対向電極）とで液晶層を挟み、液晶を基板面に対して垂直方向に駆動する液晶表示パネルである。縦方向電界駆動の液晶表示パネルは、例えば、ＴＮ（Twisted Nematic：ツイステッドネマティック）、ＶＡ（Vertical Alignment：垂直配向）等がある。

図１１は、実施形態１に係る液晶表示部の電圧無印加時における液晶分子の配向を説明するための断面模式図である。図１２は、実施形態１に係る液晶表示部の電圧印加時における液晶分子の配向を説明するための断面模式図である。図１３は、実施形態１に係る液晶表示部の画素と高分子壁との位置関係を説明するための平面模式図である。図１４は、実施形態１に係る液晶表示部の電圧無印加時における液晶分子の配向を説明するための平面模式図である。図１５は、実施形態１に係る液晶表示部の電圧印加時における液晶分子の配向を説明するための平面模式図である。図１１及び図１２に示すように、画素基板６０と対向基板６４とは、セル厚ｄの間隔で対向し、画素基板６０と対向基板６４とが液晶層５４を挟んでいる。図１１、図１２及び図１３には、副画素Ｖｐｉｘにおいて、液晶層５４は、共通電極ｃｏｍと画素電極７２との間に生じる横電界Ｅにより、画素電極７２の延設方向に対して液晶分子ｔａ及び液晶分子ｔｂが回転可能な複数の透過領域Ｐａと、透過領域Ｐａを一方向に延びて分断する高分子壁５５とを有する。画素基板６０（対向基板６４）と垂直な方向（上述したＺ方向）において高分子壁５５と重なる領域は、共通電極ｃｏｍと画素電極７２との間に生じる電圧によらず、画素基板６０と対向基板６４との間の光の透過が抑制された無透過領域Ｐｂとなる。このように、無透過領域Ｐｂは、副画素Ｖｐｉｘ内で開口部７６ｂを複数の透過領域Ｐａに分割している。

高分子壁５５は、液晶分子ｔｃを囲み、液晶分子ｔｃの回転を抑制する高分子の壁であり、画素基板６０及び対向基板６４の一方から他方へ立設する。高分子壁５５は、図１３に示すように、副画素Ｖｐｉｘの開口７６ｂを横切るように、一方向に延びており、隣り合う高分子壁５５間の間隔ｌは１０μｍ以下である。隣り合う高分子壁５５間の間隔は、１０μｍ以下であると、液晶分子ｔｂの横電界Ｅに対する応答速度が早くなる。隣り合う高分子壁５５間の間隔は、隣り合う高分子壁５５同士の融合を抑制し、開口率の低下を抑制することができるように下限を設けてもよい。

高分子壁５５は、図１１に示すように、一方向に延びる方向と交差する方向の幅ｗは、細い方が開口率を確保する上で好ましい。また、アンカリングエネルギーを確保するために液晶分子（数ｎｍ）以上であることが好ましい。

高分子壁５５は、例えば高分子材料を線状に滴下して液晶分子ｔｃを高分子材料で囲み、液晶分子ｔｃの回転を抑制する。

高分子壁５５は、上述したラビング方向に延びていることが好ましい。これにより、副画素Ｖｐｉｘ内での黒色表示を安定させることができる。

例えば、図１１及び図１４に示すように、電圧無印加時における液晶分子ｔａ及び液晶分子ｔｂは、液晶分子ｔｃと長軸が同方向を向いている。共通電極ｃｏｍと画素電極７２との間に電圧が印加された場合、隣り合う高分子壁５５間の間隔ｌにある液晶分子ｔａは、横電界Ｅに応じて回転できるが、高分子壁５５の液晶分子ｔｃは、横電界Ｅによっても回転が抑制される。そして、高分子壁５５の壁面に沿った液晶分子ｔｂの回転も高分子壁５５が延びる方向の配向の影響を受ける。

図１２に示すように、高分子壁５５は、壁面に沿って、液晶分子ｔｂのアンカリング強度を高めている。これにより、図１５に示すように、高分子壁５５の壁面付近にある液晶分子ｔｂと、隣り合う高分子壁５５の中間付近にある液晶分子ｔａとには、同じ横電界Ｅを受けた場合に回転の応答に差ができる。液晶分子ｔａは、液晶分子ｔｂよりも横電界Ｅに対して応答性が高くなり、透過領域Ｐａの応答速度が向上する。このため、副画素Ｖｐｉｘは、複数の透過領域Ｐａがそれぞれ、応答速度が向上することにより、開口部７６ｂ全体の応答速度が向上する。

実施形態１に係る液晶表示装置１は、第１基板である画素基板６０と、画素基板６０に対向配置された第２基板である対向基板６４と、画素基板６０と対向基板６４との間に配置される液晶層５４と、を備える。画素基板６０は、マトリクス状に配置された複数の副画素ＶｐｉＸ毎に配置される第１電極である画素電極７２と、画素電極７２と対向する位置に配置された第２電極である共通電極ｃｏｍと、を備える。なお、実施形態１に係る液晶表示装置１は、第１電極を共通電極ｃｏｍとし、第２電極を画素電極７２としてもよい。

図１２に示す高分子壁５５の液晶分子ｔｃは、横電界Ｅが印加されても回転が抑制されているため、画素基板６０と対向基板６４との間の光の透過が抑制された無透過領域Ｐｂとなっている。無透過領域Ｐｂは、副画素Ｖｐｉｘの開口部７６ｂを横切るように延びる。このため、無透過領域Ｐｂは、副画素Ｖｐｉｘを横切るように一方向に延びて、画素基板６０と対向基板６４との間の光の透過を抑制する。透過領域Ｐａは、無透過領域Ｐｂに挟まれて、画素電極７２と共通電極ｃｏｍとの間で作用する横電界Ｅに応じて液晶層５４の液晶分子ｔａ、ｔｂが回転する。この構造により、無透過領域Ｐｂ同士の間隔（高分子壁５５間の間隔ｌ）が短くなると、液晶分子ｔａの応答速度が速くなる。無透過領域Ｐｂ同士の間隔（高分子壁５５間の間隔ｌ）は、一定間隔である必要はなく、各間隔ｌの平均値が所定値、（以下平均間隔ｌという。）以下であればよい。平均間隔ｌは、例えば１０μｍ以下であればよい。

（実施形態２）
図１６は、実施形態２に係る液晶表示部の画素と高分子壁との位置関係を説明するための平面模式図である。上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

図１６に示す液晶表示部２は、上述した実施形態１と同様に副画素Ｖｐｉｘにおいて、液晶層５４は、共通電極ｃｏｍと画素電極７２との間に生じる横電界Ｅにより、画素電極７２の延設方向に対して液晶分子ｔｂが回転可能な複数の透過領域Ｐａと、透過領域Ｐａを一方向に延びて分断する高分子壁５５とを有する。実施形態２に係る液晶表示部２は、さらに高分子壁（第１高分子壁）５５の延びる方向と交差する方向に延びる高分子壁（第２高分子壁）５６を備える。

高分子壁５６は、高分子壁５５と同様に、液晶分子ｔｃを囲み、液晶分子ｔｃの回転を抑制する高分子の壁であり、画素基板６０及び対向基板６４の一方から他方へ立設する。高分子壁５５は、図１６に示すように、副画素Ｖｐｉｘの開口７６ｂを横切るように、高分子壁５５が延びる方向とは交差する一方向に延びており、隣り合う高分子壁５５間の間隔ｍは、１０μｍ以下である。隣り合う高分子壁５６間の間隔ｍは、１０μｍ以下であると、液晶分子ｔｂの横電界Ｅに対する応答速度が早くなる。隣り合う高分子壁５５間の間隔は、隣り合う高分子壁５５同士の融合を抑制し、開口率の低下を抑制することができるように下限を設けてもよい。

実施形態１と同様に、隣り合う高分子壁５５及び高分子壁５６とに囲まれて、高分子壁５５及び高分子壁５６が格子状となっており、格子の内部領域にある液晶分子は、横電界Ｅに応じて回転できる。これに対して、高分子壁５５及び高分子壁５６の液晶分子は、横電界Ｅによっても回転が抑制される。高分子壁５６の高分子材料に囲まれる液晶分子は、横電界Ｅによっても回転が抑制されるため、画素基板６０と対向基板６４との間の光の透過が抑制された無透過領域Ｐｂが副画素Ｖｐｉｘの開口を横切るように延びる。無透過領域Ｐｂ同士の間隔（高分子壁５６間の間隔ｍ）が短くなると、液晶分子ｔｂの応答速度が速くなる。無透過領域Ｐｂ同士の間隔（高分子壁５６間の間隔ｍ）は、一定間隔である必要はなく、各間隔ｍの平均値が所定値、（以下平均間隔ｍという。）以下であればよい。平均間隔ｍは、例えば１０μｍ以下であればよい。

（実施形態３）
図１７は、実施形態３に係る液晶表示部の遮光部を説明するための断面模式図である。上述した実施形態で説明したものと同じ構成要素には同一の符号を付して重複する説明は省略する。

実施形態３に係る液晶表示部２の副画素Ｖｐｉｘは、画素電極６０及び対向電極６４の少なくとも１つに遮光部ＢＭ１、ＢＭ２を備えている。遮光部ＢＭ１は、副画素Ｖｐｉｘを囲う格子状の遮光部であるブラックマトリクス７６ａと接続している。遮光部ＢＭ２は、薄膜トランジスタＴｒのソース及びドレインのうち少なくとも一方の金属配線、信号線２５、走査線２４の少なくとも１つを積層している。このように、遮光部ＭＢ２は、画素電極７２又は共通電極ｃｏｍを作用させる配線で形成されている。

高分子壁５５は、上述したように画素基板６０と対向基板６４との間の光の透過が抑制された無透過領域になるので、共通電極ｃｏｍと画素電極７２との間に生じる横電界Ｅを加えた場合、無透過領域とブラックマトリクス７６ａとの間にコントラストの差が生じる可能性がある。実施形態３に係る表示装置１は、少なくとも遮光部ＢＭ１、遮光部ＢＭ２を備えている。

遮光部ＢＭ１又は遮光部ＢＭ２は、ブラックマトリクス７６ａとのコントラストの差を小さくすることができる。このため、遮光部ＢＭ１又は遮光部ＢＭ２は、視認者が高分子壁５５による無透過領域Ｐｂの存在を視認できる可能性を低減できる。

（評価例）
評価例１乃至評価例３について、以下、評価した結果を説明する。これら評価例で、本発明は限定されるものではない。図１８は、実施形態１に係る液晶表示部の評価例１において、画素の応答速度と高分子壁との関係を説明するための説明図である。隣り合う高分子壁５５間の平均間隔ｌが無限大の電圧ＯＦＦ時の基準応答時間Ｔｆを１として、評価例１の副画素Ｖｐｉｘの開口幅、セル厚ｄ、高分子壁５５の幅ｗを同一の条件とした場合における平均間隔ｌが２μｍ、３μｍ、５μｍ、１０μｍ、２０μｍ、１００μｍの基準応答時間に対する電圧ＯＦＦ時応答時間τの相対値をシミュレーションした。図１８は、シミュレーション結果を示している。図１８に示すように、平均間隔ｌが１０μｍ以下の場合、液晶表示装置１は、電圧ＯＦＦ時応答時間τを早くすることができる。その結果、表示装置１は、液晶の応答速度を早くすることができる。

図１９は、実施形態２に係る液晶表示部の評価例２において、画素の応答速度と高分子壁との関係を説明するための説明図である。隣り合う高分子壁５５間の平均間隔ｌ及び隣り合う高分子壁５６間の平均間隔ｍが無限大の電圧ＯＦＦ時の基準応答時間Ｔｆを１として、評価例２の副画素Ｖｐｉｘの開口幅、セル厚ｄ、高分子壁５５の幅ｗを同一の条件とした場合における平均間隔ｌが３μｍ、１００μｍのそれぞれについて平均間隔ｍを変えて、平均間隔基準応答時間に対する電圧ＯＦＦ時応答時間の相対値をシミュレーションした。図１９は、シミュレーション結果を示している。図１９に示すように、平均間隔ｍが１０μｍ以下の場合、液晶表示装置１は、電圧ＯＦＦ時応答時間を早くすることができる。また、実施形態２に係る表示装置１は、実施形態１に係る表示装置に比べ、高分子壁５６を備えている分、応答速度を早くすることができる。

（適用例）
次に、図２０及び図２１を参照して、実施形態１から実施形態３で説明した表示装置１の適用例について説明する。図２０及び図２１は、本実施形態に係る液晶表示装置を適用する電子機器の一例を示す図である。本実施形態に係る表示装置１は、図２０に示すカーナビゲーションシステム、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、図２１に示す携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、本実施形態に係る表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。電子機器は、液晶表示装置に映像信号を供給し、液晶表示装置の動作を制御する制御装置４（図２参照）を備える。

図２０に示す電子機器は、本実施形態に係る表示装置１が適用されるカーナビゲーション装置である。表示装置１は、自動車の車内のダッシュボード３００に設置される。具体的にはダッシュボード３００の運転席３１１と助手席３１２の間に設置される。カーナビゲーション装置の表示装置１は、ナビゲーション表示、音楽操作画面の表示、又は、映画再生表示等に利用される。

図２１に示す電子機器は、携帯型コンピュータ、多機能な携帯電話、音声通話可能な携帯コンピュータまたは通信可能な携帯コンピュータとして動作し、いわゆるスマートフォン、タブレット端末と呼ばれることもある、情報携帯端末である。この情報携帯端末は、例えば筐体５６１の表面に表示部５６２を有している。この表示部５６２は、実施形態１〜３に係る液晶表示装置１と外部近接物体を検出可能なタッチ検出（いわゆるタッチパネル）機能とを備えている。

また、上述した内容により実施形態が限定されるものではない。また、上述した実施形態の構成要素には、当業者が容易に想到できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、上述の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換及び変更を行うことができる。

１ 液晶表示装置
２ 液晶表示部
４ 制御装置
６ バックライト
１１ ガラス基板
２１ 表示エリア部
５４ 液晶層
５５、５６ 高分子壁
６０ 画素基板
６４ 対向基板
６６ カラーフィルタ
７２ 画素電極（第１電極）
７４ 絶縁層
７６ａ ブラックマトリクス
７６ｂ 開口部
９０ 半導体層
ＢＭ１、ＢＭ２ 遮光部
ｃｏｍ 共通電極（第２電極）
Ｖｐｉｘ 副画素

Claims (10)

1. 第１基板と、
   前記第１基板に対向配置された第２基板と、
   前記第１基板と前記第２基板との間に配置される液晶分子を含む液晶層と、
   第１方向に延在する走査線と、
   第２方向に延在する信号線と、
   隣接する２本の走査線と隣接する２本の信号線で囲われた画素領域と、
   画素領域毎に配置される第１電極と、
   前記第１電極と対向する位置に配置された第２電極と、
   前記第１方向に延在し、前記第２方向に配列される前記液晶分子の回転が抑制された複数の無透過領域を有し、
   前記無透過領域に挟まれて、前記第１電極と前記第２電極との間で作用する電界に応じて前記液晶分子が回転する透過領域と、を有し、
   隣接する２つの画素領域において、複数の前記無透過領域の第２方向の配置位置は、同一であって、
   １つの画素領域に含まれる前記無透過領域間の第２方向における平均間隔は１０μｍ以下である、
   液晶表示装置。
2. 前記画素領域において、無透過領域は、前記第１方向に延びる複数の第１部分領域と、前記複数の第１部分領域と交差する第２方向に延在する少なくとも１つの第２部分領域を有する、
   請求項１に記載の液晶表示装置。
3. 前記画素領域において、前記第２部分領域は複数配置され、第１部分領域と第２部分領域で格子状に形成される、
   請求項２に記載の液晶表示装置。
4. 前記画素領域において、前記第２部分領域は複数配置され、前記第２部分領域間の距離は１０μｍ以下である、
   請求項２に記載の液晶表示装置。
5. 前記第１方向は、電圧無印加時の液晶分子の配向方向である、
   請求項１乃至４のいずれか１項に記載の液晶表示装置。
6. 前記無透過領域には、前記液晶分子と、前記液晶分子を囲む高分子材料とを含み、前記高分子材料は、前記第１基板及び前記第２基板の一方から他方へ立設する高分子壁となっている、請求項１又は５に記載の液晶表示装置。
7. 遮光部をさらに備え、前記第１基板の垂直方向において、前記第１基板又は前記第２基板の、前記無透過領域と重なる領域に配置されている、請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. 前記遮光部は、前記画素を囲う遮光部と接続している、請求項７に記載の液晶表示装置。
9. 前記遮光部は、前記第１電極又は前記第２電極を作用させる配線である、請求項７に記載の液晶表示装置。
10. 請求項１乃至９のいずれか１項に記載の液晶表示装置と、前記液晶表示装置に映像信号を供給し、前記液晶表示装置の動作を制御する制御装置とを備える、電子機器。

Images