JP7118722B2 - 液晶表示装置 - Google Patents

Description

本発明の実施形態は、液晶表示装置に関する。

表示装置の一例として、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置が知られている。ＩＰＳモードの液晶表示装置は、液晶層を介して対向する一対の基板のうちの一方に画素電極及び共通電極が設けられ、これら電極間に発生する横電界を利用して液晶層の液晶分子の配向を制御する。また、画素電極及び共通電極を異なる層に配置し、これらの電極間に発生するフリンジ電界を利用して液晶分子の配向を制御するＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置が実用化されている。

一方で、特許文献１には、画素電極及び共通電極を異なる層に配置するとともに、液晶層に近い側の電極にスリットを設け、このスリットの幅方向における両辺の近傍の液晶分子を互いに逆方向に回転させる液晶表示装置が開示されている。この液晶表示装置はＦＦＳモードとは明確に異なる方式であり、従来のＦＦＳモードに比べて応答速度を速めるとともに配向安定性を向上させることができる。以下、この種の液晶表示装置の構成を、高速応答モードと呼ぶ。

特開２０１５－１１４４９３号公報

高速応答モードの液晶表示装置において、隣接する画素電極の近傍における電界の相互作用により、配向が不安定となる領域が生じ得る。このような領域は、液晶表示装置の表示品位を低下させる一因となる。本開示の一態様における目的は、表示品位を向上させることが可能な高速応答モードの液晶表示装置を提供することである。

一実施形態に係る液晶表示装置は、第１基板と、第２基板と、液晶層と、を備えている。第２基板は、第１基板に対向している。液晶層は、第１基板及び第２基板の間に配置されている。第１基板は、複数の走査信号線と、複数の映像信号線と、複数の画素電極と、複数の共通電極と、を備えている。各々の走査信号線には、複数の映像信号線が交差している。複数の画素電極は、対応する映像信号線に電気的に接続されている。
共通電極は、第１共通電極と第２共通電極とに分けられる。第１共通電極及び第２共通電極は、第１方向に交互に配列されている。画素電極は、第１画素電極と第２画素電極とに分けられる。各々の第１画素電極は、複数の線状電極と、接続部と、を有している。同様に、各々の第２画素電極は、複数の線状電極と、接続部と、を有している。各々の線状電極は、第１方向に延出している。接続部は、複数の線状電極の一端を繋いでいる。
第１画素電極の線状電極は、第１共通電極に重畳している。第１画素電極の接続部は、第１共通電極と第２共通電極との間の第１スリットに重畳している。同様に、第２画素電極の線状電極は、第２共通電極に重畳している。第２画素電極の接続部は、第２共通電極と第１共通電極との間の第２スリットに重畳している。第１共通電極に印加される第１共通電位は、各々の第２共通電極に印加される第２共通電位とは異なる。

図１は、本実施形態の液晶表示装置の概略的な構成を示す斜視図である。 図２は、図１に示された液晶表示装置の概略的な等価回路を示す図である。 図３は、図１に示された表示パネルの断面構造を示す断面図である。 図４は、図２に示された副画素の概略的な構成を示す平面図である。 図５は、電圧が印加されていないオフ状態の液晶分子の初期配向状態を示す図である。 図６は、電圧が印加されたオン状態の液晶分子の配向状態を示す図である。 図７は、本実施形態に係る画素電極と共通電極との位置関係を模式的に示す平面図である。 図８は、比較例における各電極の電位の時間変化の例を示す図である。 図９は、比較例の電位を印加した際の、図７に示す領域Ａ１における等電位線を示す図である。 図１０は、比較例の電位を印加した際、図７に示す領域Ａ２において、電位が５Ｖ、２．５Ｖ、０Ｖ，－２．５Ｖ、及び－５Ｖとなる位置を模式的に示す図である。 図１１は、画素電極の接続部と線状電極の一端を拡大して示す平面図である。 図１２は、本実施形態の２つの実施例と比較例とにおける各電極の電位の一例を示す図である。 図１３は、実施例１における各電極の電位の時間変化の例を示す図である。 図１４は、実施例１の電位を印加した際の、図７に示す領域Ａ１における等電位線を示す図である。 図１５は、実施例１の電位を印加した際、図７に示す領域Ａ２において、電位が５Ｖ，２．５Ｖ、及び０Ｖとなる位置を模式的に示す図である。 図１６は、実施例２における各電極の電位の時間変化の例を示す図である。

いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者が発明の主旨を保って適宜変更について容易に想到し得るものは、当然に本発明の範囲に含まれる。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素について符号を省略することがある。また、本明細書及び各図において、既に説明した図と同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。

各実施形態において、液晶表示装置の一例として、透過型の液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態で開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、外光を利用して画像を表示する反射型の液晶表示装置や、透過型と反射型の双方の機能を備えた液晶表示装置等が想定される。

図１は、本実施形態に係る液晶表示装置ＤＳＰの概略的な構成を示す斜視図である。液晶表示装置ＤＳＰは、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器、ウェアラブル端末等の種々の装置に用いることができる。

液晶表示装置ＤＳＰは、表示パネル（液晶セル）ＰＮＬと、表示パネルＰＮＬに対向する照明装置（バックライト）ＢＬと、表示パネルＰＮＬを駆動するドライバＩＣ４と、表示パネルＰＮＬ及び照明装置ＢＬの動作を制御する制御モジュールＣＴＲと、表示パネルＰＮＬ及び照明装置ＢＬへ制御信号を伝達するフレキシブル回路基板ＦＰＣ１，ＦＰＣ２と、を備えている。

表示パネルＰＮＬは、互いに対向する第１基板ＳＵＢ１及び第２基板ＳＵＢ２と、第１及び第２基板ＳＵＢ１，ＳＵＢ２の間に配置された液晶層ＬＣと、を備えている。以下の説明において、表示パネルＰＮＬの第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かって見ることを平面視と定義する。表示パネルＰＮＬは、画像を表示する表示領域ＤＡを有している。表示パネルＰＮＬは、例えば、表示領域ＤＡにマトリクス状に配列された複数の画素ＰＸを備えている。

図２は、液晶表示装置ＤＳＰの概略的な等価回路を示す図である。液晶表示装置ＤＳＰは、第１ドライバＤＲ１と、第２ドライバＤＲ２と、第１ドライバＤＲ１に接続された複数の走査信号線Ｇと、第２ドライバＤＲ２に接続された複数の映像信号線Ｓと、を備えている。

各々の走査信号線Ｇは、表示領域ＤＡにおいて第１方向Ｘに延びるとともに第２方向Ｙに並んでいる。各々の映像信号線Ｓは、表示領域ＤＡにおいて第２方向Ｙに延びるとともに第１方向Ｘに並び、各々の走査信号線Ｇと交差している。第１方向Ｘの一例は、図１に示された表示パネルＰＮＬの短辺方向であり、第２方向Ｙの一例は、表示パネルＰＮＬの長辺方向である。

第２方向Ｙに隣り合う二本の走査信号線Ｇと、第１方向Ｘに隣り合う二本の映像信号線Ｓとによって区画された領域が副画素ＳＰＸである。映像信号線Ｓは、第１方向Ｘにおいて、奇数番目の映像信号線Ｓ_２ｎ＋１と、偶数番目の映像信号線Ｓ_２ｎと、を含んでいる。同様に、副画素ＳＰＸは、第１方向Ｘにおいて、奇数番目の副画素ＳＰＸ_２ｎ＋１と、偶数番目の副画素ＳＰＸ_２ｎと、を含んでいる。

例えば、赤色、緑色及び青色にそれぞれ対応する三つの副画素ＳＰＸを組み合わせてカラー表示が可能な画素ＰＸを構成できる。なお、画素ＰＸは、白色等の他の色の副画素ＳＰＸを含んでもよいし、同じ色の副画素ＳＰＸを複数含んでもよい。各々の副画素ＳＰＸは、スイッチング素子ＳＷと、画素電極ＰＥと、画素電極ＰＥに対向する共通電極ＣＥと、を備えている。

画素電極ＰＥ及び共通電極ＣＥは、第１基板ＳＵＢ１に形成されている。共通電極ＣＥは、第２方向Ｙにおいて複数の副画素ＳＰＸに亘って形成されている。スイッチング素子ＳＷは、走査信号線Ｇ、映像信号線Ｓ及び画素電極ＰＥに電気的に接続されている。第１ドライバＤＲ１は、各々の走査信号線Ｇに対して走査信号を順次供給する。第２ドライバＤＲ２は、各々の映像信号線Ｓに対して映像信号を選択的に供給する。

スイッチング素子ＳＷに走査信号線Ｇの走査信号が供給された状態で、このスイッチング素子ＳＷに映像信号線Ｓの映像信号が供給されると、映像信号に応じた電位が画素電極ＰＥに印加される。画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって、液晶層ＬＣの液晶分子の配向が電圧の印加されていない初期配向状態から変化する。これにより、表示領域ＤＡに画像が表示される。

図３は、表示パネルＰＮＬの断面構造を示す断面図である。第１基板ＳＵＢ１は、前述の走査信号線Ｇ、映像信号線Ｓ、第１ドライバＤＲ１、第２ドライバＤＲ２、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ等に加えて、第１絶縁基材１０と、第１絶縁層１１と、第２絶縁層１２と、第１配向膜１３と、を備えている。第１絶縁基材１０は、光透過性を有するガラス基材や樹脂基材等から形成され、第２基板ＳＵＢ２と対向する第１主面１０Ａと、第１主面１０Ａの反対側の第２主面１０Ｂとを有している。

スイッチング素子ＳＷは、第１絶縁基材１０の第１主面１０Ａに設けられ、第１絶縁層１１によって覆われている。なお、図３に示す例では、実施形態の説明の便宜上、走査信号線Ｇ、映像信号線Ｓ、スイッチング素子ＳＷを簡略化して示している。実際には、第１絶縁層１１が複数の層を含み、スイッチング素子ＳＷがこれらの層に形成された半導体層や各種電極を含んでいる。

共通電極ＣＥは、第１絶縁層１１の上に形成されている。共通電極ＣＥは、第２絶縁層１２によって覆われている。画素電極ＰＥは、第２絶縁層１２の上に形成され、共通電極ＣＥと対向している。各々の画素電極ＰＥは、コンタクトホールＣＨを通じてそれぞれ副画素ＳＰＸのスイッチング素子ＳＷと電気的に接続されている。

画素電極ＰＥ及び共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やインジウム亜鉛酸化物（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明な導電材料で形成することができる。第１配向膜１３は、画素電極ＰＥを覆い、液晶層ＬＣと接している。第１配向膜１３には、ラビング処理や光配向処理等の配向処理が施されている。

第２基板ＳＵＢ２は、光透過性を有するガラス基材や樹脂基材等の第２絶縁基材２０を備えている。第２絶縁基材２０は、第１基板ＳＵＢ１と対向する第３主面２０Ａと、第３主面２０Ａの反対側の第４主面２０Ｂとを有している。さらに、第２基板ＳＵＢ２は、遮光層２１と、赤色、緑色及び青色に対応するカラーフィルタ２２Ｒ，２２Ｇ，２２Ｂと、オーバーコート層２３と、第２配向膜２４と、を備えている。第２配向膜２４には、第１配向膜１３と同じく、ラビング処理や光配向処理等の配向処理が施されている。

遮光層２１は、平面視において、副画素ＳＰＸの境界に配置されている。オーバーコート層２３は、カラーフィルタ２２Ｒ，２２Ｇ，２２Ｂを覆うとともに、それらの表面を平坦化している。第２配向膜２４は、オーバーコート層２３を覆っており、液晶層ＬＣと接している。第１絶縁基材１０の第２主面１０Ｂには、第１偏光板ＰＬ１が配置され、第２絶縁基材２０の第４主面２０Ｂには、第２偏光板ＰＬ２が配置されている。

図４は、副画素ＳＰＸの一例を概略的に示す平面図である。各々の副画素ＳＰＸは、前述のスイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ等を有している。画素電極ＰＥは、第２方向Ｙに延在する接続部３０と、接続部３０から第１方向Ｘに延出する複数の線状電極４０と、端部５０と、を有している。

線状電極４０は、櫛歯状の電極であり、例えば先端に向けて先細る形状である。端部５０は、線状電極４０と同様に、接続部３０から第１方向Ｘに延出している。端部５０は、第２方向Ｙにおける幅が線状電極４０よりも大きい。接続部３０は、端部５０及び複数の線状電極４０の一端を繋いでいる。

スイッチング素子ＳＷは、半導体層ＳＣを備えている。半導体層ＳＣは、接続位置Ｐ１において映像信号線Ｓに接続され、接続位置Ｐ２において画素電極ＰＥに接続されている。接続位置Ｐ２は、例えば端部５０に設けられている。図４に示す例では、スイッチング素子ＳＷが、半導体層ＳＣが走査信号線Ｇと二回交差するダブルゲート型である。なお、スイッチング素子ＳＷは、走査信号線Ｇと一回のみ交差するシングルゲート型であってもよい。

前述の遮光層２１は、図４中のドットのハッチングで示す部分に相当し、走査信号線Ｇ、映像信号線Ｓ及びスイッチング素子ＳＷに平面視で重畳している。図４に示す例では、遮光層２１が、接続部３０の一部に重畳するとともに、線状電極４０の先端に重畳している。

前述の第１及び第２配向膜１３，２４は、第１方向Ｘに平行な配向処理方向ＡＤに沿って配向処理が施され、後述する液晶分子ＬＭを配向処理方向ＡＤに平行な初期配向方向に配向する機能を有している。つまり、本実施形態に係る線状電極４０の延出方向は、液晶分子ＬＭの初期配向方向と一致している。

このような構成において、一般的なＦＦＳモードよりも応答速度の速い高速応答モードを実現することができる。なお、応答速度は、例えば、画素電極ＰＥ及び共通電極ＣＥの間に電圧を印加したことにより液晶層ＬＣの光の透過率を所定レベルの間で遷移させる際の速度として定義できる。

高速応答モードの動作原理について、図５及び図６を参照して説明する。図５は、画素電極ＰＥの一部と、液晶層ＬＣに含まれる液晶分子ＬＭの初期配向状態とを示す平面図である。線状電極４０は、幅方向（第２方向Ｙ）において第１辺４１と第２辺４２とを有している。

さらに、線状電極４０は、先端において、第１辺４１及び第２辺４２を繋ぐ頂辺４３を有している。第１辺４１は配向処理方向ＡＤに対して時計回りに鋭角である角度θ（例えば約１.０度）傾いており、第２辺４２は配向処理方向ＡＤに対して反時計回りに角度θ傾いている。

隣り合う二本の線状電極４０の間において、接続部３０は、底辺３１を有している。さらに、接続部３０は、底辺３１の反対側に、外側辺３２を有している。隣り合う二本の線状電極４０の間には、第１辺４１、第２辺４２及び底辺３１で囲われた凹部６０（スリット領域）が形成されている。

底辺３１及び第１辺４１により第１角部６１が形成され、第１辺４１及び頂辺４３により第２角部６２が形成され、底辺３１及び第２辺４２により第３角部６３が形成され、第２辺４２及び頂辺４３により第４角部６４が形成されている。

画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されていないオフ状態において、液晶分子ＬＭは、図５に示すようにその長軸が配向処理方向ＡＤと一致するように初期配向される。一般的に広く使用されているＦＦＳモードにおいて、二つの電極間にフリンジ電界が形成された場合、液晶分子は全て同一の方向に回転する。これに対し、本発明の液晶モードにおける液晶分子ＬＭの回転は、ＦＦＳモードの液晶分子の回転とは異なっている。

図６は、画素電極ＰＥと共通電極ＣＥとの間に電圧が印加されたオン状態における液晶分子ＬＭの配向状態を示す図である。本実施形態における液晶分子ＬＭは、誘電率異方性が正（ポジ型）である。そのため、図５に示したオフ状態から画素電極ＰＥ及び共通電極ＣＥの間に電圧が印加されると、これにより生じる電界の方向に対して長軸が平行となる（或いは等電位線に直交する）ように液晶分子ＬＭを回転させる力が働く。

本実施例で適用される画素電極ＰＥの形状では、場所によって液晶分子ＬＭの回転方向が異なる。第１及び第２角部６１，６２の近傍においては、液晶分子ＬＭが実線矢印で示す第１回転方向Ｒ１に回転する。また、第３及び第４角部６３，６４の近傍においては、液晶分子ＬＭが破線矢印で示す第２回転方向Ｒ２に回転する。第１回転方向Ｒ１と第２回転方向Ｒ２とは、互いに異なる方向（反対の回転方向）である。

第１乃至第４角部６１，６２，６３，６４は、第１及び第２辺４１，４２の近傍における液晶分子ＬＭの第１及び第２回転方向Ｒ１，Ｒ２を制御し、配向を安定化する機能を有している。すなわち、第１辺４１の近傍の液晶分子ＬＭは、第１及び第２角部６１，６２の近傍における液晶分子ＬＭの回転の影響を受けて、第１回転方向Ｒ１に回転する。同様に、第２辺４２の近傍の液晶分子ＬＭは、第３及び第４角部６３，６４の近傍における液晶分子ＬＭの回転の影響を受けて、第２回転方向Ｒ２に回転する。

一方で、第２方向Ｙにおける線状電極４０の中心Ｃ１及び凹部６０の中心Ｃ２の近傍においては、第１回転方向Ｒ１に回転する液晶分子ＬＭと第２回転方向Ｒ２に回転する液晶分子ＬＭとが拮抗している。このため、このような領域の液晶分子ＬＭは、初期配向状態に維持され、ほとんど回転しない。

このように、高速応答モードにおいて、第１辺４１及び第２辺４２の近傍において、底辺３１から頂辺４３まで液晶分子ＬＭの第１及び第２回転方向Ｒ１，Ｒ２が揃う。これにより、電圧を印加した際における応答速度を速めるとともに、液晶分子ＬＭの第１及び第２回転方向Ｒ１，Ｒ２のばらつきを抑えて配向安定性を高めることが可能となる。

なお、図５及び図６に示すように、線状電極４０の第１及び第２辺４１，４２が配向処理方向ＡＤに対して傾いていることも、配向安定性の向上に寄与している。すなわち、配向処理方向ＡＤに対して傾いた第１及び第２辺４１，４２の近傍において、電界の方向が配向処理方向ＡＤに対して直角以外の角度で交わるために、電圧を印加した際における液晶分子ＬＭの第１及び第２回転方向Ｒ１，Ｒ２を概ね一定に定めることができる。

以上のような高速応答モードの液晶表示装置ＤＳＰにおいて、液晶分子ＬＭの配向を安定化するためには、副画素ＳＰＸ内に配置される各要素だけでなく、第１方向Ｘに隣接する副画素ＳＰＸ_２ｎ＋１，ＳＰＸ_２ｎの関係を工夫する必要がある。図７は、本実施形態に係る画素電極ＰＥと共通電極ＣＥとの位置関係を模式的に示す平面図である。

本実施形態の液晶表示装置ＤＳＰは、図７に示すように、共通電極ＣＥが第１方向Ｘに交互に配列された第１及び第２共通電極ＣＥ１，ＣＥ２として構成され、画素電極ＰＥの接続部３０が第１共通電極ＣＥ１と第２共通電極ＣＥ２との間の第１及び第２スリットＳＬ１，ＳＬ２に平面視で重畳していることが特徴の一つである。

図４及び図７に示すように、第１共通電極ＣＥ１は、第１方向Ｘにおいて副画素ＳＰＸとほぼ等しい幅に形成され、第２方向Ｙに延在している。第１共通電極ＣＥ１は、その大部分が奇数番目の副画素ＳＰＸ_２ｎ＋１に位置し、この奇数番目の副画素ＳＰＸ_２ｎ＋１に位置した第１画素電極ＰＥ１との間に電界を発生させる。

第１共通電極ＣＥ１の一部は、隣接する偶数番目の副画素ＳＰＸ_２ｎに延出し、偶数番目の映像信号線Ｓ_２ｎに平面視で重畳している。同様に、第２共通電極ＣＥ２は、第１方向Ｘにおいて副画素ＳＰＸとほぼ等しい幅に形成され、奇数番目の映像信号線Ｓ_２ｎ＋１に平面視で重畳して第２方向Ｙに延在している。

画素電極ＰＥは、第１方向Ｘに交互に配列された第１及び第２画素電極ＰＥ１，ＰＥ２として構成されている。第１画素電極ＰＥ１は、第２方向Ｙに沿って配列され、奇数番目の映像信号線Ｓ_２ｎ＋１に電気的に接続されている。同様に、第２画素電極ＰＥ２は、第２方向Ｙに沿って配列され、偶数番目の映像信号線Ｓ_２ｎに電気的に接続されている。

複数の第１画素電極ＰＥ１において、それらの線状電極４０及び端部５０は、一本の第１共通電極ＣＥ１に平面視で重畳し、接続部３０は、第１共通電極ＣＥ１と第２共通電極ＣＥ２との間の第１スリットＳＬ１に平面視で重畳している。第１画素電極ＰＥ１の接続部３０は、第１スリットＳＬ１よりも幅広に形成され、第１及び第２共通電極ＣＥ１，ＣＥ２の双方に平面視で重畳している。

同様に、複数の第２画素電極ＰＥ２において、それらの線状電極４０及び端部５０は、一本の第２共通電極ＣＥ２に平面視で重畳し、接続部３０は、第２共通電極ＣＥ２と第１共通電極ＣＥ１との間の第２スリットＳＬ２に平面視で重畳している。第２画素電極ＰＥ２の接続部３０は、第２スリットＳＬ２よりも幅広に形成され、第２及び第１共通電極ＣＥ２，ＣＥ１の双方に平面視で重畳している。

本実施形態によれば、共通電極ＣＥが第１共通電極ＣＥ１と第２共通電極ＣＥ２とに分割されているため、隣り合う副画素ＳＰＸ_２ｎ＋１，ＳＰＸ_２ｎの共通電極ＣＥにそれぞれ異なる共通電位を印加できる。

ここで比較例として、共通電極ＣＥが分割されておらず、隣り合う副画素ＳＰＸ_２ｎ＋１，ＳＰＸ_２ｎの共通電極ＣＥの電位が同じである場合について説明する。

図８は、比較例における各電極の電位の時間変化の例を示す図である。以下の説明において、任意のフレームの間に、共通電極ＣＥに印加される電位を共通電位（基底電位）Ｃｏｍと称する。また、当該フレームの間に、第１画素電極ＰＥ１に対して奇数番目の映像信号線Ｓ_２ｎ＋１から供給される映像信号の電位をＰｘ１とし、第２画素電極ＰＥ２に対して偶数番目の映像信号線Ｓ_２ｎから供給される映像信号の電位をＰｘ２とする。

図８（ａ）は、共通電極ＣＥと第１画素電極ＰＥ１の電位を示し、図８（ｂ）は、共通電極ＣＥと第２画素電極ＰＥ２の電位を示している。図８の例では、共通電位Ｃｏｍを０Ｖで固定している。また、あるフレームにおいて、第１画素電極ＰＥ１には０～５Ｖの範囲で映像信号の電位Ｐｘ１を印加し、第２画素電極ＰＥ２には０～－５Ｖの範囲で映像信号の電位Ｐｘ２を印加している。映像信号の電位Ｐｘ１と映像信号の電位Ｐｘ２とは、互いに極性が逆である。

図９は、各電極に比較例のような電位を印加した際の、図７に示す実線で囲まれた領域Ａ１における等電位線を示した図である。図９は、前述の図８の駆動例において、第１画素電極ＰＥ１に５Ｖ、第２画素電極ＰＥ２に－５Ｖが印加されたときの状態を示している。図１０は、各電極に前述の比較例のような電位を印加した際、図７に示す実線で囲まれた領域Ａ２において、電位が５Ｖ、２．５Ｖ、０Ｖ，－２．５Ｖ、及び－５Ｖとなる位置を模式的に示した図である。

図９、及び図１０に示されるように、第１画素電極ＰＥ１と第２画素電極ＰＥ２とが隣接する位置では、第１画素電極ＰＥ１の接続部３０上、及び第１画素電極ＰＥ１と第２画素電極ＰＥ２との間の共通電極ＣＥ上に、Ｙ方向に沿って、且つＸ方向に幅広に、直線的な等電位線が形成されている。より具体的には、図１０に示す例では、接続部３０と重なる領域において、５Ｖ及び２．５Ｖの等電位線がＹ方向に沿って延出し、第１画素電極ＰＥ１と第２画素電極ＰＥ２との間の領域において、０Ｖの等電位線がＹ方向に沿って延出している。液晶分子ＬＭの回転方向は、等電位線の延在方向により規定されるが、このような直線的な等電位線が広く分布する場所では、液晶分子ＬＭの配向状態が不安定になるおそれがある。

図１１は、画素電極の接続部３０と線状電極４０の一端を拡大して示す平面図である。図１１に示すように、接続部３０の底辺３１側では、液晶分子ＬＭの回転方向は、一様に安定する。一方、接続部３０の外側辺３２の近傍においては、液晶分子ＬＭは、第１及び第２回転方向Ｒ１，Ｒ２のいずれにも回転し得る。

このような状態では、図１０に示したように、方向Ｘに沿った同一直線上において、線状電極４０の第１辺４１の近傍では、液晶分子ＬＭは、本来一様に第１回転方向Ｒ１に回転するのに対し、接続部３０の外側辺３２上の液晶分子ＬＭは、第２回転方向Ｒ２に回転してしまう場合が生ずる。また、同様に、方向Ｘに沿った同一直線上において、線状電極４０の第２辺４２の近傍では、液晶分子ＬＭは、本来一様に第２回転方向Ｒ２に回転するのに対し、接続部３０の外側辺３２上の液晶分子ＬＭは、第１回転方向Ｒ１に回転してしまう場合が生ずる。

このように、Ｘ方向で同一直線上の液晶分子ＬＭの回転方向が不揃いになると、第１及び第２辺４１，４２の近傍における液晶分子ＬＭの応答速度が遅くなり、更には光漏れの原因になる。

これに対し、本実施形態の構造では、各副画素ＳＰＸの列ごとに共通電極ＣＥを分離しているため、隣接する共通電極毎に印加電位を変えることができる。

図１２は、本実施形態の２つの実施例と、前述の比較例とにおける、各電極の電位の一例を示す図である。以下では、第１共通電極ＣＥ１に印加される電位を第１共通電位（第１基底電位）Ｃｏｍ１と称し、第２共通電極ＣＥ２に印加される電位を第２共通電位（第２基底電位）Ｃｏｍ２と称する。

実施例１では、第１共通電極ＣＥ１には、０Ｖ又は５Ｖの第１共通電位Ｃｏｍ１が交互に印加され、第２共通電極ＣＥ２には、５Ｖ又は０Ｖの第２共通電位Ｃｏｍ２が交互に印加される。また、第１画素電極ＰＥ１には、０～５Ｖの範囲で映像信号の電位Ｐｘ１が印加され、第２画素電極ＰＥ２には、５～０Ｖの範囲で映像信号の電位Ｐｘ２が印加される。図１３に、実施例１における各電極の電位の時間変化の例を示す。

図１３（ａ）は、第１共通電極ＣＥ１と第１画素電極ＰＥ１の電位を示し、図１３（ｂ）は、第２共通電極ＣＥ２と第２画素電極ＰＥ２の電位を示している。図１３の例では、第１共通電位Ｃｏｍ１が０Ｖである場合、第２共通電位Ｃｏｍ２は５Ｖとなり、その電位を基準に、第１画素電極ＰＥ１及び第２画素電極ＰＥ２に極性の異なる映像信号の電位Ｐｘ１及びＰｘ２がそれぞれ印加される。

図１４は、各電極に実施例１のような電位を印加した際の、図７に示す領域Ａ１における等電位線を示した図である。図１５は、各電極に前述の本実施例のような電位を印加した際、図７に示す領域Ａ２において、電位が５Ｖ，２．５Ｖ、及び０Ｖとなる位置を模式的に示した図である。

図１５に示す例では、図１０に示す比較例と異なり、接続部３０の近傍でＹ方向に沿った直線的な等電位線が、Ｘ方向においてあまり幅広に出現していない。すなわち、接続部３０上でも、湾曲した中間電位の等電位線Ｖｍがかかるようになる。ここで、中間電位の等電位線Ｖｍとは、第１共通電極ＣＥ１と第１画素電極ＰＥ１との中間の電位、及び第２共通電極ＣＥ２と第２画素電極ＰＥ２との中間の電位に相当する等電位線である。図１５においては、２．５Ｖの等電位線がこれに相当する。

このように、線状電極４０の頂辺４３近傍で、中間電位の等電位線Ｖｍが隣接する画素電極の接続部３０に対してある程度の傾斜を持って交わる状態では、液晶分子ＬＭの回転方向が一様に定まりやすい状態になる。これにより、第１角部６１、第３角部６３、及び外側辺３２の近傍における液晶分子ＬＭの配向が安定する。

上述したように、図１３に示す実施例１では、第１共通電位Ｃｏｍ１は、フレーム毎に０Ｖと５Ｖとに交互に振れている。第２共通電位Ｃｏｍ２は、第１共通電位Ｃｏｍ１とは逆位相で５Ｖと０Ｖとに交互に振れている。０Ｖは、第１電位の一例であり、５Ｖは、第１電位よりも高い第２電位の一例である。

第１共通電位Ｃｏｍ１が０Ｖにあり、第２共通電位Ｃｏｍ２が５Ｖにあるフレームにおいて、第１画素電極ＰＥ１に供給される映像信号の電位Ｐｘ１は、第１共通電位Ｃｏｍ１と同電位の０Ｖから始まり、第２共通電位Ｃｏｍ２と同電位の５Ｖまでの範囲内にある。当該フレームにおいて、第２画素電極ＰＥ２に供給される映像信号の電位Ｐｘ２は、第２共通電位Ｃｏｍ２と同電位の５Ｖから始まり、第１共通電位Ｃｏｍ１と同電位の０Ｖまでの範囲内にある。

偶数番目の副画素ＳＰＸ_２ｎにおいて、液晶層ＬＣを透過する光の量は、第１共通電位Ｃｏｍ１と映像信号の電位Ｐｘ１との電位差に応じて調整される。同様に、奇数番目の副画素ＳＰＸ_２ｎ＋１において、液晶層ＬＣを透過する光の量は、第２共通電位Ｃｏｍ２と映像信号の電位Ｐｘ２との電位差に応じて調整される。

以上説明した実施例１によれば、図８に示された比較例に比べてＹ方向に延在する直線的な等電位線が大幅に減少するため、液晶分子ＬＭの配向状態が安定する。また、実施例１では、第１電位から第２電位までの振幅が、液晶分子ＬＭに作用する電界が最大になる電位差の等倍になる。第１電位と第２電位との電位差が小さいため、消費電力を節約できるようになる。

次に、実施例２について説明する。図１２に示すように、実施例２では、第１共通電極ＣＥ１には、０Ｖ又は３Ｖの第１共通電位Ｃｏｍ１が交互に印加され、第２共通電極ＣＥ２には、３Ｖ又は０Ｖの第２共通電位Ｃｏｍ２が交互に印加される。また、あるフレームにおいて、第１画素電極ＰＥ１には、０～５Ｖの範囲で映像信号の電位Ｐｘ１が印加され、第２画素電極ＰＥ２には、３～－２Ｖの範囲で映像信号の電位Ｐｘ２が印加される。図１６に、実施例２における各電極の電位の時間変化の例を示す。

図１６（ａ）は、第１共通電極ＣＥ１と第１画素電極ＰＥ１の電位を示し、図１６（ｂ）は、第２共通電極ＣＥ２と第２画素電極ＰＥ２の電位を示している。図１６の例では、第１共通電位Ｃｏｍ１は、フレーム毎に０Ｖと３Ｖとに交互に振れている。第２共通電位Ｃｏｍ２は、第１共通電位Ｃｏｍ１とは逆位相で３Ｖと０Ｖとに交互に振れている。０Ｖは、第１電位の一例である。３Ｖは、第１電位よりも高い第３電位の一例である。５Ｖは、第３電位よりも高い第２電位の一例である。－２Ｖは、第１電位よりも低い第４電位の一例である。

第１共通電位Ｃｏｍ１が０Ｖにあり、第２共通電位Ｃｏｍ２が３Ｖにあるフレームにおいて、第１画素電極ＰＥ１に供給される映像信号の電位Ｐｘ１は、第１共通電位Ｃｏｍ１と同電位の０Ｖから始まり、５Ｖまでの範囲内にある。当該フレームにおいて、第２画素電極ＰＥ２に供給される映像信号の電位Ｐｘ２は、第２共通電位Ｃｏｍ２と同電位の３Ｖから始まり、－２Ｖまでの範囲内にある。実施例２によれば、実施例１よりも効果は薄いが、隣接する共通電極の電位が異なるために、接続部３０の近傍において、Ｙ方向に沿って直線的に延出しＸ方向に延設される等電位線の範囲が狭くなる。このため、比較例よりも液晶分子ＬＭの回転方向が安定しやすくなる。

以上説明したように、本実施形態の液晶表示装置ＤＳＰは、共通電極ＣＥが第１方向Ｘに交互に配列された第１及び第２共通電極ＣＥ１，ＣＥ２に分割され、隣り合う第１及び第２共通電極ＣＥ１，ＣＥ２に異なる電位を供給できる。これにより、隣り合う副画素ＳＰＸの境界近傍における液晶分子ＬＭの配向が安定し、液晶表示装置ＤＳＰの表示品位が向上する。その他、本実施形態からは、種々の好適な効果を得ることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。各実施形態で開示した構成は、適宜に組み合わせることができる。

３０…接続部、４０…線状電極、ＣＥ…共通電極、ＣＥ１…第１共通電極、ＣＥ２…第２共通電極、Ｃｏｍ１…第１共通電位、Ｃｏｍ２…第２共通電位、ＤＳＰ…液晶表示装置、Ｇ…走査信号線、ＬＣ…液晶層、ＬＭ…液晶分子、ＰＥ…画素電極、ＰＥ１…第１画素電極、ＰＥ２…第２画素電極、Ｐｘ１…第１画素電極の電位、Ｐｘ２…第２画素電極の電位、Ｓ…映像信号線、Ｓ_２ｎ…偶数番目の映像信号線、Ｓ_２ｎ＋１…奇数番目の映像信号線、ＳＬ１…第１スリット、ＳＬ２…第２スリット、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、Ｘ…第１方向。

Claims (8)

1. 第１基板と、該第１基板に対向する第２基板と、該第１基板及び該第２基板の間に配置された液晶層と、を備え、
   前記第１基板は、第１方向に延在する複数の走査信号線と、前記第１方向と交差する第２方向に延在する複数の映像信号線と、各々の該映像信号線に電気的に接続された複数の画素電極と、複数の共通電極と、を備え、
   複数の前記共通電極は、前記第１方向に交互に配列され、互いに離間して配置された複数の第１共通電極及び複数の第２共通電極を含み、
   複数の前記画素電極は、前記第１方向に延出した複数の線状電極と、複数の該線状電極の一端を繋ぎ前記第２方向に延出した接続部と、をそれぞれ有し、前記第１方向に交互に配置された複数の第１画素電極及び複数の第２画素電極を含み、
   各々の前記第１画素電極において、前記線状電極は、平面視において前記第１共通電極に重畳し、前記接続部は、平面視において前記第１共通電極と前記第２共通電極との間の第１スリットに重畳し、
   各々の前記第２画素電極において、前記線状電極は、平面視において前記第２共通電極に重畳し、前記接続部は、平面視において前記第２共通電極と前記第１共通電極との間の第２スリットに重畳し、
   前記第１スリット及び前記第２スリットは、前記第２方向に沿って延在し、各々の前記映像信号線と重畳しておらず、
   前記第１共通電極に印加される第１共通電位は、前記第２共通電極に印加される第２共通電位とは異なる、液晶表示装置。
2. 前記第１共通電位は、フレーム毎に第１電位と該第１電位よりも高い第２電位とに交互に振れ、
   前記第２共通電位は、前記第１共通電位とは逆位相で前記第２電位と前記第１電位とに交互に振れ、
   前記第１共通電位が前記第１電位にあり、前記第２共通電位が前記第２電位にあるフレームにおいて、前記映像信号線から前記第１画素電極に供給される映像信号の電位は、前記第１電位から前記第２電位までの範囲内にあり、前記映像信号線から前記第２画素電極に供給される映像信号の電位は、前記第２電位から前記第１電位までの範囲内にある、請求項１に記載の液晶表示装置。
3. 前記第１共通電位は、フレーム毎に第１電位と該第１電位よりも高い第３電位とに交互に振れ、
   前記第２共通電位は、前記第１共通電位とは逆位相で前記第３電位と前記第１電位とに交互に振れ、
   前記第１共通電位が前記第１電位にあり、前記第２共通電位が前記第３電位にあるフレームにおいて、前記映像信号線から前記第１画素電極に供給される映像信号の電位は、前記第１電位から前記第３電位よりも高い第２電位までの範囲内にあり、前記映像信号線から前記第２画素電極に供給される映像信号の電位は、前記第３電位から前記第１電位よりも低い第４電位までの範囲内にある、請求項１に記載の液晶表示装置。
4. 前記第１共通電極は、偶数番目の前記映像信号線に重畳し、且つ、奇数番目の前記映像信号線に重畳しない一方、前記第２共通電極は、奇数番目の前記映像信号線に重畳し、且つ、偶数番目の前記映像信号線に重畳しない、請求項１乃至３のいずれか一項に記載の液晶表示装置。
5. 前記第１方向において、前記接続部は、前記第１スリット又は前記第２スリットよりも幅広に形成され、前記第１共通電極及び前記第２共通電極の双方に重畳している、請求項１乃至４のいずれか一項に記載の液晶表示装置。
6. 前記第１スリット及び前記第２スリットは、平面視において複数の前記走査信号線と交差している、請求項１に記載の液晶表示装置。
7. 前記第１スリット及び前記第２スリットは、平面視において複数の前記線状電極のいずれとも重畳しない、請求項１に記載の液晶表示装置。
8. 前記第１スリット及び前記第２スリットは、前記第１方向に延在することなく前記第２方向に直線状に延在している、請求項１に記載の液晶表示装置。

Images