JP6257525B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関するものである。

従来、高耐圧ＬＤＭＯＳ（Laterally Diffused Metal Oxide Semiconductor）が用いられている。たとえば、論文「Theory of Semiconductor Superjunction Devices」（非特許文献１）には、トレンチゲート構造を有する高耐圧ＬＤＭＯＳが開示されている。この高耐圧ＬＤＭＯＳは、いわゆるダブルリサーフ（Double Resurf）構造を有している。

また、特開平１１−３０７７６３号公報（特許文献１）には、バックゲート領域構造を有する高耐圧ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開示されている。この高耐圧ＭＯＳＦＥＴでは、平面視においてソース領域がゲート電極を挟んでドレイン領域と対向するように配置されている。そして、そのソース領域のゲート電極に面しない３方がバックゲート領域で囲われた構成が開示されている。

特開平１１−３０７７６３号公報

Tatsuhiko Fujihira, "Theory of Semiconductor Superjunction Devices", JJAP, Vol.36（1997）, pp.6254−6262

上記論文に開示されたトレンチゲート構造を有する高耐圧ＬＤＭＯＳでは、大電流動作時にｐ型ボディ領域のチャネル近傍の電位が上昇することによって寄生バイポーラ動作が生じる。このため、オン耐圧が低いという問題がある。

また、上記公報に開示された高耐圧ＭＯＳＦＥＴでは、バックゲート領域はソース領域に対してドレイン領域と反対側に配置されている。このため、バックゲート領域によってｐ型ボディ領域の電位上昇を十分に低減できないため、寄生バイポーラ動作により、オン耐圧が低いという問題がある。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態の半導体装置においては、バックゲート領域は、主表面において第１の不純物領域の第１および第２の部分の間に配置され、かつ第１の不純物領域に対して第２の不純物領域側に配置されている。

一実施の形態の半導体装置によれば、オン耐圧を向上することができる。

実施の形態１の半導体装置の半導体装置の構成を示す概略平面図である。 図１のＩＩ−ＩＩ線に沿う概略断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う概略断面図である。 図１の断面Ａのｐ型不純物密度分布を示す図である。 実施の形態１の半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第３工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第４工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第５工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第６工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第７工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第８工程を示す概略断面図である。 比較例１の半導体装置の構成を示す概略平面図である。 図１３のＸＩＶ−ＸＩＶ線に沿う概略断面図である。 比較例２の半導体装置の構成を示す概略平面図である。 図１５のＸＶＩ−ＸＶＩ線に沿う概略断面図である。 図１５のＸＶＩＩ−ＸＶＩＩ線に沿う概略断面図である。 実施の形態１の半導体装置の作用効果を説明する図であり、図２に対応する概略断面図である。 実施の形態１の半導体装置の作用効果を説明する図であり、図３に対応する概略断面図である。 実施の形態１の半導体装置の変形例１の構成を示す概略平面図である。 実施の形態１の半導体装置の変形例２の構成を示す概略平面図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う概略断面図である。 実施の形態１の半導体装置の変形例３の第１の例の構成を示す概略平面図である。 図２３のＸＸＩＶ−ＸＸＩＶ線に沿う概略断面図である。 実施の形態１の半導体装置の変形例３の第２の例の構成を示す概略平面図である。 実施の形態１の半導体装置の変形例３の第３の例の構成を示す概略平面図である。 実施の形態２の半導体装置の構成を示す概略斜視図である。 実施の形態２および比較例１のオン耐圧波形を比較する図である。 実施の形態３の半導体装置の構成を示す図であり、図２に対応する概略断面図である。 実施の形態３の半導体装置の構成を示す図であり、図３に対応する概略断面図である。 実施の形態４の半導体装置の構成を示す概略平面図である。 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う概略断面図である。 図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う概略断面図である。

以下、本実施の形態について図に基づいて説明する。
（実施の形態１）
図１〜図３を参照して、本実施の形態の半導体装置は、たとえばＬＤＭＯＳトランジスタ部（横型の絶縁ゲート型電界効果トランジスタ部）を有している。なお、本実施の形態の半導体装置では、一例として、いわゆるダブルリサーフ構造を有した構成について説明する。

この半導体装置は、半導体基板ＳＵＢと、分離絶縁膜ＳＰＲと、トレンチゲート電極（ゲート電極）ＴＧＥとを主に有している。半導体基板ＳＵＢに、ｎ^-ドリフト領域（ドリフト領域）ＮＤＲと、ｐ^-リサーフ領域（第１のリサーフ領域）ＲＳＦ１と、ｐ^-ボディ領域ＧＢＬと、ｎ⁺ソース領域（ソースとなる第１導電型の第１の不純物領域）ＳＲ、ｐ⁺バックゲート領域（第２導電型のバックゲート領域）ＰＢＧ、ｎ⁺ドレイン領域（ドレインとなる第１導電型の第２の不純物領域）ＤＲおよびｎ型ウェル領域ＮＷＬが形成されている。

半導体基板ＳＵＢは、たとえばｐ型不純物を含むシリコンからなるｐ^-基板領域ＳＢを有している。また、半導体基板ＳＵＢは、互いに対向する一方の主表面Ｓ１（図２の上側の主表面Ｓ１）および他方の主表面Ｓ２（図２の下側の主表面Ｓ２）と、主表面１に形成された溝（ゲートトレンチ）ＣＨとを有している。図２においては、半導体基板ＳＵＢ内の他方の主表面Ｓ２側に配置されたｐ^-基板領域ＳＢは、第２のリサーフ領域ＲＳＦ２として配置されている。第２のリサーフ領域ＲＳＦ２は下側リサーフ領域である。

半導体基板ＳＵＢ内であって第２のリサーフ領域ＲＳＦ２としてのｐ^-基板領域ＳＢの主表面Ｓ１側に接するように、ｎ型（第１導電型）の不純物を含むｎ^-ドリフト領域ＮＤＲが形成されている。ｎ^-ドリフト領域ＮＤＲは、たとえば半導体基板ＳＵＢの主表面Ｓ１から主表面Ｓ２に向かう方向の深さが２μｍ程度の領域にまで形成されることが好ましい。ｎ^-ドリフト領域ＮＤＲは半導体基板ＳＵＢの主表面Ｓ１に沿う方向に関して、トレンチゲート電極ＴＧＥが形成される領域を除く半導体基板ＳＵＢ内のたとえばほぼ全領域に延びるように形成されている。

ｎ^-ドリフト領域ＮＤＲの主表面Ｓ１側に接するように、ｐ型（第２導電型）の不純物を含む第２導電型のｐ^-リサーフ領域ＲＳＦ１が配置されている。ｐ^-リサーフ領域ＲＳＦ１は上側リサーフ領域を構成している。また、ｎ^-ドリフト領域ＮＤＲのｐ^-リサーフ領域ＲＳＦ１側と反対側に接するように第２導電型の第２のリサーフ領域ＲＳＦ２としてのｐ^-基板領域ＳＢが配置されている。第２のリサーフ領域ＲＳＦ２は下側リサーフ領域を構成している。

ｐ^-リサーフ領域ＲＳＦ１は半導体基板ＳＵＢの主表面Ｓ１に沿う方向に関して、トレンチゲート電極ＴＧＥ、ｐ^-ボディ領域ＧＢＬおよびｎ型ウェル領域ＮＷＬが形成される領域を除く半導体基板ＳＵＢ内のたとえばほぼ全領域に延びるように形成されている。

半導体基板ＳＵＢの主表面Ｓ１の一部には、ｐ^-リサーフ領域ＲＳＦ１に達するように凹部ＣＣＶが形成されている。分離絶縁膜ＳＰＲは、凹部ＣＣＶ内を埋め込むシリコン酸化膜などの絶縁膜により形成されている。

半導体基板ＳＵＢ内において、半導体基板ＳＵＢの主表面Ｓ１に沿う方向に関して凹部ＣＣＶおよび分離絶縁膜ＳＰＲに隣接する領域には、ｎ^-ドリフト領域ＮＤＲの主表面Ｓ１側に接するように、ｐ型の不純物を含むｐ^-ボディ領域ＧＢＬが形成されている。より具体的には、分離絶縁膜ＳＰＲの真下に配置されない領域および分離絶縁膜ＳＰＲのトレンチゲート電極ＴＧＥ側の端部の領域において、ｎ^-ドリフト領域ＮＤＲの上面に接するようにｎ^-ドリフト領域ＮＤＲの主表面Ｓ１側にｐ^-ボディ領域ＧＢＬが形成されている。ｐ^-ボディ領域ＧＢＬは、ｎ^-ドリフト領域ＮＤＲとｐｎ接合を構成している。

半導体基板ＳＵＢの主表面Ｓ１のうち、ｐ^-ボディ領域ＧＢＬに隣接する領域には、ゲートトレンチＣＨが形成されている。ゲートトレンチＣＨは、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲに隣接する領域を貫通して、基板領域ＳＢに達するように、主表面Ｓ１に交差する（たとえば垂直な）方向に延びている。

ゲートトレンチＣＨの底及び側壁には、たとえばシリコン酸化膜からなるゲート絶縁膜ＧＩが形成されている。ゲートトレンチＣＨ内に、ゲート絶縁膜ＧＩの上面に接するように、トレンチゲート電極ＴＧＥが形成されている。トレンチゲート電極ＴＧＥは、絶縁ゲート型電界効果トランジスタ部のゲート電極である。トレンチゲート電極ＴＧＥはゲートトレンチＣＨ内に埋め込まれている。トレンチゲート電極ＴＧＥは、ゲート絶縁膜ＧＩを介在して、ｐ^-ボディ領域ＧＢＬと対向するように配置されている。

ｐ^-ボディ領域ＧＢＬの主表面Ｓ１側に接するように、半導体基板ＳＵＢの主表面Ｓ１に、第１導電型のｎ⁺ソース領域ＳＲと、第２導電型のｐ⁺バックゲート領域ＰＢＧとが形成されている。したがって、図２の上下方向に関して、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧの下方にｐ^-ボディ領域ＧＢＬが形成されている。

ｎ⁺ソース領域ＳＲと、ｐ⁺バックゲート領域ＰＢＧとは、主表面Ｓ１に沿う方向に並ぶように形成されている。ｎ⁺ソース領域ＳＲはｐ⁺バックゲート領域ＰＢＧよりもトレンチゲート電極ＴＧＥに近い側（図１の左側）に配置されている。またソース領域ＳＲとバックゲート領域ＰＢＧとは互いに接していてもよい。

ｎ⁺ソース領域ＳＲは、ｐ^-ボディ領域ＧＢＬとのｐｎ接合を構成している。ｎ⁺ソース領域ＳＲは、主表面Ｓ１においてゲートトレンチＣＨに沿って互いに分離された第１および第２の部分Ｐ１、Ｐ２を有している。主表面Ｓ１に沿ってｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとが対向する方向に交差する方向において、第１および第２の部分Ｐ１、Ｐ２は互いに離れて配置されている。主表面Ｓ１において、第１の部分Ｐ１と第２の部分Ｐ２との間にはｐ⁺バックゲート領域ＰＢＧが配置されている。また、平面視において、トレンチゲート電極ＴＧＥに面する第１および第２の部分Ｐ１、Ｐ２の各々とｐ⁺バックゲート領域ＰＢＧとの幅の比は０．５〜１：１であることが好ましい。

ｐ⁺バックゲート領域ＰＢＧは、主表面Ｓ１において、ｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲ側に配置されている。つまり、主表面Ｓ１に沿ってｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとが対向する方向において、ｐ⁺バックゲート領域ＰＢＧは、ｎ⁺ソース領域ＳＲよりもｎ⁺ドレイン領域ＤＲ側に配置されている。

具体的には、ｐ⁺バックゲート領域ＰＢＧは、主表面Ｓ１において、ｎ⁺ソース領域ＳＲがトレンチゲート電極ＴＧＥと対向する領域以外のｎ⁺ソース領域ＳＲの周囲に配置されている。つまり、主表面Ｓ１において、ゲート絶縁膜ＧＩを介してトレンチゲート電極ＴＧＥに面していないｎ⁺ソース領域ＳＲ３方向がｐ⁺バックゲート領域ＰＢＧに囲まれている。

図４を参照して、図２に示す半導体基板ＳＵＢの断面Ａのｐ型不純物の不純物密度（ｌｏｇ）は、ｐ⁺バックゲート領域ＰＢＧおよびｐ^-ボディ領域ＧＢＬともに、主表面Ｓ１からの深さが大きくなるにつれて低くなっている。また、ｐ⁺バックゲート領域ＰＢＧはｐ^-ボディ領域ＧＢＬよりも不純物密度が高くなっている。図中、ｐ⁺バックゲート領域ＰＢＧおよびｐ^-ボディ領域ＧＢＬのそれぞれの不純物密度を示す線が交わる点における深さがｐ⁺バックゲート領域ＰＢＧとｐ^-ボディ領域ＧＢＬとが接する位置を示している。

ｎ⁺ドレイン領域ＤＲは、主表面Ｓ１においてｎ⁺ソース領域ＳＲに対してゲートトレンチＣＨと反対側に配置されている。つまり、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧと主表面Ｓ１に沿う方向に関して間隔をあけて、半導体基板ＳＵＢの主表面Ｓ１にはｎ⁺ドレイン領域ＤＲが形成されている。ｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとの間の領域では分離絶縁膜ＳＰＲが主表面Ｓ１に沿って延びている。

ｎ⁺ドレイン領域ＤＲの真下には、平面的に（平面視において）ｎ⁺ドレイン領域ＤＲを囲むように、半導体基板ＳＵＢ内にｎ型ウェル領域ＮＷＬが形成されている。なお、図２においては、ｎ型ウェル領域ＮＷＬはドレイン領域ＤＲの真下から下方向に延び、下方にて主表面Ｓ１に沿う方向に広がる形状を有しているが、これに限らずたとえば主表面Ｓ１においてドレイン領域ＤＲを囲むようにｎ型ウェル領域ＮＷＬが形成されてもよい。ｎ型ウェル領域ＮＷＬはｎ^-ドリフト領域ＮＤＲよりｎ型の不純物濃度が高い領域（ｎ領域）である。

ｎ型ウェル領域ＮＷＬは、ｎ^-ドリフト領域ＮＤＲに達することにより、ｎ^-ドリフト領域ＮＤＲと電気的に接続され、ｎ^-ドリフト領域ＮＤＲを流れる電流がｎ⁺ドレイン領域ＤＲまで流れることを可能とする。ただし、ｎ型ウェル領域ＮＷＬは、ｎ^-ドリフト領域ＮＤＲの最下部すなわちｎ^-ドリフト領域ＮＤＲのうち他方の主表面Ｓ２に最も近い領域よりも浅い（主表面Ｓ１側の）領域に底部を有するように形成されることが好ましい。具体的には、ｎ型ウェル領域ＮＷＬの深さは１μｍ程度でｎ型不純物濃度は８×１０¹⁶ｃｍ^-3以上２×１０¹⁷ｃｍ^-3以下であることが好ましい。

半導体基板ＳＵＢの主表面Ｓ１（ｎ⁺ソース領域ＳＲ、ｐ⁺バックゲート領域ＰＢＧおよびｎ⁺ドレイン領域ＤＲ）、トレンチゲート電極ＴＧＥ、ゲート絶縁膜ＧＩ、分離絶縁膜ＳＰＲを覆うように、層間絶縁膜ＩＩが形成されている。層間絶縁膜ＩＩはたとえばシリコン酸化膜よりなっている。層間絶縁膜ＩＩ上に、パターニングされた金属配線ＡＬが形成されている。この金属配線ＡＬは、層間絶縁膜ＩＩに形成されたビアＶＡと呼ばれる導電層を通じて、半導体基板ＳＵＢの主表面Ｓ１のトレンチゲート電極ＴＧＥ、ｎ⁺ソース領域ＳＲ、ｐ⁺バックゲート領域ＰＢＧおよびｎ⁺ドレイン領域ＤＲに電気的に接続されている。

以上のような構成のＬＤＭＯＳトランジスタ部は、その駆動時には、ｎ⁺ソース領域ＳＲの真下のｐ^-ボディ領域ＧＢＬが、隣接するトレンチゲート電極ＴＧＥに印加される電圧により電界効果を起こして導電型が反転し、ｎ型のチャネルを形成する。これによりｎ⁺ソース領域ＳＲからｎ⁺ドレイン領域ＤＲまで、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲを経由する電流の通路が形成される。

上記電流が流れるｎ^-ドリフト領域ＮＤＲは、その下側（他方の主表面Ｓ２側）がｐ^-基板領域ＳＢに接しており、その上側（主表面Ｓ１側）がｐ^-リサーフ領域ＲＳＦ１に接している。すなわちｎ^-ドリフト領域ＮＤＲと、その上下側双方からｎ^-ドリフト領域ＮＤＲを挟むように接合されたｐ^-基板領域ＳＢおよびｐ^-リサーフ領域ＲＳＦ１とにより、２つのｐｎ接合を有するいわゆるダブルリサーフ構造が形成されている。これによりｎ^-ドリフト領域ＮＤＲは、その耐圧保持時に、ｐ^-基板領域ＳＢとのｐｎ接合部およびｐ^-リサーフ領域ＲＳＦ１とのｐｎ接合部の双方に空乏層が形成されることから、通常の（たとえば単一のｐｎ接合のみ有する）ドリフト領域よりも空乏化が促進され、ｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとの間の耐圧が向上する。また当該ｎ^-ドリフト領域ＮＤＲは容易に空乏化されるため、通常のドリフト領域よりもｎ型不純物濃度を高くすることによりオン抵抗を低減することができる。

次に、図５〜１２を参照して、図２に示す本実施の形態の半導体装置の製造方法を説明する。

図５を参照して、まず互いに対向する一方の主表面Ｓ１および他方の主表面Ｓ２を有する、シリコンからなる半導体基板ＳＵＢが準備される。ここではｐ型不純物を含むｐ^-基板領域ＳＢからなる半導体基板ＳＵＢが準備される。この半導体基板ＳＵＢの主表面Ｓ１側から、通常のイオン注入技術を用いて半導体基板ＳＵＢ内にｎ^-ドリフト領域ＮＤＲが形成される。具体的には、たとえば主表面Ｓ１からの深さが１μｍ以上２μｍ以下程度の飛程でリンの不純物イオンが半導体基板ＳＵＢ内に注入される。その後、たとえば１２００℃程度に加熱され５時間程度の熱処理がなされることにより、主表面Ｓ１からの深さが１μｍ以上２μｍ以下程度の範囲内にｎ型不純物であるリンの不純物イオンを含むｎ^-ドリフト領域ＮＤＲが形成される。

図６を参照して、通常の写真製版技術およびエッチング技術により、半導体基板ＳＵＢの主表面Ｓ１上に、たとえばシリコン窒化膜からなるマスクパターンＭＳＫが形成される。このマスクパターンＭＳＫをマスクとして、通常の写真製版技術およびエッチング技術により、半導体基板ＳＵＢの主表面Ｓ１に凹部ＣＣＶが形成される。凹部ＣＣＶは、その底部がｎ^-ドリフト領域ＮＤＲよりも浅い領域に形成される。この凹部ＣＣＶ内を埋めるように主表面Ｓ１上にたとえばシリコン酸化膜がたとえば通常のＣＶＤ（Chemical Vapor Deposition）法により形成される。その後主表面Ｓ１上のシリコン酸化膜がたとえばＣＭＰ（Chemical Mechanical Polishing）と呼ばれる化学機械的研磨法により上面が平坦となるように研磨され、たとえば凹部ＣＣＶの外側にはみ出た余分なシリコン酸化膜は除去される。これにより凹部ＣＣＶ内には分離絶縁膜ＳＰＲが形成される。分離絶縁膜ＳＰＲの形成後、マスクパターンＭＳＫは除去される。

図７を参照して、次に通常の写真製版技術により、ｐ^-リサーフ領域ＲＳＦ１およびｐ^-ボディ領域ＧＢＬが形成されるべき領域に開口を有するように、マスクパターンＭＳＫが形成される。マスクパターンＭＳＫをマスクとして、通常のイオン注入技術を用いてｐ型の不純物イオンが注入されることにより、半導体基板ＳＵＢ内にｐ^-リサーフ領域ＲＳＦ１およびｐ^-ボディ領域ＧＢＬが形成される。具体的には、ｐ^-リサーフ領域ＲＳＦ１では分離絶縁膜ＳＰＲの直下の飛程となるようにイオンが注入される。またｐ^-ボディ領域ＧＢＬは、多段イオン注入によって、しきい値電圧ＶＴを制御する濃度およびパンチスルーを防止する濃度にて分離絶縁膜ＳＰＲにまたがるように形成される。ｐ^-リサーフ領域ＲＳＦ１などの形成後、マスクパターンＭＳＫは除去される。

図８を参照して、次に通常の写真製版技術により、ｎ^-ドレイン領域ＤＲを形成すべき領域に開口を有する、マスクパターンＭＳＫが形成される。通常のイオン注入技術によりｎ型の不純物イオン（たとえばリン）が注入されることで、ｎ型ウェル領域ＮＷＬが形成される。ｎ型ウェル領域ＮＷＬの形成後、マスクパターンＭＳＫは除去される。ｎ型ウェル領域ＮＷＬは多段イオン注入により形成されることが好ましい。

図９を参照して、次に通常の写真製版技術およびエッチング技術により、ゲートトレンチＣＨが形成される。ここではｐ^-ボディ領域ＧＢＬに隣接するように、主表面Ｓ１から深さ方向に延びるゲートトレンチＣＨが形成される。このゲートトレンチＣＨは、少なくともｎ^-ドリフト領域ＮＤＲに達するように形成され、図９においてはｎ^-ドリフト領域ＮＤＲを貫通してその下のｐ^-基板領域ＳＢに達するように形成される。

図１０を参照して、次に熱酸化処理法等により、ゲートトレンチＣＨの底側壁にシリコン酸化膜が形成される。この状態でゲートトレンチＣＨ内を埋め込むように、たとえば導電性不純物を含む多結晶シリコン膜（ＤＯＰＯＳ：DOped POly Silicon）等が、通常のＣＶＤ法により形成される。その後、上記のシリコン酸化膜および多結晶シリコン膜等がエッチバックされることにより、図１０に示す態様のゲート絶縁膜ＧＩおよびトレンチゲート電極ＴＧＥが形成される。トレンチゲート電極ＴＧＥは、ＬＤＭＯＳトランジスタ部のゲート電極として形成される。

図１１を参照して、通常の写真製版技術およびイオン注入技術を用いて、半導体基板ＳＵＢの主表面Ｓ１のうち、ｐ^-ボディ領域ＧＢＬの真上にはｎ型不純物イオンの注入によるｎ⁺ソース領域ＳＲとｐ型不純物イオンの注入によるｐ⁺バックゲート領域ＰＢＧとが形成される。また同様に、半導体基板ＳＵＢの主表面Ｓ１のうち、ｎ型ウェル領域ＮＷＬの真上にはｎ型不純物イオンの注入によるｎ⁺ドレイン領域ＤＲが形成される。

図１２を参照して、半導体基板ＳＵＢの主表面Ｓ１上に、たとえばＣＶＤ法を用いてシリコン酸化膜からなる層間絶縁膜ＩＩが形成され、その後、当該層間絶縁膜ＩＩがＣＭＰにより上面が平坦となるように研磨される。さらに通常の写真製版技術およびエッチング技術により、トレンチゲート電極ＴＧＥ、ｎ⁺ソース領域ＳＲ、ｐ⁺バックゲート領域ＰＢＧおよびｎ⁺ドレイン領域ＤＲのそれぞれに達するように層間絶縁膜ＩＩにビアホールが形成される。ビアホールの内部にたとえばタングステンよりなる導電層がたとえばＣＶＤ法により形成され、層間絶縁膜ＩＩ上のタングステンの薄膜はＣＭＰにより除去される。これにより、ビアＶＡが形成される。

再び図２を参照して、この後、層間絶縁膜ＩＩ上にはたとえばアルミニウムからなる薄膜が、たとえばスパッタリングにより形成される。そして通常の写真製版技術およびエッチング技術により、たとえばアルミニウムからなる金属配線ＡＬが形成される。これにより図２に示す構成のＬＤＭＯＳトランジスタ部が形成される。

次に、本実施の形態の作用効果を比較例と対比して説明する。なお、特に説明しない限り、比較例の半導体装置の構成は本実施の形態の半導体装置の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。

図１３および図１４を参照して、比較例１の半導体装置は、ｐ⁺バックゲート領域ＰＢＧの構成が主に本実施の形態の半導体装置と異なっている。また、ｐ^-リサーフ領域ＲＳＦ１は形成されていない。

比較例１の半導体装置では、主表面Ｓ１において、トレンチゲート電極ＴＧＥに沿って、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧが直線状に延びるように形成されている。また、主表面Ｓ１において、ｐ⁺バックゲート領域ＰＢＧは、ｎ⁺ソース領域ＳＲに対して、トレンチゲート電極ＴＧＥと反対側に配置されている。

比較例１の半導体装置では、ｎ^-ドリフト領域ＮＤＲのｎ⁺ドレイン領域ＤＲ側の端部Ｐにおいて電界強度が高くなるため、この端部Ｐでインパクトイオナイゼーションが発生する。これにより、電子とホールの対が発生する。この結果、このホールによるホール電流がサブ電流として発生する。このサブ電流は、ｐ^-ボディ領域ＧＢＬを経由してｐ⁺バックゲート領域ＰＢＧを通ってＧＮＤ電位に流れ出す。

しかしながら、比較例１の半導体装置では、ｐ⁺バックゲート領域ＰＢＧは、ｎ⁺ソース領域ＳＲに対してトレンチゲート電極ＴＧＥと反対側において、ｎ⁺ソース領域ＳＲに沿って直線状に形成されているため、ｐ⁺バックゲート領域ＰＢＧの平面視における面積を十分に確保することができない。したがって、ｐ⁺バックゲート領域ＰＢＧはホールを十分に引き抜くことができない。このため、ｐ^-ボディ領域ＧＢＬの電位が上昇することによって、ｎ⁺ソース領域ＳＲ、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲによるｎｐｎ寄生バイポーラ動作が生じる。よって、オン耐圧が低い。

続いて、図１５〜図１７を参照して、比較例２の半導体装置も、ｐ⁺バックゲート領域ＰＢＧの構成およびゲート電極ＧＥの構成が主に本実施の形態の半導体装置と異なっている。また、ｐ^-リサーフ領域ＲＳＦ１が形成されていない。

比較例２の半導体装置では、平面視において、ｎ⁺ソース領域ＳＲはゲート電極ＧＥを挟んでｎ⁺ドレイン領域ＤＲと対向するように配置されている。また、平面視において、ｎ⁺ソース領域ＳＲのゲート電極ＧＥに面しない３方向がｐ⁺バックゲート領域ＰＢＧで囲われている。

比較例２の半導体装置でも、ｎ^-ドリフト領域ＮＤＲのｎ⁺ドレイン領域ＤＲ側の端部Ｐでインパクトイオナイゼーションが発生し、サブ電流がｐ^-ボディ領域ＧＢＬを経由してｐ⁺バックゲート領域ＰＢＧを通ってＧＮＤ電位に流れ出す。

しかしながら、比較例２の半導体装置では、ｐ⁺バックゲート領域ＰＢＧはｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲと反対側に配置されている。このため、ｐ^-ボディ領域ＧＢＬの電位が上昇しやすく、ｎ⁺ソース領域ＳＲ、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲによるｎｐｎ寄生バイポーラ動作が生じる。ｐ⁺バックゲート領域ＰＢＧによって寄生バイポーラ動作を十分に低減できないため、オン耐圧が低い。

これに対して、図１および図１８〜図１９を参照して、本実施の形態の半導体装置では、ｐ⁺バックゲート領域ＰＢＧは、主表面Ｓ１においてｎ⁺ソース領域ＳＲの第１および第２の部分Ｐ１、Ｐ２の間に配置され、かつｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲ側に配置されている。

本実施の形態の半導体装置でも、ｎ^-ドリフト領域ＮＤＲのｎ⁺ドレイン領域ＤＲ側の端部Ｐでインパクトイオナイゼーションが発生し、サブ電流がｐ^-ボディ領域ＧＢＬを経由してｐ⁺バックゲート領域ＰＢＧを通ってＧＮＤ電位に流れ出す。本実施の形態の半導体装置では、図１に示すように、主表面Ｓ１において、ｎ⁺ソース領域ＳＲの第１および第２の部分Ｐ１、Ｐ２の間にｐ⁺バックゲート領域ＰＢＧが配置されているため、第１および第２の部分Ｐ１、Ｐ２の間に配置されたｐ⁺バックゲート領域ＰＢＧからもホールを引き抜くことができる。また、ｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲ側にｐ⁺バックゲート領域ＰＢＧが配置されているため、ｐ⁺バックゲート領域ＰＢＧからホールを引き抜くことができる。したがって、ｐ⁺バックゲート領域ＰＢＧはホールを十分に引き抜くことができる。これにより、ｐ^-ボディ領域ＧＢＬの電位の上昇を抑制することができるため、ｎ⁺ソース領域ＳＲ、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲによるｎｐｎ寄生バイポーラ動作を抑制することができる。このため、ｐ⁺バックゲート領域によって寄生バイポーラ動作を低減させてオン耐圧を向上することができる。

また、本実施の形態の半導体装置では、図２に示すように、ｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲ側にｐ⁺バックゲート領域ＰＢＧが配置されている。このため、ｎ^-ドリフト領域ＮＤＲのｎ⁺ドレイン領域ＤＲ側の端部Ｐからｐ^-ボディ領域ＧＢＬを通ってｐ⁺バックゲート領域ＰＢＧに至るホールの経路を短くすることができる。つまり、ｐ^-ボディ領域ＧＢＬにおけるホールの経路を短くすることができる。これにより、サブ電流が流れる際に、ｐ^-ボディ領域ＧＢＬによる抵抗を小さくすることができるため、オン耐圧を改善することができる。

また、本実施の形態の半導体装置では、図１に示すように、主表面Ｓ１において、ｎ⁺ソース領域ＳＲの第１および第２の部分Ｐ１、Ｐ２の間にｐ⁺バックゲート領域ＰＢＧが配置されているため、トレンチゲート電極のチャネル幅を小さくすることができる。このため、ドレイン電流を小さくすることができるため、ｎ^-ドリフト領域ＮＤＲのｎ⁺ドレイン領域ＤＲ側の端部Ｐでのインパクトイオナイゼーションを抑制することができる。これにより、サブ電流の発生を抑制できるため、ｎ⁺ソース領域ＳＲ、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲによるｎｐｎ寄生バイポーラ動作を抑制することができる。このため、ｐ⁺バックゲート領域によって寄生バイポーラ動作を低減させてオン耐圧を向上することができる。

また、本実施の形態の半導体装置では、図４に示すように、ｐ⁺バックゲート領域ＰＢＧはｐ^-ボディ領域ＧＢＬよりも不純物密度が高くなっている。このため、ｐ⁺バックゲート領域ＰＢＧはｐ^-ボディ領域ＧＢＬからホールを引き抜きやすい。

また、本実施の形態の半導体装置では、ｐ⁺バックゲート領域ＰＢＧは、主表面Ｓ１においてｎ⁺ソース領域ＳＲがトレンチゲート電極ＴＧＥと対向する領域以外のｎ⁺ソース領域ＳＲの周囲に配置されている。このため、ｐ⁺バックゲート領域ＰＢＧの面積を大きくすることができる。これにより、ｐ⁺バックゲート領域ＰＢＧからホールを十分に引き抜くことができる。よって、ｐ^-ボディ領域ＧＢＬの電位の上昇を十分に抑制することができるため、ｎ⁺ソース領域ＳＲ、ｐ^-ボディ領域ＧＢＬおよびｎ^-ドリフト領域ＮＤＲによるｎｐｎ寄生バイポーラ動作を十分に抑制することができる。このため、ｐ⁺バックゲート領域によって寄生バイポーラ動作を低減させてオン耐圧を向上することができる。

また、本実施の形態の半導体装置では、ｐ^-リサーフ領域ＲＳＦ１がｎ^-ドリフト領域ＮＤＲの主表面Ｓ１側に接するように配置されているため、ｎ^-ドリフト領域ＮＤＲのｐ^-リサーフ領域ＲＳＦ１とのｐｎ接合部に空乏層を形成することができる。これにより、ｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとの間の耐圧を向上することができる。

さらに、本実施の形態の半導体装置では、第２のリサーフ領域ＲＳＦ２がｎ^-ドリフト領域ＮＤＲのｐ^-リサーフ領域ＲＳＦ１側と反対側に接するように配置されているため、ｎ^-ドリフト領域ＮＤＲのｐ^-基板領域ＳＢとのｐｎ接合部にも空乏層を形成することができる。これにより、ｎ⁺ソース領域ＳＲとｎ⁺ドレイン領域ＤＲとの間の耐圧をさらに向上することができる。

次に、本実施の形態の変形例について説明する。以下の本実施の形態の変形例では、コンタクトレイアウトが上記の本実施の形態と異なっている。

図２０を参照して、本実施の形態の変形例１では、主表面Ｓ１に配置され、ｎ⁺ソース領域ＳＲに接続された導電層（ビア）ＶＡと、ｐ⁺バックゲート領域ＰＢＧに接続された導電層（ビア）ＶＡとがそれぞれスリット状に形成されている。これらの導電層（ビア）ＶＡはそれぞれ、ソース−ドレイン方向に対して直交する方向に、互いに離れて、並んで配置されている。なお、図２０は図１に対応する図であって、図２０中ＩＩ−ＩＩ線に沿う断面図は図２に対応する。

導電層（ビア）ＶＡは、第１のコンタクトＣＯ１と、第２のコンタクトＣＯ２とを有している。第１のコンタクトＣＯ１は、ゲートトレンチＣＨに沿って、第１および第２の部分Ｐ１、Ｐ２上にまたがるように配置され、第１および第２の部分Ｐ１、Ｐ２およびｐ⁺バックゲート領域ＰＢＧに接続されている。第２のコンタクトＣＯ２は、第１のコンタクトＣＯ１に対してゲートトレンチＣＨと反対側に、第１のコンタクトＣＯ１に沿って、ｐ⁺バックゲート領域ＰＢＧ上に配置され、ｐ⁺バックゲート領域ＰＢＧ上に接続されている。

本実施の形態の変形例１では、導電層ＶＡがスリット状に形成されているため、導電層ＶＡとｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧとの接触面積を大きくすることができる。つまり、導電層ＶＡと第１および第２の部分Ｐ１、Ｐ２およびｐ⁺バックゲート領域ＰＢＧとの接続部である第１のコンタクトＣＯ１と、導電層ＶＡとｐ⁺バックゲート領域ＰＢＧとの接続部である第２のコンタクトＣＯ２を大きくすることができる。このため、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧのそれぞれとの第１および第２のコンタクトＣＯ１、ＣＯ２の抵抗を低減することができる。

また、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧの配置密度は、コンタクトホールの場合には、導電層（ビア）ＶＡの配置密度によって制限されるが、スリットの場合には、導電層（ビア）ＶＡの配置密度によって制限されない。

また、図２１および図２２を参照して、本実施の形態の変形例２では、主表面Ｓ１に配置され、ｐ⁺バックゲート領域ＰＢＧに接続された導電層（ビア）ＶＡと、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧの両方に接続された導電層（ビア）ＶＡがそれぞれスリット状に形成されている。これらの導電層（ビア）ＶＡはそれぞれ、ソース-ドレイン方向に、互いに離れて、並んで配置されている。

導電層（ビア）ＶＡは、第３のコンタクトＣＯ３を有している。第３のコンタクトＣＯ３は、ゲートトレンチＣＨと交差する方向に延在している。第３のコンタクトＣＯ３は、ｎ⁺ソース領域ＳＲおよびｎ⁺ソース領域ＳＲに対してｎ⁺ドレイン領域ＤＲ側に配置されたｐ⁺バックゲート領域ＰＢＧ上にまたがるように配置され、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧ上に接続されている。

本実施の形態の変形例２では、導電層ＶＡがスリット状に形成されているため、導電層ＶＡとｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧとの接触面積を大きくすることができる。つまり、導電層ＶＡとｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧとの接触面積を大きくすることができる。このため、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧのそれぞれとの第２および第３のコンタクトＣＯ３の抵抗を低減することができる。

また、平面視におけるｐ⁺バックゲート領域ＰＢＧの幅Ｌａは、コンタクトホールの場合には、導電層（ビア）ＶＡの配置密度によって制限されるが、スリットの場合には、導電層（ビア）ＶＡの配置密度によって制限されない。

また、図２３および図２４を参照して、本実施の形態の変形例３では、シリサイド層ＳＣが形成されている。シリサイド層ＳＣは、シリコンが金属材料と反応した領域である。シリサイド層ＳＣは、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧ上にまたがって配置されている。つまり、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧは、主表面Ｓ１方向に関して互いに接するように隣り合っており、シリサイド層ＳＣはｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧの双方の上面をまたぐように形成されている。そして、このシリサイド層ＳＣの上面にビアＶＡが接続されている。本変形例の第１の例では、ビアＶＡは、ｐ⁺バックゲート領域ＰＢＧ上の領域においてシリサイド層ＳＣに接続されている。このビアＶＡはｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧとの双方が共有している。

本実施の形態の変形例３では、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧがシリサイド層ＳＣによって電気的に接続されているため、直接ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧ上にビアＶＡを配置する必要がない。このため、シリサイド層ＳＣを経由して、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧにビアＶＡを電気的に接続することができる。これにより、ｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧのレイアウトがビアＶＡのレイアウトに制限されないため、より高密度、または、より小さな面積でｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧをレイアウトすることができる。

したがって、上記では本変形例の第１の例として、ビアＶＡがｐ⁺バックゲート領域ＰＢＧ上の領域においてシリサイド層ＳＣに接続されている場合について説明したが、図２５を参照して、本変形例の第２の例に示すように、ビアＶＡがｎ⁺ソース領域ＳＲ上の領域においてシリサイド層ＳＣに接続されていてもよい。また、図２６を参照して、本変形例の第３の例に示すように、ビアＶＡがｎ⁺ソース領域ＳＲおよびｐ⁺バックゲート領域ＰＢＧにまたがる領域においてシリサイド層ＳＣに接続されていてもよい。

（実施の形態２）
本実施の形態２の半導体装置は、実施の形態１に対して、スーパージャンクション構造を有している点で主に異なっている。

図２７を参照して、本実施の形態では、ドレイン構造がスーパージャンクション構造で構成されている。具体的には、半導体基板ＳＵＢ内であってｐ^-基板領域ＳＢの主表面Ｓ１側に接するように、ｎ型の不純物を含むＮカラムＮＣと、ｐ型の不純物を含むＰカラムＰＣとが形成されている。ＮカラムＮＣとＰカラムＰＣとはソース−ドレイン方向に直交する方向に交互に配置されている。ＮカラムＮＣおよびＰカラムＰＣは、半導体基板ＳＵＢに多段イオン注入を行うことにより形成される。ＮカラムＮＣおよびＰカラムＰＣは、主表面Ｓ１から３μｍ程度の深さまで一様な不純物濃度で形成されている。ＮカラムＮＣおよびＰカラムＰＣは、幅および不純物濃度がスーパージャンクション条件を満たすように形成されている。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない（このことは以下の各実施の形態において同じである）。

本実施の形態の半導体装置は、スーパージャンクション構造を有しているため、Ｎカラム濃度が高くなることで、低オン抵抗となる。このため、寄生バイポーラ動作によるオン耐圧低下が発生しやすいが、ｐ⁺バックゲート領域によって寄生バイポーラ動作を低減させてオン耐圧を改善することができる。

図２８を参照して、実施の形態１の比較例１と、本実施の形態とのオン電流波形を比較した。本実施の形態では、実効のソースＷ長が異なるため、低ドレイン電圧時の飽和電流を合わせるために、ゲート電圧を高めに設定し、チャネル抵抗をそろえて比較している。この結果、本実施の形態では、比較例１に比べて、ドレイン電圧が８０Ｖを超えた状態でも、ドレイン電流のドレイン電圧に依存した増加が抑えられ、オン耐圧が改善されている。

（実施の形態３）
本実施の形態３の半導体装置は、実施の形態１に対して、半導体基板がＳＯＩ（Silicon On Insulator）である点で主に異なっている。

図２９および図３０を参照して、本実施の形態の半導体装置では、ｎ^-ドリフト領域（ドリフト領域）ＮＤＲの他方の主表面Ｓ２側に接するように、絶縁層ＯＸが形成されている。絶縁層ＯＸはたとえばシリコン酸化膜よりなり、その厚みは０．１μｍ以上２μｍ以下であることが好ましい。また、半導体基板ＳＵＢの主表面Ｓ１から図の上下方向に延びるトレンチゲート電極ＴＧＥ（ゲートトレンチＣＨ）は、少なくともｎ^-ドリフト領域ＮＤＲに達しており、絶縁層ＯＸに達するように形成されることが好ましい。

半導体基板ＳＵＢにＳＯＩを使用することによって、ＬＤＭＯＳトランジスタ部が絶縁層ＯＸによってｐ^-基板領域ＳＢから分離される。これにより、ＬＤＭＯＳトランジスタ部はハイサイドトランジスタとしても使用可能であり、また、他の領域との干渉を防ぐことができる。

（実施の形態４）
本実施の形態４の半導体装置は、実施の形態１に対して、ラテラル（横型）のＩＧＢＴ（Insulated Gate Bipolar Transistor）である点で異なっている。

図３１〜図３３を参照して、具体的には、実施の形態１のｎ⁺ソース領域に対応する領域がｎ⁺エミッタ領域（エミッタとなる第１の不純物領域）ＥＲで構成されており、ｎ⁺ドレイン領域に対応する領域がｐ⁺コレクタ領域（コレクタとなる第２導電型の第２の不純物領域）ＣＲで構成されている。また、実施の形態１に対して、半導体基板がＳＯＩである点でも異なっている。

実施の形態の半導体装置でも、ｐ⁺バックゲート領域ＰＢＧが主表面Ｓ１においてｎ⁺エミッタ領域ＥＲの第１および第２の部分Ｐ１、Ｐ２の間に配置され、かつｎ⁺エミッタ領域ＥＲに対してｐ⁺コレクタ領域ＣＲ側に配置されているため、ｐ⁺バックゲート領域ＰＢＧによって寄生バイポーラ動作を低減させてオン耐圧を向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＡＬ 金属配線、ＣＣＶ 凹部、ＣＨ ゲートトレンチ、ＣＯ１ 第１のコンタクト、ＣＯ２ 第２のコンタクト、ＣＲ ｐ⁺コレクタ領域、ＤＲ ｎ⁺ドレイン領域、ＥＲ ｎ⁺エミッタ領域、ＧＢＬ ｐ^-ボディ領域、ＧＥ ゲート電極、ＧＩ ゲート絶縁膜、ＩＩ 層間絶縁膜、ＭＳＫ マスクパターン、ＮＣ Ｎカラム、ＮＤＲ ｎ^-ドリフト領域、ＮＷＬ ｎ型ウェル領域、ＯＸ 絶縁層、ＰＣ Ｐカラム、Ｐ１ 第１の部分、Ｐ２ 第２の部分、ＰＢＧ ｐ⁺バックゲート領域、ＲＳＦ１ 第１のリサーフ領域、ＲＳＦ２ 第２のリサーフ領域、ＳＢ ｐ^-基板領域、ＳＣ シリサイド層、ＳＰＲ 分離絶縁膜、ＳＲ ｎ⁺ソース領域、ＳＵＢ 半導体基板、ＴＧＥ トレンチゲート電極、ＶＡ ビア。

Claims (7)

1. 横型の絶縁ゲート型電界効果トランジスタ部を有する半導体装置であって、
   主表面および前記主表面に形成された溝を有する半導体基板と、
   前記半導体基板の前記溝内に埋め込まれた前記絶縁ゲート型電界効果トランジスタ部のゲート電極と、
   前記主表面において前記溝に沿って互いに分離された第１および第２の部分を有し、ソースまたはエミッタとなる第１導電型の第１の不純物領域と、
   前記主表面において前記第１の不純物領域に対して前記溝と反対側に配置され、第１導電型のドレインまたは第２導電型のコレクタとなる第２の不純物領域と、
   前記主表面において前記第１および第２の部分の間に配置され、かつ前記第１の不純物領域に対して前記第２の不純物領域側に配置された第２導電型のバックゲート領域とを備えた、半導体装置。
2. 前記バックゲート領域は、前記主表面において前記第１の不純物領域が前記ゲート電極と対向する領域以外の前記第１の不純物領域の周囲に配置されている、請求項１に記載の半導体装置。
3. 前記主表面上に配置され、かつ前記第１の不純物領域および前記バックゲート領域に電気的に接続された導電層をさらに備え、
   前記導電層は、
   前記溝に沿って、前記第１および第２の部分上にまたがるように配置され、かつ前記第１および第２の部分および前記バックゲート領域に接続された第１のコンタクトと、
   前記第１のコンタクトに対して前記溝と反対側に、前記第１のコンタクトに沿って、前記バックゲート領域上に配置され、かつ前記バックゲート領域に接続された第２のコンタクトとを含む、請求項１に記載の半導体装置。
4. 前記主表面上に配置され、かつ前記第１の不純物領域および前記バックゲート領域に電気的に接続された導電層をさらに備え、
   前記導電層は、
   前記主表面において前記溝と交差する方向に延在し、かつ前記第１の不純物領域および前記第１の不純物領域に対して前記第２の不純物領域側に配置された前記バックゲート領域上にまたがるように配置され、かつ前記第１の不純物領域および前記バックゲート領域に接続された第３のコンタクトを含む、請求項１に記載の半導体装置。
5. 前記主表面において前記第１の不純物領域および前記バックゲート領域上にまたがって配置されたシリサイド層をさらに備えた、請求項１項に記載の半導体装置。
6. 前記半導体基板内に配置された第１導電型のドリフト領域と、
   前記ドリフト領域の前記主表面側に接する第２導電型の第１のリサーフ領域とをさらに備えた、請求項１項に記載の半導体装置。
7. 前記ドリフト領域の前記第１のリサーフ領域側と反対側に接する第２導電型の第２のリサーフ領域をさらに備えた、請求項６に記載の半導体装置。

Images