[go: up one dir, main page]

JP6148160B2 - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP6148160B2
JP6148160B2 JP2013240945A JP2013240945A JP6148160B2 JP 6148160 B2 JP6148160 B2 JP 6148160B2 JP 2013240945 A JP2013240945 A JP 2013240945A JP 2013240945 A JP2013240945 A JP 2013240945A JP 6148160 B2 JP6148160 B2 JP 6148160B2
Authority
JP
Japan
Prior art keywords
wafer
resin
planned
frame body
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013240945A
Other languages
English (en)
Other versions
JP2015103556A (ja
Inventor
関家　一馬
一馬 関家
智隆 田渕
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2013240945A priority Critical patent/JP6148160B2/ja
Priority to US14/542,905 priority patent/US9123797B2/en
Publication of JP2015103556A publication Critical patent/JP2015103556A/ja
Application granted granted Critical
Publication of JP6148160B2 publication Critical patent/JP6148160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)

Description

本発明は、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って個々のデバイスに分割するウエーハの加工方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列された分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、半導体ウエーハを分割予定ラインに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。
上述した半導体ウエーハの分割予定ラインに沿った切断は、通常、ダイサーと呼ばれている切削装置によって行われている。この切削装置は、被加工物を保持するチャックテーブルと、該チャックテーブルに保持された被加工物を切削するための切削ブレードを備えた切削手段と、チャックテーブルと切削手段とを相対的に移動せしめる加工送り手段とを具備し、切削ブレードを回転しつつ被加工物を保持したチャックテーブルを加工送りすることにより、ウエーハを分割予定ラインに沿って切断する。
しかるに、上述した切削装置の切削ブレードによってウエーハを切断すると、分割された個々のチップの外周に細かな欠けが生じやすく、チップの抗折強度を低下させる原因となっている。このような問題を解消するために、ウエーハの裏面にレジスト膜を被覆し、該レジスト膜の分割予定ラインに対応する領域を露光することにより現像して除去し、その後、ウエーハをレジスト膜側からプラズマエッチング等によって分割予定ラインに沿ってエッチングすることにより、ウエーハを分割予定ラインに沿って分割する方法が提案されている（例えば、特許文献１参照）。
上述したプラズマエッチングによってウエーハを分割予定ラインに沿って分割する方法は、切削ブレードによる切削と異なり分割溝に沿って欠けが生ずることがなくデバイスの抗折強度を向上させることができるとともに、ウエーハの直径が４５０mm、６００mmと大口径になっても全ての分割予定ラインを同時進行でエッチングして個々のデバイスに分割できるので生産性が向上するというメリットがある。
特開２００６−１２０８３４号公報
而して、上述したプラズマエッチングによってウエーハを分割予定ラインに沿って分割する方法は、ウエーハの裏面に被覆されたレジスト膜の分割予定ラインに対応する領域を露光して除去するための露光装置および現像装置が必要となり、設備費が高価になるという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、露光装置および現像装置を用いることなくプラズマエッチングによってウエーハを分割予定ラインに沿って分割することができるウエーハの加工方法を提供することにある。
上記主たる技術課題を解決するため、本発明によれば、表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って分割するウエーハの加工方法であって、
分割予定ラインに対応して格子状に形成された仕切り部を備えた枠体を準備する枠体準備工程と、
ウエーハの表面または裏面にパウダー状の樹脂を敷設するとともに該枠体の仕切り部を分割予定ラインに対応して位置付けることにより、ウエーハの表面または裏面における分割予定ラインに対応する領域以外の領域をパウダー状の樹脂で被覆する樹脂被覆工程と、
該樹脂被覆工程が実施されたウエーハの表面または裏面に被覆されたパウダー状の樹脂を溶融して固化した後に該枠体を除去することにより、分割予定ラインに対応する領域以外の領域をマスキングするマスキング工程と、
該マスキング工程が実施されたウエーハをプラズマエッチングすることにより、分割予定ラインに沿って個々のデバイス分割するエッチング工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記樹脂被覆工程は、枠体の仕切り部を分割予定ラインに対応して位置付けて枠体に超音波振動を付与することにより、ウエーハの表面または裏面に敷設されたパウダー状の樹脂を分割予定ラインに対応する領域から除去する。
また、上記樹脂被覆工程は、枠体の仕切り部を分割予定ラインに対応して位置付けた状態でパウダー状の樹脂を敷設する。
本発明によるウエーハの加工方法においては、ウエーハに形成された分割予定ラインに対応して格子状に形成された仕切り部を備えた枠体を準備する枠体準備工程と、ウエーハの表面または裏面にパウダー状の樹脂を敷設するとともに枠体の仕切り部を分割予定ラインに対応して位置付けることにより、ウエーハの表面または裏面における分割予定ラインに対応する領域以外の領域をパウダー状の樹脂で被覆する樹脂被覆工程と、樹脂被覆工程が実施されたウエーハの表面または裏面に被覆されたパウダー状の樹脂を溶融して固化した後に枠体を除去することにより、分割予定ラインに対応する領域以外の領域をマスキングするマスキング工程と、マスキング工程が実施されたウエーハをプラズマエッチングすることにより、分割予定ラインに沿って個々のデバイス分割するエッチング工程とを含んでいるので、露光装置および現像装置が不要となり、設備費を抑制することができる。
本発明によるウエーハの加工方法によって分割されるウエーハとしての半導体ウエーハの斜視図。 本発明によるウエーハの加工方法において用いる分割予定ラインに対応して格子状に形成された仕切り部を備えた枠体の斜視図および要部を拡大して示す断面図。 本発明によるウエーハの加工方法の樹脂被覆工程におけるパウダー状樹脂敷設工程の説明図。 本発明によるウエーハの加工方法の樹脂被覆工程における樹脂除去工程の説明図。 本発明によるウエーハの加工方法における樹脂被覆工程の他の実施形態を示す説明図。 本発明によるウエーハの加工方法におけるマスキング工程の説明図。 本発明によるウエーハの加工方法におけるエッチング工程を実施するためのプラズマエッチング装置の断面図。 本発明によるウエーハの加工方法におけるエッチング工程が実施されたウエーハの斜視図。
以下、本発明によるウエーハの加工方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図１には、本発明に従って加工される被加工物であるウエーハとしての半導体ウエーハの斜視図が示されている。図１に示す半導体ウエーハ２は、例えば厚みが１００μmのシリコンウエーハからなっており、表面２ａに複数の分割予定ライン２１が格子状に形成されているとともに、該複数の分割予定ライン２１によって区画された複数の領域にＩＣ、ＬＳＩ等のデバイス２２が形成されている。なお、半導体ウエーハ２の外周には、表面２ａから裏面２bに渡り結晶方位を表すノッチ２３が形成されている。
以下、この半導体ウエーハ２を分割予定ライン２１に沿って個々のデバイス２２に分割するウエーハの加工方法について説明する。
本発明によるウエーハの加工方法においては、半導体ウエーハ２に形成された分割予定ライン２１に対応して格子状に形成された仕切り部を備えた枠体を準備する（枠体準備工程）。この枠体について図２の(a）および(b)を参照して説明する。図２の(a）および(b)に示す枠体３は、上記分割予定ライン２１に対応して格子状に形成された仕切り部３１を備えている。従って、仕切り部３１によって区画された領域３２は中空となる。この枠体３は、金属またはシリコンによって形成されており、外周には上記半導体ウエーハ２の外周に形成されたノッチ２３と対応する合いマークとしての凹溝３３が形成されている。このように構成された枠体３の仕切り部３１には、フッ素樹脂コーティング等の離型処理が施されている。
次に、半導体ウエーハ２の表面または裏面にパウダー状の樹脂を敷設するとともに枠体３の仕切り部３１を分割予定ライン２１に対応して位置付けることにより、半導体ウエーハ２の表面または裏面における分割予定ライン２１に対応する領域以外の領域をパウダー状の樹脂で被覆する樹脂被覆工程を実施する。この樹脂被覆工程を実施するには、先ず半導体ウエーハ２の表面または裏面にマスキング用のパウダー状の樹脂を敷設する（パウダー状樹脂敷設工程）。このパウダー状樹脂敷設工程は、図３の(a)に示すように保持テーブル４上に図示の実施形態においては半導体ウエーハ２の裏面２b側を剥離可能なノリによって貼着して保持する。従って、保持テーブル４上に保持された半導体ウエーハ２は、表面２ａが上側となる。このようにして、保持テーブル４上に半導体ウエーハ２を保持したならば、図３の(a)に示すようにパウダー状樹脂供給手段５を保持テーブル４上に保持された半導体ウエーハ２上に位置付けて作動することにより、図３の(b)に示すように保持テーブル４上に保持された半導体ウエーハ２の表面２aにパウダー状の樹脂５０が敷設される。半導体ウエーハ２の表面２ａに敷設するパウダー状の樹脂５０の厚さは、５０μm程度でよい。なお、パウダー状の樹脂５０としては、プラズマエッチングガスによってエッチングされないエポキシ樹脂をパウダー状にしたものを用いることができる。
上述したパウダー状樹脂敷設工程を実施したならば、図４の(a)および(b)で示すように枠体３の仕切り部３１を分割予定ライン２１に対応して位置付けパウダー状の樹脂５０に押圧する。このとき、枠体３の外周に形成された凹溝３３を半導体ウエーハ２の外周に形成されたノッチ２３と対応するように位置付ける。この結果、パウダー状の樹脂５０における分割予定ライン２１に対応する領域が除去され、分割予定ライン２１に対応する領域以外の領域がパウダー状の樹脂５０で被覆される（樹脂除去工程）。この樹脂除去工程を実施する際には、枠体３に超音波振動を付与することにより、半導体ウエーハ２の表面または裏面に敷設されたパウダー状の樹脂を分割予定ライン２１に対応する領域から除去することが望ましい。
ここで、樹脂被覆工程の他の実施形態について、図５を参照して説明する。
樹脂被覆工程の他の実施形態においては、図５の(a)に示すように枠体３の仕切り部３１を分割予定ライン２１に対応して位置付ける。次に図５の(b)に示すようにパウダー状樹脂供給手段５を作動して枠体３の上方からパウダー状の樹脂５０を供給する。この結果、図５の(c)に示すように枠体３の仕切り部３１によって区画された中空の領域３２にパウダー状の樹脂５０が敷設される。
次に、樹脂被覆工程が実施された半導体ウエーハ２の表面または裏面(図示の実施形態においては表面２a)に被覆されたパウダー状の樹脂５０を溶融して固化した後に枠体３を除去することにより、分割予定ライン２１に対応する領域以外の領域をマスキングするマスキング工程を実施する。なお、以下において説明する実施形態のマスキング工程は、上記図３および図４に示す樹脂被覆工程が実施された半導体ウエーハ２に対して実施する例を示す。このマスキング工程は、先ず半導体ウエーハ２の表面または裏面(図示の実施形態においては表面２a)に被覆されたパウダー状の樹脂５０を溶融して固化する樹脂溶融固化工程を実施する。この樹脂溶融固化工程は、図６の(a)で示すように上記樹脂被覆工程が実施された状態で、半導体ウエーハ２の上側に位置付けられた枠体３の上方から加熱ヒーター６を作動してパウダー状の樹脂５０(図４の(b)参照)を加熱する。この結果、図６の(b)で示すようにパウダー状の樹脂５０が溶融固化せしめられ樹脂膜５００が形成される。このようにして樹脂溶融固化工程を実施したならば、図６の(c)で示すように枠体３を半導体ウエーハ２から除去することにより分割予定ライン２１に対応する領域以外の領域に樹脂膜５００が形成される(枠体除去工程)。このとき、枠体３の仕切り部３１にはフッ素樹脂コーティング等の離型処理が施されているので、枠体３を取り外す際に仕切り部３１に樹脂膜５００が付着することがなく、仕切り部３１に樹脂膜５００が付着することによるバリの発生を防止することができる。以上のようにして樹脂溶融固化工程および枠体除去工程からなるマスキング工程を実施することにより、半導体ウエーハ２の表面２aには、図６の（ｄ）で示すように分割予定ライン２１に対応する領域以外の領域が樹脂膜５００によってマスキングされる。
次に、上述したマスキング工程が実施された半導体ウエーハ２をプラズマエッチングすることにより、分割予定ライン２１に沿って個々のデバイス分割するエッチング工程を実施する。このエッチング工程は、図７に示すプラズマエッチング装置を用いて実施する。図７に示すプラズマエッチング装置７は、装置ハウジング７１と、該装置ハウジング７１内に上下方向に対向して配設された下部電極７２と、上部電極７３を具備している。下部電極７２は、円盤状の被加工物保持部７２１と、該被加工物保持部７２１の下面中央部から突出して形成された円柱状の支持部７２２とからなっている。なお、支持部７２２には、高周波電圧印加手段７４に接続されている。
上記上部電極７３は、円盤状のガス噴出部７３１と、該ガス噴出部７３１の上面中央部から突出して形成された円柱状の支持部７３２とからなっており、支持部７３２が高周波電圧印加手段７４に接続されている。このようにガス噴出部７３１と円柱状の支持部７３２とからなる上部電極７３は、ガス噴出部７３１が下部電極７２を構成する被加工物保持部７２１と対向して配設されている。上部電極７３を構成する円盤状のガス噴出部７３１には、下面に開口する複数の噴出口７３１ａが設けられている。この複数の噴出口７３１ａは、ガス噴出部７３１に形成された連通路７３１ｂおよび支持部７３２に形成された連通路７３２ａを介してガス供給手段７５に連通されている。ガス供給手段７５は、六フッ化イオウ(SF6)等のプラズマ化用ガスを供給するようになっている。
以上のよう構成されたプラズマエッチング装置７を用いて上記エッチング工程を実施するには、下部電極７２を構成する被加工物保持部７２１上に上記マスキング工程が実施された半導体ウエーハ２を保持した保持テーブル４を載置する。従って、被加工物保持部７２１上に載置された保持テーブル４に保持されている半導体ウエーハ２は、表面に被覆された樹脂膜５００が上側となる。
次に、ガス供給手段７５を作動してプラズマ化するプラズマ化用ガスを上部電極７３に供給する。ガス供給手段７５から供給されたプラズマ化用ガスは、支持部７３２に形成された連通路７３２ａおよびガス噴出部７３１に形成された連通路７３１ｂを通して複数の噴出口７３１ａから下部電極７２の被加工物保持部７２１上に保持された半導体ウエーハ２の表面（上面）に向けて噴出される。このようにプラズマ化用ガスを供給した状態で、高周波電圧印加手段７４から下部電極７２と上部電極７３との間に高周波電圧を印加する。これにより、プラズマ化用ガスがプラズマ化して下部電極７２と上部電極７３との間の空間にプラズマが発生し、このプラズマ化した活性物質が半導体ウエーハ２の表面(上面)に作用する。この結果、半導体ウエーハ２は図８に示すように、上記マスキング工程が実施され樹脂膜５００が除去されたエッチング領域としての分割予定ライン２１に沿ってエッチングされ、分割予定ライン２１に沿って個々のデバイス２２に分割される。
このようにしてエッチング工程が実施され分割予定ライン２１に沿って分割された個々のデバイス２２は、保持テーブル４に保持された状態で次工程であるピックアップ工程に搬送される。
以上のように本発明によるウエーハの加工方法においては、半導体ウエーハ２に形成された割予定ライン２１に対応して格子状に形成された仕切り部３１を備えた枠体３を準備する枠体準備工程と、半導体ウエーハ２の表面または裏面にパウダー状の樹脂を敷設するとともに枠体３の仕切り部３１を分割予定ライン２１に対応して位置付けることにより、半導体ウエーハ２の表面または裏面(図示の実施形態においては表面２a)における分割予定ライン２１に対応する領域以外の領域をパウダー状の樹脂で被覆する樹脂被覆工程と、樹脂被覆工程が実施された半導体ウエーハ２の表面または裏面(図示の実施形態においては表面２a)に被覆されたパウダー状の樹脂を溶融して固化した後に枠体３を除去することにより、分割予定ライン２１に対応する領域以外の領域をマスキングするマスキング工程と、マスキング工程が実施された半導体ウエーハ２をプラズマエッチングすることにより、分割予定ライン２１に沿って個々のデバイスに分割するエッチング工程とからなっているので、露光装置および現像装置が不要となり、設備費を抑制することができる。
２：半導体ウエーハ
２１：分割予定ライン
２２：デバイス
３：枠体
４：保持テーブル
５：パウダー状樹脂供給手段
６：加熱ヒーター
７：プラズマエッチング装置
７２：下部電極
７３：上部電極
７４：高周波電圧印加手段
７５：ガス供給手段

Claims (3)

  1. 表面に格子状に形成された分割予定ラインによって区画された複数の領域にデバイスが形成されたウエーハを分割予定ラインに沿って分割するウエーハの加工方法であって、
    分割予定ラインに対応して格子状に形成された仕切り部を備えた枠体を準備する枠体準備工程と、
    ウエーハの表面または裏面にパウダー状の樹脂を敷設するとともに該枠体の仕切り部を分割予定ラインに対応して位置付けることにより、ウエーハの表面または裏面における分割予定ラインに対応する領域以外の領域をパウダー状の樹脂で被覆する樹脂被覆工程と、
    該樹脂被覆工程が実施されたウエーハの表面または裏面に被覆されたパウダー状の樹脂を溶融して固化した後に該枠体を除去することにより、分割予定ラインに対応する領域以外の領域をマスキングするマスキング工程と、
    該マスキング工程が実施されたウエーハをプラズマエッチングすることにより、分割予定ラインに沿って個々のデバイス分割するエッチング工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該樹脂被覆工程は、該枠体の仕切り部を分割予定ラインに対応して位置付けて該枠体に超音波振動を付与することにより、ウエーハの表面または裏面に敷設されたパウダー状の樹脂を分割予定ラインに対応する領域から除去する、請求項１記載のウエーハの加工方法。
  3. 該樹脂被覆工程は、該枠体の仕切り部を分割予定ラインに対応して位置付けた状態でパウダー状の樹脂を敷設する、請求項１記載のウエーハの加工方法。
JP2013240945A 2013-11-21 2013-11-21 ウエーハの加工方法 Active JP6148160B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013240945A JP6148160B2 (ja) 2013-11-21 2013-11-21 ウエーハの加工方法
US14/542,905 US9123797B2 (en) 2013-11-21 2014-11-17 Resin powder wafer processing utilizing a frame with a plurality of partitions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013240945A JP6148160B2 (ja) 2013-11-21 2013-11-21 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2015103556A JP2015103556A (ja) 2015-06-04
JP6148160B2 true JP6148160B2 (ja) 2017-06-14

Family

ID=53173717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013240945A Active JP6148160B2 (ja) 2013-11-21 2013-11-21 ウエーハの加工方法

Country Status (2)

Country Link
US (1) US9123797B2 (ja)
JP (1) JP6148160B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6858452B2 (ja) * 2017-06-23 2021-04-14 株式会社ディスコ 識別マーク付きウェーハ治具
US12183609B2 (en) * 2022-03-03 2024-12-31 Micron Technology, Inc. Wafer carrier with reticle template for marking reticle fields on a semiconductor wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10193190A (ja) * 1997-01-14 1998-07-28 Sumitomo Metal Ind Ltd 粉末の均一充填法
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
JP2006108429A (ja) * 2004-10-06 2006-04-20 Disco Abrasive Syst Ltd ウェーハの加工方法及びデバイス
JP2006120834A (ja) 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
US20090298300A1 (en) * 2008-05-09 2009-12-03 Applied Materials, Inc. Apparatus and Methods for Hyperbaric Rapid Thermal Processing
JP5380058B2 (ja) * 2008-11-28 2014-01-08 富士フイルム株式会社 インプリント材料及びインプリント方法
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20150140784A1 (en) 2015-05-21
JP2015103556A (ja) 2015-06-04
US9123797B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
CN100456449C (zh) 半导体器件的制造方法
CN100505211C (zh) 半导体芯片和半导体晶片的制造方法
US9236264B2 (en) Wafer processing method
US11114342B2 (en) Wafer processing method
JP2017041574A (ja) ウエーハの加工方法
JP2018041765A (ja) ウエーハの加工方法
JP2017168736A (ja) ウエーハの加工方法
KR20110128232A (ko) 웨이퍼의 가공 방법
JP2019009371A (ja) 半導体パッケージ、半導体パッケージの形成方法
TW201841267A (zh) 半導體封裝件之製造方法
JP6242668B2 (ja) ウエーハの加工方法
JP6148160B2 (ja) ウエーハの加工方法
JP2020092147A (ja) パッケージデバイスの製造方法
JP6314047B2 (ja) ウエーハの加工方法
US20180204818A1 (en) Manufacturing method for package device
JP6492287B2 (ja) 素子チップの製造方法および電子部品実装構造体の製造方法
CN109979879B (zh) 半导体芯片制造方法
JP6315470B2 (ja) 分割方法
JP6133152B2 (ja) 樹脂シート貼着方法
TWI728103B (zh) 擴展片、擴展片的製造方法、及擴展片的擴張方法
JP2016058578A (ja) 分割方法
JP2008016606A (ja) 半導体装置及びその製造方法
JP2016039280A (ja) 加工方法
JP6862045B2 (ja) 加工方法
JP6550324B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160916

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6148160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250