[go: up one dir, main page]

JP2006120834A - ウェーハの分割方法 - Google Patents

ウェーハの分割方法 Download PDF

Info

Publication number
JP2006120834A
JP2006120834A JP2004306747A JP2004306747A JP2006120834A JP 2006120834 A JP2006120834 A JP 2006120834A JP 2004306747 A JP2004306747 A JP 2004306747A JP 2004306747 A JP2004306747 A JP 2004306747A JP 2006120834 A JP2006120834 A JP 2006120834A
Authority
JP
Japan
Prior art keywords
wafer
resist film
grinding
street
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004306747A
Other languages
English (en)
Inventor
Shinichi Fujisawa
晋一 藤澤
Ryo Matsuhashi
涼 松橋
Takashi Ono
貴司 小野
Toshihiro Funenaka
俊宏 船中
Jun Hachitani
潤 蜂谷
Akihito Kawai
章仁 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2004306747A priority Critical patent/JP2006120834A/ja
Priority to US11/251,933 priority patent/US20060088983A1/en
Publication of JP2006120834A publication Critical patent/JP2006120834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】ウェーハをダイシングする場合において、デバイスの品質を低下させることなく、効率的に個々のデバイスに分割できるようにする。
【解決手段】ウェーハＷの表面Ｗ１のうち、ストリート対応部Ｗ１Ｓ以外にレジスト膜Ｒを被覆し、ストリート対応部Ｗ１Ｓにプラズマエッチングによりデバイスの仕上がり厚さに対応する溝Ｇを形成し、ウェーハＷの裏面Ｗ２を研削して溝Ｇを裏面側から表出させて個々のデバイスＤに分割する。切削を行わないため欠けが生じず品質が向上し、すべてのストリートを一度に分離させるため効率的である。
【選択図】図１

Description

本発明は、ウェーハの分割方法に関するものである。
複数のデバイスがストリートによって区画されて表面側に形成されたウェーハは、裏面の研削により所定の厚さに形成された後に、ストリートに沿って切削してダイシングすることにより個々のデバイスに分割され、各種電子機器に利用されている（例えば特許文献１参照）。
特開２００４−２２８１３３号公報
しかしながら、ダイシング時には高速回転する切削ブレードがウェーハのストリートに切り込むため、切削ブレードの破砕力に起因してデバイスに欠けが生じ、ウェーハを構成するデバイスの抗折強度が低下して品質が低下するという問題がある。
また、ダイシング時には、切削ブレードを各ストリートに精密に位置合わせした上で、各ストリートを一本一本切削していく必要があり、非効率的である。特に、デバイスのサイズが小さく切削するストリートの数が多い場合は、すべてのストリートを切削するのに相当の時間を要し、生産性が著しく低下するという問題がある。
そこで、本発明が解決しようとする課題は、ウェーハをダイシングする場合において、デバイスの品質を低下させることなく、効率的に個々のデバイスに分割できるようにすることである。
本発明は、ストリートによって区画されて複数のデバイスが表面に形成されたウェーハを個々のデバイスに分割するウェーハの分割方法に関するもので、ウェーハの表面のうち、ストリートに対応する領域以外にレジスト膜を被覆するレジスト膜被覆工程と、フッ素系安定ガスをプラズマ化してウェーハの表面に供給し、ストリートに対応する領域にデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、表面側に保護部材を貼着し、ウェーハの裏面を研削して溝を裏面側から露出させる研削工程とから構成されることを特徴とする。ストリートに対応する領域は、ストリート全域であってもよいし、ストリートの一部であってもよい。
溝形成工程と研削工程の間には、ウェーハの表面からレジスト膜を除去するレジスト膜除去工程が遂行されることが望ましい。また、研削工程後には、ウェーハの裏面に残存している研削歪みを除去するストレスリリーフ工程が遂行されることが望ましい。フッ素系安定ガスとしては、例えばＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等がある。レジスト膜除去工程では、酸素をプラズマ化してレジスト膜に供給し、レジスト膜を灰化させて除去することが望ましい。
本発明においては、切削ブレードによる切削を行わず、プラズマエッチングと研削によりウェーハを個々のデバイスに分割することができるため、デバイスに欠けが生じることがなく、デバイスの抗折強度が低下せず、品質が低下することがない。また、溝形成工程ではプラズマエッチングによりすべてのストリートに同時に溝を形成することができるため、極めて効率的であり、生産性を向上させることができる。更に、ウェーハにデバイスを形成するデバイス形成工程（前工程）で使用される露光装置とレジスト膜形成装置を用いてウェーハの表面にレジスト膜を被覆すると共にストリートに対応する領域を露出させ、その状態で溝形成や研削といった後工程が遂行されるため、従来から後工程で使用されているプラズマエッチング装置、研削装置、ストレスリリーフ装置を通常の流れで使用することができ、本来前工程で使用される装置を後工程で使用する必要はなく、工程フローの簡素化を図ることができる。
また、研削工程の後にストレスリリーフ工程を遂行してウェーハの裏面の研削歪みを除去するようにすれば、抗折強度が向上してより品質が向上する。
図１（Ａ）に示すように、最初にウェーハＷの表面Ｗ１の全面にレジスト膜Ｒを被覆する。ウェーハＷの表面Ｗ１には、図２に示すように、ストリートＳによって区画されて複数のデバイスＤが形成されている。ウェーハＷの表面Ｗ１の全面にレジスト膜Ｒを被覆する際には、例えば図２に示すスピンコータ３を用いることができる。図２のスピンコータ３においては、保持テーブル３０にウェーハＷの裏面Ｗ２が保持される。そして、保持テーブル３０を回転させると共に、ノズル３１からレジスト材Ｒ１を滴下させることにより、図１（Ａ）に示したように、ウェーハＷの表面Ｗ１の全面にレジスト膜Ｒが被覆される。
次に、カメラ等でウェーハＷの表面Ｗ１を撮像してストリートＳを認識し、図３に示すように、ストリートＳと同様の格子状に形成されたマスクパターン２ａを有するフォトマスク２を介してレジスト膜Ｒに紫外線、Ｘ線等の光を照射し、レジスト膜Ｒのうち、表面Ｗ１のストリートＳに対応する部分を露光させる。そして露光した部分を現像すると、図１（Ｂ）及び図４に示すように、表面Ｗ１のストリートＳに対応する部分のレジスト膜が除去されてストリート対応部Ｗ１Ｓが露出する（レジスト膜被覆工程）。ここで、デバイスＤの部分に被覆されたレジスト膜が露光するのを防止するために、マスクパターン２ａの幅は、ストリートＳの幅より狭くなるように形成することが望ましい。すなわち、ストリート対応部Ｗ１Ｓの幅は、ストリートＳの幅と同様であってもよいし、ストリートＳの幅より狭くても良い。
なお、フォトマスクを用いなくても、カメラ等でウェーハＷの表面Ｗ１を撮像してストリートＳを検出した後に、検出したストリートＳの部分のみに光を照射すれば、図１（Ｂ）及び図４に示したと同様に、ストリート対応部Ｗ１Ｓが露出する。また、ストリートＳを検出した後に、ストリートＳの部分のみを物理的に押圧したりすることによってもストリート対応部Ｗ１Ｓを露出させることができる。更には、検出したストリートに対応する部分以外の領域にレジスト材を噴出したり、ストリートに対応する部分にレジスト材をはじくマスク材を塗布してからレジスト膜を被覆するようにしてもよい。
次に、ストリートＳに対応する領域であるストリート対応部Ｗ１Ｓに、図１（Ｃ）に示すように、デバイスＤの仕上がり厚さに相当する深さの溝Ｇを形成する（溝形成工程）。溝形成工程では、例えば図５に示すプラズマエッチング装置５を用いることができる。
このプラズマエッチング装置５は、ガス供給部５１とエッチング処理部５２とを備えている。ガス供給部５１には、ＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３等のフッ素を含む安定ガスであるフッ素系安定ガスが蓄えられる。一方、エッチング処理部５２においては研削後の被加工物Ｗを収容し、ガス供給部５１から供給されるフッ素系安定ガスをプラズマ化してウェーハＷをエッチングする。
エッチング処理部５２は、プラズマエッチングが行われるチャンバ５３の上部側からエッチングガス供給手段５４を収容すると共に、エッチングしようとする板状物を保持するチャックテーブル５５を下部側から収容した構成となっている。
エッチングガス供給手段５４は、チャックテーブル５５に保持されたウェーハＷの露出面にエッチングガスを供給する機能を有し、軸部５４ａがチャンバ５３に対して軸受け５６を介して昇降自在に挿通しており、内部にはガス供給部５１に連通すると共にポーラス部材で形成された噴出部５７ａに連通するガス流通孔５７が形成されている。エッチングガス供給手段５４は、モータ５８に駆動されてボールネジ５９が回動し、ボールネジ５９に螺合したナットを有する昇降部６０が昇降するのに伴い昇降する構成となっている。
一方、チャックテーブル５５は、軸部５５ａが軸受け６１を介して回動可能に挿通しており、内部には吸引源６２に連通する吸引路６３及び冷却部６４に連通する冷却路６５が形成されており、吸引路６３は上面の吸引部６３ａに連通している。
チャンバ５３の側部にはエッチングする板状物の搬出入口となる開口部６６が形成されており、開口部６６の外側には昇降により開口部６６を開閉するシャッター６７が配設されている。このシャッター６７は、シリンダ６８に駆動されて昇降するピストン６９によって昇降する。
チャンバ５３の下部にはガス排出部７０に連通する排気口７１が形成されており、排気口７１から使用済みのガスを排出することができる。また、エッチングガス供給手段５４及びチャックテーブル５５には高周波電源７２が接続され、高周波電圧を供給し、エッチングガスをプラズマ化することができる。
次に、図５に示したプラズマエッチング装置５を用いて、ストリート対応部Ｗ１Ｓのエッチングを行い、図１（Ｃ）に示した溝Ｇを形成する際の動作について説明する。図１（Ｂ）に示したように、表面Ｗ１のうち、ストリート対応部Ｗ１Ｓ以外の部分にレジスト膜Ｒが形成されたウェーハＷは、シャッター６７を下降させて開口部６６を開口させた状態で、開口部６６からチャンバ５３の内部に進入し、レジスト膜Ｒが被覆された表面Ｗ１側が上に向いて露出した状態で吸引部６３ａに保持される。そして、シャッター６７を元の位置に戻して開口部６３を閉め、内部を減圧排気する。
次に、エッチングガス供給手段５４を下降させ、その状態でガス供給部５１からガス流通孔５７にエッチングガスとしてフッ素系安定ガスを供給し、エッチングガス供給手段５４の下面の噴出部５７ａからエッチングガスを噴出させると共に、高周波電源７２からエッチングガス供給手段５４とチャックテーブル５５との間に高周波電圧を印加してエッチングガスをプラズマ化させる。そうすると、プラズマのエッチング効果によりウェーハＷの表面Ｗ１のうち、レジスト膜Ｒが被覆されていない部分、すなわち、ストリート対応部Ｗ１Ｓのみがエッチングされる。そして、図１（Ｃ）に示したように、溝Ｇの深さがデバイスＤの仕上がり厚さに相当する深さとなった時にエッチングを終了する。
溝形成工程終了後は、図１（Ｄ）に示すように、ウェーハＷの表面Ｗ１に被覆されたレジスト膜Ｒを除去する（レジスト膜除去工程）。レジスト膜除去工程には、アッシング装置を用いることもできるし、図５に示したプラズマエッチング装置５を用いることができる。
プラズマエッチング装置５では、分割工程において用いたフッ素系安定ガスを排気口７１からガス排出部７０に排気し、チャンバ５３の内部にフッ素系安定ガスが存在しない状態とする。そして次に、ガス供給部５１からＯ２ガスをガス流通孔５７に供給し、エッチングガス供給手段５４の下面の噴出部５７ａからＯ２ガスを噴出させると共に、高周波電源７２からエッチングガス供給手段５４とチャックテーブル５５との間に高周波電圧を印加してＯ２ガスをプラズマ化させる。そうすると、レジスト膜Ｒが酸化し、灰化して除去され、図１（Ｄ）及び図６に示すように、表面Ｗ１に溝Ｇが形成されたウェーハＷのみが残る。なお、レジスト膜除去工程を遂行せずに研削工程に移ることもできる。
レジスト膜除去工程終了後は、図１（Ｅ）及び図７に示すように、ウェーハＷの表面Ｗ１に保護部材Ｐを貼着する。そして、保護部材Ｐが貼着されたウェーハＷを裏返し、図８に示す状態とした後に、ウェーハＷの裏面Ｗ２を研削し、裏面Ｗ２側から溝Ｇを露出させる（研削工程）。
研削工程には、例えば図９に示す研削装置１を用いることができる。この研削装置１は、ウェーハを保持するチャックテーブル１０と、チャックテーブル１０に保持されたウェーハを研削する研削手段１１と、研削手段１１をチャックテーブル１０に対して接近または離反させる研削送り手段１２とを備えている。
研削手段１１は、垂直方向の軸心を有するスピンドル１１０と、スピンドル１１０を回転駆動する駆動源１１１と、スピンドル１１０の下端においてホイールマウント１１２を介して固定された研削ホイール１１３と、研削ホイール１１３の下面に固着された研削砥石１１４とから構成され、駆動源１１１によって駆動されてスピンドル１１０が回転するのに伴い、研削砥石１１４が回転する構成となっている。
研削送り手段１２は、壁部１２０に垂直方向に配設された一対のガイドレール１２１と、ガイドレール１２１と平行に配設されたボールネジ１２２と、ボールネジ１２２の一端に連結されたパルスモータ１２３と、ガイドレール１２１に摺動可能に係合すると共に内部のナットがボールネジ１２２に螺合した支持部１２４とから構成されており、パルスモータ１２３に駆動されてボールネジ１２２が回動するのに伴い、支持部１２４がガイドレール１２１にガイドされて昇降し、支持部１２４に支持された研削手段１１も昇降する構成となっている。
チャックテーブル１０においては、保護部材Ｐが保持され、ウェーハＷの裏面Ｗ２が露出した状態となる。そして、チャックテーブル１０が水平方向に移動することにより、ウェーハＷが研削手段１１の直下に位置付けられる。ウェーハＷが研削手段１１の直下に位置付けられると、チャックテーブル１０の回転によりウェーハＷが回転すると共に、研削砥石１１４が回転しながら研削手段１１が下降し、ウェーハＷの裏面Ｗ２に接触して研削が行われる。研削を続けると、図１（Ｆ）に示すように、溝Ｇが裏面Ｗ２から表出してウェーハＷが個々のデバイスＤに分割される（研削工程）。なお、レジスト膜除去工程が遂行されなかった場合は、研削工程においてレジスト膜Ｒを除去する。
研削工程を遂行することによって、デバイスＤの裏面に生じた研削歪み等からなるダメージ層が形成されてストレスが生じ、抗折強度が低下する要因となるため、次に、ダメージ層を除去するために、ストレスリリーフ工程を遂行する。ストレスリリーフ工程は、例えば図１０に示すように、図６に示した研削装置１において研削砥石１１４の代わりにポリッシングパッド１１５を装着し、研削の場合と同様の動作によって裏面をポリッシングすることにより行われる。また、ドライエッチング、ウェットエッチング等によってもダメージ層を除去することができる。なお、図１０においては、研磨砥石１１５以外の部位については、図９の研削装置１と同様の符号を付している。
研削工程においては、ウェーハＷの厚さがデバイスＤの仕上がり厚さより若干厚い段階で研削を終了し、ストレスリリーフ工程においてダメージ層を除去することにより、ストレスリリーフ工程終了後のデバイスＤを、仕上がり厚さに形成することができる。
以上のように、プラズマエッチングと裏面の研削によりすべてのストリートを分離させることができるため、切削ブレードによる切削は不要となる。したがって、デバイスに欠けが生じることがなく、デバイスの抗折強度が低下せず、品質が低下することがない。また、研削工程ではすべてのストリートを同時に分離させることができるため、極めて効率的であり、生産性を向上させることができる。更に、プラズマエッチングでは異方性エッチングが可能であり、各デバイスＤの側面をほぼ垂直に形成することができる。
また、半導体デバイスの製造工程は、ウェーハに回路を形成していくデバイス形成工程である前工程と、デバイスが形成されたウェーハを加工する加工工程である後工程とに大別することができるが、本発明におけるレジスト膜被覆工程は、通常前工程で用いる露光装置やレジスト膜被覆装置を用いる工程であり、レジスト膜被覆工程終了後に行われる溝形成工程、レジスト膜除去工程、研削工程、ストレスリリーフ工程は、通常の後工程で用いるプラズマエッチング装置、研削装置、ストレスリリーフ装置等を用いる工程である。したがって、前工程、後工程でそれぞれ用いられてきた装置をその流れに沿って使用することができ、本来前工程で使用される装置を後工程で使用することはないため、工程フローの簡素化を図ることができる。
本発明の一連の工程の一例を示す略示的断面図であり、（Ａ）はウェーハの表面にレジスト膜が被覆された状態、（Ｂ）はストリート対応部の上方のレジスト膜を除去した状態、（Ｃ）はストリート対応部に溝を形成した状態、（Ｄ）は表面側のレジスト膜を除去した状態、（Ｅ）はウェーハの表面に保護部材が貼着された状態、（Ｆ）はウェーハの裏面を研削して溝が表出した状態を示す。 ウェーハの表面にレジスト膜を被覆する方法の一例を示す斜視図である。 ストリートの上方のレジスト膜を除去する方法の一例を示す略示的断面図である。 ストリートの上方のレジスト膜を除去した状態を斜視図である。 プラズマエッチング装置の構成の一例を示す略示的断面図である。 表面に溝が形成されたウェーハを示す斜視図である。 表面に溝が形成されたウェーハ及び保護部材を示す斜視図である。 ウェーハの表面に保護部材が貼着された状態を示す斜視図である。 研削装置の一例を示す斜視図である。 ストレスリリーフの方法の一例を示す略示的断面図である。
符号の説明
Ｗ：ウェーハ
Ｗ１：表面
Ｄ：デバイス Ｓ：ストリート Ｗ１Ｓ：ストリート対応部
Ｗ２：裏面
Ｐ：保護部材 Ｒ：レジスト膜 Ｂ：支持部材
１：研削装置
１０：チャックテーブル
１１：研削手段
１１０：スピンドル １１１：駆動源 １１２：ホイールマウント
１１３：研削ホイール １１４：研削砥石 １１５：ポリッシングパッド
１２：研削送り手段
１２０：壁部 １２１：ガイドレール １２２：ボールネジ
１２３：パルスモータ １２４：支持部
２：フォトマスク
２ａ：マスクパターン
３：スピンコータ
３０：保持テーブル ３１：ノズル
５０：プラズマエッチング装置
５１：ガス供給部 ５２：エッチング処理部 ５３…チャンバ
５４：エッチングガス供給手段 ５５：チャックテーブル ５６：軸受け
５７：ガス流通孔 ５７ａ：噴出部 ５８：モータ ５９：ボールネジ
６０：昇降部 ６１：軸受け ６２：吸引源 ６３：吸引路 ６４：冷却部
６５：冷却路 ６６：開口部 ６７：シャッター ６８：シリンダ ６９：ピストン
７０：ガス排出部 ７１：排気口 ７２：高周波電源

Claims (5)

  1. ストリートによって区画されて複数のデバイスが表面に形成されたウェーハを個々のデバイスに分割するウェーハの分割方法であって、
    ウェーハの表面のうち、ストリートに対応する領域以外にレジスト膜を被覆するレジスト膜被覆工程と、
    フッ素系安定ガスをプラズマ化して該ウェーハの表面に供給し、該ストリートに対応する領域にデバイスの仕上がり厚さに相当する深さの溝を形成する溝形成工程と、
    該表面側に保護部材を貼着し、該ウェーハの裏面を研削して該溝を該裏面側から露出させる研削工程と
    から構成されるウェーハの分割方法。
  2. 前記溝形成工程の後であって前記研削工程の前に、前記ウェーハの表面から前記レジスト膜を除去するレジスト膜除去工程が遂行される
    請求項１に記載のウェーハの分割方法。
  3. 前記研削工程後に、前記ウェーハの裏面に残存している研削歪みを除去するストレスリリーフ工程が遂行される請求項１または２に記載のウェーハの分割方法。
  4. 前記フッ素系安定ガスは、ＳＦ６、ＣＦ４、Ｃ２Ｆ６、Ｃ２Ｆ４、ＣＨＦ３のいずれかである請求項１、２または３に記載のウェーハの分割方法。
  5. 前記レジスト膜除去工程では、酸素をプラズマ化して前記レジスト膜に供給し、該レジスト膜を灰化させて除去する２、３または４に記載のウェーハの分割方法。
JP2004306747A 2004-10-21 2004-10-21 ウェーハの分割方法 Pending JP2006120834A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004306747A JP2006120834A (ja) 2004-10-21 2004-10-21 ウェーハの分割方法
US11/251,933 US20060088983A1 (en) 2004-10-21 2005-10-18 Method of dividing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306747A JP2006120834A (ja) 2004-10-21 2004-10-21 ウェーハの分割方法

Publications (1)

Publication Number Publication Date
JP2006120834A true JP2006120834A (ja) 2006-05-11

Family

ID=36206699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306747A Pending JP2006120834A (ja) 2004-10-21 2004-10-21 ウェーハの分割方法

Country Status (2)

Country Link
US (1) US20060088983A1 (ja)
JP (1) JP2006120834A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119064A1 (ja) * 2008-03-25 2009-10-01 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2010116767A1 (ja) * 2009-04-10 2010-10-14 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2010116766A1 (ja) * 2009-04-10 2010-10-14 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US9112019B2 (en) 2013-11-25 2015-08-18 Disco Corporation Wafer processing utilizing a frame with a plurality of partitions
US9123797B2 (en) 2013-11-21 2015-09-01 Disco Corporation Resin powder wafer processing utilizing a frame with a plurality of partitions
JP2015528212A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
JP2016040795A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
US10679897B2 (en) 2016-11-22 2020-06-09 Disco Corporation Device wafer processing method
US10691090B2 (en) 2017-09-12 2020-06-23 Disco Corporation Method of processing device wafer

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8101989B2 (en) * 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
JP2009176793A (ja) * 2008-01-22 2009-08-06 Disco Abrasive Syst Ltd ウエーハの分割方法
US8068370B2 (en) 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
TWI540644B (zh) * 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
CN106158709B (zh) * 2016-07-22 2018-09-11 江苏鲁汶仪器有限公司 一种晶圆切割装置和方法
JP6730891B2 (ja) * 2016-09-15 2020-07-29 株式会社ディスコ ウエーハの加工方法
CN108257888A (zh) * 2016-12-29 2018-07-06 江苏鲁汶仪器有限公司 一种晶圆切割装置和方法
US11348796B2 (en) * 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
CN108122838A (zh) * 2017-12-13 2018-06-05 上海华虹宏力半导体制造有限公司 半导体器件制备工艺
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158494B2 (en) 2008-03-25 2012-04-17 Panasonic Corporation Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
JP2009260272A (ja) * 2008-03-25 2009-11-05 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2009119064A1 (ja) * 2008-03-25 2009-10-01 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US8288284B2 (en) 2009-04-10 2012-10-16 Panasonic Corporation Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
JP2010251349A (ja) * 2009-04-10 2010-11-04 Panasonic Corp 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN102388438A (zh) * 2009-04-10 2012-03-21 松下电器产业株式会社 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
CN102388440A (zh) * 2009-04-10 2012-03-21 松下电器产业株式会社 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法
WO2010116766A1 (ja) * 2009-04-10 2010-10-14 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
WO2010116767A1 (ja) * 2009-04-10 2010-10-14 パナソニック株式会社 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US8293652B2 (en) 2009-04-10 2012-10-23 Panasonic Corporation Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
JP2015528212A (ja) * 2012-07-13 2015-09-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ウェハダイシングのためのレーザ、プラズマエッチング、及び裏面研削プロセス
US9123797B2 (en) 2013-11-21 2015-09-01 Disco Corporation Resin powder wafer processing utilizing a frame with a plurality of partitions
US9112019B2 (en) 2013-11-25 2015-08-18 Disco Corporation Wafer processing utilizing a frame with a plurality of partitions
JP2016040795A (ja) * 2014-08-12 2016-03-24 株式会社ディスコ ウエーハの分割方法
US10679897B2 (en) 2016-11-22 2020-06-09 Disco Corporation Device wafer processing method
US10691090B2 (en) 2017-09-12 2020-06-23 Disco Corporation Method of processing device wafer

Also Published As

Publication number Publication date
US20060088983A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP2006120834A (ja) ウェーハの分割方法
JP2006114825A (ja) ウェーハの分割方法
US9379015B2 (en) Wafer processing method
US6528864B1 (en) Semiconductor wafer having regular or irregular chip pattern and dicing method for the same
CN106057738A (zh) 晶片的分割方法
US20180096892A1 (en) Device wafer processing method
US7459401B2 (en) Method of dividing wafer
TW201618181A (zh) 晶圓之加工方法
JP2015095509A (ja) ウェーハの加工方法
JP4523252B2 (ja) 半導体ウエーハの加工方法および加工装置
JP2005093882A (ja) ウェーハの研磨方法
KR20190045067A (ko) 웨이퍼의 가공 방법
KR20190118123A (ko) 웨이퍼의 가공 방법
JP2010182753A (ja) ウエーハの分割方法
TWI239595B (en) Manufacturing method of semiconductor wafer
JP2006108428A (ja) ウェーハの分割方法
JP4554384B2 (ja) ウェーハの分割方法
US20060130967A1 (en) Wafer machining apparatus
JP2019186363A (ja) ウェーハの加工方法
KR20210031604A (ko) 웨이퍼의 가공 방법
JP2006128544A (ja) ウェーハの加工方法
JP2006108429A (ja) ウェーハの加工方法及びデバイス
JP2019212824A (ja) ウェーハの加工方法
JP2020061494A (ja) ウェーハの加工方法
JP2020061459A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201