JP6081694B2

JP6081694B2 - 光検出装置

Info

Publication number: JP6081694B2
Application number: JP2011217401A
Authority: JP
Inventors: 黒川　義元; 義元黒川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-10-07
Filing date: 2011-09-30
Publication date: 2017-02-15
Anticipated expiration: 2031-09-30
Also published as: JP2022082542A; JP7428845B2; JP2016164562A; JP6227034B2; JP2012099797A; JP2020202381A; JP7265659B2; US20120085890A1; JP6401363B2; JP2025022943A; US8987651B2; JP2021121798A; JP2024040216A; JP2018040806A; JP6743101B2; JP2023095872A; JP7016986B2; JP2022008626A; JP2020061556A; JP7595200B2

Description

本発明は、光検出装置、当該光検出装置を具備する表示装置、及び光検出装置を具備する電子機器に関する。

近年、光を検出する回路を具備する装置（「光検出装置」ともいう）を表示装置の画素回路と一体に形成するタッチパネルが注目されている。例えば特許文献１では表示パネル内に可視光の強度を検知する光センサ素子（以下可視光センサ）及び赤外光の強度を検出する光センサ素子（以下赤外光センサ）が並置された液晶表示装置について開示している。

特許文献１の構成では、可視光センサ及び赤外光センサを並置することにより精度の高いタッチパネル機能を実現している。当該構成により液晶表示装置が置かれる環境下によって外光等の光がノイズとなるため可視光センサによる検出精度が低くなっても、可視光センサとは受光感度の異なる赤外光センサにより可視光の影響を受けない赤外光を検出することで、広範囲な環境照度下においても正確な位置検出を実現している。

国際公開第２０１０／０８４６４０号パンフレット

特許文献１に示すように表示パネル内に可視光センサ及び赤外光センサを並置する構成では、表示部に対する各センサを配置する面積が大きくなり、画素サイズが大きくなってしまう。また特許文献１に示すように赤外光センサを用いる場合、赤外光センサへの可視光の入射によるノイズを低減するために光学フィルタを設ける必要があり、製造コスト増加の一因ともなってしまう。

本発明の一態様は、可視光センサ及び赤外光センサを並置して設けて構成する光検出装置において、各センサを配置する際の面積を共有することで各センサの専有面積を小さくし、画素サイズの縮小を図ることのできる光検出装置を提供することを課題の一とする。また本発明の一態様は、赤外光センサを用いる場合に可視光の入射を低減するための光学フィルタを設けないことで、製造コストの低減を図ることを課題の一とする。

本発明の一態様は、可視光センサ及び赤外光センサを配置する際の面積を縮小するために、可視光を検知する第１のフォトダイオードと赤外光を検知する第２のフォトダイオードとを重畳して配置し、可視光を第１のフォトダイオードで先に吸収する構成とすることで第２のフォトダイオードに入射される可視光を非常に少なくするものである。また本発明の一態様は、第２のフォトダイオードと重畳して配置する第１のフォトダイオードを第２のフォトダイオードの光学フィルタとして用いるものである。そのため第１のフォトダイオードを構成する半導体層は可視光を吸収し、且つ赤外光を透過する半導体層とし、第２のフォトダイオードの半導体層は赤外光を吸収する半導体層とするものである。

本発明の一態様は、可視光を検出するための第１のフォトダイオード、赤外光を検出するための第２のフォトダイオード、第１のフォトダイオードでの光電流に応じて蓄積された電荷を増幅して出力するための第１の増幅回路、及び第２のフォトダイオードでの光電流に応じて蓄積された電荷を増幅して出力するための第２の増幅回路が設けられ、第１のフォトダイオードの半導体層は非晶質シリコンで構成され、第２のフォトダイオードの半導体層は結晶性シリコンで構成され、第１のフォトダイオードと第２のフォトダイオードとが、可視光と赤外光とを含む入射光が入射される側に第１のフォトダイオードが位置するように重畳して設けられており、第１のフォトダイオードは入射光のうち可視光を吸収し且つ赤外光を透過し、第２のフォトダイオードは入射光のうち第１のフォトダイオードを透過した赤外光を吸収する光検出装置である。

本発明の一態様において、第２のフォトダイオードの半導体層は、第１の増幅回路及び第２の増幅回路が有するトランジスタの半導体層と同じ層に設けられる半導体層である光検出装置でもよい。

本発明の一態様において、第１のフォトダイオードの半導体層は、ｐ型半導体領域、ｉ型半導体領域及びｎ型半導体領域を有し、ｐ型半導体領域、ｉ型半導体領域及びｎ型半導体領域が積層されて第１のフォトダイオードを構成している光検出装置でもよい。

本発明の一態様において、第２のフォトダイオードは、ｐ型半導体領域、ｉ型半導体領域及びｎ型半導体領域を有し、第２のフォトダイオードと重畳する第１のフォトダイオードが設けられる面積は、第２のフォトダイオードにおけるｉ型半導体領域が設けられる面積より大きい光検出装置でもよい。

本発明の一態様において、第１の増幅回路及び第２の増幅回路はそれぞれ、第１のトランジスタと、第２のトランジスタと、第３のトランジスタとを有し、第２のトランジスタ及び第３のトランジスタは電源線と出力信号線の間に直列に電気的に接続され、第２のトランジスタのゲートは第１のトランジスタの第１端子と電気的に接続され、第１のトランジスタの第２端子はフォトダイオードの一方の電極と電気的に接続されている光検出装置でもよい。

本発明の一態様により、可視光センサ及び赤外光センサを並置して設けて構成する光検出装置において、各センサを配置する際の面積を共有することで専有面積を小さくし、画素サイズの縮小を図れる光検出装置を提供することができる。従って、相対的に各センサの面積を大きくすることもできるため、可視光及び赤外光に対する各センサの感度を向上させることができる。また本発明の一態様は、赤外光センサを用いる場合に可視光の入射を低減するための光学フィルタを削減することができ、製造コストの低減を図ることができる。

本発明の一形態における回路図及び上面図。本発明の一形態における断面図。本発明の一形態における断面図。本発明の一形態における回路図及びタイミングチャート図。本発明の一形態における回路図。実施の形態３における電子機器を示す図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本発明は本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または信号波形は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、光検出装置の構成及び動作について、図１乃至図４を参照して説明する。

光検出装置の構成について、図１を参照して説明する。光検出装置１０１は、第１のフォトダイオード１０２Ａ、第２のフォトダイオード１０２Ｂ、第１の増幅回路１０３Ａ及び第２の増幅回路１０３Ｂを有する。

第１のフォトダイオード１０２Ａは、外部より入射される可視光及び赤外光のうち、可視光を検出するための半導体素子である。具体的に第１のフォトダイオード１０２Ａの半導体層は、非晶質シリコンを有するｐ型半導体領域とｉ型半導体領域とｎ型半導体領域とによって構成される。なお第１のフォトダイオード１０２Ａの半導体層は、ｉ型半導体領域を設けずに、ｐ型半導体領域及びｎ型半導体領域の積層によって構成されていてもよい。非晶質シリコンは結晶性シリコンに比べ、外部より入射される可視光を吸収し、外部より入射される赤外光を透過する特性を有する。

なおフォトダイオードは、外部より入射される光の強度に応じて光電流を生成する素子であればよいため、光電変換素子ということもある。

なお本明細書でいうｉ型半導体領域とは、半導体領域に含まれるｐ型もしくはｎ型を付与する不純物が１×１０^２０ｃｍ^−３以下の濃度であり、酸素及び窒素が５×１０^１９ｃｍ^−３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体領域を指すものである。またｉ型半導体領域には、ホウ素（Ｂ）が１０ｐｐｍ以上１０００ｐｐｍ以下添加されていてもよい。

第２のフォトダイオード１０２Ｂは、外部より入射される可視光及び赤外光のうち、赤外光を検出するための半導体素子である。具体的に第２のフォトダイオード１０２Ｂの半導体層は、結晶性シリコンを有するｐ型半導体領域とｉ型半導体領域とｎ型半導体領域とによって構成される。なお第２のフォトダイオード１０２Ｂの半導体層は、ｉ型半導体領域を設けずに、ｐ型半導体領域及びｎ型半導体領域の積層によって構成されていてもよい。結晶性シリコンは非晶質シリコンに比べ、赤外光及び可視光を吸収する特性を有する。

なお、第２のフォトダイオード１０２Ｂを横接合型フォトダイオードとする構成が有効である。このような構成とすることで、第２のフォトダイオード１０２Ｂと第２のトランジスタ１０５Ａと第２のトランジスタ１０５Ｂと第３のトランジスタ１０６Ａと第３のトランジスタ１０６Ｂとを同時に作成することができる。したがって、光検出装置１０１の作成が容易になる。具体的には、第２のフォトダイオード１０２Ｂと第２のトランジスタ１０５Ａと第２のトランジスタ１０５Ｂと第３のトランジスタ１０６Ａと第３のトランジスタ１０６Ｂとを構成する半導体層の形成、不純物領域の形成、などを同時に行うことができる。

第１の増幅回路１０３Ａは、第１のフォトダイオード１０２Ａに外部より入射される光、特に可視光により生じる光電流に応じて蓄積される電荷を増幅して電気信号として出力するための回路である。具体的に光電流に応じて蓄積される電荷は、第１の増幅回路１０３Ａが有する複数のトランジスタで行われるリセット動作、蓄積動作及び選択動作により、増幅された電気信号に変換されて外部に出力されることとなる。

第１の増幅回路１０３Ａは、第１のトランジスタ１０４Ａ（転送トランジスタともいう）、第２のトランジスタ１０５Ａ（増幅トランジスタともいう）及び第３のトランジスタ１０６Ａ（選択トランジスタともいう）を有する。第１のフォトダイオード１０２Ａ及び第１の増幅回路１０３Ａは、転送制御線１０７（第１の配線ともいう）、電源線１０８（第２の配線ともいう）、選択制御線１０９（第３の配線ともいう）、第１の出力信号線１１０Ａ（第４の配線ともいう）及びリセット制御線１１１（第５の配線ともいう）によって制御されることとなる。

第１のフォトダイオード１０２Ａの一方の電極は、リセット制御線１１１に接続される。第１のフォトダイオード１０２Ａの他方の電極は、第１のトランジスタ１０４Ａの第１端子に接続される。第１のトランジスタ１０４Ａのゲートは、転送制御線１０７に接続される。第１のトランジスタ１０４Ａの第２端子は、第２のトランジスタ１０５Ａのゲートに接続される。第２のトランジスタ１０５Ａの第１端子は、電源線１０８に接続される。第２のトランジスタ１０５Ａの第２端子は、第３のトランジスタ１０６Ａの第１端子に接続される。第３のトランジスタ１０６Ａのゲートは、選択制御線１０９に接続される。第３のトランジスタ１０６Ａの第２端子は、第１の出力信号線１１０Ａに接続される。

なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を含むＡとＢとの間の部分がノードとなる場合を表すものとする。

具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとの間の部分を同じノードとして捉えて差し支えない状態である場合を表す。

なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースまたはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。

第１のトランジスタ１０４Ａは、転送制御線１０７の信号により、第１のフォトダイオード１０２Ａに可視光が入射されることで生成される光電流により蓄積された電荷を第２のトランジスタ１０５Ａのゲートに転送させるためのトランジスタである。第２のトランジスタ１０５Ａは、第１のフォトダイオード１０２Ａに可視光が入射されることで生成される光電流により蓄積された電荷に応じたゲート電位によりソース（第２端子）とドレイン（第１端子）との間に流れる電流を増幅させるトランジスタである。第３のトランジスタ１０６Ａは選択制御線１０９の信号により、第２のトランジスタ１０５Ａのソースとドレインとの間を流れる電流が、電源線１０８と第１の出力信号線１１０Ａとの間に流れるよう制御するためのトランジスタである。

第２の増幅回路１０３Ｂは、第１の増幅回路１０３Ａと同様に、第２のフォトダイオード１０２Ｂに外部より入射される光、特に赤外光により生じる光電流に応じて蓄積される電荷を増幅して電気信号として出力するための回路である。具体的に光電流に応じて蓄積される電荷は、第１の増幅回路１０３Ａと同様に、第２の増幅回路１０３Ｂが有する複数のトランジスタで行われるリセット動作、蓄積動作及び選択動作により、増幅された電気信号に変換されて外部に出力されることとなる。

第２の増幅回路１０３Ｂは、第１のトランジスタ１０４Ｂ（転送トランジスタともいう）、第２のトランジスタ１０５Ｂ（増幅トランジスタともいう）及び第３のトランジスタ１０６Ｂ（選択トランジスタともいう）を有する。第２のフォトダイオード１０２Ｂ及び第２の増幅回路１０３Ｂは、転送制御線１０７、電源線１０８、選択制御線１０９、第２の出力信号線１１０Ｂ（第６の配線ともいう）及びリセット制御線１１１によって制御されることとなる。

なお第２の増幅回路１０３Ｂに接続される転送制御線１０７、電源線１０８、選択制御線１０９及びリセット制御線１１１は、第１の増幅回路１０３Ａに接続される各配線と異なる配線であってもよい。第２の増幅回路１０３Ｂに接続される各配線を第１の増幅回路１０３Ａに接続される各配線と異なる配線とすることで、第１の増幅回路１０３Ａと第２の増幅回路１０３Ｂとの制御を別のタイミングで行うことができる。

第２のフォトダイオード１０２Ｂの一方の電極は、リセット制御線１１１に接続される。第２のフォトダイオード１０２Ｂの他方の電極は、第１のトランジスタ１０４Ｂの第１端子に接続される。第１のトランジスタ１０４Ｂのゲートは、転送制御線１０７に接続される。第１のトランジスタ１０４Ｂの第２端子は、第２のトランジスタ１０５Ｂのゲートに接続される。第２のトランジスタ１０５Ｂの第１端子は、電源線１０８に接続される。第２のトランジスタ１０５Ｂの第２端子は、第３のトランジスタ１０６Ｂの第１端子に接続される。第３のトランジスタ１０６Ｂのゲートは、選択制御線１０９に接続される。第３のトランジスタ１０６Ｂの第２端子は、第２の出力信号線１１０Ｂに接続される。

第１のトランジスタ１０４Ｂは、転送制御線１０７の信号により、第２のフォトダイオード１０２Ｂに赤外光が入射されることで生成される光電流により蓄積された電荷を第２のトランジスタ１０５Ｂのゲートに転送させるためのトランジスタである。第２のトランジスタ１０５Ｂは、第２のフォトダイオード１０２Ｂに赤外光が入射されることで生成される光電流により蓄積された電荷に応じたゲート電位によりソース（第２端子）とドレイン（第１端子）との間に流れる電流を増幅させるトランジスタである。第３のトランジスタ１０６Ｂは選択制御線１０９の信号により、第２のトランジスタ１０５Ｂのソースとドレインとの間を流れる電流が、電源線１０８と第２の出力信号線１１０Ｂとの間に流れるよう制御するためのトランジスタである。

図１（Ａ）に示した光検出装置１０１の上面図となる本発明の一態様を、図１（Ｂ）に示す。図１（Ｂ）には、図１（Ａ）と同様に、第１のフォトダイオード１０２Ａ、第２のフォトダイオード１０２Ｂ、第１の増幅回路を構成する第１のトランジスタ１０４Ａ、第２のトランジスタ１０５Ａ及び第３のトランジスタ１０６Ａ、並びに第２の増幅回路を構成する第１のトランジスタ１０４Ｂ、第２のトランジスタ１０５Ｂ及び第３のトランジスタ１０６Ｂを示している。また図１（Ｂ）には、図１（Ａ）と同様に、転送制御線１０７、電源線１０８、選択制御線１０９、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１を示している。

なお、図１（Ｂ）に示す上面図では、配線、半導体層により構成される各素子の配置を説明するために絶縁層を図示していないが、適宜導電層の間には絶縁層等が設けられる。配線間の接続は、絶縁層に設けられる開口部を介して図られることとなる。

図１（Ｂ）に示す本実施の形態の第１のフォトダイオード１０２Ａは、第２のフォトダイオード１０２Ｂ上に重畳して設けられる。具体的に第１のフォトダイオード１０２Ａは、第２のフォトダイオード１０２Ｂを構成するｐ型半導体領域、ｉ型半導体領域及びｎ型半導体領域上に設けられる構成とする。より好ましくは図１（Ｂ）に示すように、第１のフォトダイオード１０２Ａは、少なくとも第２のフォトダイオード１０２Ｂのｉ型半導体領域となる領域上に設けられる構成とする。

図１（Ｂ）の構成とすることにより、可視光センサである第１のフォトダイオード１０２Ａ及び赤外光センサである第２のフォトダイオード１０２Ｂを並置して設けて構成する光検出装置において、各センサを配置する際の面積を共有することで専有面積を小さくすることができる。その結果各センサを配置する際の面積を縮小することによる、画素サイズの縮小を図ることのできる光検出装置を提供することができる。従って、相対的に各センサの面積を大きくすることもできるため、可視光及び赤外光に対する各センサの感度を向上させることができる。

また可視光センサである第１のフォトダイオード１０２Ａの半導体層である非晶質シリコンは、外部より入射される可視光を吸収し、外部より入射される赤外光を透過する特性を有する。その結果図１（Ｂ）の構成とすることで、赤外光センサである第２のフォトダイオード１０２Ｂへの可視光の入射を低減することができる。従って結晶性シリコンを半導体層として赤外光を検出する構成とする第２のフォトダイオード１０２Ｂの場合、赤外光検出時のノイズを低減する光学フィルタを第２のフォトダイオード１０２Ｂ上に別途設ける必要がないため、製造コストの低減を図ることができる。

次いで図２（Ａ）に図１（Ｂ）で示す上面図の一点鎖線Ａ１―Ａ２、Ａ３−Ａ４に対応する断面図、図２（Ｂ）に図１（Ｂ）に示す上面図の一点鎖線Ｂ１−Ｂ２に対応する断面図を示す。

図２（Ａ）について説明する。図２（Ａ）に示す断面図において透光性基板２００上に、遮光層２０１と、下地膜２０２とが設けられる。下地膜２０２を介した遮光層２０１上には、第２のフォトダイオード１０２Ｂにおけるｐ型半導体領域２０３及びｉ型半導体領域２０４が設けられる。第２のフォトダイオード１０２Ｂにおけるｐ型半導体領域２０３及びｉ型半導体領域２０４を構成する半導体層と同じ層には、第２のトランジスタ１０５Ｂの半導体層を構成するｎ型半導体領域２０５及びｉ型半導体領域２０６が設けられる。同様に第２のフォトダイオード１０２Ｂにおけるｐ型半導体領域２０３及びｉ型半導体領域２０４を構成する半導体層と同じ層には、第３のトランジスタ１０６Ｂの半導体層を構成するｎ型半導体領域２０７及びｉ型半導体領域２０８が設けられる。同様に第２のフォトダイオード１０２Ｂにおけるｐ型半導体領域２０３及びｉ型半導体領域２０４を構成する半導体層と同じ層には、第１のトランジスタ１０４Ａの半導体層を構成するｎ型半導体領域２０９が設けられる。

なお透光性基板２００は、可視光及び赤外光に対する透光性を有する材質の基板であることが好ましい。例えば可視光及び赤外光に対する透光性を有するプラスチック基板、可視光及び赤外光に対する透光性を有するガラス基板を用いることができる。

なお遮光層２０１は、バックライトからの赤外光及び可視光が第１のフォトダイオード１０２Ａ及び第２のフォトダイオード１０２Ｂに入射されるのを防止するためのものである。遮光層２０１は赤外光及び可視光が遮光可能なアルミニウムまたはクロム等の金属材料を用いて、スパッタリング法、ＣＶＤ法または塗布法により形成され、次いでフォトリソグラフィ法、エッチング法を用いて加工して形成される。なお遮光層２０１は、第２のフォトダイオード１０２Ｂと積層する領域のみならず、第１の増幅回路１０３Ａ及び第２の増幅回路１０３Ｂを構成する各トランジスタの半導体層と積層する領域にも設けることが望ましい。遮光膜により各トランジスタの半導体層が遮光されることで、バックライトからの赤外光及び可視光の入射によりトランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされることを防ぐことができる。なおバックライトの構成としては、透光性基板２００側より赤外光と可視光を発光することのできる光源を用いる構成であればよい。具体的にバックライトの構成は、赤外光を発光する発光ダイオード及び可視光を発光する発光ダイオードを並べて配置する構成とすればよい。

ここでバックライトは、光を検出するための可視光及び赤外光を第１のフォトダイオード１０２Ａ及び第２のフォトダイオード１０２Ｂに入射するために透光性基板２００側に設けられるものである。なお赤外光は別途対向基板側より発光される構成としてもよい。

なお下地膜２０２は、透光性基板２００に含まれるＮａなどのアルカリ金属やアルカリ土類金属が第２のフォトダイオード１０２Ｂに拡散し、特性に悪影響を及ぼすのを防ぐ。下地膜２０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の透光性及び絶縁性を有する材料を単層または積層して形成する。なお下地膜２０２の表面は、第２のフォトダイオード１０２Ｂの半導体層を形成する際に、平坦性を向上されるように形成されることが好ましい。

なお第２のフォトダイオード１０２Ｂの半導体層は、多結晶シリコン等の結晶性シリコンを用いることができる。結晶性シリコンを有する半導体層で構成される第２のフォトダイオード１０２Ｂは、ｐ型半導体領域２０３、ｉ型半導体領域２０４及びｎ型半導体領域（図示せず）が透光性基板２００に水平方向に設けられる。また第１の増幅回路１０３Ａ及び第２の増幅回路１０３Ｂを構成する各トランジスタの半導体層も多結晶シリコン等の結晶性シリコンを用いてｎ型半導体領域２０７、ｉ型半導体領域２０８及びｎ型半導体領域２０９が設けられる。第２のフォトダイオード１０２Ｂ及び各トランジスタの半導体層は、成膜された結晶性シリコンをフォトリソグラフィ法、エッチング法を用いて加工し、次いでｐ型またはｎ型の不純物領域をフォトリソグラフィ法によるマスクを形成した上でイオン注入法またはイオンドーピング法により形成する。

なお第２のフォトダイオード１０２Ｂの半導体層は接合、剥離方法により単結晶シリコン等の結晶性シリコンを用いることができる。まずシリコンウエハなどの半導体ウエハ中に、水素イオン（Ｈ^＋、Ｈ_２ ^＋、Ｈ_３ ^＋など）または水素イオン及びヘリウムイオンを添加して、該半導体ウエハ中に脆化層を形成する。該半導体ウエハを下地膜２０２上に接合させ、加熱処理により脆化層で剥離して、下地膜２０２上に半導体層を形成する。半導体ウエハの表面から脆化層までの深さが半導体層の厚さに相当するので、水素イオン等の添加条件を制御して、半導体層の厚さを調整できる。

また図２（Ａ）に示す断面図において第２のフォトダイオード１０２Ｂにおける半導体層、第２のトランジスタ１０５Ｂの半導体層、第３のトランジスタ１０６Ｂの半導体層及び第１のトランジスタ１０４Ａの半導体層上には、絶縁層２１０が設けられる。絶縁層２１０を介したｉ型半導体領域２０６上には、転送制御線１０７、電源線１０８及び選択制御線１０９と同層に形成されるゲート電極２１１が設けられる。絶縁層２１０を介したｉ型半導体領域２０８上には、転送制御線１０７、電源線１０８及び選択制御線１０９と同層に形成されるゲート電極２１２が設けられる。絶縁層２１０上には、転送制御線１０７及び選択制御線１０９と同層に形成される、電源線１０８が設けられる。

なお絶縁層２１０は、外部よりＮａなどのアルカリ金属やアルカリ土類金属が第２のフォトダイオード１０２Ｂ中に拡散し、特性に悪影響を及ぼすのを防ぐ。絶縁層２１０は、プラズマＣＶＤ法やスパッタリング法等を用いて、酸化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜や、有機樹脂膜等の透光性及び絶縁性を有する材料を単層または積層して形成する。

なおゲート電極２１１及びゲート電極２１２と同層に形成される各種配線は、導電性を有する金属材料を用いて形成すればよい。導電性を有する金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを主成分とする合金材料を用いて、単層または積層で形成する。スパッタリング法または真空蒸着法を用いて形成する。

また図２（Ａ）に示す断面図において絶縁層２１０、ゲート電極２１１、ゲート電極２１２及び電源線１０８上には、絶縁層２１３が設けられる。絶縁層２１０及び絶縁層２１３を介したｎ型半導体領域２０５及びｎ型半導体領域２０７との間には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２１４が設けられる。絶縁層２１０及び絶縁層２１３を介したｎ型半導体領域２０７上には、第１の出力信号線１１０Ａ、リセット制御線１１１と同層に形成される第２の出力信号線１１０Ｂが設けられる。絶縁層２１０及び絶縁層２１３を介したｎ型半導体領域２０５及び電源線１０８との間には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２１５が設けられる。絶縁層２１０及び絶縁層２１３を介したｐ型半導体領域２０３上には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２１６が設けられる。絶縁層２１０及び絶縁層２１３を介したｎ型半導体領域２０９上には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２１７が設けられる。

なお絶縁層２１３は、プラズマＣＶＤ法やスパッタリング法等を用いて、酸化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜や、有機樹脂膜等の透光性及び絶縁性を有する材料を単層または積層して形成する。

なお導電層２１４乃至導電層２１７は、スパッタリング法または真空蒸着法を用いて、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、イットリウムなどの金属、これらを主成分とする合金材料、または酸化インジウム等の導電性を有する金属酸化物等の材料を単層または積層で形成する。

また図２（Ａ）に示す断面図において絶縁層２１３及び導電層２１６上には、第１のフォトダイオード１０２Ａにおけるｐ型半導体領域２１８、ｉ型半導体領域２１９及びｎ型半導体領域２２０が設けられる。なお第１のフォトダイオード１０２Ａにおけるｐ型半導体領域２１８は、導電層２１６と端部が乗り上げるように積層して設けられる。

なお第１のフォトダイオード１０２Ａの半導体層は、非晶質シリコンを用いることができる。非晶質シリコンを有する半導体層で構成される第１のフォトダイオード１０２Ａは、ｐ型半導体領域２１８、ｉ型半導体領域２１９及びｎ型半導体領域２２０が透光性基板２００に垂直方向に積層して設けられる。

ｐ型半導体領域２１８はｐ型を付与する不純物元素を含む非晶質シリコンにより形成される。ｐ型半導体領域２１８の形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ_４）を用いればよい。または、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４等を用いてもよい。ｐ型半導体領域２１８の膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。

ｉ型半導体領域２１９は、非晶質シリコンにより形成される。ｉ型半導体領域２１９の形成には半導体材料ガスを用いて、非晶質シリコンをプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ_４）を用いればよい。または、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４等を用いてもよい。ｉ型半導体領域２１９の膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。

ｎ型半導体領域２２０は、ｎ型を付与する不純物元素を含む非晶質シリコンにより形成する。ｎ型半導体領域２２０の形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ_４）を用いればよい。または、Ｓｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４等を用いてもよい。ｎ型半導体領域２２０の膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。

また図２（Ａ）に示す断面図において第１のフォトダイオード１０２Ａ、第２の出力信号線１１０Ｂ、導電層２１４、導電層２１５、導電層２１６及び導電層２１７上には、絶縁層２２１が設けられる。絶縁層２２１を介したｎ型半導体領域２２０及び導電層２１７との間には、画素電極となる導電層と同層に形成される導電層２２２が設けられる。

なお絶縁層２２１は、プラズマＣＶＤ法やスパッタリング法等を用いて、酸化シリコン膜、酸化窒化シリコン膜または窒化酸化シリコン膜や、有機樹脂膜等の透光性及び絶縁性を有する材料を単層または積層して形成する。なお絶縁層２２１は、表面に平坦性を有する絶縁層とすることが好ましい。

なお導電層２２２は、透光性を有する導電層であればよく、インジウム錫酸化物（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、酸化シリコンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛（ＩｎｄｉｕｍＺｉｎｃＯｘｉｄｅ）などの材料を用いて形成する。

次いで図２（Ｂ）について説明する。図２（Ｂ）に示す断面図において透光性基板２００上に、遮光層２０１と、下地膜２０２とが設けられる。下地膜２０２を介した遮光層２０１上には、第２のフォトダイオード１０２Ｂにおけるｐ型半導体領域２０３、ｉ型半導体領域２０４及びｎ型半導体領域２２３が設けられる。

また図２（Ｂ）に示す断面図において第２のフォトダイオード１０２Ｂにおける半導体層上には、絶縁層２１０が設けられる。絶縁層２１０上には、転送制御線１０７及び選択制御線１０９と同層に形成される、電源線１０８が設けられる。

また図２（Ｂ）に示す断面図において絶縁層２１０及び電源線１０８上には、絶縁層２１３が設けられる。絶縁層２１０及び絶縁層２１３を介したｐ型半導体領域２０３上には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２１６が設けられる。絶縁層２１０及び絶縁層２１３を介したｎ型半導体領域２２３上には、第１の出力信号線１１０Ａ、第２の出力信号線１１０Ｂ、リセット制御線１１１と同層に形成される導電層２２４が設けられる。

また図２（Ｂ）に示す断面図において絶縁層２１３及び導電層２１６上には、第１のフォトダイオード１０２Ａにおけるｐ型半導体領域２１８、ｉ型半導体領域２１９及びｎ型半導体領域２２０が設けられる。なお第１のフォトダイオード１０２Ａにおけるｐ型半導体領域２１８は、導電層２１６と端部が乗り上げるように積層して設けられる。

また図２（Ｂ）に示す断面図において第１のフォトダイオード１０２Ａ、導電層２１６、導電層２２４上には、絶縁層２２１が設けられる。

次いで図３（Ａ）では、図２（Ａ）及び図２（Ｂ）で示した光検出装置の断面図における赤外光及び可視光の第１のフォトダイオード１０２Ａ及び第２のフォトダイオード１０２Ｂへの入射の様子について矢印にて可視化した様子を示している。図３（Ａ）では第１のフォトダイオード１０２Ａ及び第２のフォトダイオード１０２Ｂの他、バックライト３００、液晶層３０１、対向基板３０２及び被検出物３０３を示している。ここで対向基板３０２は透光性基板２００と同じ材料による基板であればよい。また液晶層３０１を挟持するための電極、カラーフィルタ、偏光板、または必要に応じて設けられる配向膜等の構成についてはここでは図示していない。なお図３（Ａ）におけるバックライト３００の構成としては、透光性基板２００側より赤外光と可視光を別々に発光することのできる光源を用いる構成として説明している。バックライト３００の構成は、赤外光を発光する発光ダイオード及び可視光を発光する発光ダイオードを並べて配置する構成とすればよい。

本発明の一態様では図３中の破線矢印３０４で示すように、透光性基板２００側からのバックライトによる赤外光が、液晶層３０１を通った後、対向基板３０２を透過する。そして対向基板３０２を透過した光は、被検出物３０３である指において反射し、再び対向基板３０２に入射する。対向基板３０２に入射した光は、第１のフォトダイオード１０２Ａを通り、第２のフォトダイオード１０２Ｂに入射する。なお本実施の形態による光検出装置を具備する表示装置は、第２のフォトダイオード１０２Ｂによる赤外光の検出により、外光の影響をうけることなく、指等の被検出物を検出する光学式タッチパネル機能を具備する構成とすることができる。

また本発明の一態様では図３中の一点鎖線矢印３０５で示すように、透光性基板２００側からのバックライトによる可視光が、液晶層３０１を通った後、対向基板３０２を透過する。そして対向基板３０２を透過した光は、視認者によって視認される。また可視光が対向基板３０２及び液晶層３０１を通って、第１のフォトダイオード１０２Ａに入射される。なお本実施の形態による光検出装置を具備する表示装置は、第１のフォトダイオード１０２Ａによる可視光の検出により、外光の影響をうけることのないタッチパネル機能の他に、カラー画像等の被検出物を検出するスキャナー機能を具備する構成とすることができる。

また図３（Ｂ）では、上記図３（Ａ）のバックライトとは異なる構成を示している。図３（Ｂ）に示すバックライトは可視光を発光するための光源を具備し、その他に赤外光を発光するためのフロントライトを具備する。

図３（Ｂ）に示すフロントライトは、光源３０６と、導光板３０７と、固定材３０８と、を備える。また、図３（Ｂ）に示すフロントライトは、第１のフォトダイオード１０２Ａ及び第２のフォトダイオード１０２Ｂに重畳する。

光源３０６としては、赤外光を発光する発光ダイオードを用いることができる。

固定材３０８は、光源３０６と導光板３０７を固定する機能を有する。固定材３０８としては、遮光性を有する材料を用いることが好ましい。固定材３０８として遮光性を有する材料を用いることにより、光源３０６から射出する光が外部へ漏れることを抑制することができる。なお、固定材３０８は、必ずしも設けなくてもよい。

図３（Ｂ）に示すフロントライトは、光源３０６からの光を導光板３０７に入射する。例えば、導光板３０７に被検出物３０３が接していない場合、光源３０６からの光は、導光板３０７の中で全反射する。また、導光板３０７に指などの被検出物３０３が接する場合、光源３０６からの光は、被検出物３０３と導光板３０７との接触部において散乱し、第１のフォトダイオード１０２Ａを透過して第２のフォトダイオード１０２Ｂに入射する。

図３（Ａ）、図３（Ｂ）の構成とすることにより、可視光センサである第１のフォトダイオード１０２Ａ及び赤外光センサである第２のフォトダイオード１０２Ｂを並置して設けて構成する光検出装置において、各センサを配置する際の面積を共有することで専有面積を小さくすることができる。その結果各センサを配置する際の面積を縮小することによる、画素サイズの縮小を図れる光検出装置を提供することができる。従って、相対的に各センサの面積を大きくすることもできるため、可視光及び赤外光に対する各センサの感度を向上させることができる。

また可視光センサである第１のフォトダイオード１０２Ａの半導体層である非晶質シリコンは、外部より入射される可視光を吸収し、外部より入射される赤外光を透過する特性を有する。その結果図３の構成とすることで、赤外光センサである第２のフォトダイオード１０２Ｂへの可視光の入射を低減することができる。従って結晶性シリコンを半導体層として赤外光を検出する構成とする第２のフォトダイオード１０２Ｂの場合、赤外光検出時のノイズを低減する光学フィルタを第２のフォトダイオード１０２Ｂ上に別途設ける必要がないため、製造コストの低減を図ることができる。

次いで、図１（Ａ）に示した光検出装置１０１をマトリクス状に複数有する構成の一例を図４（Ａ）に示す。

図４（Ａ）では、複数の光検出装置１０１がｍ（ｍは２以上の自然数）行ｎ（ｎは２以上の自然数）列のマトリクス状に配置されている。図４（Ａ）に示す各行の光検出装置１０１は、複数のリセット制御線ＰＲ（配線ＰＲ１〜配線ＰＲｍと表記する）のいずれか一と、複数の転送制御線ＴＸ（配線ＴＸ１〜配線ＴＸｍと表記する）のいずれか一と、複数の選択制御線ＳＥ（配線ＳＥ１〜配線ＳＥｍと表記する）のいずれか一と、複数の電源線ＶＲ（配線ＶＲ１〜配線ＶＲｍと表記する）のいずれか一と、に接続されている例を示している。図４（Ａ）に示す各列の光検出装置１０１は、複数の第１の出力信号線ＶＩＯＵＴ（配線ＶＩＯＵＴ１〜配線ＶＩＯＵＴｎと表記する）のいずれか一と、複数の第２の出力信号線ＩＲＯＵＴ（配線ＩＲＯＵＴ１〜配線ＩＲＯＵＴｎと表記する）のいずれか一と、に接続されている例を示している。

図４（Ａ）では、各行の光検出装置において転送制御線ＴＸを共有し、各行の光検出装置においてリセット制御線ＰＲを共有し、各行の光検出装置において選択制御線ＳＥを共有し、各行の光検出装置において電源線ＶＲを共有し、各列の光検出装置において第１の出力信号線ＶＩＯＵＴを共有し、各列の光検出装置において第２の出力信号線ＩＲＯＵＴを共有している。なお前述の構成に限らず、各行に２本以上の転送制御線ＴＸを設けて互いに異なる光検出装置１０１と接続してもよい。または各行に２本以上のリセット制御線ＰＲを設けて互いに異なる光検出装置１０１と接続してもよい。または各行に２本以上の選択制御線ＳＥを設けて互いに異なる光検出装置１０１と接続してもよい。または各行に２本以上の電源線ＶＲを設けて互いに異なる光検出装置１０１と接続してもよい。または各列に２本以上の第１の出力信号線ＶＩＯＵＴ及び／または第２の出力信号線ＩＲＯＵＴを設けて互いに異なる光検出装置１０１と接続してもよい。

また、図４（Ａ）では、配線ＶＲを各行の光検出装置において共有する構成を示したがこれに限定されない。配線ＶＲは各列の光検出装置において共有しても良い。

次いで、光検出装置１０１の動作について説明する。図４（Ｂ）は、図４（Ａ）に示した各配線（転送制御線ＴＸ、リセット制御線ＰＲ、選択制御線ＳＥ、第１の出力信号線ＶＩＯＵＴ（第２の出力信号線ＩＲＯＵＴ））、及び第２のトランジスタ１０５Ａ（第２のトランジスタ１０５Ｂ）のゲートの電位に相当する電位（図４（Ｂ）中、ＦＤで表記）の変化を示すタイミングチャートの一例である。なお図４（Ｂ）においては、第１のフォトダイオード１０２Ａ及び第１の増幅回路１０３Ａによる動作と、第２のフォトダイオード１０２Ｂ及び第２の増幅回路１０３Ｂによる動作とが同じ動作となるため、ここでは第１のフォトダイオード１０２Ａ及び第１の増幅回路１０３Ａによる動作について説明することとする。

なお、図４（Ｂ）に示すタイミングチャートでは、光検出装置１０１の動作を説明するため、転送制御線ＴＸ、選択制御線ＳＥ、リセット制御線ＰＲには、ハイレベルまたはローレベルの電位が与えられるものと仮定する。具体的に、転送制御線ＴＸには、ハイレベルの電位ＨＴＸと、ローレベルの電位ＬＴＸが与えられるものとし、選択制御線ＳＥには、ハイレベルの電位ＨＳＥと、ローレベルの電位ＬＳＥが与えられるものとし、リセット制御線ＰＲには、ハイレベルの電位ＨＰＲと、ローレベルの電位ＬＰＲが与えられるものとする。

なお第１のトランジスタ１０４Ａ、第２のトランジスタ１０５Ａ及び第３のトランジスタ１０６Ａは全てｎチャネル型トランジスタであるとして説明を行う。なお各トランジスタの導電型がｐチャネル型トランジスタであってもよく、この場合各端子に供給する信号の極性を反転するように設定すればよい。

まず、時刻Ｔ１において、転送制御線ＴＸの電位を、電位ＬＴＸから電位ＨＴＸに変化させる。転送制御線ＴＸの電位が電位ＨＴＸになると、第１のトランジスタ１０４Ａはオン状態になる。なお、時刻Ｔ１において、選択制御線ＳＥには電位ＬＳＥが与えられ、リセット制御線ＰＲには電位ＬＰＲが与えられている。

時刻Ｔ２において、リセット制御線ＰＲの電位を、電位ＬＰＲから電位ＨＰＲに変化させる。また、時刻Ｔ２において、転送制御線ＴＸの電位は電位ＨＴＸのままであり、選択制御線ＳＥの電位は電位ＬＳＥのままである。第１のフォトダイオード１０２Ａに順バイアスの電圧が印加される。こうして、第２のトランジスタ１０５Ａのゲート（ＦＤ）にはリセット制御線ＰＲの電位ＨＰＲが与えられるため、第２のトランジスタ１０５Ａのゲート（ＦＤ）に保持されている電荷は放電される。

時刻Ｔ３において、リセット制御線ＰＲの電位を、電位ＨＰＲから電位ＬＰＲに変化させる。時刻Ｔ３の直前まで、第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位は電位ＨＰＲに保たれているため、リセット制御線ＰＲの電位が電位ＬＰＲになると、第１のフォトダイオード１０２Ａに逆方向バイアスの電圧が印加されることになる。そして、第１のフォトダイオード１０２Ａに逆バイアスの電圧が印加された状態で、第１のフォトダイオード１０２Ａに可視光が入射すると、第１のフォトダイオード１０２Ａ内でリセット制御線ＰＲの向きに電流（光電流）が流れる。光電流の電流値は入射した光の強度に従って変化する。すなわち、第１のフォトダイオード１０２Ａに入射する光の強度が高いほど光電流の電流値は高くなり、第２のトランジスタ１０５Ａのゲート（ＦＤ）と第１のフォトダイオード１０２Ａの間を移動する電荷の量も大きくなる。逆に、第１のフォトダイオード１０２Ａに入射する光の強度が低いほど光電流の電流値は低くなり、第２のトランジスタ１０５Ａのゲート（ＦＤ）と第１のフォトダイオード１０２Ａの間を移動する電荷の量も小さくなる。よって、第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位は、光の強度が高いほど変化が大きく、光の強度が低いほど変化が小さい。

時刻Ｔ４において、転送制御線ＴＸの電位を電位ＨＴＸから電位ＬＴＸに変化させると、第１のトランジスタ１０４Ａはオフ状態になる。よって、第２のトランジスタ１０５Ａのゲート（ＦＤ）と第１のフォトダイオード１０２Ａの間での電荷の移動が止まるため、第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位が定まる。

時刻Ｔ５において、選択制御線ＳＥの電位を電位ＬＳＥから電位ＨＳＥに変化させると、第３のトランジスタ１０６Ａはオン状態になる。すると、ノードＦＤの電位に応じて配線ＶＲと第１の出力信号線ＶＩＯＵＴの間で電荷の移動が生じる。

なお、時刻Ｔ５以前に、第１の出力信号線ＶＩＯＵＴの電位を所定の電位にする動作（プリチャージ動作）を完了させておく。なお、図４（Ｂ）では、第１の出力信号線ＶＩＯＵＴの電位は時刻Ｔ５以前にローレベルの電位にプリチャージされ、時刻Ｔ５から時刻Ｔ６の間に光強度に応じて第１の出力信号線ＶＩＯＵＴの電位が上昇する場合を示したがこれに限定されない。第１の出力信号線ＶＩＯＵＴの電位は時刻Ｔ５以前にハイレベルの電位にプリチャージされ、時刻Ｔ５から時刻Ｔ６の間に光強度に応じて第１の出力信号線ＶＩＯＵＴの電位が低下してもよい。

プリチャージ動作は、例えば第１の出力信号線ＶＩＯＵＴと、所定の電位が与えられる配線とをトランジスタ等のスイッチング素子を介して電気的に接続し、当該トランジスタをオン状態とすることによって行うことができる。プリチャージ動作を完了した後は、当該トランジスタはオフ状態とする。

時刻Ｔ６において、選択制御線ＳＥの電位を電位ＨＳＥから電位ＬＳＥに変化させると、配線ＶＲから第１の出力信号線ＶＩＯＵＴへの電荷の移動が停止し、第１の出力信号線ＶＩＯＵＴの電位が決定する。この第１の出力信号線ＶＩＯＵＴの電位が、光検出装置１０１の出力信号の電位に相当する。そして、出力信号の電位には、被検出物の情報が含まれている。

光検出装置１０１の上記一連の動作は、リセット動作、蓄積動作、選択動作に分類することができる。すなわち、時刻Ｔ２から時刻Ｔ３までの動作がリセット動作、時刻Ｔ３から時刻Ｔ４までの動作が蓄積動作、時刻Ｔ５から時刻Ｔ６までの動作が選択動作に相当する。また、蓄積動作が終了してから選択動作が開始されるまでの期間、すなわち、時刻Ｔ４から時刻Ｔ５までの期間が、第２のトランジスタ１０５Ａのゲート（ＦＤ）において電荷が保持されている電荷保持期間に相当する。なお、複数の光検出装置１０１の駆動方法として、各光検出装置において、リセット動作と蓄積動作と選択動作とを順次行う、所謂ローリングシャッタ方式を用いることができる。また、複数の光検出装置１０１の駆動方法として、各光検出装置において、リセット動作と蓄積動作とを同時に行い、選択動作を順次行う、所謂グローバルシャッタ方式を用いることができる。

ここで、時刻Ｔ１や時刻Ｔ４において転送制御線ＴＸの電位を変化させるときに、転送制御線ＴＸと第２のトランジスタ１０５Ａのゲート（ＦＤ）との間の寄生容量によって、第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位が変化する。この電位の変化が大きい場合、出力信号を正確に出力することができない。転送制御線ＴＸの電位を変化させるときの第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位の変化を抑制するために、第１のトランジスタ１０４Ａのゲートとソースの間、またはゲートとドレインの間の容量を低減することが有効である。また、第２のトランジスタ１０５Ａのゲート容量を増大することが有効である。更に、第２のトランジスタ１０５Ａのゲート（ＦＤ）に容量素子を電気的に接続することが有効である。なお、図４（Ｂ）では、これらの対策を施す等して、転送制御線ＴＸの電位を変化させるときの第２のトランジスタ１０５Ａのゲート（ＦＤ）の電位の変化は無視できるものとしている。

なお、各行の光検出装置１０１について、転送制御線ＴＸとリセット制御線ＰＲと選択制御線ＳＥとを、各々２本設け、第１の増幅回路１０３Ａにおける動作と第２の増幅回路１０３Ｂにおける動作とを独立に行う構成が有効である。すなわち、光検出装置１０１において、第１のフォトダイオード１０２Ａの一方の電極を第１のリセット制御線に接続し、第２のフォトダイオード１０２Ｂの一方の電極を第２のリセット制御線に接続し、第１のトランジスタ１０４Ａのゲートを第１の転送制御線に接続し、第１のトランジスタ１０４Ｂのゲートを第２の転送制御線に接続し、第３のトランジスタ１０６Ａのゲートを第１の選択制御線に接続し、第３のトランジスタ１０６Ｂのゲートを第２の選択制御線に接続し、第１の転送制御線と第２の転送制御線との制御を独立に行い、第１のリセット制御線と第２のリセット制御線との制御を独立に行い、第１の選択制御線と第２の選択制御線との制御を独立に行う構成が有効である。このような構成とすることで、光検出装置１０１の更なる高機能化が可能である。なお、第１の期間において、第１の増幅回路１０３Ａにおける動作と第２の増幅回路１０３Ｂにおける動作とを独立に行い、第２の期間において、第１の増幅回路１０３Ａにおける動作と第２の増幅回路１０３Ｂにおける動作とを並列に行う構成としてもよい。

前記構成の一例として、光検出装置１０１において、第１のフォトダイオード１０２Ａによる検出のみ行う構成が可能である。このような構成とすることで、光検出装置１０１の低消費電力化が可能である。具体的には、第１の増幅回路１０３Ａにおいてリセット動作、蓄積動作、選択動作を行う際に、第２の増幅回路１０３Ｂにおいてリセット動作、蓄積動作、選択動作の少なくとも１つを行わない構成とする。なお、第１の期間において、第１のフォトダイオード１０２Ａによる検出のみ行い、第２の期間において、第１の増幅回路１０３Ａにおける動作と第２の増幅回路１０３Ｂにおける動作とを並列に行う構成としてもよい。

また、前記構成の他の例として、光検出装置１０１において、第２の増幅回路１０３Ｂにおいてリセット動作、蓄積動作、選択動作を行う際に、第１の増幅回路１０３Ａにおいて蓄積動作のみ行う構成が可能である。このような構成とすることで、光検出装置１０１の低消費電力化が可能である。更に、第１のフォトダイオード１０２Ａは特定波長領域の光を吸収するフィルタとして機能するため、第２のフォトダイオード１０２Ｂによる検出の精度を向上することが可能である。なお、第１の期間において、第２の増幅回路１０３Ｂにおいてリセット動作、蓄積動作、選択動作を行う際に、第１の増幅回路１０３Ａにおいて蓄積動作のみ行い、第２の期間において、第１の増幅回路１０３Ａにおける動作と第２の増幅回路１０３Ｂにおける動作とを並列に行う構成としてもよい。

以上説明したように本実施の形態の構成では、可視光センサである第１のフォトダイオード及び赤外光センサである第２のフォトダイオードを並置して設けて構成する光検出装置において、各センサを配置する際の面積を共有することで専有面積を小さくすることができる。その結果各センサを配置する際の面積を縮小することによる、画素サイズの縮小を図れる光検出装置を提供することができる。従って、相対的に各センサの面積を大きくすることもできるため、可視光及び赤外光に対する各センサの感度を向上させることができる。

また本実施の形態の構成では、可視光センサである第１のフォトダイオードの半導体層である非晶質シリコンが外部より入射される可視光を吸収し、外部より入射される赤外光を透過する特性を有する。その結果、赤外光センサである第２のフォトダイオードへの可視光の入射を低減することができる。従って結晶性シリコンを半導体層として赤外光を検出する構成とする第２のフォトダイオードの場合、可視光の入射による赤外光検出時のノイズを低減する光学フィルタを第２のフォトダイオード上に別途設ける必要がないため、製造コストの低減を図ることができる。

（実施の形態２）
本実施の形態では、マトリクス状に配置された複数の光検出装置に加えて、マトリクス状に配置された複数の表示素子も有する表示装置の構成の一例について説明する。このような表示装置は、光学式タッチパネル等と呼ばれ、表示画面が情報入力領域を兼ねる。なお、光検出装置の構成や、光検出装置同士の接続構成は、実施の形態１に示した構成を採用することができる。また、光検出装置の動作に関しては実施の形態１において示した動作と同様に行うことができる。

図５に、表示装置の構成の一部の回路図を示す。図５では、画素５２０が、４つの表示素子５２１と、１つの光検出装置１０１とを有している。画素５２０を基本構成とし、画素５２０がｍ行ｎ列のマトリクス状に複数配置され、情報入力領域を兼ねる表示画面を構成する。図５では、図１（Ａ）に示した構成を有する光検出装置１０１を画素５２０に用いる場合を例示している。なお、各画素の有する表示素子５２１と光検出装置１０１の数は、図５に示した形態に限定されない。複数の光検出装置と複数の表示素子とは配置密度が同じであっても良いし、異なっていてもよい。つまり、表示素子１つに対して光検出装置１つが配置されていても良いし、表示素子２つ以上に対して光検出装置１つが配置されていても良いし、光検出装置２つ以上に対して表示素子１つが配置されていても良い。

図５に示す構成では、表示素子５２１は液晶素子５２２を有する構成を例示する。表示素子５２１は、液晶素子５２２と、液晶素子５２２の動作を制御するトランジスタなどの回路素子とを有する。具体的に、図５では、表示素子５２１が、液晶素子５２２と、スイッチング素子として機能するトランジスタ５２３と、容量素子５２４とを有する場合を例示している。液晶素子５２２は、画素電極、対向電極、及び前記画素電極と前記対向電極とにより電圧が印加される液晶層を有する。

トランジスタ５２３のゲート電極は、走査線ＧＬ（ＧＬ１、ＧＬ２）に接続されている。トランジスタ５２３は、第１端子が信号線ＳＬ（ＳＬ１、ＳＬ２）に接続されており、第２端子が液晶素子５２２の画素電極に接続されている。容量素子５２４が有する一対の電極は、一方が液晶素子５２２の画素電極に接続され、他方は固定の電位が与えられる配線ＣＯＭに接続されている。信号線ＳＬには表示する画像に対応した電位が入力される。トランジスタ５２３は走査線ＧＬの信号によってオン状態となると、信号線ＳＬの電位は、容量素子５２４が有する一対の電極のうちの一方、及び液晶素子５２２の画素電極に与えられる。容量素子５２４は、液晶層に印加する電圧に対応する電荷を保持する。電圧を印加することで液晶層の偏光方向が変化することを利用して液晶層を透過する光の明暗（階調）を作り、画像表示を行う。液晶層を透過する光にはバックライトから照射される可視光を用いる。

図５に示した構成において、マトリクス状に配置された表示素子の動作に関しては、公知の表示装置と同様とすることができる。

なおトランジスタ５２３は、光検出装置１０１が具備するトランジスタと同じ作製工程で形成されることが好ましい。その結果、表示装置の作製工程を簡略化することができる。

本実施の形態は、他の実施の形態と自由に組み合わせて実施することが可能である。

（実施の形態３）
本発明の一態様に係る光検出装置は、センサの感度を向上させ、製造コストを低減できるという特徴を有している。

本発明の一態様に係る光検出装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る光検出装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図６に示す。

図６（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る光検出装置は、表示部５００２に用いることができる。表示部５００２に本発明の一態様に係る光検出装置を用いることで、センサの感度を向上させ、製造コストを低減できる表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図６（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る光検出装置は、表示部５１０２に用いることができる。表示部５１０２に本発明の一態様に係る光検出装置を用いることで、センサの感度を向上させ、製造コストを低減できる携帯情報端末を提供することができる。

図６（Ｃ）は現金自動預け入れ払い機であり、筐体５２０１、表示部５２０２、硬貨投入口５２０３、紙幣投入口５２０４、カード投入口５２０５、通帳投入口５２０６等を有する。本発明の一態様に係る光検出装置は、表示部５２０２に用いることができる。表示部５２０２に本発明の一態様に係る光検出装置を用いることで、センサの感度を向上させ、製造コストを低減できる現金自動預け入れ払い機を提供することができる。

図６（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る光検出装置は、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係る光検出装置を用いることで、センサの感度を向上させ、製造コストを低減できる携帯型ゲーム機を提供することができる。なお、図６（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態４）
実施の形態１で開示した構成において、第１のトランジスタ１０４Ａと第１のトランジスタ１０４Ｂとは、極めてオフ電流の少ないトランジスタで構成することが好ましい。このような構成とすることで、第１のフォトダイオード１０２Ａと第２のフォトダイオード１０２Ｂとにおける光電流に応じて蓄積された電荷の保持特性を向上することができる。したがって、光検出装置１０１の検出精度を向上することができる。特に、複数の光検出装置の駆動方法として、グローバルシャッタ方式を用いる場合には、各光検出装置で電荷の保持期間が異なるので、前記構成が好ましい。極めてオフ電流の少ないトランジスタを構成するには、第１のトランジスタ１０４Ａと第２のトランジスタ１０４Ｂとの半導体層を、例えば、ワイドギャップ半導体である酸化物半導体を用いた酸化物半導体層で構成することが好ましい。

前記酸化物半導体層に用いる酸化物半導体として、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物や、酸化インジウム、酸化スズ、酸化亜鉛などを用いることができる。また、上記の材料にＳｉＯ_２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。なお、酸化物半導体層は、単結晶でも、非単結晶でもよい。非単結晶の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構成でも、非アモルファスでもよい。

実施の形態１で開示した構成において、第１のトランジスタ１０４Ａと第２のトランジスタ１０４Ｂとの半導体層を酸化物半導体で構成する場合、例えば、基板上に第２のフォトダイオード１０２Ｂと第２のトランジスタ１０５Ａと第２のトランジスタ１０５Ｂと第３のトランジスタ１０６Ａと第３のトランジスタ１０６Ｂとを形成し、第２のフォトダイオード１０２Ｂと第２のトランジスタ１０５Ａと第２のトランジスタ１０５Ｂと第３のトランジスタ１０６Ａと第３のトランジスタ１０６Ｂとの上に第１の絶縁膜を形成し、第１の絶縁膜の上に第１のトランジスタ１０４Ａと第１のトランジスタ１０４Ｂとを形成し、第１のトランジスタ１０４Ａと第１のトランジスタ１０４Ｂとの上に第２の絶縁膜を形成し、第２の絶縁膜の上に第２のフォトダイオード１０２Ｂを形成する構成とすることができる。

１０１光検出装置
１０２Ａ第１のフォトダイオード
１０２Ｂ第２のフォトダイオード
１０３Ａ第１の増幅回路
１０３Ｂ第２の増幅回路
１０４Ａ第１のトランジスタ
１０４Ｂ第１のトランジスタ
１０５Ａ第２のトランジスタ
１０５Ｂ第２のトランジスタ
１０６Ａ第３のトランジスタ
１０６Ｂ第３のトランジスタ
１０７転送制御線
１０８電源線
１０９選択制御線
１１０Ａ第１の出力信号線
１１０Ｂ第２の出力信号線
１１１リセット制御線
２００透光性基板
２０１遮光層
２０２下地膜
２０３ｐ型半導体領域
２０４ｉ型半導体領域
２０５ｎ型半導体領域
２０６ｉ型半導体領域
２０７ｎ型半導体領域
２０８ｉ型半導体領域
２０９ｎ型半導体領域
２１０絶縁層
２１１ゲート電極
２１２ゲート電極
２１３絶縁層
２１４導電層
２１５導電層
２１６導電層
２１７導電層
２１８ｐ型半導体領域
２１９ｉ型半導体領域
２２０ｎ型半導体領域
２２１絶縁層
２２２導電層
２２３ｎ型半導体領域
２２４導電層
２６１導電層
３００バックライト
３０１液晶層
３０２対向基板
３０３被検出物
３０４破線矢印
３０５一点鎖線矢印
３０６光源
３０７導光板
３０８固定材
５２０画素
５２１表示素子
５２２液晶素子
５２３トランジスタ
５２４容量素子
５００１筐体
５００２表示部
５００３支持台
５１０１筐体
５１０２表示部
５１０３操作キー
５２０１筐体
５２０２表示部
５２０３硬貨投入口
５２０４紙幣投入口
５２０５カード投入口
５２０６通帳投入口
５３０１筐体
５３０２筐体
５３０３表示部
５３０４表示部
５３０５マイクロホン
５３０６スピーカー
５３０７操作キー
５３０８スタイラス

Claims

第１のフォトダイオードと、
第２のフォトダイオードと、
第１の増幅回路と、
第２の増幅回路と、を有し、
前記第１のフォトダイオードは、ｐ型領域とｉ型領域とｎ型領域との積層からなる非晶質シリコン膜を有し、
前記第２のフォトダイオードは、ｐ型領域とｉ型領域とｎ型領域とが横方向につながった結晶性シリコン膜を有し、
前記第１のフォトダイオードは、可視光を吸収し赤外光を透過する機能を有し、
前記第２のフォトダイオードは、前記赤外光及び前記可視光を吸収する機能を有し、
前記第１の増幅回路は、前記第１のフォトダイオードで発生した光電流に対応する電荷を増幅する機能を有し、
前記第２の増幅回路は、前記第２のフォトダイオードで発生した光電流に対応する電荷を増幅する機能を有し、
前記可視光と前記赤外光とを含む入射光が入射される側に前記第１のフォトダイオードが位置し、前記第１のフォトダイオードと前記第２のフォトダイオードのｉ型領域とは重なる領域を有するように設けられ、
前記第１の増幅回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
前記第１のトランジスタのソース又はドレインの一方は、前記第１のフォトダイオードと電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２の増幅回路は、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
前記第４のトランジスタのソース又はドレインの一方は、前記第２のフォトダイオードと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタ及び前記第４のトランジスタは、チャネルが酸化物半導体層に形成されるトランジスタであり、
前記第２のトランジスタの上、前記第３のトランジスタの上、前記第５のトランジスタの上、及び、前記第６のトランジスタの上に、絶縁層を有し、
前記絶縁層の上に、前記第１のトランジスタと、前記第４のトランジスタとを有することを特徴とする光検出回路。