JP5688629B2

JP5688629B2 - ゲート駆動回路

Info

Publication number: JP5688629B2
Application number: JP2008335092A
Authority: JP
Inventors: 寺師　裕人; 裕人寺師
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2008-12-26
Filing date: 2008-12-26
Publication date: 2015-03-25
Anticipated expiration: 2028-12-26
Also published as: US8344762B2; JP2010158112A; US20100165664A1

Description

本発明は、ＭＯＳＦＥＴやＩＧＢＴなどのＭＯＳゲート構造を有するスイッチング素子を駆動対象とするゲート駆動回路に関する。

近年、スイッチング電源装置における変換周波数は、装置の小型化の要求に伴って、年々高周波数化されている。そのため、スイッチング電源装置の主スイッチング素子として使用されるＭＯＳＦＥＴ（金属酸化膜形電界効果トランジスタ）には、そのゲート・ソース間に高速のゲート駆動信号を供給するためのゲート駆動回路が設けられる。特に、ＭＯＳＦＥＴのゲート・ソース間容量とインダクタンス素子とからなる共振回路を利用して、ゲート駆動回路内に蓄積された余剰エネルギーを直流電源側に回生させ、ＭＯＳＦＥＴのゲート駆動損失を減少させて、ＭＯＳＦＥＴを高速でスイッチングさせる技術が、例えば下記特許文献１，２などに開示されている。

特開平５−２０７７３１号公報特開２００６−５４９５４号公報

しかしながら、上記特許文献１，２に示されるゲート駆動回路は、いずれも非絶縁型の電源装置を念頭においた技術であるため、絶縁型の電源装置にそのまま適用することができないという課題があった。

また、上記特許文献１，２に示されるゲート駆動回路では、充電回路、放電回路、第１、第２の電力回生回路に加え、スイッチング素子、インダクタンス素子および零電圧クランプ素子からなる零電圧クランプ回路、ならびにスイッチング素子、インダクタンス素子および駆動電圧クランプ素子からなる駆動電圧クランプ回路を有しており、回路構成が複雑化すると共に、それらの回路を構成する各スイッチング素子の制御も複雑になるという課題があった。

本発明は、上記に鑑みてなされたものであって、高周波化にも対応可能であり、簡易な回路構成にて簡易な制御を可能とするゲート駆動回路を絶縁型の回路として構成することを目的とする。

本発明におけるゲート駆動回路は、ＭＯＳゲート構造を有する被駆動素子を駆動するゲート駆動回路であって、直流電源と、一次巻線および該一次巻線に磁気結合する二次巻線を具備するトランスと、前記一次巻線の一端と前記直流電源の正極との間に接続される第１のスイッチング素子と、前記直流電源からの電流を阻止するように前記第１のスイッチング素子の両端に接続される第１の一方向素子と、前記一次巻線の他端と前記直流電源の負極との間に接続される第２のスイッチング素子と、前記直流電源からの電流を阻止するように前記第２のスイッチング素子の両端に接続される第２の一方向素子と、を有して構成される一次側回路と、インダクタンス素子と、第３のスイッチング素子と、を有し、前記被駆動素子および前記トランスの二次巻線を回路内に含んで閉回路を構成する二次側回路と、を備え、前記一次側回路は、前記直流電源からのエネルギーを前記トランスを介して前記二次側回路に生じさせるものであると共に、前記トランスを介して前記二次側回路から得たエネルギーを前記直流電源に返還させるものであり、前記二次側回路は、前記トランスを介して前記一次側回路から得たエネルギーを利用して前記被駆動素子を充電するものであると共に、前記被駆動素子に蓄積されたエネルギーを放電し、前記トランスを介して前記一次側回路に生じさせるものであることを特徴とする。

また、本発明におけるゲート駆動回路は、前記一次側回路は、前記第１の一方向素子に直列に接続され、前記直流電源からの電流を阻止するように、当該第１の一方向素子と共に当該直流電源の両端に接続される第３の一方向素子と、前記第２の一方向素子に直列に接続され、前記直流電源からの電流を阻止するように、当該第２の一方向素子と共に当該直流電源の両端に接続される第４の一方向素子と、を備えたことを特徴とする。

また、本発明におけるゲート駆動回路は、ＭＯＳゲート構造を有する第１、第２の被駆動素子を駆動するゲート駆動回路であって、直流電源と、第１の一次巻線および第２の一次巻線、ならびに前記第１の一次巻線に磁気結合する第１の二次巻線および前記第２の一次巻線に磁気結合する第２の二次巻線を具備するトランスと、直列接続された前記第１の一次巻線および前記直流電源を回路内に含んで閉回路を構成する第１のスイッチング素子と、前記直流電源からの電流を阻止するように前記第１のスイッチング素子の両端に接続される第１の一方向素子と、直列接続された前記第２の一次巻線および前記直流電源を回路内に含んで閉回路を構成する第２のスイッチング素子と、前記直流電源からの電流を阻止するように前記第２のスイッチング素子の両端に接続される第２の一方向素子と、を有して構成される一次側回路と、第１のインダクタンス素子と、第３のスイッチング素子と、第３の一方向素子と、を有し、さらに前記第１の被駆動素子および前記トランスの第１の二次巻線を回路内に含み、かつ、前記直流電源からの電流が前記第１の一次巻線に流れたときに前記第１の二次巻線に生じた誘起電圧による電流を流す向きに前記第３の一方向素子が接続されて閉回路を構成する第１の二次側回路と、第２のインダクタンス素子と、第４のスイッチング素子と、第４の一方向素子と、を有し、さらに前記第２の被駆動素子および前記トランスの第２の二次巻線を回路内に含み、かつ、前記直流電源からの電流が前記第２の一次巻線に流れたときに前記第２の二次巻線に生じた誘起電圧による電流を流す向きに前記第４の一方向素子が接続されて閉回路を構成する第２の二次側回路と、を備え、前記一次側回路は、前記直流電源からのエネルギーを前記トランスを介して前記第１、第２の二次側回路に生じさせるものであると共に、前記トランスを介して前記第１、第２の二次側回路から得たエネルギーを前記直流電源に返還させるものであり、前記第１の二次側回路は、前記トランスを介して前記一次側回路から得たエネルギーを利用して前記第１の被駆動素子を充電するものであると共に、前記第１の被駆動素子に蓄積されたエネルギーを放電し、前記トランスを介して前記一次側回路に生じさせるものであり、前記第２の二次側回路は、前記トランスを介して前記一次側回路から得たエネルギーを利用して前記第２の被駆動素子を充電するものであると共に、前記第２の被駆動素子に蓄積されたエネルギーを放電し、前記トランスを介して前記一次側回路に生じさせるものであることを特徴とする。

本発明のゲート駆動回路によれば、ＭＯＳゲート構造を有する被駆動素子を駆動するゲート駆動回路であって、直流電源、一次巻線および該一次巻線に磁気結合する二次巻線を具備するトランス、一次巻線の一端と前記直流電源の正極との間に接続される第１のスイッチング素子、直流電源からの電流を阻止するように前記第１のスイッチング素子の両端に接続される第１の一方向素子、一次巻線の他端と直流電源の負極との間に接続される第２のスイッチング素子、ならびに直流電源からの電流を阻止するように第２のスイッチング素子の両端に接続される第２の一方向素子を有して構成される一次側回路は、第１のスイッチング素子および第２のスイッチング素子をオンすることにより、直流電源からのエネルギーをトランスを介して二次側回路に生じさせ、インダクタンス素子および第３のスイッチング素子を有し、被駆動素子およびトランスの二次巻線を回路内に含んで閉回路を構成する二次側回路は、トランスを介して前記一次側回路から得たエネルギーを利用して前記被駆動素子を充電すると共に、第３のスイッチング素子をオンすることにより、被駆動素子に蓄積されたエネルギーを放電し、トランスを介して一次側回路に生じさせ、一次側回路は、二次側回路から得たエネルギーを直流電源に返還させるように動作するので、高周波化にも対応可能であり、簡易な回路構成にて簡易な制御が可能となる。

また、本発明のゲート駆動回路によれば、被駆動素子と直流電源とをトランスを介して絶縁することができるので、絶縁型の電源装置が要求される機器等への搭載が可能となる。

また、本発明のゲート駆動回路によれば、一次側回路では、第１の一方向素子と第３の一方向素子とが直列に接続され、これらの直列回路が直流電源からの電流を阻止するように直流電源の両端に接続されると共に、第２の一方向素子と第４の一方向素子とが直列に接続され、これらの直列回路が直流電源からの電流を阻止するように直流電源の両端に接続されるので、励磁電流によるエネルギーを直流電源に戻すことが可能となる。

また、本発明のゲート駆動回路によれば、ＭＯＳゲート構造を有する第１、第２の被駆動素子を駆動するゲート駆動回路であって、直流電源、第１の一次巻線および第２の一次巻線、ならびに前記第１の一次巻線に磁気結合する第１の二次巻線および前記第２の一次巻線に磁気結合する第２の二次巻線を具備するトランス、直列接続された前記第１の一次巻線および前記直流電源を回路内に含んで閉回路を構成する第１のスイッチング素子、直流電源からの電流を阻止するように第１のスイッチング素子の両端に接続される第１の一方向素子と直列接続された第２の一次巻線および直流電源を回路内に含んで閉回路を構成する第２のスイッチング素子、ならびに直流電源からの電流を阻止するように第２のスイッチング素子の両端に接続される第２の一方向素子を有して構成される一次側回路は、第１のスイッチング素子をオンすることにより、直流電源からのエネルギーをトランスを介して第１の二次側回路に生じさせ、第１のインダクタンス素子、第３のスイッチング素子、第１の被駆動素子、第１の二次巻線および、直流電源からの電流が第１の一次巻線に流れたときに第１の二次巻線に生じた誘起電圧による電流を流す向きに接続された第３の一方向素子を回路内に含んで閉回路を構成する第１の二次側回路は、トランスを介して一次側回路から得たエネルギーを利用して第１の被駆動素子を充電すると共に、第３のスイッチング素子をオンすることにより第１の被駆動素子に蓄積されたエネルギーを放電し、トランスを介して一次側回路に生じさせ、一次側回路は、第１の二次側回路から得たエネルギーを直流電源に返還させる。同様に、一次側回路は、第２のスイッチング素子をオンすることにより、直流電源からのエネルギーをトランスを介して第２の二次側回路に生じさせ、第２のインダクタンス素子、第４のスイッチング素子、第２の被駆動素子、第２の二次巻線および、直流電源からの電流が第２の一次巻線に流れたときに第２の二次巻線に生じた誘起電圧による電流を流す向きに接続された第４の一方向素子を回路内に含んで閉回路を構成する第２の二次側回路は、トランスを介して一次側回路から得たエネルギーを利用して第２の被駆動素子を充電すると共に、第４のスイッチング素子をオンすることにより第２の被駆動素子に蓄積されたエネルギーを放電し、トランスを介して一次側回路に生じさせ、一次側回路は、第２の二次側回路から得たエネルギーを直流電源に返還させる。本発明のゲート駆動回路は、上記のように構成され、上記のように動作するので、高周波化にも対応可能であり、簡易な回路構成にて簡易な制御が可能となる。

以下に添付図面を参照して、本発明にかかるゲート駆動回路の実施の形態を詳細に説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
（ゲート駆動回路が搭載される電源装置の構成）
図１は、本発明の実施の形態１にかかるゲート駆動回路を搭載した電源装置の構成を示す図である。同図に示す電源装置は、コンバータ１０、本発明のゲート駆動回路に対応するゲート駆動回路１４および出力電圧制御回路１６を備えている。コンバータ１０は、直流電圧変換を行うＤＣ／ＤＣコンバータであり、直流入力である入力Ｖｉｎを直流出力の出力Ｖｏに変換して出力する。ゲート駆動回路１４および出力電圧制御回路１６は、出力電圧安定化のためのフィードバック制御系１２を構成する。出力電圧制御回路１６は、出力Ｖｏの出力電圧を検出した信号（出力電圧検出信号２０）に基づいてゲート駆動回路１４を制御するための出力電圧制御信号２２を生成出力する。ゲート駆動回路１４は、出力電圧制御信号２２に基づいてコンバータ１０に具備される主スイッチング素子を制御するための駆動信号（ゲート駆動信号２４）を生成して出力する。なお、図１の構成では、入力Ｖｉｎに基づいて生成される出力電圧として、出力Ｖｏのみを図示しているが、一つの直流入力から複数あるいは複数種の直流出力を生成することも無論可能である。

（電源装置の特性）
つぎに、近年の電源装置の特性について説明する。例えば、パソコン等に搭載される電源装置では、ＣＰＵ、ハードディスク、ＵＳＢ機器、冷却用ファンなど、様々な機器の特性に応じた仕様のものが要求される。その中でも、ＣＰＵを駆動するための電源装置には、クロック周波数の高速化、入力電圧の低電圧化、および待機→起動→待機という動作の繰り返しによって生ずる急激な電流変化（大電流化）に対応するための高速なスイッチング動作のものが要求される。

（ゲート駆動回路の構成）
つぎに、本発明の実施の形態１にかかるゲート駆動回路の構成について説明する。図２は、実施の形態１にかかるゲート駆動回路の構成を示す回路図である。

図２において、実施の形態１のゲート駆動回路には、一次巻線Ｌ１および二次巻線Ｌ２を有するトランスＴ１を介して一次側回路２５と二次側回路３０とが構成されている。

一次側回路２５は、直流電源Ｅ１ならびに、トランスＴ１の一次巻線Ｌ１を含み、一方向素子であるダイオードＤ１〜Ｄ４、およびスイッチング素子Ｓ１，Ｓ２を有して構成される。一次側回路２５では、ダイオードＤ１のアノードとダイオードＤ３のカソードとが突き合うように直列に接続され、ダイオードＤ４のアノードとダイオードＤ２のカソードとが突き合うように直列に接続される。ダイオードＤ１，Ｄ４のカソード同士およびダイオードＤ２，Ｄ３のアノード同士が接続され、これらの接続端には、正極がダイオードＤ１のカソード側、負極がダイオードＤ２のアノード側となるように、直流電源Ｅ１が接続される。ダイオードＤ１，Ｄ３およびダイオードＤ２，Ｄ４の各接続端には、トランスＴ１の一次巻線Ｌ１が接続される。ダイオードＤ１の両端には、スイッチング素子Ｓ１が並列に接続され、ダイオードＤ２の両端には、スイッチング素子Ｓ２が並列に接続される。なお、後述するように、ダイオードＤ１，Ｄ２は、ゲート入力容量Ｃ１１に蓄積されたエネルギーを直流電源Ｅ１に戻すための回生用素子として機能し、ダイオードＤ３，Ｄ４は、励磁電流によるエネルギーを直流電源に戻すための回生用素子として機能する。

また、二次側回路３０は、例えばＭＯＳＦＥＴである被駆動素子２のゲート入力容量Ｃ１１およびトランスＴ１の二次巻線Ｌ２を含み、インダクタンス素子Ｌ３、抵抗素子Ｒ１、一方向素子であるダイオードＤ５，Ｄ６、スイッチング素子Ｓ３を有して構成される。二次側回路３０では、ゲート入力容量Ｃ１１に対し、トランスＴ１の二次巻線Ｌ２、インダクタンス素子Ｌ３、抵抗素子Ｒ１、およびスイッチング素子Ｓ３が直列に接続されると共に、ゲート入力容量Ｃ１１の両端にダイオードＤ６が並列に接続され、スイッチング素子Ｓ３の両端にダイオードＤ５が並列に接続される。なお、ダイオードＤ６は、カソードがゲート入力容量Ｃ１１の一端（ドット端側）に接続され、アノードが他端（非ドット端側）に接続され、ダイオードＤ５は、カソードがスイッチング素子Ｓ３の一端（ドット端側）に接続され、アノードが他端（非ドット端側）に接続される。

また、図２の構成において、スイッチング素子Ｓ１，Ｓ２は、ＰＷＭ制御手段２６から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御され、スイッチング素子Ｓ３は、ＰＷＭ制御手段２７から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御される。なお、図２では、スイッチング素子Ｓ３に並列に接続されるダイオードＤ５を備える構成について示しているが、スイッチング素子として例えばＦＥＴを用いたときには、ＦＥＴが構造的に具備するボディダイオードで代用してもよい。

（ゲート駆動回路の動作）
図３は、図２に示すゲート駆動回路における要部波形図である。図３において、ＰＷＭ１は、ＰＷＭ制御手段２６からスイッチング素子Ｓ１，Ｓ２に印加される信号波形であり、ＰＷＭ２は、ＰＷＭ制御手段２７からスイッチング素子Ｓ３に印加される信号波形であり、Ｖｃ１１は、ゲート入力容量Ｃ１１の両端電圧（ドット端側が正極となる）であり、ＩＬ１は、トランスＴ１の一次巻線Ｌ１に流れる電流（ドット端に流れ込む場合を正とする）であり、ＩＬ２は、トランスＴ１の二次巻線Ｌ２（インダクタンス素子Ｌ３）に流れる電流（ドット端に流れ込む場合を正とする）である。なお、これらのＩＬ１，ＩＬ２については、ゲート入力容量Ｃ１１に対する充電電流およびゲート入力容量Ｃ１１からの放電電流のみを示している。実際には、トランスＴ１の励磁に必要な励磁電流を含み、図３に示すものとは幾分異なった波形となるが、ゲート駆動回路の動作上、本質的なものではない。このため、以下、図３に示すＩＬ１，ＩＬ２の電流波形を用いた説明とする。

また、図４は、図２のゲート駆動回路を適用した被駆動素子の状態遷移図である。図４において、縦軸ｊ_Lは、入力電圧Ｖｉおよび特性インピーダンスＺに基づき、充電電流の最大値が“１”となるように正規化したインダクタンス素子Ｌ３の電流値であり、横軸ｍ_Cは、入力電圧Ｖｉで正規化したゲート入力容量Ｃ１１の電圧値である。なお、特性インピーダンスＺは、ゲート入力容量Ｃ１１の容量、インダクタンス素子Ｌ３のインダクタンスに基づいて決定される。

つぎに、これらの各図を参照しつつ、実施の形態１にかかるゲート駆動回路の動作について説明する。

まず、ＰＷＭ制御手段２６は、被駆動素子２をターンオンさせるため、スイッチング素子Ｓ１，Ｓ２にオンパルスを印加する。このとき、スイッチング素子Ｓ１，Ｓ２がターンオンし、一次側回路２５では、直流電源Ｅ１の正極→スイッチング素子Ｓ１→トランスＴ１の一次巻線Ｌ１→スイッチング素子Ｓ２→直流電源Ｅ１の負極に至る閉回路が形成される。トランスＴ１の一次巻線Ｌ１に流れる電流は急激に変化できないため、一次巻線Ｌ１には、ドット端側を正とする電圧が発生し、一次巻線Ｌ１と磁気結合している二次巻線Ｌ２にドット端側を正とする電圧が発生すると共に、図３に示すような電流ＩＬ１が流れる（一次巻線Ｌ１のドット端に流れ込む方向の電流であるため、図示のように正の電流となる）。

一方、二次側回路３０では、二次巻線Ｌ２に発生した電圧を電源電圧として、二次巻線Ｌ２の一端（ドット端側）→インダクタンス素子Ｌ３→抵抗素子Ｒ１→ゲート入力容量Ｃ１１→ダイオードＤ５→二次巻線Ｌ２の他端（非ドット端側）に至る閉回路が形成され、ゲート入力容量Ｃ１１は充電される。このとき、図３に示すような電流ＩＬ２が流れる（二次巻線Ｌ２のドット端から流れ出す方向の電流であるため、図示のように負の電流となる）。この電流は、ゲート入力容量Ｃ１１のキャパシタンス成分と、インダクタンス素子Ｌ３のインダクタンス成分による共振電流であり、インダクタンス素子Ｌ３に蓄積されたエネルギーは、ゲート入力容量Ｃ１１に移動する。なお、抵抗素子Ｒ１は、実際のゲート駆動回路においては小さな抵抗値を有するものであり、共振電流の大きさには殆ど影響を与えないものと考えて差し支えない。

このときの動作は、図４に示す状態遷移図の状態１で表される。図４において、スイッチング素子Ｓ１，Ｓ２がターンオンする直前の初期状態から、スイッチング素子Ｓ１，Ｓ２がターンオンし、ゲート入力容量Ｃ１１の充電動作による直列共振電流波形の１／４波長に至るまでの間、ゲート入力容量Ｃ１１に流れ込む方向の電流がゼロから徐々に増加すると共に、ゲート入力容量Ｃ１１の両端電圧（図３のＶｃ１１の波形を参照）もゼロから徐々に上昇する。一方、直列共振電流波形の１／４波長に達すると、ゲート入力容量Ｃ１１に流れ込む電流が最大になると共に、電圧が直流電源Ｅ１と等しくなり（トランスＴ１の巻数比が１：１の場合）、その後は、電圧がさらに上昇するものの、電流は次第に減少して、直列共振電流波形の１／２波長に達すると、電流はゼロになると共に、ゲート入力容量Ｃ１１には直流電源Ｅ１の２倍の電圧が蓄積される。

こうして、被駆動素子２のゲート入力容量Ｃ１１の電位を上昇させることにより、被駆動素子２をターンオンさせるが、ゲート入力容量Ｃ１１の電圧が上昇すると、ゲート入力容量Ｃ１１に流れ込む方向の電流がゼロになる。また、二次側回路３０のスイッチング素子Ｓ３はオフ状態にあるため、スイッチング素子Ｓ１，Ｓ２のオン，オフ状態に拘らず、被駆動素子２はオン状態を維持する。よって、スイッチング素子Ｓ１、Ｓ２をオフにするタイミングは、ゲート入力容量Ｃ１１の充電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子２をターンオフさせるために、スイッチング素子Ｓ３をターンオンさせる直前までの間であればよく、時間的な制約を小さくすることができる。

つぎに、ＰＷＭ制御手段２７は、被駆動素子２をターンオフさせるため、スイッチング素子Ｓ３にオンパルスを印加する。このとき、スイッチング素子Ｓ３がターンオンし、二次側回路３０では、ゲート入力容量Ｃ１１の正極（ドット端側）→抵抗素子Ｒ１→インダクタンス素子Ｌ３→二次巻線Ｌ２→スイッチング素子Ｓ３→ゲート入力容量Ｃ１１の負極（非ドット端側）に至る閉回路が形成され、ゲート入力容量Ｃ１１に蓄積された電荷が放電される。トランスＴ１の二次巻線Ｌ２に流れる電流は急激に変化できないため、二次巻線Ｌ２には、ドット端側を正とする電圧が発生し、二次巻線Ｌ２と磁気結合している一次巻線Ｌ１にドット端側を正とする電圧が発生すると共に、図３に示すような電流ＩＬ２が流れる（二次巻線Ｌ２のドット端に流れ込む方向の電流であるため、図示のように正の電流となる）。

一方、一次側回路２５では、一次巻線Ｌ１に発生した電圧（直流電源Ｅ１の２倍の電圧）と直流電源Ｅ１の電圧との電位差を利用して、一次巻線Ｌ１の一端（ドット端側）→ダイオードＤ１→直流電源Ｅ１→ダイオードＤ２→一次巻線Ｌ１の他端（非ドット端側）に至る閉回路が形成され、図３に示すような電流ＩＬ１が流れる（一次巻線Ｌ１のドット端から流れ出す方向の電流であるため、図示のように負の電流となる）。なお、この電流は、ゲート入力容量Ｃ１１のキャパシタンス成分と、インダクタンス素子Ｌ３のインダクタンス成分とによる共振電流であり、ゲート入力容量Ｃ１１に蓄積されていたエネルギーが、トランスＴ１を介して直流電源Ｅ１に返還される。

このときの動作は、図４に示す状態遷移図の状態２で表される。図４において、スイッチング素子Ｓ３がターンオンする直前の状態から、スイッチング素子Ｓ３がターンオンし、ゲート入力容量Ｃ１１の放電動作による直列共振電流波形の１／４波長に至るまでの間、ゲート入力容量Ｃ１１から電荷が流出する方向の電流がゼロから徐々に増加する一方で、ゲート入力容量Ｃ１１の両端電圧（図３のＶｃ１１の波形を参照）は直流電源Ｅ１の２倍の電圧から徐々に下降する。直列共振電流波形の１／４波長に達すると、ゲート入力容量Ｃ１１から流出する電流が最小になると共に、電圧が直流電源Ｅ１と等しくなり（トランスＴ１の巻数比が１：１の場合）、その後は、電流が次第に減少しつつ、電圧もさらに下降して、直列共振電流波形の１／２波長に達すると、ゲート入力容量Ｃ１１からの電流はゼロになると共に、ゲート入力容量Ｃ１１の両端間電圧もゼロになり、当該ゲート入力容量Ｃ１１に蓄えられていたエネルギーが、直流電源Ｅ１側に返還される。

こうして、被駆動素子２のゲート入力容量Ｃ１１の電位を下降させることにより、被駆動素子２はターンオフとなる。また、一次側回路２５のスイッチング素子Ｓ１，Ｓ２はオフ状態にあるため、スイッチング素子Ｓ３のオン，オフ状態に拘らず、被駆動素子２が充電されることはなく、被駆動素子２はオフ状態を維持する。よって、スイッチング素子Ｓ３をオフにするタイミングは、ゲート入力容量Ｃ１１の放電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子２をターンオンさせるために、スイッチング素子Ｓ１，Ｓ２をターンオンさせる直前までの間であればよく、時間的な制約を小さくすることができる。

なお、上述したゲート駆動回路では、被駆動素子２のゲート入力容量Ｃ１１を充電するときと、放電するときの損失が実際には存在するため、直流電源Ｅ１側にエネルギーを完全に返還することはできない。そのため、図４の状態遷移図上における電流および電圧の軌跡は、その半径が次第に小さくなる。こうした損失がなければ、電流と電圧の軌跡は、その半径を一定に保つことが可能となる。

また、上記において、ダイオードＤ１，Ｄ２は、ゲート入力容量Ｃ１１に蓄積されていたエネルギーを直流電源Ｅ１に返還（回生）するための回生用素子として動作することについて説明したが、ダイオードＤ３，Ｄ４についても、ダイオードＤ１，Ｄ２と同様に回生用素子として動作する。具体的に、スイッチング素子Ｓ１，Ｓ２をオフした際、トランスＴ１の一次巻線Ｌ１に流れていた電流は、ダイオードＤ３，Ｄ４を介して直流電源Ｅ１に返還（回生）される。すなわち、ダイオードＤ３，Ｄ４は、トランスＴ１の一次巻線Ｌ１に流れていた電流が行き場を失うことを防ぎ、直流電源Ｅ１に返還（回生）する円滑な動作を実現する。また、ゲート入力容量Ｃ１１に蓄積されていた電荷が一次側回路２５側に移動した後に、インダクタンス素子Ｌ３とゲート入力容量Ｃ１１の共振が続き、ゲート入力容量Ｃ１１に負の電荷が蓄積されるのをダイオードＤ６が導通することで抑止している。

以上説明したように、本実施の形態にかかるゲート駆動回路によれば、一次側回路２５は、スイッチング素子Ｓ１，Ｓ２をオンすることにより、直流電源Ｅ１からのエネルギーをトランスＴ１を介して二次側回路３０に生じさせ、二次側回路３０は、トランスＴ１を介し一次側回路２５から得たエネルギーを利用して被駆動素子２を充電すると共に、スイッチング素子Ｓ３をオンすることにより、被駆動素子２に蓄積されたエネルギーを放電し、トランスＴ１を介して一次側回路２５に生じさせ、一次側回路２５は、二次側回路３０から得たエネルギーを直流電源Ｅ１に返還させるように動作するので、高周波化にも対応可能であり、簡易な回路構成および簡易な制御が可能となる。

また、この実施の形態のゲート駆動回路は、被駆動素子と直流電源とをトランスを介して絶縁することができるので、安全上の理由で絶縁型の電源装置が要求される機器等への搭載が可能となる。

また、この実施の形態のゲート駆動回路によれば、スイッチング素子Ｓ１，Ｓ２をオフにするタイミングは、ゲート入力容量Ｃ１１の充電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子２をターンオフさせるために、スイッチング素子Ｓ３をターンオンさせる直前までの間であればよく、また、スイッチング素子Ｓ３をオフにするタイミングは、ゲート入力容量Ｃ１１の放電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子２をターンオンさせるために、スイッチング素子Ｓ１，Ｓ２をターンオンさせる直前までの間であればよいので、エネルギーを直流電源Ｅ１側に返還する際の時間的な制約が小さくなるという効果が得られる。

また、この実施の形態のゲート駆動回路によれば、ゲート電圧の波形の立ち上がり、立下りが急峻でないためノイズの発生が少ないという効果も得られる。

実施の形態２．
つぎに、本発明の実施の形態２にかかるゲート駆動回路について説明する。図５は、実施の形態２にかかるゲート駆動回路の構成を示す回路図である。実施の形態１のゲート駆動回路は、図２に示すように、トランスの一次側に直流電源を接続し、一つの被駆動素子をトランスの二次側に接続するようにした、所謂フォーワード型として構成していた。一方、実施の形態２のゲート駆動回路は、図５に示すように、二つの被駆動素子をトランスの二次側に接続し、かつ、二つの被駆動素子を一つの直流電源で交互に駆動するようにした、所謂プシュ・プル型として構成している。

（ゲート駆動回路の構成）
図５において、実施の形態２のゲート駆動回路には、第１の一次巻線Ｌ１および第２の一次巻線Ｌ２、ならびに第１の二次巻線Ｌ３および第２の二次巻線Ｌ４を有するトランスＴ２を介して一次側回路４０と二次側回路５０とが構成されている。

一次側回路４０は、直流電源Ｅ１ならびに、トランスＴ２の第１の一次巻線Ｌ１、第２の一次巻線Ｌ２を含み、一方向素子であるダイオードＤ１，Ｄ２、およびスイッチング素子Ｓ１，Ｓ２を有して構成される。一次側回路４０では、ダイオードＤ１，Ｄ２の各アノード同士が突き合うように直列に接続される。ダイオードＤ１の両端には、スイッチング素子Ｓ１が並列に接続され、ダイオードＤ２の両端には、スイッチング素子Ｓ２が並列に接続される。また、トランスＴ２の第１の一次巻線Ｌ１および第２の一次巻線Ｌ２は、直列に接続されると共に、ダイオードＤ１，Ｄ２による直列回路の両端に並列に接続されるように、第１の一次巻線Ｌ１の一端側（非ドット端側）にダイオードＤ１のカソードが接続され、第２の一次巻線Ｌ２の一端側（非ドット端側）にダイオードＤ２のカソードが接続される。さらに、直列接続された第１の一次巻線Ｌ１および第２の一次巻線Ｌ２の接続端と、ダイオードＤ１，Ｄ２の接続端との間には、正極が第１の一次巻線Ｌ１および第２の一次巻線Ｌ２の接続端側、負極がダイオードＤ１，Ｄ２の接続端側となるように、直流電源Ｅ１が接続される。

また、二次側回路５０は、互いに同一もしくは同等の回路構成を有する第１の二次側回路５６、第２の二次側回路５８を備えて構成される。第１の二次側回路５６は、例えばＭＯＳＦＥＴである被駆動素子４のゲート入力容量Ｃ３およびトランスＴ２の第１の二次巻線Ｌ３を含み、インダクタンス素子Ｌ５、抵抗素子Ｒ３、一方向素子であるダイオードＤ３，Ｄ５、スイッチング素子Ｓ３を有して構成される。第１の二次側回路５６では、ゲート入力容量Ｃ３に対し、トランスＴ２の第１の二次巻線Ｌ３、インダクタンス素子Ｌ５、抵抗素子Ｒ３、およびスイッチング素子Ｓ３が直列に接続されると共に、ゲート入力容量Ｃ３の両端にダイオードＤ５が並列に接続され、スイッチング素子Ｓ３の両端にダイオードＤ３が並列に接続される。なお、ダイオードＤ５は、ゲート入力容量Ｃ３の一端側（ドット端側）にカソードが接続され、他端側（非ドット端側）にアノードが接続され、ダイオードＤ３は、スイッチング素子Ｓ３の一端側（ドット端側）にカソード端が接続され、他端側（非ドット端側）にアノードが接続される。なお、第２の二次側回路５８も同様に構成され、素子の配置および接続についても第１の二次側回路５６と同一となる。よって、第２の二次側回路５８については、その詳細な説明を省略する。

また、図５の構成において、スイッチング素子Ｓ１は、ＰＷＭ制御手段４２から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御され、スイッチング素子Ｓ２は、ＰＷＭ制御手段４４から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御され、スイッチング素子Ｓ３は、ＰＷＭ制御手段５２から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御され、スイッチング素子Ｓ４は、ＰＷＭ制御手段５４から出力されるパルス信号（ＰＷＭ信号）によってオン・オフ制御される。

（ゲート駆動回路の動作）
図６は、図５に示すゲート駆動回路における要部波形図である。図６において、ＰＷＭ１は、ＰＷＭ制御手段４２からスイッチング素子Ｓ１に印加される信号波形であり、ＰＷＭ２は、ＰＷＭ制御手段４４からスイッチング素子Ｓ２に印加される信号波形であり、ＰＷＭ３は、ＰＷＭ制御手段５２からスイッチング素子Ｓ３に印加される信号波形であり、ＰＷＭ４は、ＰＷＭ制御手段５４からスイッチング素子Ｓ４に印加される信号波形である。また、Ｖｃ３は、ゲート入力容量Ｃ３の両端電圧（ドット端側が正極となる）であり、Ｖｃ４は、ゲート入力容量Ｃ４の両端電圧（ドット端側が正極となる）であり、ＩＬ１は、トランスＴ２の第１の一次巻線Ｌ１に流れる電流（ドット端に流れ込む場合を正とする、以下同じ）であり、ＩＬ２は、トランスＴ１の第２の一次巻線Ｌ２に流れる電流であり、ＩＬ３は、トランスＴ２の第１の二次巻線Ｌ３に流れる電流であり、ＩＬ４は、トランスＴ２の第２の二次巻線Ｌ４に流れる電流である。ここで、ＩＬ１，ＩＬ３については、ゲート入力容量Ｃ３に対する充電電流およびゲート入力容量Ｃ３からの放電電流のみを示している。ＩＬ２，ＩＬ４についても同様である。なお、実際には、トランスＴ２の励磁に必要な励磁電流を含み、図６に示すものとは幾分異なった波形となるが、ゲート駆動回路の動作上、本質的なものではない。このため、以下、図６に示すＩＬ１〜ＩＬ４の電流波形を用いた説明とする。

つぎに、図５および図６などを参照しつつ、実施の形態２にかかるゲート駆動回路の動作について説明する。

まず、ＰＷＭ制御手段４２は、被駆動素子３をターンオンさせるため、スイッチング素子Ｓ１にオンパルスを印加する。このとき、スイッチング素子Ｓ１がターンオンし、一次側回路４０では、直流電源Ｅ１の正極→第１の一次巻線Ｌ１→スイッチング素子Ｓ１→直流電源Ｅ１の負極に至る閉回路が形成される。第１の一次巻線Ｌ１に流れる電流は急激に変化できないため、第１の一次巻線Ｌ１には、ドット端側を正とする電圧が発生し、第１の一次巻線Ｌ１と磁気結合している第１の二次巻線Ｌ３にドット端側を正とする電圧が発生すると共に、図６に示すような電流ＩＬ１が流れる（第１の一次巻線Ｌ１のドット端に流れ込む方向の電流であるため、図示のように正の電流となる）。

一方、二次側回路５０における第１の二次側回路５６では、第１の二次巻線Ｌ３に発生した電圧を電源電圧として、第１の二次巻線Ｌ３の一端（ドット端側）→インダクタンス素子Ｌ５→抵抗素子Ｒ３→ゲート入力容量Ｃ３→ダイオードＤ３→第１の二次巻線Ｌ３の他端（非ドット端側）に至る閉回路が形成され、ゲート入力容量Ｃ３は充電される。このとき、図６に示すような電流ＩＬ３が流れる（第１の二次巻線Ｌ３のドット端から流れ出す方向の電流であるため、図示のように負の電流となる）。この電流は、ゲート入力容量Ｃ３のキャパシタンス成分と、インダクタンス素子Ｌ５のインダクタンス成分とによる共振電流であり、第１の二次巻線Ｌ３に蓄積されたエネルギーは、ゲート入力容量Ｃ３に移動する。なお、抵抗素子Ｒ３は、実際のゲート駆動回路においては小さな抵抗値を有するものであり、共振電流の大きさには殆ど影響を与えないものと考えて差し支えない。

こうして、被駆動素子３のゲート入力容量Ｃ３の電位を上昇させることにより、被駆動素子３をターンオンさせるが、ゲート入力容量Ｃ３の電圧が上昇すると、ゲート入力容量Ｃ３に流れ込む方向の電流がゼロになる。また、第１の二次側回路５６のスイッチング素子Ｓ３はオフ状態にあるため、スイッチング素子Ｓ１のオン，オフ状態に拘らず、被駆動素子３はオン状態を維持する。

なお、上記では説明を省略したが、ゲート入力容量Ｃ３の充電時における状態遷移は、図４に示した実施の形態１のものと同等である。したがって、一次側回路４０において、スイッチング素子Ｓ１をオフにするタイミングは、ゲート入力容量Ｃ３の充電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子３をターンオフさせるために、スイッチング素子Ｓ３をターンオンさせる直前までの間であればよく、実施の形態１と同様に、時間的な制約を小さくすることができる。

つぎに、ＰＷＭ制御手段５２は、被駆動素子３をターンオフさせるため、スイッチング素子Ｓ３にオンパルスを印加する。このとき、スイッチング素子Ｓ３がターンオンし、第１の二次側回路５８では、ゲート入力容量Ｃ３の正極（ドット端側）→抵抗素子Ｒ３→インダクタンス素子Ｌ５→第１の二次巻線Ｌ３→スイッチング素子Ｓ３→ゲート入力容量Ｃ３の負極（非ドット端側）に至る閉回路が形成され、ゲート入力容量Ｃ３に蓄積された電荷が放電される。第１の二次巻線Ｌ３に流れる電流は急激に変化できないため、第１の二次巻線Ｌ３には、ドット端側を正とする電圧が発生し、第１の二次巻線Ｌ３と磁気結合する第１の一次巻線Ｌ１にドット端側を正とする電圧が発生すると共に、図６に示すような電流ＩＬ３が流れる（第１の二次巻線Ｌ３のドット端に流れ込む方向の電流であるため、図示のように正の電流となる）。

一方、一次側回路４０では、第１の一次巻線Ｌ１に発生した電圧（直流電源Ｅ１の２倍の電圧）と直流電源Ｅ１の電圧との電位差を利用して、第１の一次巻線Ｌ１の一端（ドット端側）→直流電源Ｅ１→ダイオードＤ１→第１の一次巻線Ｌ１の他端（非ドット端側）に至る閉回路が形成され、図６に示すような電流ＩＬ１が流れる（第１の一次巻線Ｌ１のドット端から流れ出す方向の電流であるため、図示のように負の電流となる）。この電流は、ゲート入力容量Ｃ３のキャパシタンス成分と、インダクタンス素子Ｌ５のインダクタンス成分とによる共振電流であり、ゲート入力容量Ｃ３に蓄積されていたエネルギーが、トランスＴ２を介して直流電源Ｅ１に返還される。

なお、図５において、ゲート入力容量Ｃ３に蓄積されていた電荷が一次側回路４０側に移動した後に、インダクタンス素子Ｌ５とゲート入力容量Ｃ３の共振が続き、ゲート入力容量Ｃ３に負の電荷が蓄積されるのをダイオードＤ５が導通することで抑止している。

また、上記では説明を省略したが、ゲート入力容量Ｃ３の放電時における状態遷移は、図４に示した実施の形態１のものと同等である。したがって、第１の二次側回路５６において、スイッチング素子Ｓ３をオフにするタイミングは、ゲート入力容量Ｃ３の放電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子３をターンオフさせるために、スイッチング素子Ｓ１をターンオンさせる直前までの間であればよく、実施の形態１と同様に、時間的な制約を小さくすることができる。

上述した説明は、被駆動素子３をターンオン／ターンオフさせるとき動作に関するものであったが、被駆動素子４をターンオン／ターンオフさせるときの動作についても上記と同様であり、ＰＷＭ制御手段４４およびＰＷＭ制御手段５４が、それぞれスイッチング素子Ｓ２，Ｓ４に対して上記と同様なタイミング制御を行えばよい。

以上説明したように、本実施の形態にかかるゲート駆動回路によれば、一次側回路４０は、直流電源Ｅ１からのエネルギーをトランスＴ２を介して第１の二次側回路５６および第２の二次側回路５８に生じさせ、第１の二次側回路５６は、トランスＴ２を介し一次側回路４０から得たエネルギーを利用して被駆動素子３を充電すると共に、被駆動素子３に蓄積されたエネルギーを放電し、トランスＴ２を介して一次側回路４０に生じさせ、第２の二次側回路５８は、トランスＴ２を介し一次側回路４０から得たエネルギーを利用して被駆動素子４を充電すると共に、被駆動素子４に蓄積されたエネルギーを放電し、トランスＴ２を介して一次側回路４０に生じさせ、一次側回路４０は、第１の二次側回路５６および第２の二次側回路５８から得たエネルギーを直流電源Ｅ１に返還させるように動作するので、高周波化にも対応可能であり、簡易な回路構成および簡易な制御が可能となる。

また、この実施の形態のゲート駆動回路によれば、スイッチング素子Ｓ１をオフにするタイミングは、ゲート入力容量Ｃ３の充電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子３をターンオフさせるために、スイッチング素子Ｓ３をターンオンさせる直前までの間であればよく、スイッチング素子Ｓ２をオフにするタイミングは、ゲート入力容量Ｃ４の充電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子４をターンオフさせるために、スイッチング素子Ｓ４をターンオンさせる直前までの間であればよく、また、スイッチング素子Ｓ３をオフにするタイミングは、ゲート入力容量Ｃ３の放電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子３をターンオフさせるために、スイッチング素子Ｓ１をターンオンさせる直前までの間であればよく、スイッチング素子Ｓ４をオフにするタイミングは、ゲート入力容量Ｃ４の放電時における直列共振電流波形の１／４波長を過ぎた後、被駆動素子４をターンオフさせるために、スイッチング素子Ｓ２をターンオンさせる直前までの間であればよいので、エネルギーを直流電源Ｅ１側に返還する際の時間的な制約が小さくなるという効果が得られる。

以上のように、本発明にかかるゲート駆動回路は、簡易な回路構成および簡易な制御を可能とするゲート駆動回路を絶縁型の回路として構成する場合に有用である。

本発明の実施の形態１にかかるゲート駆動回路を搭載した電源装置の構成を示す図である。実施の形態１にかかるゲート駆動回路の構成を示す回路図である。図２に示すゲート駆動回路における要部波形図である。図２のゲート駆動回路を適用した被駆動素子の状態遷移図である。実施の形態２にかかるゲート駆動回路の構成を示す回路図である。図５に示すゲート駆動回路における要部波形図である。

符号の説明

２，３，４被駆動素子
１０コンバータ
１２フィードバック制御系
１４ゲート駆動回路
１６出力電圧制御回路
２０出力電圧検出信号
２２出力電圧制御信号
２４ゲート駆動信号
２５，４０一次側回路
２６，２７，４２，４４，５２，５４ＰＷＭ制御手段
３０，５０二次側回路
５６第１の二次側回路
５８第２の二次側回路
Ｃ１１，Ｃ３，Ｃ４ゲート入力容量

Claims

ＭＯＳゲート構造を有する被駆動素子を駆動するゲート駆動回路であって、一次巻線および当該一次巻線と磁気結合する二次巻線を有するトランスと、
前記一次巻線に接続される一次側回路と、前記二次巻線に接続される二次側回路と、
を備え、
前記一次側回路は、直流電源と、前記一次巻線の一端と前記直流電源の正極との間に接続される第１のスイッチング素子と、
前記一次巻線の前記一端から前記直流電源の正極に向かう方向が順方向になるように前記第１のスイッチング素子の両端に接続される第１の一方向素子と、
前記一次巻線の他端と前記直流電源の負極との間に接続される第２のスイッチング素子と、
前記直流電源の負極から前記一次巻線の前記他端に向かう方向が順方向になるように前記第２のスイッチング素子の両端に接続される第２の一方向素子と、
を備え、
前記二次側回路は、インダクタ素子と、第３のスイッチング素子と、前記第３のスイッチング素子の両端に接続される第５の一方向素子と、
を備え、
前記インダクタ素子および前記第３のスイッチング素子は、前記被駆動素子のゲート入力容量および前記二次巻線とともに閉回路を構成し、
前記ゲート入力容量の充電電流は、前記第１のスイッチング素子および第２のスイッチング素子がオンしたときに、前記第５の一方向素子を介して前記閉回路を流れ、
前記ゲート入力容量の放電電流は、前記第３のスイッチング素子がオンしたときに、前記第３のスイッチング素子を介して前記閉回路を流れ、
充電により前記ゲート入力容量に蓄積されたエネルギーは、前記第１の一方向素子および前記第２の一方向素子を介して流れる回生電流により、前記直流電源に回生され、
前記第１の一方向素子および前記第２の一方向素子を介して流れる回生電流は、前記ゲート入力容量の放電電流に基づいた電流である
ことを特徴とするゲート駆動回路。
前記一次側回路は、
前記直流電源の負極から前記一次巻線の前記一端に向かう方向が順方向になるように前記直流電源の負極と前記一次巻線の前記一端との間に接続される第３の一方向素子と、
前記一次巻線の前記他端と前記直流電源の正極との間に接続される第４の一方向素子と、
を備えたことを特徴とする請求項１に記載のゲート駆動回路。
ＭＯＳゲート構造を有する第１、第２の被駆動素子を駆動するゲート駆動回路であって、
それぞれの一端が相互に接続される第１の一次巻線および第２の一次巻線ならびに前記第１の一次巻線と磁気結合する第１の二次巻線および前記第２の一次巻線と磁気結合する第２の二次巻線と
前記第１の一次巻線および前記第２の一次巻線に接続される一次側回路と、前記第１の二次巻線に接続される第１の二次側回路と、前記第２の二次巻線に接続される第２の二次側回路と、を備え、
前記一次側回路は、
正極が前記第１の一次巻線の一端および前記第２の一次巻線の一端に接続される直流電源と、
前記直流電源の負極と前記第１の一次巻線の他端との間に接続される第１のスイッチング素子と、
前記直流電源の負極から前記第１の一次巻線の他端に向かう方向が順方向になるように前記第１のスイッチング素子の両端に接続される第１の一方向素子と、
前記直流電源の負極と前記第２の一次巻線の他端との間に接続される第２のスイッチング素子と、
前記直流電源の負極から前記第２の一次巻線の他端に向かう方向が順方向になるように前記第２のスイッチング素子の両端に接続される第２の一方向素子と、
を備え、
前記第１の二次側回路は、
第５のインダクタ素子と、第３のスイッチング素子と、前記第３のスイッチング素子の両端に接続される第３の一方向素子と、
を備え、
前記第２の二次側回路は、
第６のインダクタ素子と、第４のスイッチング素子と、前記第４のスイッチング素子の両端に接続される第４の一方向素子と、
を備え、
前記第５のインダクタ素子および前記第３のスイッチング素子は、前記第１の被駆動素子の第１のゲート入力容量および前記第１の二次巻線とともに第１の閉回路を構成し、
更に、前記第３の一方向素子は前記第１のゲート入力容量に充電電流が流れる方向が順方向になるように接続され、
前記第１のゲート入力容量の充電電流は、前記第１のスイッチング素子がオンしたときに、前記第３の一方向素子を介して前記第１の閉回路を流れ、
前記第１のゲート入力容量の放電電流は、前記第３のスイッチング素子がオンしたときに、当該第３のスイッチング素子を介して前記第１の閉回路を流れ、
充電により前記第１のゲート入力容量に蓄積されたエネルギーは、前記第１の一方向素子を介して流れる回生電流により、前記直流電源に回生され、
前記第１の一方向素子を介して流れる回生電流は、前記第１のゲート入力容量の放電電流に基づいた電流であり、
前記第６のインダクタ素子および前記第４のスイッチング素子は、前記第２の被駆動素子の第２のゲート入力容量および前記第２の二次巻線とともに第２の閉回路を構成し、
更に、前記第４の一方向素子は前記第２のゲート入力容量に充電電流が流れる方向が順方向になるように接続され、
前記第２のゲート入力容量の充電電流は、前記第２のスイッチング素子がオンしたときに、当該第４の一方向素子を介して前記第２の閉回路を流れ、
前記第２のゲート入力容量の放電電流は、前記第４のスイッチング素子がオンしたときに、当該第４のスイッチング素子を介して前記第２の閉回路を流れ、
充電により前記第２のゲート入力容量に蓄積されたエネルギーは、前記第２の一方向素子を介して流れる回生電流により、前記直流電源に回生され、
前記第２の一方向素子を介して流れる回生電流は、前記第２のゲート入力容量の放電電流に基づいた電流である
ことを特徴とするゲート駆動回路。