JP5584097B2 - ミュート回路 - Google Patents
ミュート回路 Download PDFInfo
- Publication number
- JP5584097B2 JP5584097B2 JP2010253777A JP2010253777A JP5584097B2 JP 5584097 B2 JP5584097 B2 JP 5584097B2 JP 2010253777 A JP2010253777 A JP 2010253777A JP 2010253777 A JP2010253777 A JP 2010253777A JP 5584097 B2 JP5584097 B2 JP 5584097B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switches
- resistance value
- circuit
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Description
また、電源電圧+Vが遮断される時刻tOFFにおいても同様であり、最低動作電圧以下においてポップノイズが発生する。
で求め、m番目にオンするスイッチのオン抵抗値R m を、
で求めて、前記並列オン抵抗値X m と前記オン抵抗値R m を設定することを特徴とする。
請求項2にかかる発明は、請求項1に記載のミュート回路において、前記スイッチ回路を、同一のオン抵抗を有するn個のスイッチと、該n個のそれぞれのスイッチに直列に接続された互いに抵抗値の異なる抵抗素子とからなるスイッチ回路に置き換えたことを特徴とする。
となる。ここで、全てのスイッチS1〜Snを同時にオンした場合は、式(2)に示すV0の電位変動成分が出力電圧VOUTとなって負荷RLに伝達されポップノイズが生じるが、スイッチS1〜Snを、それぞれ遅延を持たせて順番に切り替えることにより、この電位変動を分割し、ポップノイズを低減することができる。
となる。m番目のスイッチSmがオンとなったとき、出力電圧VOUT(m)は最終電圧VOSのm/nになる必要があるので、
となり、式(3)と(4)から、
となる。
となる。ここで、並列オン抵抗値Xmは、m番目にオンするスイッチSmのオン抵抗値Rmと、m−1番目までの並列に接続されたスイッチS1〜Sm-1の並列オン抵抗値Xm-1との並列接続により算出されるので、
となる。この式(7)からRmを求めると、
となる。このように式(6)から並列オン抵抗値Xmを求めてから、式(8)により、m番目のスイッチSmのオン抵抗値Rmを設定することができる。
となる。この電圧10mVを、出力電圧VOUTとして1mV以下で変化する電圧(変化の1ステップが1mV以下)にすることを目的とし、スイッチの数n=10とすると、負荷RL=32Ωとしたときのスイッチ回路4の並列オン抵抗値Xmは、図3(a)に示す値に設定し、10個のスイッチS1〜S10のそれぞれのオン抵抗値は、図3(b)に示す値に設定すればよい。各スイッチのオン抵抗値は、そのスイッチを構成するNMOSトランジスタとPMOSトランジスタのサイズ比(W/L)を適宜決定することにより、容易に設定することができる。
Claims (2)
- 演算増幅器の出力側と負荷との間に接続した互いにオン抵抗値の異なる並列接続のn個(nは2以上の整数)のスイッチからなるスイッチ回路と、前記n個のスイッチをオン/オフ制御して前記演算増幅器の急変する出力電圧を緩和する制御回路とを備えたミュート回路において、
前記制御回路が、前記演算増幅器の出力電圧が立ち上がる時は、前記n個のスイッチの内のオン抵抗値の最大のスイッチからオン抵抗値が小さいスイッチにかけて順番に前記n個のスイッチをオンに制御し、
前記演算増幅器の出力電圧が立ち下がる時は、前記n個のスイッチの内のオン抵抗値の最小のスイッチからオン抵抗値の大きなスイッチにかけて順番に前記n個のスイッチをオフに制御し、
且つ、前記n個のスイッチをオン又はオフする際に前記負荷にかかる電圧の変化が、前記n個のスイッチの全てがオンしたときに前記負荷にかかる電圧の1/nとなるように、
前記n個のスイッチの内のオン抵抗値の最大のスイッチからオン抵抗値が小さいスイッチにかけて順番に前記n個のスイッチをオンに制御するとき、R L を負荷の抵抗値として、1番目からm番目までのオンしたスイッチの並列オン抵抗値X m を、
で求め、m番目にオンするスイッチのオン抵抗値R m を、
で求めて、前記並列オン抵抗値X m と前記オン抵抗値R m を設定することを特徴とするミュート回路。 - 請求項1に記載のミュート回路において、
前記スイッチ回路を、同一のオン抵抗を有するn個のスイッチと、該n個のそれぞれのスイッチに直列に接続された互いに抵抗値の異なる抵抗素子とからなるスイッチ回路に置き換えたことを特徴とするミュート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253777A JP5584097B2 (ja) | 2010-11-12 | 2010-11-12 | ミュート回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253777A JP5584097B2 (ja) | 2010-11-12 | 2010-11-12 | ミュート回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012105182A JP2012105182A (ja) | 2012-05-31 |
JP5584097B2 true JP5584097B2 (ja) | 2014-09-03 |
Family
ID=46395050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010253777A Active JP5584097B2 (ja) | 2010-11-12 | 2010-11-12 | ミュート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5584097B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3949817B2 (ja) * | 1998-05-19 | 2007-07-25 | 富士通株式会社 | 音声ミュートユニット |
JP2002299973A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 増幅回路、増幅システム及びミュート方法 |
JP2005117091A (ja) * | 2003-10-02 | 2005-04-28 | Sony Corp | デジタルアンプ |
JP5006231B2 (ja) * | 2008-02-26 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | インピーダンス調整回路 |
JP2010130504A (ja) * | 2008-11-28 | 2010-06-10 | Renesas Electronics Corp | 終端抵抗装置、半導体装置、及び終端抵抗の制御方法 |
-
2010
- 2010-11-12 JP JP2010253777A patent/JP5584097B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012105182A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5431992B2 (ja) | トランスミッションゲート及び半導体装置 | |
US8410846B2 (en) | Variable gain amplifier | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
JP2008124726A (ja) | ランプ波発生回路およびadコンバータ | |
JP2008205560A (ja) | 可変利得増幅回路、フィルタ回路、及び半導体装置 | |
JP5621601B2 (ja) | ボリューム調整回路 | |
US8836560B2 (en) | Digital to analog converters with adjustable output resolution | |
JP2018513613A5 (ja) | ||
JP2007166190A (ja) | D級アンプ | |
JP5584097B2 (ja) | ミュート回路 | |
JP2004336772A5 (ja) | ||
JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
JPWO2010137095A1 (ja) | 抵抗型デジタル/アナログ変換器 | |
JP2012023581A (ja) | 増幅回路 | |
JP2016096497A (ja) | イコライザ回路及び半導体集積装置 | |
TWI347095B (en) | Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit | |
JP2004194118A (ja) | ソフト切換スイッチおよびアナログ信号処理回路 | |
JP2009055351A (ja) | 増幅回路 | |
JP5473531B2 (ja) | バイアス電位発生回路 | |
JP4928577B2 (ja) | アナログ信号出力回路 | |
JP2004080234A (ja) | 可変遅延回路 | |
JP4335234B2 (ja) | アナログ/デジタル変換回路 | |
JP2010154123A (ja) | スイッチトキャパシタ回路を含む装置 | |
JP2009188451A (ja) | ヒステリシスコンパレータ回路 | |
JP2008136107A (ja) | ランプ波生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5584097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |