JP4928577B2

JP4928577B2 - アナログ信号出力回路

Info

Publication number: JP4928577B2
Application number: JP2009080339A
Authority: JP
Inventors: 健山村
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2012-05-09
Anticipated expiration: 2029-03-27
Also published as: JP2010233101A

Description

本発明は、アナログ信号出力回路にかかり、特に、オーディオ機器に好適なアナログ信号出力回路に関する。

音楽や映像に付加される音声の信号（以下オーディオ信号と記す）の多くは、半導体集積回路によって処理される。また、オーディオ信号を処理する半導体集積回路の多くは、スイッチトキャパシタ回路（以下ＳＣ回路と記す）を含んでいる。
このような半導体集積回路を使ったオーディオ機器において、オーディオ信号をスピーカやヘッドホンから音楽等として出力する場合、ＳＣ回路は、Ｄ／Ａコンバータを使ってデジタル信号をアナログ化する、あるいはアナログ化された信号を低音強調する、さらにフィルタリングする。

図８は、一般的なＳＣ回路を示した図であって、音声信号のうち不要な高周波信号を取り除く一次のローパスフィルタを示している。図示したローパスフィルタは、３つのキャパシタＣ1、Ｃ2、Ｃ3と、３組のスイッチＳ1、Ｓ2、差動増幅器１を備えている。スイッチＳ1、Ｓ2は、いずれも互いにノンオーバーラップの関係で交互にオンする。このような動作により、ローパスフィルタは、入力信号Ｖiをローパスしてアナログ出力信号Ｖoを出力する。なお、このようなローパスフィルタは、非特許文献１に記載されている。

楠、菊信他著、ＶＬＳＩのためのアナログ技術、２２３ページ、共立出版株式会社

ところで、スピーカやヘッドホンから音楽や音声の出力中、ユーザの操作によってオーディオ機器がミュート状態に設定されることがある。ミュート状態の設定により、グラウンド電圧が出力信号として出力される。
しかしながら、上記した従来技術では、ＳＣ回路において瞬時にグランド電圧を出力信号とすると、電圧段差が発生する。電圧段差は、クリックノイズと呼ばれるノイズを発生させ、このノイズがユーザに違和感を与える。
本発明は、このような点に鑑みてなされたものであり、音楽や音声の出力中にオーディオ機器をミュート状態にした場合、クリックノイズを発生することなく緩やかに出力信号を変化させることができるアナログ信号出力回路を提供することを目的とする。

以上の課題を解決するため、本発明の請求項１に記載のアナログ信号出力回路は、差動増幅器（例えば図１に示した差動増幅器１０３）と、当該差動増幅器の入力端子（例えば図１に示した反転入力端子１０３ａ）と出力端子（例えば図１に示した出力端子１０６）との間に接続された第１容量素子（例えば図１に示したキャパシタ１０２ｂ）と、を含む回路部と、を含むアナログ信号出力回路であって、前記第１容量素子に並列に接続され、前記差動増幅器の前記出力端子からの出力を停止させる場合、前記第１容量素子に保持された電荷を所定の時間をかけて放出させる電荷放出回路（例えば図１に示したスイッチ１０５及び抵抗素子１０４）を備え、前記電荷放出回路が、第１スイッチ素子（例えば図１に示したスイッチ１０５）と、当該第１スイッチ素子に直列に接続された抵抗素子（例えば図１に示した抵抗素子１０４）とを含み、前記第１スイッチ素子に対し、前記第１スイッチ素子を１回以上オン、オフさせるための制御信号を出力し、前記第１スイッチ素子のオン、オフに応じて前記第１容量素子に保持された電荷を段階的に放出させる信号制御手段（例えば図１に示したクロック制御回路１０８）を備えることを特徴とする。

請求項２に記載のアナログ信号出力回路は、請求項１において、前記第１スイッチ素子を１回以上オン、オフさせるための制御信号は、前記第１スイッチ素子をオン、オフさせた後、前記第１スイッチ素子をオンさせた状態で停止させる信号であることを特徴とする。

請求項３に記載のアナログ信号出力回路は、差動増幅器と、当該差動増幅器の入力端子と出力端子との間に接続された第１容量素子と、を含む回路部と、を含むアナログ信号出力回路であって、前記第１容量素子に並列に接続され、前記差動増幅器の前記出力端子からの出力を停止させる場合、前記第１容量素子に保持された電荷を所定の時間をかけて放出させる電荷放出回路を備え、前記電荷放出回路が、第２スイッチ素子（例えば図３に示したスイッチ３０１）と、当該第２スイッチ素子と直列に接続される第３スイッチ素子（例えば図３に示したスイッチ３０２）と、前記第２スイッチ素子、前記第３スイッチ素子の接続点に直列に接続される第２容量素子（例えば図３に示したキャパシタ３０３）と、を含み、前記第２スイッチ素子及び前記第３スイッチ素子に対し、前記第２スイッチ素子及び前記第３スイッチ素子を交互に１回以上オン、オフさせるための制御信号を出力し、前記第２スイッチ素子及び前記第３スイッチ素子のオン、オフに応じて前記第１容量素子に保持された電荷を段階的に放出させる信号制御手段（例えば図３に示したクロック制御回路３０８）を備えることを特徴とする。

請求項４に記載のアナログ信号出力回路は、請求項３において、前記第２スイッチ素子及び前記第３スイッチ素子を交互に１回以上オン、オフさせるための制御信号は、前記第２スイッチ素子及び前記第３スイッチ素子をオン、オフさせた後、前記第２スイッチ素子及び前記第３スイッチ素子をオンさせた状態で停止させる信号であることを特徴とする。

本発明の一態様のアナログ信号出力回路は、出力の停止時に第１容量素子に保持された電荷を所定の時間をかけて緩やかに放出させることができるので、ミュート状態への移行時にクリックノイズを発生することなく緩やかに出力信号を０に近づけることができる。
本発明の一態様のアナログ信号出力回路は、比較的簡易に電荷放出回路を実現することができる。
本発明の一態様のアナログ信号出力回路は、信号入力回路のスイッチのわずかな漏れ電流のために差動増幅器の出力が不確定となることを防ぐことができる。
本発明の一態様のアナログ信号出力回路は、比較的簡易に電荷放出回路を実現することができる。
本発明の一態様のアナログ信号出力回路は、信号入力回路のスイッチのわずかな漏れ電流のために差動増幅器の出力が不確定となることを防ぐことができる。

本発明の実施形態１のアナログ出力回路を説明するための回路図である。本発明の実施形態１のミュートが設定された場合のクロック制御回路の動作を説明するための図である。本発明の実施形態２のアナログ出力回路を説明するための回路図である。本発明の実施形態２において、ミュートが設定された場合のクロック制御回路の動作を説明するための図である。本発明の実施形態１のアナログ信号出力回路の変形例を説明するための図である。本発明の実施形態２のアナログ信号出力回路の変形例を説明するための図である。本発明の実施形態２のアナログ信号出力回路の変形例を説明するための図である。本発明の従来技術に相当する回路を説明するための図である。

以下、図面を参照しながら、本発明の実施形態１、実施形態２を説明する。
（実施形態１）
図１は、本発明の実施形態１のアナログ出力回路を説明するための回路図である。図示したように、実施形態１のアナログ出力回路は、アナログ出力回路の本体となる回路部１１０と、クロック制御回路１０８を備えている。信号入力回路１００は、回路部１１０に信号を入力するための回路であって、スイッチ部１０１ａ、１０１ｂと、キャパシタ１０２ａとを備えている。スイッチ部１０１ａ、１０１ｂは、各々スイッチＳ1、Ｓ2を備えている。そして、入力信号Ｖiを入力し、回路部１１０に出力信号を入力させる。

また、回路部１１０は、差動増幅器１０３と、差動増幅器１０３に並列に接続されたキャパシタ１０２ｂ、１０２ｃ、スイッチ部１０１ｃ、抵抗素子１０４、スイッチ部１０５を備えている。
回路部１１０のスイッチ部１０１ｃは、スイッチ部１０１ａ、１０１ｂと同様にスイッチＳ1、Ｓ2を備えている。スイッチ部１０１ａ、１０１ｂ、１０１ｃのスイッチＳ1、Ｓ2は、いずれも２相のノンオーバーラップクロックで制御される。また、スイッチ部１０５は、スイッチＳ3を含んでいる。アナログ信号出力回路１００は、このようなスイッチＳ1、Ｓ2、Ｓ3によって動作される。

クロック制御回路１０８は、スイッチ部１０１ａ、１０１ｂ、１０１ｃ、１０５に対してスイッチのオン、オフを制御するクロック信号を出力する構成である。クロック制御回路１０８によって出力されるクロック信号は、スイッチ部１０１ａ、１０１ｂ、１０１ｃに対し、スイッチＳ1、Ｓ2を互いに同時にオンさせることがないノンオーバーラップクロック信号を出力する。さらに、クロック信号を、スイッチＳ1、Ｓ2と、スイッチＳ3とに対して各々独立に出力することが可能である。
信号入力回路１００において、入力信号Ｖiは、スイッチ部１０１ａのスイッチＳ1がオンされているタイミングでキャパシタ１０２ａによってサンプリングされる。サンプリングされた入力信号Ｖiの電荷は、スイッチ部１０１ａのスイッチＳ2がオンされるタイミングで差動増幅器１０３の反転入力端子１０３ａに転送される。

また、回路部１１０において、転送された電荷は、キャパシタ１０２ｂにも送られて積分される。積分された電荷によって生成された信号は、アナログ信号出力回路の出力端子１０６からアナログ出力信号Ｖoとして出力される。なお、出力端子１０６は、差動増幅器１０３の出力端子と共通の端子である。
キャパシタ１０２ｃは、アナログ信号出力回路がローパスフィルタを形成するために設けられたキャパシタである。キャパシタ１０２ｃは、一方の端子がノンオーバーラップクロック信号で制御されるスイッチＳ1とＳ2により、差動増幅器１０３の反転の反転入力端子１０３ａと出力端子１０６とに交互に接続される。

以上のように動作するアナログ出力回路は、オーディオ機器がミュート状態に設定されると、信号入力回路１００は信号の入力を停止する。信号入力の停止は、クロック制御回路１０８が信号入力回路１００に対するノンオーバーラップクロック信号を停止させることによって実行される。このとき、実施形態１では、キャパシタ１０２ｃの動作も停止してローパスフィルタとしての動作が停止する。差動増幅器１０３は、キャパシタ１０２ｂに保持された電荷に対応する直流電圧を出力する。
また、クロック制御回路１０８は、ミュート動作開始時に、スイッチ部１０５のスイッチＳ3に対し、スイッチＳ3が所定のパターンで１回以上オン、またはオフするようにクロック信号を出力する。

図２は、実施形態１の、ミュートが設定された場合のクロック制御回路１０８の動作を説明するための図である。図中、上段から各々ミュートの設定タイミング、スイッチＳ1のオン、オフタイミング、スイッチＳ2のオン、オフタイミング、スイッチＳ3のオン、オフタイミング、アナログ出力信号Ｖoをそれぞれ示している。
図２に示したように、実施形態１では、クロック制御回路１０８が、通常動作時にはスイッチＳ1、Ｓ2にノンオーバーラップクロック信号を出力している。そして、ミュートの設定がなされると、スイッチＳ1、スイッチＳ2に出力されていたノンオーバーラップのクロック信号を停止させると共に、スイッチＳ3に対してクロック信号の出力を開始する。なお、図示したクロック信号は、いずれも立ち上がりから立ち下がりの間スイッチをオンさせて、立ち下がりから次の立ち上がりまでの間スイッチをオフさせるものとする。

スイッチＳ3に出力されるクロック信号は、スイッチＳ3がオンされる期間（以下、オン期間と記す）とオフされる期間（以下、オフ期間と記す）及びオン回数、オフ回数が予め設定されている。設定されたオン期間、オフ期間、オン回数、オフ回数を、総称してクロック信号のパターンと記す。
実施形態１では、スイッチＳ3に対して出力されるクロック信号のパターンを、オン期間が短く、オフ期間が長くなるように設定する。また、オン、オフを１回以上行う（オン回数、オフ回数が１回以上）ものとし、好ましくはオン回数、オフ回数を各々数回ないしは数万回とする。スイッチＳ3がオンしたとき、キャパシタ１０２ｂに保持されていた電荷の一部が抵抗素子１０４を通って放出される。また、スイッチＳ3がオフしたときには抵抗素子１０４を通る経路が遮断される。
このため、スイッチＳ3をオン、オフさせることにより、キャパシタ１０２ｂに保持されていた電荷が段階的に放出できるから、出力端子１０６から出力されるアナログ出力信号Ｖoを、所定の時間をかけて緩やかに信号動作点電圧に収束させることができる。

以下、実施形態１によって得られる効果について具体的な例を挙げて説目する。
アナログ出力回路において、経済等の観点から、キャパシタ１０２ｂの容量は１０ｐＦ、スイッチＳ3と直列接続される抵抗素子１０４の抵抗値は１００Ｋオーム程度と考えられる。このとき、アナログ出力信号Ｖoの時定数は１μＳとなる。このような時停数の場合、比較的大きな信号の出力時においてミュートが設定されると、アナログ出力信号Ｖoがグランド電位となるとき有感なクリックノイズが発生する。

しかし、実施形態１は、スイッチＳ3のオン状態のデューティ比を１／１００００とすると、抵抗素子の抵抗値が仮想的に１Ｇオーム相当となる。このような抵抗と１０ｐＦのキャパシタとによれば、時定数を１０ｍＳと上記した例よりも十分長くすることができる。このため、実施形態１は、有感なクリックノイズの発生を防ぎ、オーディオ機器においてユーザに違和感を与えることなくミュートに移行できるアナログ出力回路を提供することができる。

また、図２に示したように、実施形態１は、スイッチＳ3を所定のパターンでオン、オフさせた後、スイッチＳ3をオン状態にして停止させる。スイッチＳ3の停止により、差動増幅器から異なるパスの信号が出力される、あるいはアナログ出力回路の動作状態に変更は生じないので、クリックノイズは発生しない。また、スイッチＳ3がオン状態である場合、図１に示した抵抗素子１０４を介して差動増幅器が安定なボルテージフォロア回路を構成する。

このため、実施形態１は、スイッチＳ3をオン状態に維持することにより、信号入力回路のスイッチのわずかな漏れ電流のために差動増幅器の出力が不確定となることはない。以上のように、実施形態１のアナログ信号出力回路によれば、通常の信号出力状態からミュート状態になった場合、緩やかに出力信号が変化し、クリックノイズの発生を抑えることができる。そして、最終的にはゼロ信号の信号動作点電圧を継続的に出力できる。
また、スイッチＳ3のオン期間とオフ期間との比を変更することにより、より緩やかな出力電圧変化を実現することができるようにもなる。具体的には、例えばミュート開始直後はオン期間とオフ期間とのデューティ比を小さく、徐々に大きくすることが考えられる。

なお図２では動作の様子が理解しやすいように簡略化して表現している。すなわち、スイッチＳ１とスイッチＳ２が交互にオン、オフを繰り返す区間ではアナログ信号出力は実際には階段状の波形となるが、本図２では図中に示されるスイッチＳ１とスイッチＳ２の周期よりはるかに早い周期でオン、オフを繰り返すことにより細かな階段状波形となり、アナログ出力波形が滑らかな変化として見える様子を示している。同様にスイッチＳ３がオン、オフを繰り返す区間ではアナログ信号出力は実際には階段状の波形となるが、本図２では図中に示されるスイッチＳ３の周期よりはるかに早い周期でオン、オフを繰り返すことにより細かな階段状波形となり、アナログ出力波形が滑らかな変化として見える様子を示している。

また、実施形態１では、アナログ信号出力回路をＳＣ回路を例にして説明したが、実施形態１は、当然のことながらこのような構成に限定されるものではない。すなわち、信号入力回路等の回路本体に付加される回路はスイッチと抵抗素子によるスイッチトレジスタ回路であっても良いし、抵抗素子やキャパシタ素子による時間連続な動作をする回路であっても良い。さらに、ＳＣ回路と他の回路とを混合した回路であっても良い。

（実施形態２）
図３は、本発明の実施形態２のアナログ出力回路を説明するための回路図である。なお、実施形態２の回路は、図１に示した実施形態１の回路と同様の構成を含んでいる。このため、同様の符号については同様の符号を付し、説明を一部略すものとする。
実施形態２のアナログ出力回路は、実施形態１と同様に、信号入力回路１００を備えている。信号入力回路１００は、実施形態１と同様に、２相のノンオーバーラップクロック信号で制御されるスイッチＳ1とＳ2とによって動作される。入力信号Ｖiは、スイッチ部１０１ａのスイッチＳ1がオンしている間にキャパシタ１０２ａによってサンプリングされる。スイッチ部１０１ｂのスイッチＳ2のオンによってサンプリングされた電荷は差動増幅器の反転入力端子１０３ａに転送される。

また、実施形態２は、回路部３１０を備えている。回路部３１０は、スイッチ部１０１ｃ、差動増幅器１０３、キャパシタ１０２ｂを備えている。さらに、回路部３１０は、２つのスイッチ部３０１、３０２を備え、スイッチ部３０１はスイッチＳ3、スイッチ部３０２はスイッチＳ4をそれぞれ含んでいる。スイッチＳ3、スイッチＳ4の間にはキャパシタ３０３が設けられている。

転送された電荷は、キャパシタ１０２ｂにも転送され、キャパシタ１０２ｂにおいて積分される。積分された電荷に対応するアナログ出力信号Ｖoが、出力端子１０６から出力される。
また、実施形態２においても、回路部３１０にはキャパシタ１０２ｃが設けられていて、アナログ信号出力回路がローパスフィルタを形成する。キャパシタ１０２ｃは、その片端子がスイッチＳ1とＳ2とによって出力端子１０６と差動増幅器の反転入力端子１０３ａに交互に接続される。

実施形態２のクロック制御回路３０８は、スイッチ部１０１ａ、１０１ｂ、１０１ｃのスイッチＳ1及びＳ2と、スイッチ部３０１のスイッチＳ3と、スイッチ部３０２のスイッチＳ4と、に各々独立してクロック信号を出力する。クロック信号は、スイッチＳ1、スイッチＳ2が互いに同時にオンすることがないノンオーバーラップクロック信号である。また、スイッチＳ3、スイッチＳ4が互いに同時にオンすることがないノンオーバーラップクロック信号である。

図４は、実施形態２において、ミュートが設定された場合のクロック制御回路の動作を説明するための図である。図中、上段から各々ミュートの設定タイミング、スイッチＳ1のオン、オフタイミング、スイッチＳ2のオン、オフタイミング、スイッチＳ3のオン、オフタイミング、スイッチＳ4のオン、オフタイミング、アナログ出力信号Ｖoをそれぞれ示している。

クロック制御回路３０８がスイッチは、ミュートが設定されたことにより、スイッチＳ1、スイッチＳ2へのクロック信号の出力を停止する。これにより、キャパシタ１０２ｃによるローパスフィルタとしての機能も停止する。差動増幅器１０３は、キャパシタ１０２ｂに保持された電荷に応じた直流電圧信号出力する。
また、図４に示したように、クロック制御回路３０８は、ミュートの開始時、スイッチ部３０１のスイッチＳ3とスイッチ部３０２のスイッチＳ4との対し、所定のパターンを有し、かつスイッチＳ3、スイッチＳ4が同時にオンにならないノンオーバーラップの同期信号を出力する。同期信号にしたがってオン、オフすることにより、スイッチＳ3、スイッチＳ4が、１回以上交互にオン、オフされる。

スイッチＳ3とスイッチＳ4とが交互にオン、オフされることによって、スイッチＳ3、スイッチＳ4間に接続されているキャパシタ１０２ｂに保持されていた電荷の一部がキャパシタ３０３によって放出される。スイッチＳ3、Ｓ4が交互にオン、オフする周期を所定の期間よりも長く取ることにより、出力端子１０６から出力されるアナログ出力信号Ｖoを、ゼロ信号を意味する信号動作点電圧へ所定の時間をかけて緩やかに収束させることができる。

また、実施形態２においても、図４に示したように、スイッチＳ3、Ｓ4を所定のパターンでオン、オフさせた後、スイッチＳ3、Ｓ4をオン状態にして停止させる。スイッチＳ3の停止により、差動増幅器から異なるパスの信号が出力される、あるいはアナログ出力回路の動作状態に変更は生じないので、クリックノイズは発生しない。また、スイッチＳ3、Ｓ4がオン状態である場合、差動増幅器が安定なボルテージフォロア回路を構成する。

このため、実施形態２は、スイッチＳ3、Ｓ4をオン状態に維持することにより、信号入力回路のスイッチのわずかな漏れ電流のために差動増幅器の出力が不確定となることはない。以上のように、実施形態２のアナログ信号出力回路によれば、通常の信号出力状態からミュート状態になった場合、緩やかに出力信号が変化し、クリックノイズの発生を抑えることができる。そして、最終的にはゼロ信号の信号動作点電圧を継続的に出力できる。

なお図４では動作の様子が理解しやすいように簡略化して表現している。すなわち、スイッチＳ１とスイッチＳ２が交互にオン、オフを繰り返す区間ではアナログ信号出力は実際には階段状の波形となるが、本図２では図中に示されるスイッチＳ１とスイッチＳ２の周期よりはるかに早い周期でオン、オフを繰り返すことにより細かな階段状波形となり、アナログ出力波形が滑らかな変化として見える様子を示している。同様にスイッチＳ３とスイッチＳ４が交互にオン、オフを繰り返す区間ではアナログ信号出力は実際には階段状の波形となるが、本図４では図中に示されるスイッチＳ３とスイッチＳ４の周期よりはるかに早い周期でオン、オフを繰り返すことにより細かな階段状波形となり、アナログ出力波形が滑らかな変化として見える様子を示している。

また、本発明の実施形態２は、以上述べた構成に限定されるものではない。すなわち、実施形態２では、ローパスフィルタを構成するスイッチＳ1、Ｓ2とキャパシタ１０２ｃと、ミュート開始に動作するスイッチＳ3、Ｓ4とキャパシタ３０３は異なるものとして説明した。しかし、スイッチＳ1、Ｓ2、キャパシタ１０２ｃとスイッチＳ3、Ｓ4、キャパシタ３０３を共通の構成とし、クロック制御回路から出力されるクロック信号によって実施形態２と同様に動作させることも可能である。

また、キャパシタ３０３は意図的に形成されたキャパシタで良いし、スイッチの端子容量や配線に寄生する容量であってもよい。
さらに、実施形態２においても、スイッチＳ3、Ｓ4のオン期間とオフ期間との比を変更することにより、より緩やかな出力電圧変化を実現することができるようにもなる。具体的には、例えばミュート開始直後はオン期間とオフ期間との周期を短く、徐々に長くすることが考えられる。

（変形例）
次に、以上説明した実施形態１、実施形態２のアナログ信号出力回路の変形例を説明する。
図５は、本発明の実施形態１のアナログ信号出力回路の変形例を説明するための図であって、実施形態１のアナログ信号出力回路を、全差動回路で実現した場合の回路を示している。また、図６、図７は、いずれも実施形態２のアナログ信号出力回路を、全差動回路で実現した場合の回路を示している。図５〜７において、図１、図３で説明した構成と同様の構成については同様の符号を付して示す。
なお、実施形態１、実施形態２及び変形例のいずれであっても、アナログ信号出力回路は、半導体集積回路上の回路として形成されることが望ましい。

以上述べた本発明は、出力信号を停止する場合、出力信号を緩やかに変化させることが望まれる回路であればどのような構成にも適用することができる。特に、オーディオ機器に適用すれば、機器をミュート状態にした場合のクリックノイズの発生を抑えることができる。

１００信号入力回路
１０１ａ、１０１ｂ、１０１ｃ、１０５、３０１、３０２スイッチ部
１０２ａ、１０２ｂ、１０２ｃ、３０３キャパシタ
１０３差動増幅器
１０３ａ反転入力端子
１０４抵抗素子
１０６出力端子
１０８、３０８クロック制御回路
１１０、３１０回路部

Claims

差動増幅器と、当該差動増幅器の入力端子と出力端子との間に接続された第１容量素子と、を含む回路部を含むアナログ信号出力回路であって、
前記第１容量素子に並列に接続され、前記差動増幅器の前記出力端子からの出力を停止させる場合、前記第１容量素子に保持された電荷を所定の時間をかけて放出させる電荷放出回路を備え、
前記電荷放出回路は、
第１スイッチ素子と、当該第１スイッチ素子に直列に接続された抵抗素子とを含み、
前記第１スイッチ素子に対し、前記第１スイッチ素子を１回以上オン、オフさせるための制御信号を出力し、前記第１スイッチ素子のオン、オフに応じて前記第１容量素子に保持された電荷を段階的に放出させる信号制御手段を備えることを特徴とするアナログ信号出力回路。
前記第１スイッチ素子を１回以上オン、オフさせるための制御信号は、前記第１スイッチ素子をオン、オフさせた後、前記第１スイッチ素子をオンさせた状態で停止させる信号であることを特徴とする請求項１に記載のアナログ信号出力回路。
差動増幅器と、当該差動増幅器の入力端子と出力端子との間に接続された第１容量素子と、を含む回路部を含むアナログ信号出力回路であって、
前記第１容量素子に並列に接続され、前記差動増幅器の前記出力端子からの出力を停止させる場合、前記第１容量素子に保持された電荷を所定の時間をかけて放出させる電荷放出回路を備え、
前記電荷放出回路は、
第２スイッチ素子と、当該第２スイッチ素子と直列に接続される第３スイッチ素子と、前記第２スイッチ素子、前記第３スイッチ素子の接続点に直列に接続される第２容量素子と、を含み、
前記第２スイッチ素子及び前記第３スイッチ素子に対し、前記第２スイッチ素子及び前記第３スイッチ素子を交互に１回以上オン、オフさせるための制御信号を出力し、前記第２スイッチ素子及び前記第３スイッチ素子のオン、オフに応じて前記第１容量素子に保持された電荷を段階的に放出させる信号制御手段を備えることを特徴とするアナログ信号出力回路。
前記第２スイッチ素子及び前記第３スイッチ素子を交互に１回以上オン、オフさせるための制御信号は、前記第２スイッチ素子及び前記第３スイッチ素子をオン、オフさせた後、前記第２スイッチ素子及び前記第３スイッチ素子をオンさせた状態で停止させる信号であることを特徴とする請求項３に記載のアナログ信号出力回路。