[go: up one dir, main page]

JP5392545B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5392545B2
JP5392545B2 JP2009061713A JP2009061713A JP5392545B2 JP 5392545 B2 JP5392545 B2 JP 5392545B2 JP 2009061713 A JP2009061713 A JP 2009061713A JP 2009061713 A JP2009061713 A JP 2009061713A JP 5392545 B2 JP5392545 B2 JP 5392545B2
Authority
JP
Japan
Prior art keywords
pixel
transistor
organic
circuit
subpixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009061713A
Other languages
English (en)
Other versions
JP2010217326A (ja
Inventor
貴之 種田
哲郎 山本
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009061713A priority Critical patent/JP5392545B2/ja
Priority to TW099105325A priority patent/TWI444970B/zh
Priority to EP10155562A priority patent/EP2228827A3/en
Priority to US12/660,846 priority patent/US8610122B2/en
Priority to KR1020100019774A priority patent/KR101523789B1/ko
Priority to CN201010129080.2A priority patent/CN101834199B/zh
Priority to CN201510732460.8A priority patent/CN105405863B/zh
Priority to CN201510783312.9A priority patent/CN105428388B/zh
Priority to CN201310058952.4A priority patent/CN103208505B/zh
Publication of JP2010217326A publication Critical patent/JP2010217326A/ja
Priority to US14/066,106 priority patent/US8742419B2/en
Application granted granted Critical
Publication of JP5392545B2 publication Critical patent/JP5392545B2/ja
Priority to US14/197,778 priority patent/US8841672B2/en
Priority to US14/454,211 priority patent/US9059122B2/en
Priority to US14/616,941 priority patent/US9287331B2/en
Priority to US14/945,794 priority patent/US9385173B2/en
Priority to US15/172,899 priority patent/US9711581B2/en
Priority to US15/617,275 priority patent/US10115779B2/en
Priority to US16/170,726 priority patent/US10672850B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/917—Electroluminescent

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、有機ＥＬ(electro luminescence)素子を備えた表示装置に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
図１５は、一般的な有機ＥＬ表示装置の概略構成を表したものである。図１５に記載の表示装置１００は、複数の画素１２０がマトリクス状に配置された表示部１１０と、各画素１２０を駆動する駆動部（水平駆動回路１３０、書き込み走査回路１４０および電源走査回路１５０）とを備えている。
各画素１２０は、赤色用のピクセル１２０Ｒ、緑色用のピクセル１２０Ｇおよび青色用のピクセル１２０Ｂを含んで構成されている。ピクセル１２０Ｒ，１２０Ｇ，１２０Ｂは、図１６、図１７に示したように、有機ＥＬ素子１２１（有機ＥＬ素子１２１Ｒ，１２１Ｇ，１２１Ｂ）およびそれに接続された画素回路１２２により構成されている。なお、図１６は、ピクセル１２０Ｒ，１２０Ｇ，１２０Ｂの回路構成を表したものである。図１７は、ピクセル１２０Ｒ，１２０Ｇ，１２０Ｂのレイアウトを表したものである。
画素回路１２２は、サンプリング用のトランジスタＴWS、保持容量Ｃs、駆動用のトランジスタＴDrによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書き込み走査回路１４０から引き出されたゲート線ＷＳＬが行方向に延在して形成されており、コンタクト１２６Ａを介して、トランジスタＴWSのゲート１２３Ａに接続されている。電源走査回路１５０から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、引出配線１２８Ａを介して、トランジスタＴDrのドレイン１２４Ｃに接続されている。また、水平駆動回路１３０から引き出された信号線ＤＴＬは列方向に延在して形成されており、コンタクト１２６Ｂおよび引出配線１２８Ｂを介して、トランジスタＴWSのドレイン１２３Ｃに接続されている。トランジスタＴWSのソース１２３Ｂは、コンタクト１２６Ｃを介して、駆動用のトランジスタＴDrのゲート１２４Ａと、保持容量Ｃsの一端（端子１２５Ａ）とに接続されている。トランジスタＴDrのソース１２４Ｂと保持容量Ｃsの他端（端子１２５Ｂ）とが、コンタクト１２６Ｄを介して、有機ＥＬ素子１２１のアノード１２７Ａに接続されている。有機ＥＬ素子１２１のカソード１２７Ｂは、外部カソード線ＣＴＬに接続されている。
特開２００８−０８３２７２号公報
図１８は、図１７のＡ−Ａ矢視方向の断面構成の一例を表したものである。ピクセル１２０Ｒ，１２０Ｇ，１２０Ｂは、図１７のＡ−Ａ線に対応する部分において、基板１１１上に、ゲート絶縁膜１１２、絶縁保護膜１１３および絶縁平坦化膜１１４を有している。基板１１１とゲート絶縁膜１１２との間には、ゲート１２４Ａ（端子１２５Ａ）と、ゲート１２３Ａとが形成されている。
ゲート絶縁膜１１２と絶縁保護膜１１３との間であって、かつゲート１２４Ａの直上には、チャネル１３１と、ソース１３２，１２４Ｂと、ドレイン１３３，１２４Ｃと、保護膜１３４とが形成されている。チャネル１３１はゲート絶縁膜１１２のうちゲート１２４Ａの直上に接して形成されている。また、ゲート絶縁膜１１２と絶縁保護膜１１３との間であって、かつゲート１２３Ａの直上には、チャネル１３５と、ドレイン１３６，１２３Ｃと、ソース１３７，１２３Ｂと、保護膜１３８とが形成されている。
絶縁平坦化膜１１４上には、有機ＥＬ素子１２１が形成されている。有機ＥＬ素子１２１は、例えば、アノード１２７Ａ（陽極）、有機層１２７Ｃおよびカソード１２７Ｂ（陰極）が基板１１１側から順に積層された構造となっている。アノード１２７Ａと同一の面内には、アノード１２７Ａと所定の間隙を介してカソード補助配線１１７が設けられており、アノード１２７Ａとカソード補助配線１１７との間には開口１１７Ａが存在している。
有機ＥＬ素子１２１は、例えば、図１８に示したように、アノード１２７Ａ（陽極）、有機層１２７Ｃおよびカソード１２７Ｂ（陰極）が基板１１１側から順に積層された構造となっている。アノード１２７Ａは反射層としての機能を有しており、カソード１２７Ｂは半透過性反射層としての機能を有している。これらアノード１２７Ａとカソード１２７Ｂとにより、有機層１２７Ｃに含まれる発光層（図示せず）において発生した光を共振させる共振器構造が構成されている。すなわち、アノード１２７Ａの有機層１２７Ｃ側の表面と、カソード１２７Ｂの有機層１２７Ｃ側の表面とにより一対の反射鏡が構成されており、発光層で発生した光がこの一対の反射鏡によって共振し、カソード１２７Ｂ側から取り出される。これにより、発光層で発生した光が多重干渉を起こし、共振器構造が一種の狭帯域フィルタとして作用することにより、取り出される光のスペクトルの半値幅が減少し、色純度が向上する。
有機ＥＬ素子１２１のアノード１２７Ａと同一面内には、開口規定絶縁膜１１５が形成されており、有機ＥＬ素子１２１上には絶縁保護膜１１６が形成されている。開口規定絶縁膜１１５は、アノード１２７Ａに対応して開口（ＥＬ開口部１１５Ａ）を有している。ＥＬ開口部１１５Ａは、アノード１２７Ａの上面との対向領域の一部に形成されており、開口規定絶縁膜１１５が、アノード１２７Ａの外縁（周縁）を覆っている。つまり、ＥＬ開口部１１５Ａの底面には、アノード１２７Ａの上面の一部だけが露出しており、有機層１２７Ｃは、アノード１２７Ａの上面のうちＥＬ開口部１１５Ａの底面に露出している部分と接している。
アノード１２７Ａと同一面内において、アノード１２７Ａの周囲には、アノード１２７Ａを取り囲むカソード補助配線１１７が形成されている。カソード補助配線１１７は、カソード１２７Ｂの面内電位分布を均一化するために設けられたものであり、カソード１２７Ｂと電気的に接続されている。また、カソード補助配線１１７は、アノード１２７Ａと所定の間隙を介して配置されており、アノード１２７Ａとの間に開口１１７Ａが存在している。従って、カソード補助配線１１７は、アノード１２７Ａに対して絶縁性を保っている。
ここで、図１８に示したように、発光層で発生した光のうち一部の光Ｌはカソード１２７Ｂ側から出力されずに、隣接するピクセルに漏れ出す。この漏れ出した光Ｌが、隣接するピクセル内のトランジスタＴDr，ＴWSのチャネル１３１に入射した場合には、光リーク電流が増加するなど、画素回路１２２の誤動作の原因となる。
特に、チャネル１３１に波長の短い青色光が入射すると、時間の経過と共にゲートの閾値電圧Ｖthがシフトするなど、ＴＦＴ特性が変動し、ＴＦＴの長期信頼性が低下してしまう問題があった。チャネル１３１がアモルファスシリコン（ａ−Ｓｉ）または微結晶Ｓｉ（μ−Ｓｉ）を含んで構成されている場合には、ＴＦＴの長期信頼性の低下が顕著であった。
例えば、図１９に示したように、一の画素１２０に含まれるピクセル１２０Ｂが、その画素１２０に含まれるピクセル１２０Ｇと、その画素１２０に隣接する他の画素１２０に含まれるピクセル１２０Ｒとの間に配置されているとする。この場合には、ピクセル１２０Ｂの有機層１２７Ｃから漏れ出た青色の光Ｌがピクセル１２０Ｇ内のトランジスタＴDrと、ピクセル１２０Ｒ内のトランジスタＴWSに入射し、トランジスタＴDr，ＴWSの長期信頼性が低下してしまうという問題があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、トランジスタ長期信頼性の低下を低減することの可能な表示装置を提供することにある。
本発明の表示装置は、第１副画素、第２副画素および第３副画素を有する表示部を備えたものである。第１副画素は、第１発光色の第１有機ＥＬ素子および第１画素回路を含む。第２副画素は、第２発光色の第２有機ＥＬ素子および第２画素回路を含む。第３副画素は、第３発光色の第３有機ＥＬ素子および第３画素回路を含む。第１画素回路、第２画素回路および第３画素回路は、それぞれ、映像信号を書き込む書き込み用の第１トランジスタと、第１トランジスタによって書き込まれた映像信号に基づいて有機ＥＬ素子を駆動する駆動用の第２トランジスタと、保持容量とを有している。複数の前記画素は、行列状に配置されている。第１副画素、第２副画素および第３副画素は、行方向にこの順で繰り返し配置されている。第２副画素の第１トランジスタおよび第２トランジスタは、第２副画素の保持容量と比べて、第１副画素から離れて配置されている。さらに、第３副画素の第１トランジスタおよび第２トランジスタは、第３副画素の保持容量と比べて、第１副画素から離れて配置されている。
本発明の表示装置では、第２副画素の第１トランジスタおよび第２トランジスタは、第２副画素の保持容量と比べて、第１副画素から離れて配置されている。そのため、第２副画素の第１トランジスタおよび第２トランジスタの、第１有機ＥＬ素子までの距離Ａが、第２副画素の保持容量の、第１有機ＥＬ素子までの距離Ｂよりも近い場合と比べて、第１有機ＥＬ素子内の有機層から漏れ出た光の、第２副画素の第１トランジスタおよび第２トランジスタへの入射量が少ない。
本発明の表示装置によれば、上記の距離Ａが上記の距離Ｂよりも近い場合と比べて、第１有機ＥＬ素子内の有機層から漏れ出た光の、第２副画素の第１トランジスタおよび第２トランジスタへの入射量が少なくなるようにした。これにより、第１有機ＥＬ素子が第２副画素の第１トランジスタおよび第２トランジスタを劣化させ得る光を発生する有機層を有している場合に、第２副画素の第１トランジスタおよび第２トランジスタの長期信頼性の低下を低減することができる。
本発明の一実施の形態に係る表示装置の概略図である。 図１のピクセルの回路図である。 図１の赤色用のピクセルのレイアウト図である。 図１の青色用および緑色用のピクセルのレイアウト図である。 図１の画素のレイアウト図である。 図３のピクセルのＡ−Ａ矢視方向の断面図である。 図３のピクセルのＢ−Ｂ矢視方向の断面図である。 図１のピクセルのＶ−Ｉ特性を表す特性図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。 従来の表示装置の概略図である。 図１５のピクセルの回路図である。 図１５のピクセルのレイアウト図である。 図１７のピクセルのＡ−Ａ矢視方向の断面図である。 図１５の画素のレイアウト図である。
以下、発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．概略構成
２．レイアウト
３．断面構成
４．動作・効果
５．変形例
６．モジュールおよび適用例
[概略構成]
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、例えば、ガラス，シリコン（Ｓｉ）ウェハあるいは樹脂などよりなる基板４０（後述）上に、表示部１０と、表示部１０の周辺に形成された周辺回路部２０（駆動部）とを備えている。
表示部１０は、複数の画素１１を表示部１０の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号２０ａに基づく画像をアクティブマトリクス駆動により表示するものである。各画素１１は、赤色用のピクセル１１Ｒと、緑色用のピクセル１１Ｇと、青色用のピクセル１１Ｂとを含んでいる。
図２は、ピクセル１１Ｒ，１１Ｇ，１１Ｂの回路構成の一例を表したものである。ピクセル１１Ｒ，１１Ｇ，１１Ｂ内には、図２に示したように、有機ＥＬ素子１２（１２Ｒ，１２Ｇ，１２Ｂ）と、画素回路１３とが設けられている。
画素回路１３は、トランジスタＴWSと、トランジスタＴDrと、トランジスタＴDrのゲート−ソース間に接続された保持容量Ｃsとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。トランジスタＴWSは、映像信号を書き込む書き込み用のトランジスタである。トランジスタＴDrは、トランジスタＴWSによって書き込まれた映像信号に基づいて有機ＥＬ素子１２を駆動する駆動用のトランジスタである。トランジスタＴWS，ＴDrは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
周辺回路部２０は、タイミング制御回路２１と、水平駆動回路２２と、書き込み走査回路２３と、電源走査回路２４とを有している。タイミング制御回路２１は、表示信号生成回路２１Ａと、表示信号保持制御回路２１Ｂとを含んでいる。また、周辺回路部２０には、ゲート線ＷＳＬと、ドレイン線ＤＳＬと、信号線ＤＴＬと、グラウンド線ＧＮＤとが設けられている。なお、グラウンド線は、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧（参照電圧）となる。
表示信号生成回路２１Ａは、外部から入力された映像信号２０ａに基づいて、例えば１画面ごと（１フィールドの表示ごと）に表示部１０に表示するための表示信号２１ａを生成するものである。
表示信号保持制御回路２１Ｂは、表示信号生成回路２１Ａから出力された表示信号２１ａを１画面ごと（１フィールドの表示ごと）に、例えばＳＲＡＭ（Static Random Access Memory）などから構成されたフィールドメモリに格納して保持するものである。この表示信号保持制御回路２１Ｂはまた、各画素１１を駆動する水平駆動回路２２、書き込み走査回路２３および電源走査回路２４が連動して動作するように制御する役割も果たしている。具体的には、表示信号保持制御回路２１Ｂは、書き込み走査回路２３に対しては制御信号２１ｂを、電源走査回路２４に対しては制御信号２１ｃを、表示信号駆動回路２１Ｃに対しては制御信号２１ｄをそれぞれ出力するようになっている。
水平駆動回路２２は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｄに応じた電圧を出力可能となっている。具体的には、水平駆動回路２２は、表示部１０の各画素１１に接続された信号線ＤＴＬを介して、書き込み走査回路２３により選択された画素１１へ所定の電圧を供給するようになっている。
書き込み走査回路２３は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｂに応じた電圧を出力可能となっている。具体的には、書き込み走査回路２３は、表示部１０の各画素１１に接続されたゲート線ＷＳＬを介して、駆動対象の画素１１へ所定の電圧を供給し、サンプリング用のトランジスタＴWSを制御するようになっている。
電源走査回路２４は、表示信号保持制御回路２１Ｂから出力された制御信号２１ｃに応じた電圧を出力可能となっている。具体的には、電源走査回路２４は、表示部１０の各画素１１に接続されたドレイン線ＤＳＬを介して、駆動対象の画素１１へ所定の電圧を供給し、有機ＥＬ素子１２Ｒ等の発光および消光を制御するようになっている。
[レイアウト]
次に、図２〜図５を参照して、各構成要素の接続関係および配置について説明する。なお、図３は、ピクセル１１Ｒのレイアウトの一例を表したものであり、図４は、ピクセル１１Ｇ，１１Ｂのレイアウトの一例を表したものである。図５は、画素１１のレイアウトの一例を表したものである。なお、図５には、一の画素１１に含まれるピクセル１１Ｇ，１１Ｂと、その画素１１に隣接する他の画素１１に含まれるピクセル１１Ｒとが示されている。
まずは、各ピクセル１１Ｒ，１１Ｇ，１１Ｂの共通事項について説明する。書き込み走査回路２３から引き出されたゲート線ＷＳＬは、行方向に延在して形成されており、コンタクト３４Ａを介して、トランジスタＴWSのゲート３１Ａに接続されている。電源走査回路２４から引き出されたドレイン線ＤＳＬも行方向に延在して形成されており、引出配線３６Ａを介して、トランジスタＴDrのドレイン３２Ｃに接続されている。また、水平駆動回路２２から引き出された信号線ＤＴＬは列方向に延在して形成されており、コンタクト３４Ｂおよび引出配線３６Ｂを介して、トランジスタＴWSのドレイン３１Ｃに接続されている。トランジスタＴWSのソース３１Ｂは駆動用のトランジスタＴDrのゲート３２Ａと、保持容量Ｃsの一端（端子３３Ａ）に接続されている。トランジスタＴDrのソース３２Ｂと保持容量Ｃsの他端（端子３３Ｂ）とが、コンタクト３４Ｄを介して、有機ＥＬ素子１２のアノード３５Ａに接続されている。有機ＥＬ素子１２のカソード３５Ｂは、カソード線ＣＴＬに接続されている。
次に、ピクセル１１Ｒ，１１Ｇ，１１Ｂとの相違事項について主に説明する。ピクセル１１Ｒ，１１Ｇ，１１Ｂは、一の画素１１内において、行方向にこの順に配置されている。つまり、ピクセル１１Ｒの右隣り（行方向の右隣り）にはピクセル１１Ｇが配置されており、ピクセル１１Ｇの右隣りにはピクセル１１Ｂが配置されており、ピクセル１１Ｂの右隣りには他の画素１１のピクセル１１Ｒが配置されている。
ピクセル１１Ｒは、例えば、図３、図５に示したように、ピクセル１１Ｂのレイアウトを左右反転させたレイアウトとなっている。ピクセル１１Ｒ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｒ内の保持容量Ｃsと比べて、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂから離れて配置されている。つまり、ピクセル１１Ｒ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｒ内の保持容量Ｃsのうちピクセル１１Ｂ側の端部に接すると共に列方向に延在する直線ＬRとの関係で、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂとは反対側に配置されている。ピクセル１１Ｒ内のトランジスタＴDr，ＴWSは、図５に示したように、ピクセル１１Ｒ内の保持容量Ｃsとの関係で、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂとは反対側に配置されていることが好ましい。つまり、ピクセル１１Ｒ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｒ内において、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂから最も離れた領域に配置されていることが好ましい。
ピクセル１１Ｇは、例えば、図４、図５に示したように、ピクセル１１Ｒのレイアウトを左右反転させたレイアウトとなっている。ピクセル１１Ｇ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｇ内の保持容量Ｃsと比べて、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂから離れて配置されている。つまり、ピクセル１１Ｇ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｇ内の保持容量Ｃsのうちピクセル１１Ｂ側の端部に接すると共に列方向に延在する直線ＬGとの関係で、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂとは反対側に配置されている。ピクセル１１Ｇ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｇ内の保持容量Ｃsとの関係で、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂとは反対側に配置されていることが好ましい。つまり、ピクセル１１Ｇ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｇ内において、隣接するピクセル１１Ｂ内の有機ＥＬ素子１１Ｂから最も離れた領域に配置されていることが好ましい。
ピクセル１１Ｂは、例えば、図５に示したように、ピクセル１１Ｇのレイアウトと同一のレイアウトとなっている。ピクセル１１Ｂ内のトランジスタＴDr，ＴWSは、ピクセル１１Ｂ内の保持容量Ｃsと比べて、隣接するピクセル１１Ｇ内の有機ＥＬ素子１１Ｇに近接して配置されている。なお、ピクセル１１Ｂは、ピクセル１１Ｇのレイアウトと異なるレイアウトとなっていてもよい。
［断面構成］
図６は、図３のＡ−Ａ矢視方向の断面構成を表したものである。図６には、トランジスタＴWSの断面が含まれている。図７は、図３のＢ−Ｂ矢視方向の断面構成を表したものである。図７には、トランジスタＴDrの断面が含まれている。なお、本実施の形態では、図６の断面構成を左右反転させたものが、例えば、図４のＡ−Ａ矢視方向の断面構成に対応しており、図７の断面構成を左右反転させたものが、例えば、図４のＢ−Ｂ矢視方向の断面構成に対応している。
ピクセル１１Ｒ，１１Ｇ，１１Ｂは、図３のＡ−Ａ線およびＢ−Ｂ線に対応する部分において、基板４０上に、ゲート絶縁膜４１、絶縁保護膜４２および絶縁平坦化膜４３を有している。ゲート絶縁膜４１は、トランジスタＴWS，ＴDrのゲート絶縁膜として機能するものである。絶縁保護膜４２は、トランジスタＴWS，ＴDrを覆い、保護するものである。絶縁平坦化膜４３は、有機ＥＬ素子１２の下地を平坦化することを目的として設けられたものであり、絶縁保護膜４２の表面全体を覆っている。
図３のＡ−Ａ線に対応する部分（トランジスタＴWSの断面を含む部分）では、基板４０とゲート絶縁膜４１との間に、ゲート３１Ａと、端子３３Ａとが形成されている。一方、図４のＡ−Ａ線に対応する部分（トランジスタＴDrの断面を含む部分）では、基板４０とゲート絶縁膜４１との間に、ゲート３２Ａが形成されている。ゲート３１Ａは、おおむね、後述のＥＬ開口部４４Ａとの対向領域の周囲に形成されている。端子３３Ａおよびゲート３２Ａは、おおむね、ＥＬ開口部４４Ａとの対向領域に形成されている。ゲート絶縁膜４１は、基板４０、ゲート３１Ａ，３２Ａおよび端子３３Ａを含む表面全体を覆っている。
ゲート絶縁膜４１と絶縁保護膜４２との間であって、かつゲート３１Ａの直上には、チャネル５１と、ソース５２，３１Ｂと、ドレイン５３，３１Ｃと、引出配線３６Ｂと、保護膜５４とが形成されている。チャネル５１はゲート絶縁膜４１のうちゲート３１Ａの直上に接して形成されている。ソース５２はチャネル５１の一端に接して形成されており、その上にソース３１Ｂがソース５２に接して形成されている。ドレイン５３はチャネル５１の他端に接して形成されており、その上にドレイン３１Ｃがドレイン５３に接して形成されている。チャネル５１、ソース５２およびドレイン５３は、例えば、アモルファスシリコン（ａ−Ｓｉ）、微結晶Ｓｉ（μ−Ｓｉ）または低温ポリシリコンを含んで構成されている。保護膜５４は、ソース５２，３１Ｂと、ドレイン５３，３１Ｃとの間に形成されており、チャネル５１のうちソース５２およびドレイン５３との非接触領域を覆っている。
ゲート絶縁膜４１と絶縁保護膜４２との間であって、かつゲート３２Ａの直上には、チャネル５５と、ソース５６，３２Ｂと、ドレイン５７，３２Ｃと、保護膜５８とが形成されている。また、ゲート絶縁膜４１と絶縁保護膜４２との間であって、かつドレイン３２Ｃの脇には、引出配線３６Ｂが形成されている。チャネル５５はゲート絶縁膜４１のうちゲート３２Ａの直上に接して形成されている。ソース５６はチャネル５５の一端に接して形成されており、その上にソース３２Ｂがソース５６に接して形成されている。ドレイン５７はチャネル５５の他端に接して形成されており、その上にドレイン３２Ｃがドレイン５７に接して形成されている。チャネル５５、ソース５６およびドレイン５７は、例えば、アモルファスシリコン（ａ−Ｓｉ）、微結晶Ｓｉ（μ−Ｓｉ）または低温ポリシリコンを含んで構成されている。保護膜５８は、ソース５６，３２Ｂと、ドレイン５７，３２Ｃとの間に形成されており、チャネル５５のうちソース５６およびドレイン５７との非接触領域を覆っている。
ピクセル１１Ｒ，１１Ｇ，１１Ｂは、絶縁平坦化膜４３上に、有機ＥＬ素子１２を有している。有機ＥＬ素子１２は、例えば、アノード３５Ａ（陽極）、有機層３５Ｃおよびカソード３５Ｂ（陰極）が基板４０側から順に積層された構造となっている。有機層３５Ｃは、例えば、アノード３５Ａ側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを含んでいる。ピクセル１１Ｒの有機層３５Ｃは、赤色光を発する材料を含んで構成されている。ピクセル１１Ｇの有機層３５Ｃは、緑色光を発する材料を含んで構成されている。ピクセル１１Ｂの有機層３５Ｃは、青色光を発する材料を含んで構成されている。ピクセル１１Ｂの有機層３５Ｃから発せられる青色光は、ピクセル１１Ｂに隣接するピクセル１１Ｒ，１１Ｇ内のトランジスタを劣化させ得る性質を強く有している。なお、ピクセル１１Ｒの有機層３５Ｃから発せられる赤色光や、ピクセル１１Ｇの有機層３５Ｃから発せられる緑色光についても、ピクセル１１Ｒまたは１１Ｇに隣接するピクセル内のトランジスタを劣化させ得る性質をわずかではあるが有している。
アノード３５Ａは反射層としての機能を有しており、カソード３５Ｂは半透過性反射層としての機能を有している。これらアノード３５Ａとカソード３５Ｂとにより、発光層３５Ｃにおいて発生した光を共振させる共振器構造が構成されている。すなわち、アノード３５Ａの有機層３５Ｃ側の表面と、カソード３５Ｂの有機層３５Ｃ側の表面とにより一対の反射鏡が構成されており、発光層３５Ｃで発生した光がこの一対の反射鏡によって共振し、カソード３５Ｂ側から取り出される。これにより、発光層３５Ｃで発生した光が多重干渉を起こし、共振器構造が一種の狭帯域フィルタとして作用することにより、取り出される光のスペクトルの半値幅が減少し、色純度が向上する。
ピクセル１１Ｒ，１１Ｇ，１１Ｂは、有機ＥＬ素子１２のアノード３５Ａと同一面内に開口規定絶縁膜４４を有しており、有機ＥＬ素子１２上に絶縁保護膜４５を有している。
開口規定絶縁膜４４は、アノード３５Ａに対応して開口（ＥＬ開口部４４Ａ）を有している。ＥＬ開口部４４Ａは、アノード３５Ａの上面との対向領域の一部に形成されており、開口規定絶縁膜４４が、アノード３５Ａの外縁（周縁）を覆っている。つまり、ＥＬ開口部４４Ａの底面には、アノード３５Ａの上面の一部だけが露出しており、有機層３５Ｃは、アノード３５Ａの上面のうちＥＬ開口部４４Ａの底面に露出している部分と接している。
絶縁保護膜４５は、カソード３５Ｂの表面全体を覆っている。絶縁保護膜４５は、有機ＥＬ素子１２で発光した光に対して透明な材料によって形成されている。そのため、絶縁保護膜４５は、有機ＥＬ素子１２の発光光だけでなく、有機ＥＬ素子１２の発光光と共通する波長帯の外光も透過することが可能となっている。
アノード３５Ａと同一面内において、アノード３５Ａの周囲には、アノード３５Ａを取り囲むカソード補助配線４６が形成されている。カソード補助配線４６は、カソード３５Ｂの面内電位分布を均一化するために設けられたものであり、カソード３５Ｂと電気的に接続されている。また、カソード補助配線４６は、アノード３５Ａと所定の間隙を介して配置されており、アノード３５Ａとの間に開口４６Ａが存在している。従って、カソード補助配線４６は、アノード３５Ａに対して絶縁性を保っている。
［動作・効果］
本実施の形態の表示装置１では、各ピクセル１１Ｒ，１１Ｇ，１１Ｂにおいて画素回路１３がオンオフ制御され、各ピクセル１１Ｒ，１１Ｇ，１１Ｂの有機ＥＬ素子１２に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、アノード３５Ａとカソード３５Ｂとの間で多重反射し、カソード３５Ｂを透過して外部に取り出される。その結果、表示部１０において画像が表示される。
ところで、一般に、有機ＥＬ表示装置では、例えば、図６、図７、図１８に示したように、有機層３５Ｃ（１２７Ｃ）で発生した光のうち一部の光Ｌはカソード３５Ｂ（１２７Ｂ）側から出力されずに、隣接するピクセルに漏れ出す。この漏れ出した光Ｌが、例えば、図１９に示したように、隣接するピクセル内のトランジスタＴDr，ＴWS（特にチャネル１３１）に入射した場合には、光リーク電流が増加するなど、画素回路１２２の誤動作の原因となる。
特に、チャネル１３１に波長の短い青色光が入射すると、時間の経過と共にゲートの閾値電圧Ｖthがシフトするなど、ＴＦＴ特性が変動し、ＴＦＴの長期信頼性が低下してしまう。チャネル１３１がアモルファスシリコン（ａ−Ｓｉ）または微結晶Ｓｉ（μ−Ｓｉ）を含んで構成されている場合には、ＴＦＴの長期信頼性の低下が顕著であった。
例えば、図１９に示したように、一の画素１２０に含まれるピクセル１２０Ｂが、その画素１２０に含まれるピクセル１２０Ｇと、その画素１２０に隣接する他の画素１２０に含まれるピクセル１２０Ｒとの間に配置されているとする。この場合には、ピクセル１２０Ｂの有機層１２７Ｃから漏れ出た青色の光Ｌがピクセル１２０Ｇ内のトランジスタＴDrと、ピクセル１２０Ｒ内のトランジスタＴWSに入射し、トランジスタＴDr，ＴWSの長期信頼性が低下してしまう問題が発生していた。
一方、本実施の形態では、例えば、図５に示したように、ピクセル１１Ｂに隣接するピクセル１１Ｒ内のトランジスタＴDr，ＴWSが、ピクセル１１Ｒ内の保持容量Ｃｓと比べて、ピクセル１１Ｂから離れて配置されている。さらに、ピクセル１１Ｂに隣接するピクセル１１Ｇ内のトランジスタＴDr，ＴWSが、ピクセル１１Ｇ内の保持容量Ｃｓと比べて、ピクセル１１Ｂから離れて配置されている。そのため、ピクセル１１Ｒ内のトランジスタＴDr，ＴWSの、ピクセル１１Ｂ内の有機ＥＬ素子１２までの距離Ａ１がピクセル１１Ｒ内の保持容量Ｃｓの、ピクセル１１Ｂ内の有機ＥＬ素子１２までの距離Ｂ１よりも遠い。さらに、ピクセル１１Ｇ内のトランジスタＴDr，ＴWSの、ピクセル１１Ｂ内の有機ＥＬ素子１２までの距離Ａ２がピクセル１１Ｇ内の保持容量Ｃｓの、ピクセル１１Ｂ内の有機ＥＬ素子１２までの距離Ｂ２よりも遠い。これにより、距離Ａ１が距離Ｂ１よりも近く、さらに距離Ａ２が距離Ｂ２よりも近い場合と比べて、ピクセル１１Ｂ内の有機層３５Ｃから漏れ出た光Ｌの、隣接するピクセル１１Ｂ，１１Ｇ内のトランジスタＴDr，ＴWSへの入射量が少ない。その結果、チャネル５１，５５がアモルファスシリコン（ａ−Ｓｉ）または微結晶Ｓｉ（μ−Ｓｉ）を含んで構成されている場合であっても、トランジスタの長期信頼性の低下を低減することができる。
ところで、トランジスタＴDr，ＴWSの劣化の予測が可能な場合には、トランジスタＴDr，ＴWSの特性が変化したときでも、有機ＥＬ素子１２に印加する電圧を所望の値に設定（補正）することが可能である。しかし、波長の短い青色光がトランジスタＴDr，ＴWSのチャネルに入射し、それによってトランジスタＴDr，ＴWSの特性が変化した場合には、その変化を正しく予測することが難しい。例えば、図８に示したように、青色光の照射によって、トランジスタＴDr，ＴWSのＶｄｓ−Ｉｄｓ特性において、Ｓ値が徐々に小さくなるが、このＳ値の変化の予測は大変難しい。そのため、青色光による劣化を考慮して、有機ＥＬ素子１２に印加する電圧を所望の値に設定（補正）することは容易ではない。
しかし、本実施の形態では、上述したように、ピクセル１１Ｂ内の有機層３５Ｃから漏れ出た光Ｌの、隣接するピクセル１１Ｒ，１１Ｇ内のトランジスタＴDr，ＴWSへの入射量が少ない。そのため、青色光による劣化を考慮した補正は、ほとんど必要ないので、高い表示品質を長期間に渡って維持することが可能である。
［変形例］
上記実施の形態では、一つの画素１１内に、３色の光を発するピクセル１１Ｒ，１１Ｇ，１１Ｂが設けられている場合が例示されていたが、それ以外の光を発するピクセルがさらに設けられていてもよい。また、一つの画素１１内に、ピクセル１１Ｒ，１１Ｇ以外のピクセルが設けられていてもよい。いずれにおいても、ピクセル１１Ｂに隣接する他のピクセルにおいて、トランジスタＴDr，ＴWSがピクセル１１Ｂからできるだけ離れた位置に配置されていることが好ましい。
＜モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置の適用例について説明する。上記実施の形態等の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
［モジュール］
上記実施の形態等の表示装置は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング制御回路２１、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
［適用例１］
図１０は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置により構成されている。
［適用例２］
図１１は、上記実施の形態等の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置により構成されている。
［適用例３］
図１２は、上記実施の形態等の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置により構成されている。
［適用例４］
図１３は、上記実施の形態等の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置により構成されている。
［適用例５］
図１４は、上記実施の形態等の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置により構成されている。
以上、上記各実施の形態およびその変形例ならびに適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１３の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１３に追加することが可能である。その場合、画素回路１３の変更に応じて、上述した水平駆動回路２２、書き込み走査回路２３、電源走査回路２４のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の駆動を信号保持制御回路２１Ｂが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路２２、書き込み走査回路２３および電源走査回路２４の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
また、上記実施の形態等では、トランジスタＴWSのソースおよびドレインや、トランジスタＴDrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
また、上記実施の形態等では、トランジスタＴWS，ＴDrがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、トランジスタＴWS，ＴDrの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、トランジスタＴDrがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１２のアノード３５Ａがカソードとなり、有機ＥＬ素子１２のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、トランジスタＴWS，ＴDrは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
１…表示装置、１０…表示部、１１…画素、１１Ｒ，１１Ｇ，１１Ｂ…ピクセル、１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素回路、２０…周辺回路部、２１…タイミング制御回路、２１Ａ…表示信号生成回路、２１Ｂ…表示信号保持制御回路、２２…水平駆動回路、２３…書き込み走査回路、２４…電源走査回路、３１Ａ，３２Ａ…ゲート、３１Ｂ，３２Ｂ…ソース、３１Ｃ，３２Ｃ…ドレイン、３３Ａ，３３Ｂ…端子、３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ…コンタクト、３５Ａ…アノード、３５Ｂ…カソード、３５Ｃ…有機層、３６Ａ，３６Ｂ…引出線、４０…基板、４１…ゲート絶縁膜、４２，４５…絶縁保護膜、４３…絶縁平坦化膜、４４…開口規定絶縁膜、４４Ａ…ＥＬ開口部、Ｃs…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…信号線、Ｌ…外光、ＴDr，ＴWS…トランジスタ、ＷＳＬ…ゲート線。

Claims (4)

  1. 第１発光色の第１有機ＥＬ素子および第１画素回路を含む第１副画素と、第２発光色の第２有機ＥＬ素子および第２画素回路を含む第２副画素と、第３発光色の第３有機ＥＬ素子および第３画素回路を含む第３副画素とを画素ごとに有する表示部を備え、
    前記第１画素回路、前記第２画素回路および前記第３画素回路は、それぞれ、映像信号を書き込む書き込み用の第１トランジスタと、前記第１トランジスタによって書き込まれた映像信号に基づいて前記有機ＥＬ素子を駆動する駆動用の第２トランジスタと、保持容量とを有し、
    複数の前記画素は、行列状に配置され、
    前記第１副画素、前記第２副画素および前記第３副画素は、行方向にこの順で繰り返し配置され、
    前記第２副画素の前記第１トランジスタおよび前記第２トランジスタは、前記第２副画素の前記保持容量と比べて、前記第１副画素から離れて配置され、
    前記第３副画素の前記第１トランジスタおよび前記第２トランジスタは、前記第３副画素の前記保持容量と比べて、前記第１副画素から離れて配置されている
    表示装置。
  2. 前記第１有機ＥＬ素子は、前記第１トランジスタおよび前記第２トランジスタを劣化させ得る光を発生する有機層を有する
    請求項１に記載の表示装置。
  3. 前記有機層は、青色光を発する材料を含んで構成されている
    請求項２に記載の表示装置。
  4. 前記第２副画素の前記第１トランジスタおよび前記第２トランジスタ、ならびに前記第３副画素の前記第１トランジスタおよび前記第２トランジスタは、アモルファスシリコン（ａ−Ｓｉ）または微結晶Ｓｉ（μ−Ｓｉ）を含むチャネルを有する
    請求項２に記載の表示装置。
JP2009061713A 2009-03-13 2009-03-13 表示装置 Expired - Fee Related JP5392545B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2009061713A JP5392545B2 (ja) 2009-03-13 2009-03-13 表示装置
TW099105325A TWI444970B (zh) 2009-03-13 2010-02-24 顯示單元
US12/660,846 US8610122B2 (en) 2009-03-13 2010-03-05 Display unit
KR1020100019774A KR101523789B1 (ko) 2009-03-13 2010-03-05 표시 유닛
EP10155562A EP2228827A3 (en) 2009-03-13 2010-03-05 Display unit
CN201510732460.8A CN105405863B (zh) 2009-03-13 2010-03-08 显示单元
CN201510783312.9A CN105428388B (zh) 2009-03-13 2010-03-08 显示单元
CN201310058952.4A CN103208505B (zh) 2009-03-13 2010-03-08 显示单元
CN201010129080.2A CN101834199B (zh) 2009-03-13 2010-03-08 显示单元
US14/066,106 US8742419B2 (en) 2009-03-13 2013-10-29 Display unit
US14/197,778 US8841672B2 (en) 2009-03-13 2014-03-05 Display unit having an arrangement of a retentive capacitor and an EL device of each pixel with respect to adjacent pixel for low light leakage among adjacent pixels
US14/454,211 US9059122B2 (en) 2009-03-13 2014-08-07 Display unit
US14/616,941 US9287331B2 (en) 2009-03-13 2015-02-09 Display unit
US14/945,794 US9385173B2 (en) 2009-03-13 2015-11-19 Display unit
US15/172,899 US9711581B2 (en) 2009-03-13 2016-06-03 Display unit
US15/617,275 US10115779B2 (en) 2009-03-13 2017-06-08 Display unit
US16/170,726 US10672850B2 (en) 2009-03-13 2018-10-25 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061713A JP5392545B2 (ja) 2009-03-13 2009-03-13 表示装置

Publications (2)

Publication Number Publication Date
JP2010217326A JP2010217326A (ja) 2010-09-30
JP5392545B2 true JP5392545B2 (ja) 2014-01-22

Family

ID=42272678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061713A Expired - Fee Related JP5392545B2 (ja) 2009-03-13 2009-03-13 表示装置

Country Status (6)

Country Link
US (9) US8610122B2 (ja)
EP (1) EP2228827A3 (ja)
JP (1) JP5392545B2 (ja)
KR (1) KR101523789B1 (ja)
CN (4) CN105405863B (ja)
TW (1) TWI444970B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469123B (zh) * 2012-08-09 2015-01-11 Au Optronics Corp 顯示面板
JP2015023079A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP6200320B2 (ja) * 2013-12-26 2017-09-20 株式会社ジャパンディスプレイ 光源およびその光源を用いた表示装置
CN109273516A (zh) * 2013-12-31 2019-01-25 京东方科技集团股份有限公司 Amoled阵列基板及显示装置
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
US10163494B1 (en) * 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
CN110730983B (zh) * 2017-06-07 2021-11-23 夏普株式会社 显示设备、显示设备的制造方法、显示设备的制造装置
WO2019123663A1 (ja) 2017-12-22 2019-06-27 花王株式会社 使い捨ておむつ
JP2021128236A (ja) 2020-02-13 2021-09-02 ソニーセミコンダクタソリューションズ株式会社 表示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022556B1 (en) 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
JP4592989B2 (ja) * 2001-03-26 2010-12-08 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
JP3698208B2 (ja) * 2001-12-06 2005-09-21 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI280532B (en) * 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
JP4053040B2 (ja) * 2002-04-26 2008-02-27 三洋電機株式会社 表示装置
JP4123832B2 (ja) * 2002-05-31 2008-07-23 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP2004191627A (ja) * 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
WO2004059600A1 (ja) * 2002-12-26 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 発光装置および電子機器
JP4502585B2 (ja) * 2003-03-03 2010-07-14 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2005005227A (ja) * 2003-06-16 2005-01-06 Hitachi Displays Ltd 有機ｅｌ発光表示装置
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
JP4736013B2 (ja) * 2003-12-16 2011-07-27 日本電気株式会社 発光表示装置の製造方法
KR100995020B1 (ko) * 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100637164B1 (ko) * 2004-06-26 2006-10-20 삼성에스디아이 주식회사 능동 구동형 전계발광 디스플레이 장치
KR100639010B1 (ko) * 2005-05-11 2006-10-25 삼성에스디아이 주식회사 발광표시장치 및 그 제조방법
KR100729089B1 (ko) * 2005-08-26 2007-06-14 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
KR101209038B1 (ko) * 2005-11-18 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
US7535163B2 (en) * 2006-02-22 2009-05-19 Tpo Displays Corp. System for displaying images including electroluminescent device and method for fabricating the same
JP5092306B2 (ja) * 2006-08-02 2012-12-05 ソニー株式会社 表示装置および画素回路のレイアウト方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4915195B2 (ja) 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP5309470B2 (ja) * 2007-05-21 2013-10-09 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009003418A (ja) 2007-05-21 2009-01-08 Fujifilm Corp 感光材方向転換部材及び現像処理装置
JP5049076B2 (ja) 2007-09-07 2012-10-17 三菱レイヨン株式会社 メタクリル樹脂板の製造方法
JP4466722B2 (ja) * 2007-11-19 2010-05-26 ソニー株式会社 アクティブマトリックス型表示装置
JP4538767B2 (ja) * 2008-03-25 2010-09-08 ソニー株式会社 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
JP4614106B2 (ja) * 2008-06-18 2011-01-19 ソニー株式会社 自発光表示装置および電子機器
KR101646100B1 (ko) * 2008-12-02 2016-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US8742419B2 (en) 2014-06-03
US20100230681A1 (en) 2010-09-16
TW201044351A (en) 2010-12-16
CN101834199A (zh) 2010-09-15
KR20100103370A (ko) 2010-09-27
US10115779B2 (en) 2018-10-30
US9385173B2 (en) 2016-07-05
CN103208505A (zh) 2013-07-17
CN103208505B (zh) 2015-12-23
US20170271425A1 (en) 2017-09-21
JP2010217326A (ja) 2010-09-30
US20160284779A1 (en) 2016-09-29
TWI444970B (zh) 2014-07-11
US20190157365A1 (en) 2019-05-23
EP2228827A3 (en) 2012-11-28
EP2228827A2 (en) 2010-09-15
US20140183510A1 (en) 2014-07-03
US9287331B2 (en) 2016-03-15
CN105428388B (zh) 2018-09-21
US8841672B2 (en) 2014-09-23
US20140346490A1 (en) 2014-11-27
US9711581B2 (en) 2017-07-18
US20160071917A1 (en) 2016-03-10
US10672850B2 (en) 2020-06-02
KR101523789B1 (ko) 2015-05-28
CN105428388A (zh) 2016-03-23
US20140054575A1 (en) 2014-02-27
CN105405863A (zh) 2016-03-16
US8610122B2 (en) 2013-12-17
CN101834199B (zh) 2016-02-03
CN105405863B (zh) 2019-06-11
US9059122B2 (en) 2015-06-16
US20150179709A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
JP5392545B2 (ja) 表示装置
JP6164059B2 (ja) 表示装置、電子機器、及び表示装置の駆動方法
JP2013120321A (ja) 表示装置および電子機器
JP2013058323A (ja) 発光パネル、表示装置および電子機器
JP5590285B2 (ja) 表示装置
JPWO2018216432A1 (ja) 表示装置及び電子機器
JP5737570B2 (ja) 表示装置および電子機器
US20130057523A1 (en) Display panel and display
JP2013058322A (ja) 発光パネル、表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R151 Written notification of patent or utility model registration

Ref document number: 5392545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees