[go: up one dir, main page]

KR100995020B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100995020B1
KR100995020B1 KR1020030098130A KR20030098130A KR100995020B1 KR 100995020 B1 KR100995020 B1 KR 100995020B1 KR 1020030098130 A KR1020030098130 A KR 1020030098130A KR 20030098130 A KR20030098130 A KR 20030098130A KR 100995020 B1 KR100995020 B1 KR 100995020B1
Authority
KR
South Korea
Prior art keywords
electrode
black matrix
color filter
transparent conductive
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030098130A
Other languages
English (en)
Other versions
KR20050067251A (ko
Inventor
김세준
박승렬
김동국
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030098130A priority Critical patent/KR100995020B1/ko
Priority to US11/019,629 priority patent/US7236220B2/en
Priority to CNB2004101027741A priority patent/CN1316310C/zh
Publication of KR20050067251A publication Critical patent/KR20050067251A/ko
Application granted granted Critical
Publication of KR100995020B1 publication Critical patent/KR100995020B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 목적은, 합착 마진을 최소화하여 투과율을 높일 수 있는, 박막트랜지스터가 형성된 기판 상에 컬러필터층을 함께 형성하는 COT 액정표시장치를 제공함에 있고, 또한, COT 액정표시장치에서 투명 도전층의 접착력을 향상시켜 패터닝 공정을 개선하고자 함에 있다.
본 발명은, 스위칭 소자 상에 형성된 블랙매트릭스와, 화소 전극을 이루는 제 1, 2 전극과, 제 1, 2 전극 사이에 빛을 투과시키는 컬러필터층을 포함하며, 제 1 전극은 제 2 전극과 연결되는 부분의 두께가 컬러필터층 하부에 위치하는 부분의 두께보다 작은 액정표시장치를 제공한다.
본 발명은, 컬러필터층과 어레이 소자를 동일 기판에 형성한 COT 액정표시장치를 사용함으로써 합착 마진을 최소화하고 개구율을 향상시킬 수 있고, 제 1 차 투명 도전층의 표면 일부를 경미하게 식각함으로써, 제 1 차 투명 도전층의 표면에 잔류하는 컬러 수지를 제거하여 제 1, 2 차 투명 도전층의 접착력을 향상시켜 제 1, 2 차 투명 도전층의 패터닝을 향상시킬 수 있는 효과가 있다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and manufacturing of the same}
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1의 절단선 Ⅱ-Ⅱ를 따라 절단한 단면도.
도 3은 본 발명의 실시예에 따른 액정표시장치용 어레이기판을 도시한 평면도.
도 4a 내지 4i는 도 3의 절단선 Ⅳ-Ⅳ를 따라 절단한 것으로서, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조 공정을 도시한 단면도.
도 5a 내지 5i는 도 3의 절단선 Ⅴ-Ⅴ를 따라 절단한 것으로서, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조 공정을 도시한 단면도.
도 6a 내지 6i는 도 3의 절단선 Ⅵ-Ⅵ을 따라 절단한 것으로서, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조 공정을 도시한 단면도.
도 7은 제 1 투명 도전층을 도시한 단면도.
도 8은 도 4i의 "A" 부분을 확대 도시한 것으로서, 투명 도전층과 컬러필터층이 손상된 모습을 도시한 단면도.
도 9a와 9b, 10a와 10b, 11a와 11b는 본 발명의 제 2 실시예에 따른 액정표 시장치용 어레이기판의 제조 공정을 도시한 단면도.
<도면의 주요 부분에 대한 간단한 설명>
110 : 기판 138 : 컬러필터층
136, 140 : 제 1, 2 투명 도전층
본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터가 형성된 기판 상에 컬러필터층을 동시에 형성하는 COT(Color Filter on Thin Film Transistor)구조 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 적, 녹, 청의 컬러필터층(8)과 컬러필터층(8) 사이에 구성된 블랙매트릭스(6) 및 컬러필터층(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역(P)에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)을 포함하며, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다. 이때, 화소영역(P)은 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 도 2를 참조하여 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 하부 기판(22)과 컬러필터 기판인 상부 기판(5)이 이격되어 구성되고, 상부 및 하부 기판(22,5)의 사이에는 액정층(14)이 위치한다. 어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성된다.
상부 기판(5)에는 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터층(8)이 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(A) 이격 하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(C) 이격하여 구성하게 된다.데이 터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,C)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터 기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다. 그런데, 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(mis-align)가 발생하는 경우가 있는데, 이를 감안하여 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(A, C)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여, 합착 마진을 최소화하여 투과율을 높일 수 있는 구조의 액정표시장치를 제공하는 것을 목적으로 한다.
이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 기판 상에 컬러필터층을 함께 형성하는 컬러필터 온 박막트랜지스터 COT 액정표시장치를 제공하고자 한다.
본 발명의 다른 목적은, COT 액정표시장치에서 투명 도전층의 접착력을 향상시켜 패터닝 공정을 개선하고자 함에 있다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 기판 상에 서로 직교하는 게이트 및 데이터 배선과; 상기 게이트 배선에 분기한 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층과, 상기 반도체층 상에 형성되고 상기 데이터 배선에 분기한 소스 전극 및, 상기 소스 전극과 일정 간격 이격된 드레인 전극을 가지는 스위칭 소자와; 상기 스위칭 소자의 상부에 형성된 블랙 매트릭스와; 상기 드레인 전극과 연결된 제 1 전극과; 상기 블랙 매트릭스 사이에 위치하는 상기 제 1 전극 상에 형성되는 컬러필터층과; 상기 컬러필터층 상에 형성되고, 상기 제 1 전극과 연결된 제 2 전극을 포함하며, 상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가 상기 컬러필터층 하부에 위치하는 부분의 두께보다 작은 액정표시장치를 제공한다.
여기서, 상기 제 1 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속물질과, 알루미늄, 크롬, 몰리브덴을 포함하는 빛을 반사하는 금속물질 중 선택된 하나로 이루어질 수 있다. 그리고, 상기 제 2 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속 물질로 이루어질 수 있다.
또한, 상기 스위칭 소자와 상기 블랙매트릭스 사이에 형성된 제 1 보호층을 더욱 포함할 수 있고, 상기 블랙매트릭스 상에 형성되어, 상기 블랙매트릭스를 외 부로부터 보호하는 제 2 보호층을 더욱 포함할 수 있다.
또한, 상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가 상기 컬러필터층 하부에 위치하는 부분의 두께보다 평균 표면 거칠기 이상 작을 수 있다.
다른 측면에서, 본 발명은, 기판 상에 서로 직교하는 게이트 및 데이터 배선과, 상기 게이트 배선에 분기한 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층과, 상기 반도체층 상에 형성되고 상기 데이터 배선에 분기한 소스 전극 및, 상기 소스 전극과 일정 간격 이격된 드레인 전극을 가지는 스위칭 소자를 형성하는 단계와; 상기 스위칭 소자 상에 블랙매트릭스를 형성하는 단계와; 상기 블랙 매트릭스가 형성된 상기 기판 전면에 상기 드레인 전극과 연결되는 제 1 전극을 증착하는 단계와; 상기 블랙매트릭스 사이에 위치하는 상기 제 1 전극 상에 컬러필터층을 형성하고, 상기 블랙매트릭스에 대응되는 상기 제 1 전극 부분을 일정 깊이 식각하는 단계와; 상기 컬러필터층 및 상기 식각된 제 1 전극 상에 제 2 전극을 증착하고, 상기 식각된 제 1 전극 및 제 2 전극을 패터닝하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
상기 제 1 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속물질과, 알루미늄, 크롬, 몰리브덴을 포함하는 빛을 반사하는 금속물질 중 선택된 하나로 이루어진다.
상기 제 2 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속 물질로 이루어진다.
상기 스위칭 소자와 상기 블랙매트릭스 사이에 제 1 보호층을 형성하는 단계를 더욱 포함한다.
상기 블랙매트릭스를 외부로부터 보호하기 위해, 상기 블랙매트릭스 상에 제 2 보호층을 형성하는 단계를 더욱 포함한다.
상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가, 상기 컬러필터층 하부에 위치하는 부분의 두께보다 평균 표면 거칠기 이상 작게 형성된다.
삭제
삭제
삭제
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 COT 액정표시장치용 어레이 기판에 대한 평면도이다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(126)이 형성되어 있으며, 게이트 배선(112) 및 데이터 배선(126)이 교차되는 영역은 화소 영역(P)으로 정의된다. 게이트 배선(112) 및 데이터 배선(126)의 일 끝단에는 각각 게이트 패드(117) 및 데이터 패드(128)가 형성되어 있다.
게이트 배선(112) 및 데이터 배선(126)이 교차되는 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 화소 전극(142)이 형성되어 있다.
박막트랜지스터(T)에는, 게이트 배선(112)에서 분기된 게이트 전극(114)과, 데이터 배선(126)에서 분기된 소스 전극(122)과, 소스 전극(122)과 일정간격 이격된 드레인 전극(124)이 형성되어 있다.
화소 전극(142)은 전단 게이트 배선(112)과 일부 중첩되게 구성되고, 화소 전극(142)과 중첩되는 게이트 배선(112) 영역은 제 1 캐패시터 전극(116)을 이루 고, 제 1 캐패시터 전극(116)을 덮는 영역에는, 데이터 배선(126)과 동일 물질로 이루어진 제 2 캐패시터 전극(130)이 형성되어 있고, 제 2 캐패시터 전극(130)은 화소 전극(142)과 전기적으로 연결되어 있어, 제 1, 2 캐패시터 전극(116, 130) 및 화소 전극(142)이 중첩된 영역은 스토리지 캐패시터(CST)를 이룬다. 그리고, 도면에서 빗금친 영역은 블랙매트릭스(134) 형성부에 해당되며, 블랙매트릭스(134)는 게이트 배선(112) 및 데이터 배선(126) 그리고, 박막트랜지스터(T)를 덮는 영역 및 화소 전극(142)의 테두리부를 덮는 영역에 위치하고, 화소 영역(P)의 메인 영역을 노출시키는 오픈부(133)를 가진다.
그리고, 게이트 패드(117) 및 데이터 패드(128)를 덮는 영역에는 게이트 패드단자(144) 및 데이터 패드단자(146)가 형성되어 있다.
그러나, COT 구조에서는 블랙매트릭스(134)를 화소 전극(142)과 동일 기판에 형성함에 따라, 블랙매트릭스(134)와 화소 전극(142) 간의 합착 마진은 기존의 액정표시장치에서보다 최소화된다.
이하, 전술한 바와 같은 COT 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.
<제 1 실시예>
도 4a 내지 4i, 도 5a 내지 5i, 도 6a 내지 6i는 본 발명의 제 1 실시예에 따른 COT 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도로서, 도 4a 내지 4i는 도 3의 절단선 IV-IV , 도 5a 내지 5i는 도 3의 절단선 V-V , 도 6a 내지 6i는 도 3의 절단선 VI-VI 에 따라 절단된 단면을 도시한 단면도이다.
도 4a, 5a, 6a에 도시한 바와 같이, 기판(110) 상에 제 1 금속물질을 증착한 다음, 감광성 물질을 이용한 노광, 현상 공정을 포함하는 포토리소그라피(photolithography) 공정으로 정의되는 마스크 공정에 의해 게이트 전극(114)과 게이트 배선(112) 및 게이트 패드(117)를 형성한다. 여기서, 게이트 배선(112)의 일부는 제 1 캐패시터 전극(116)의 역할을 한다.
도 3에 도시한 바와 같이, 게이트 전극(114)은 게이트 배선(112)에서 분기된 패턴이고, 게이트 패드(117)는 게이트 배선(112)의 일끝단에 위치하는 패턴에 해당된다.
도 4b, 5b, 6b에 도시한 바와 같이, 게이트 전극(112), 게이트 배선(112) 및 게이트 패드(117)를 덮는 영역에 제 1 절연물질, 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 차례대로 증착한 다음, 제 1 절연물질을 게이트 절연막(118)으로 형성하고, 마스크 공정에 의해 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 패턴하여 게이트 전극(114) 영역을 덮는 위치에 액티브층(120a)과 오믹콘택층(120b)을 차례대로 형성한다.
액티브층(120a)과 오믹콘택층(120b)은 반도체층(120)을 이룬다.
도 4c, 5c, 6c에 도시한 바와 같이, 반도체층(120)을 덮는 위치에 제 2 금속물질을 증착하고, 마스크 공정에 의해, 반도체층(120) 상부에서 서로 일정간격 이격되는 소스 전극(122) 및 드레인 전극(124)과, 소스 전극(122)과 연결되며 전술한 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(126)을 형성한다.
여기서, 데이터 배선(126)의 일끝단에 위치하는 데이터 패드(128)를 형성하고, 제 1 캐패시터 전극(116)과 중첩된 위치에 아일랜드(island) 패턴으로 이루어진 제 2 캐패시터 전극(130)을 형성한다.
게이트 패드(117) 및 데이터 패드(128)는 화상이 표현되지 않는 비표시 영역에 위치한다.
게이트 전극(114), 반도체층(120), 소스 전극(122) 및 드레인 전극(124)은 박막트랜지스터(T)를 이룬다.
한편, 소스 전극(122) 및 드레인 전극(124) 사이 구간에 위치하는 오믹콘택층(120b)을 제거하여, 노출된 액티브층(120a) 영역을 채널(CH)로 구성한다. 채널(CH) 제조 공정은 별도의 마스크 공정없이, 소스 전극(122) 및 드레인 전극(124)을 마스크로 이용하여 식각처리하는 공정에 의해 이루어진다.
도 4d, 5d, 6d에 도시한 바와 같이, 소스 전극(122) 및 드레인 전극(124), 데이터 배선(126), 제 2 캐패시터 전극(130), 그리고 데이터 패드(128)를 덮는 영역에 제 2 절연물질을 이용하여 제 1 보호층(132)을 형성한다.
제 1 보호층(132)은 이후 형성될 블랙매트릭스(미도시)와 박막트랜지스터(T) 사이에 발생될 수 있는 접촉불량을 방지하는 기능을 하게 되는데, 무기 절연물질로 이루어지며, 일예로 실리콘 질화막(SiNx)으로 이루어진다.
도 4e, 5e, 6e에 도시한 바와 같이, 제 1 보호층(132) 상부에 광차단성 물질을 형성한 다음, 마스크 공정에 의해 게이트 패드(117)와 데이터 패드(128)를 제외 한 게이트 배선(112) 및 데이터 배선(126) 그리고 박막트랜지스터(T)를 덮으며, 서브픽셀 영역(P)에서 오픈부(133)를 가지는 블랙매트릭스(134)를 형성하고, 기판 전면에 제 3 절연물질을 이용하여 제 3 보호층(135)을 형성한다.
블랙매트릭스(134)는 불투명한 유기물질로 이루어지는데, 광차단 역할과 함께 박막트랜지스터(T)를 보호하는 역할도 한다.
블랙매트릭스(134)의 오픈부(133)는 드레인 전극(124) 및 제 2 캐패시터 전극(130)을 각각 일부 노출시킨다.
제 2 보호층(135)은 블랙매트릭스(134)가 공정 중에 열산화되는 것을 방지하기 위한 목적으로 형성된다. 제 2 보호층(135)을 이루는 물질은 저온 증착 방법인 플라즈마 화학기상증착(PECVD : Plasma Enhanced Chemical Vapor Deposition) 방법에 의한 실리콘 질화막(SiNx) 또는 스퍼터링(sputtering) 방법에 의한 실리콘 질화막, 실리콘 산화막(SiOx), 실리콘 산화질소화막(SiOxNy) 중 어느 하나에서 선택된다.
또한, 제 2 보호층(135)을 이루는 물질은, 3MS(3-methoxy silane)를 반응가스로 이용하여 PECVD 방법으로 증착하여 이루어지는 탄소(C : carbon)를 포함하는 산화질소화막(OxNy) 또는 질화막(Nx) 중 어느 하나에서 선택될 수 있다.
도 4f, 5f, 6f에 도시한 바와 같이, 마스크 공정을 통해 제 2 보호층(135)과 제 1 보호층(132) 및 게이트 절연막(118)을 패턴하여 화소 영역(P)과 게이트 패드(117) 및 데이터 패드(128)를 각각 일부 노출시키는 오픈부(133), 게이트 패드 콘택홀(119), 데이터 패드 콘택홀(129)을 형성한다.
제 2 보호층(135)이 형성된 기판 상에 오픈부를 형성하기 위해 마스크 공정이 포함된다. 그리고, 블랙매트릭스(134)와 중첩되지 않은 드레인 전극(124) 및 제 2 캐패시터 전극(130) 영역은 자체적으로 마스크 역할을 하게 되어, 드레인 전극(124) 및 제 2 캐패시터 전극(130)과 중첩되지 않은 화소 영역(P)에서는 제 1, 2 보호층(132, 135) 및 게이트 절연막(118)이 일괄식각된다.
도 4g, 5g, 6g에 도시한 바와 같이, 제 2 보호층(135)을 덮는 기판 전면에 제 1 투명 도전성 물질로 이루어진 제 1 투명 도전층(136)을 형성한다. 제 1 투명 도전성 물질은, 인듐-틴-옥사이드(Indium-Tin-Oxide, 이하 ITO라 함.), 인듐-징크-옥사이드(Indium-Zinc-Oxide, 이하 IZO라 함.), 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide, 이하 ITZO라 함.)와 같은 물질이 사용된다.
제 1 투명 도전층(136)은 드레인 전극(124) 및 제 2 캐패시터 전극(130)과 연결된다. 그리고, 게이트 패드 콘택홀(119)을 통해 게이트 패드(117)와 연결되고, 데이터 패드 콘택홀(129)을 통해 데이터 패드(128)와 연결된다.
도 4h, 5h, 6h에 도시한 바와 같이, 블랙매트릭스(134)를 컬러별 경계부로 하여, 블랙매트릭스(134)의 오픈부에 컬러 수지(color resin)를 이용하여 컬러필터층(138)를 형성한다.
도면으로 제시하지는 않았지만, 컬러필터층(138)의 제조 공정에서는 마스크 공정을 통해 적, 녹, 청 컬러필터층을 차례대로 형성하는 공정을 거치게 된다.
도 4i, 5i, 6i에 도시한 바와 같이, 컬러필터층(138)의 상부에 제 2 투명 도전성 물질로 이루어진 제 2 투명 도전층(140)을 형성하고, 마스크 공정에 의해 서 브픽셀 단위로 제 1, 2 투명 도전층(136, 140)으로 이루어진 화소 전극(142)을 형성한다. 제 2 투명 도전성 물질은, 인듐-틴-옥사이드(Indium-Tin-Oxide, 이하 ITO라 함.), 인듐-징크-옥사이드(Indium-Zinc-Oxide, 이하 IZO라 함.), 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide, 이하 ITZO라 함.)와 같은 물질이 사용된다.
그리고, 게이트 패드(117) 상에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 게이트 패드 단자(144)를 이루고, 데이터 패드(128) 상에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 데이터 패드 단자(146)를 이룬다.
<제 2 실시예>
본 발명의 제 2 실시예는 본 발명의 제 1 실시예에 대한 개선예로서, 제 1 투명 도전층을 경미하게 일부 식각하는 공정을 추가적으로 진행하게 된다.
도 7은 제 1 투명 도전층의 표면을 도시하고 있다. 도시한 바와 같이, 제 1 투명 도전층(136)은 표면이 불규칙하며 깊이가 다른 다수의 틈이 존재하여 거칠게(rough) 형성된다. 따라서, 컬러필터층을 형성하는 경우에, 제 1 투명 도전층(136) 표면의 틈에 컬러 수지가 제거되지 않고 잔류하게 된다.
따라서, 제 2 투명 도전층 증착 후에, 제 1, 2 투명 도전층을 패터닝 하는 과정에서, 투명 도전층 에천트(echant)가 제 1, 2 투명 도전층의 계면 사이로 유입되어 제 1, 2 투명 도전층과 컬러필터층을 손상시키게 된다.
도 8은 도 4i의 "A" 부분을 확대 도시한 것으로서, 제 1 투명 도전층(136)의 표면 틈에 컬러 수지가 잔류함에 따라, 제 1, 2 투명 도전층(136, 140)과 컬러필터 층(138)이 손상된 모습을 도시하고 있다.
따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명의 제 2 실시예에서는 제 1 투명 도전층을 증착한 후에 경미하게 표면을 일부 식각함으로써, 제 1 투명 도전층의 표면 틈에 잔류하는 컬러 수지를 효과적으로 제거할 수 있게 된다.
이하, 본 발명의 제 2 실시예에 따른 COT 액정표시장치용 기판에 대한 제조 공정을 도면을 참조하여 상세히 설명한다. 본 발명의 제 2 실시예에서는, 본 발명의 제 1 실시예와 동일하거나 대응되는 공정 및 구성에 대해 도면과 설명을 생략한다.
도 9a 내지 9b, 도 10a 내지 10b, 도 11a 내지 11b는 본 발명의 제 2 실시예에 따른 COT 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도이다. 도 9a 내지 9b, 10a 내지 10b, 11a 내지 11b는 각각, 도 4h, 5h, 6h 이후의 공정을 나타낸다.
도 9a, 10a, 11a에 도시한 바와 같이, 제 1 투명 도전층(136)에 대해 표면을 일부 식각하게 된다. 제 1 투명 도전층(136)을 식각하기 위해서는 건식(dry)이나 습식(wet) 식각 방법이 사용될 수 있다. 식각 공정시 컬러필터층(138)에 대응되는, 즉 컬러필터층(138) 하부에 위치하는 제 1 투명 도전층(136)은 식각되지 않게 되고, 컬러필터층(138)이 형성되지 않아 외부에 노출된 제 1 투명 도전층(136)은 표면이 일정 깊이로 일부 식각된다. 여기서, 제 1 투명 도전층(136)은 450 ~ 550 Å 두께로 증착되며, 평균 표면 거칠기 이상의 값으로 식각되는데, 예를 들면 제 1 투명 도전층의 평균 표면 거칠기가 15 Å인 경우에 식각의 깊이는 15 Å 이상 된다. 평균 표면 거칠기는, 표면 틈의 깊이에 대한 루트 평균값(root mean square)을 의미한다. 그리고, 컬러필터층(138)은 식각 공정시 마스크로 기능하게 된다.
도 9b, 10b, 11b에 도시한 바와 같이, 컬러필터층(138)의 상부에 제 2 투명 도전성 물질로 이루어진 제 2 투명 도전층(140)을 형성하고, 마스크 공정에 의해 서브픽셀 단위로 제 1, 2 투명 도전층(136, 140)으로 이루어진 화소 전극(142)을 형성한다.
그리고, 게이트 패드(117) 상에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 게이트 패드 단자(144)를 이루고, 데이터 패드(128) 상에서 패터닝된 제 1, 2 투명 도전층(136, 140)은 데이터 패드 단자(146)를 이룬다.
전술한 바와 같이, 본 발명의 실시예에 따른 COT 액정표시장치는 컬러필터층과 어레이 소자를 동일 기판에 형성하기 때문에 합착 마진을 최소화하고 개구율을 향상시킬 수 있다. 특히, 제 1 투명 도전층의 표면 일부를 경미하게 식각함으로써, 제 1 투명 도전층의 표면에 잔류하는 컬러 수지를 제거하여 제 1, 2 투명 도전층의 접착력을 향상시켜 제 1, 2 투명 도전층의 패터닝을 향상시킬 수 있다.
한편, 전술한 본 발명의 실시예에서 제 1 투명 도전층을 반사 효율이 우수한 반사층으로 대체하게 되면, COT 액정표시장치를 반사형으로 사용할 수 있게 된다. 여기서 반사층은, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr)과 같이 반사 효율이 우수한 금속 물질을 사용하게 된다.
본 발명은 전술한 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않 는 한도 내에서 다양하게 변경하여 실시할 수 있으며, 그와 같은 변경은 본 발명의 권리 범위에 포함됨은 당업자에게 자명한 사실이다.
전술한 바와 같이, 본 발명은, 컬러필터층과 어레이 소자를 동일 기판에 형성한 COT 액정표시장치를 사용함으로써 합착 마진을 최소화하고 개구율을 향상시킬 수 있는 효과가 있다. 특히, 제 1 차 투명 도전층의 표면 일부를 경미하게 식각함으로써, 제 1 차 투명 도전층의 표면에 잔류하는 컬러 수지를 제거하여 제 1, 2 차 투명 도전층의 접착력을 향상시켜 제 1, 2 차 투명 도전층의 패터닝을 향상시킬 수 있는 효과가 있다.

Claims (12)

  1. 기판 상에 서로 직교하는 게이트 및 데이터 배선과;
    상기 게이트 배선에 분기한 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층과, 상기 반도체층 상에 형성되고 상기 데이터 배선에 분기한 소스 전극 및, 상기 소스 전극과 일정 간격 이격된 드레인 전극을 가지는 스위칭 소자와;
    상기 스위칭 소자의 상부에 형성된 블랙 매트릭스와;
    상기 드레인 전극과 연결된 제 1 전극과;
    상기 블랙 매트릭스 사이에 위치하는 상기 제 1 전극 상에 형성되는 컬러필터층과;
    상기 컬러필터층 상에 형성되고, 상기 제 1 전극과 연결된 제 2 전극을 포함하며,
    상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가 상기 컬러필터층 하부에 위치하는 부분의 두께보다 작은 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속물질과, 알루미늄, 크롬, 몰리브덴을 포함하는 빛을 반사하는 금속물질 중 선택된 하나로 이루어진 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속 물질로 이루어진 액정표시장치.
  4. 제 1 항에 있어서,
    상기 스위칭 소자와 상기 블랙매트릭스 사이에 형성된 제 1 보호층을 더욱 포함하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 블랙매트릭스 상에 형성되어, 상기 블랙매트릭스를 외부로부터 보호하는 제 2 보호층을 더욱 포함하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가, 상기 컬러필터층 하부에 위치하는 부분의 두께보다 평균 표면 거칠기 이상 작은 액정표시장치.
  7. 기판 상에 서로 직교하는 게이트 및 데이터 배선과, 상기 게이트 배선에 분기한 게이트 전극과, 상기 게이트 전극 상에 형성된 반도체층과, 상기 반도체층 상에 형성되고 상기 데이터 배선에 분기한 소스 전극 및, 상기 소스 전극과 일정 간격 이격된 드레인 전극을 가지는 스위칭 소자를 형성하는 단계와;
    상기 스위칭 소자 상에 블랙매트릭스를 형성하는 단계와;
    상기 블랙 매트릭스가 형성된 상기 기판 전면에 상기 드레인 전극과 연결되는 제 1 전극을 증착하는 단계와;
    상기 블랙매트릭스 사이에 위치하는 상기 제 1 전극 상에 컬러필터층을 형성하고, 상기 블랙매트릭스에 대응되는 상기 제 1 전극 부분을 일정 깊이 식각하는 단계와;
    상기 컬러필터층 및 상기 식각된 제 1 전극 상에 제 2 전극을 증착하고, 상기 식각된 제 1 전극 및 제 2 전극을 패터닝하는 단계
    를 포함하는 액정표시장치 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속물질과, 알루미늄, 크롬, 몰리브덴을 포함하는 빛을 반사하는 금속물질 중 선택된 하나로 이루어진 액정표시장치 제조방법.
  9. 제 7 항에 있어서,
    상기 제 2 전극은 ITO, IZO, ITZO을 포함하는 투명 도전성 금속 물질로 이루어진 액정표시장치 제조방법.
  10. 제 7 항에 있어서,
    상기 스위칭 소자와 상기 블랙매트릭스 사이에 제 1 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치 제조방법.
  11. 제 7 항에 있어서,
    상기 블랙매트릭스를 외부로부터 보호하기 위해, 상기 블랙매트릭스 상에 제 2 보호층을 형성하는 단계를 더욱 포함하는 액정표시장치 제조방법.
  12. 제 7 항에 있어서,
    상기 제 1 전극은, 상기 제 2 전극과 연결되는 부분의 두께가, 상기 컬러필터층 하부에 위치하는 부분의 두께보다 평균 표면 거칠기 이상 작게 형성되는 액정표시장치 제조방법.
KR1020030098130A 2003-12-27 2003-12-27 액정표시장치 및 그 제조방법 Expired - Lifetime KR100995020B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030098130A KR100995020B1 (ko) 2003-12-27 2003-12-27 액정표시장치 및 그 제조방법
US11/019,629 US7236220B2 (en) 2003-12-27 2004-12-23 Liquid crystal display device and manufacturing method thereof
CNB2004101027741A CN1316310C (zh) 2003-12-27 2004-12-27 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098130A KR100995020B1 (ko) 2003-12-27 2003-12-27 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050067251A KR20050067251A (ko) 2005-07-01
KR100995020B1 true KR100995020B1 (ko) 2010-11-19

Family

ID=34698579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098130A Expired - Lifetime KR100995020B1 (ko) 2003-12-27 2003-12-27 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US7236220B2 (ko)
KR (1) KR100995020B1 (ko)
CN (1) CN1316310C (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005086179A1 (ja) * 2004-03-05 2005-09-15 Idemitsu Kosan Co., Ltd. 半透明・反射電極基板、及びその製造方法、及びその半透過・半反射電極基板を用いた液晶表示装置
KR101244092B1 (ko) * 2005-09-01 2013-03-18 이데미쓰 고산 가부시키가이샤 투명 도전막, 투명 전극, 및 전극 기판 및 그의 제조 방법
CN100437317C (zh) * 2005-09-26 2008-11-26 爱普生映像元器件有限公司 液晶显示装置
JP4784382B2 (ja) 2005-09-26 2011-10-05 ソニー株式会社 液晶表示装置
US8264630B2 (en) * 2008-04-11 2012-09-11 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
KR101472280B1 (ko) * 2008-04-15 2014-12-15 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
TWI332593B (en) * 2008-06-02 2010-11-01 Au Optronics Corp Method for fabricating pixel structure
JP5392545B2 (ja) 2009-03-13 2014-01-22 ソニー株式会社 表示装置
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US8475872B2 (en) * 2009-08-19 2013-07-02 Apple Inc. Patterning of thin film layers
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20130129008A (ko) * 2012-05-18 2013-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103296037B (zh) * 2012-07-12 2016-06-15 上海天马微电子有限公司 接触垫、平板图像探测器及其制作方法
KR20140094880A (ko) * 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104062814B (zh) * 2013-03-19 2016-08-10 北京京东方光电科技有限公司 一种像素电极层、阵列基板、显示面板和显示装置
KR20140137922A (ko) 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN105990231B (zh) * 2015-02-25 2019-10-18 南京瀚宇彩欣科技有限责任公司 薄膜电晶体基板的制造方法
KR102529614B1 (ko) * 2016-03-18 2023-05-09 삼성디스플레이 주식회사 표시 장치
KR20170110212A (ko) * 2016-03-22 2017-10-11 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
CN105914212B (zh) * 2016-05-09 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN107482018A (zh) * 2017-08-03 2017-12-15 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板及显示装置
CN112394567B (zh) * 2020-12-11 2022-07-22 厦门天马微电子有限公司 一种液晶显示面板及显示装置
CN113568218A (zh) * 2021-08-13 2021-10-29 信利(仁寿)高端显示科技有限公司 一种低电容阵列基板制作方法及液晶显示屏

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839150B1 (ko) 2002-02-06 2008-06-20 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5976734A (en) * 1997-06-02 1999-11-02 Canon Kabushiki Kaisha Preparation process of color liquid crystal display device
JP3738530B2 (ja) * 1997-06-30 2006-01-25 ソニー株式会社 カラー表示装置
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP4538111B2 (ja) * 1999-05-14 2010-09-08 エーユー オプトロニクス コーポレイション カラー液晶表示装置製造方法
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
JP3498020B2 (ja) * 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
KR100635947B1 (ko) * 2000-06-13 2006-10-18 삼성전자주식회사 컬러 필터 기판 및 이를 포함하는 액정 표시 장치
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
JP4362250B2 (ja) * 2001-10-16 2009-11-11 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839150B1 (ko) 2002-02-06 2008-06-20 삼성전자주식회사 반사전극을 갖는 액정표시장치의 제조방법

Also Published As

Publication number Publication date
US7236220B2 (en) 2007-06-26
CN1637553A (zh) 2005-07-13
US20050139922A1 (en) 2005-06-30
CN1316310C (zh) 2007-05-16
KR20050067251A (ko) 2005-07-01

Similar Documents

Publication Publication Date Title
KR100995020B1 (ko) 액정표시장치 및 그 제조방법
JP4619997B2 (ja) 液晶表示装置とその製造方法
TWI426609B (zh) 薄膜電晶體基板及其製造方法
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100607519B1 (ko) 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR101167304B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4142672B2 (ja) 液晶表示装置及びその製造方法
JP5652841B2 (ja) 薄膜トランジスタ表示板
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101186019B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP2006189775A (ja) 液晶表示装置及びその製造方法
KR20040053677A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101090246B1 (ko) 박막 트랜지스터 표시판
JP4170110B2 (ja) 液晶表示装置およびその製造方法
US20070188682A1 (en) Method for manufacturing a display device
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101969429B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
KR100870698B1 (ko) 액정표시장치 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR100742985B1 (ko) 반사형 및 투과반사형 액정표시장치와 그 제조방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20081212

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20031227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101108

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141021

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151028

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20161012

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171016

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181015

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201019

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20221017

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20231016

Start annual number: 14

End annual number: 14

PC1801 Expiration of term

Termination date: 20240627

Termination category: Expiration of duration