JP5353190B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5353190B2 JP5353190B2 JP2008283546A JP2008283546A JP5353190B2 JP 5353190 B2 JP5353190 B2 JP 5353190B2 JP 2008283546 A JP2008283546 A JP 2008283546A JP 2008283546 A JP2008283546 A JP 2008283546A JP 5353190 B2 JP5353190 B2 JP 5353190B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor device
- diffusion region
- diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 139
- 210000000746 body region Anatomy 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、トレンチゲート構造の絶縁ゲート型半導体装置及びその製造方法に関する。
パワーデバイス用の絶縁ゲート型半導体装置では、一般的に、高耐圧化と低オン抵抗化がトレードオフの関係となる。高耐圧かつ低オン抵抗なトレンチゲート構造の絶縁ゲート型半導体装置として、例えば、図１８〜図２０に示すトレンチゲート型半導体装置が提案されている（特許文献１）。
半導体装置９００は、図１８〜図２０に示すようなＰ拡散領域がフローティング状態となっているパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。図１８は半導体装置９００の平面図であり、図１９は図１８のＸＩＸ−ＸＩＸ部の断面図であり、図２０は図１９のＸＸ−ＸＸ部の断面図である。
半導体装置９００は、図１８に示すように電流が流れるセルエリア（図１８中の破線枠Ｘ内）と、そのセルエリアを囲む終端エリア（図１８中の破線枠Ｘ外）とによって構成されている。セルエリア内には複数のゲートトレンチ９１２が、終端エリア内には３本の終端トレンチ９３１がそれぞれ設けられている。
図１９に示すように、半導体装置９００のセルエリアでは、半導体基板の上面側にゲート電極９０１およびソース電極９０２が形成されている。半導体基板の下面側にはドレイン電極９０３が形成されている。ドレイン電極９０３側から、Ｎ＋ドレイン領域９０４、Ｎ−ドリフト領域９０５が設けられている。Ｎ−ドリフト領域９０５の上端は、Ｐ−ボディ領域９０６に接している。半導体基板の上面からゲートトレンチ９１２が設けられている。ゲートトレンチ９１２は、Ｐ−ボディ領域９０６を貫通してＮ−ドリフト領域９０４まで伸びている。ゲートトレンチ９１２内部にはゲート絶縁膜９１３が形成され、その内側にゲート電極９０１が配されている。ゲートトレンチ９１２の底面はＰ拡散領域９０７によって包囲されている。Ｐ拡散領域９０７は、Ｎ−ドリフト領域９０５によってＰ−ボディ領域９０６より分離されている。隣り合うゲートトレンチ９１２の間には、Ｐ−ボディ領域９０６と接して、半導体基板上面側に２つのＮ＋ソース領域９０８およびコンタクトＰ＋領域９０９が設けられている。Ｎ＋ソース領域９０８は、ゲートトレンチ９１２に接触している。ソース電極９０２は、ゲートトレンチ９１２の間に設けられ、半導体基板の上面で２つのＮ＋ソース領域９０８およびコンタクトＰ＋領域９０９と接している。
さらに、図２０に示すように、ゲートトレンチ９１２の長手方向の両端に接してＰ−−拡散領域９１１が設けられている。Ｐ−−拡散領域９１１は、ゲートトレンチ９１２の下端に設けられたＰ拡散領域９０７とＰ−ボディ領域９０６に導通している。Ｐ−−拡散領域９１１は、ゲート電圧のオフ時で、逆バイアス電圧が加わった時には、Ｐ拡散領域９０７よりも先に空乏化される濃度および巾に設定されている。
半導体装置９００では、ゲート電圧のオン／オフを切り替えると、図２０に示すＰ−−拡散領域９１１の抵抗値が変わるため、Ｐ拡散領域９０７とＰ−ボディ領域９０６との電気的な接続もオン／オフされ、高耐圧化と低オン抵抗とを両立できる。
ゲート電圧がオフの場合には、Ｐ−−拡散領域９１１が空乏化されて高抵抗な領域となって、Ｐ拡散領域９０７とＰ−ボディ領域９０６は電気的に非接続となる。これによって、Ｐ拡散領域９０７はフローティング状態となる。このため、一般的なフローティングＰ構造の半導体装置と同様に、Ｐ−ボディ領域９０６とＮ−ドリフト領域９０５のＰＮ接合箇所と、Ｎ−ドリフト領域９０５とＰ拡散領域９０７のＰＮ接合箇所の２箇所に空乏層が広がることによってドレイン−ソース間の耐圧が確保される。
空乏層が広がった状態でゲート電圧がオンにスイッチングされると、Ｐ−ボディ領域９０６にチャネルが生じ、Ｎ＋ソース領域９０８とＮ−ドリフト領域９０５との間が導通する。トレンチ端部のＰ−−拡散領域９１１はチャネル領域には形成されていないため、Ｐ−−拡散領域９１１が高抵抗であっても半導体装置のオン抵抗は高くならない。ゲート電圧がオンになり、ドレイン−ソース間で電流が流れると、空乏層が狭められて、チャネル領域の抵抗は低下していく。このとき、Ｐ拡散領域９０７がフローティング状態となっていると、チャージアップが発生し、オン抵抗が速やかに低下しなくなるという問題が生じ得る。半導体装置９００においては、Ｐ−−拡散領域９１１が、Ｐ−ボディ領域９０６からＰ拡散領域９０７へホールが供給される経路として機能する。このため、速やかにＰ拡散領域９０７により形成された空乏層が縮小される。これによって、ドレイン−ソース間の抵抗、すなわちオン抵抗がより迅速に低下し、定常状態のオン抵抗の値に達するまでの時間が短くなる。
特開２００７−２４２８５２号公報
しかしながら、特許文献１に記載された技術では、Ｐ拡散領域９０７へホールを供給するためのＰ−−拡散領域９１１がトレンチ端部に設けられる。このため、Ｐ−−拡散領域９１１を設置する箇所や個数が、セルエリアのトレンチの構造や配置によって制限されてしまう。より良好なオン抵抗特性を得るためには、キャリア供給経路となる拡散領域を、セルエリア全面に亘ってほぼ均等に設置することが好ましい。特許文献１の技術によって、キャリア供給経路となる拡散領域をセルエリアの全面に均等に設置しようとすると、図２１に示すように、トレンチを分割して、セルエリアの中央部にもトレンチの端部が存在するようにしなければならない。このように、特許文献１の技術では、キャリア供給経路となる拡散領域をセルエリアの全面に均等に配置しようとすると、セル領域内でのトレンチの設計が制限されてしまうという問題があった。
そこで、本発明では、第１導電型のドリフト領域の表面に第２導電型のボディ領域が積層されている半導体基板を備えた半導体装置であり、半導体基板の上面（ボディ領域側の面）からボディ領域を貫通する複数の第１トレンチと、第１トレンチ内に配置されているゲート電極と、ゲート電極を被覆している絶縁膜と、第１トレンチの底部を包囲しており、ドリフト領域によってボディ領域より分離されている第２導電型の第１拡散領域と、隣り合う第１トレンチの間に第１トレンチの長手方向に沿って互いに間隔を空けて配置され、かつ、その底部がボディ領域内にあってドリフト領域に達していない複数の第２トレンチと、隣り合う第１トレンチの間のドリフト領域の第２トレンチの下方となる位置に設けられており、その一端部がボディ領域に接する一方で他端部が第１拡散領域に接し、ドリフト領域によって第１トレンチから分離されている複数の第２導電型の第２拡散領域と、を備えている半導体装置を提供する。
本発明の半導体装置においては、キャリア供給経路として機能する第２拡散領域を、隣り合う第１トレンチの間に設置する。このため、第１トレンチの間の任意の箇所に任意の数だけ、キャリア供給経路となる拡散領域を設置することができる。第１トレンチの両端に第２拡散領域を設置する従来技術と比較して、キャリア供給経路として機能する拡散領域の設置箇所や個数を調整し易い。
また、本発明においては、隣り合う第１トレンチの間であって第２拡散領域の上面側には、底部がボディ領域内にあってドリフト領域に達していない第２トレンチが設けられていてもよい。第２トレンチを設ける場合には、第２トレンチの底部からイオン注入を行うことで、簡便に第２拡散領域を形成することができる。
本発明においては、第２トレンチの形態を必要なキャリア供給量等に応じて変更し、その底部に第２拡散領域を設けることで、キャリア供給経路である第２拡散領域の設置の形態を調整できる。例えば、第２トレンチは、半導体装置の積層方向に柱状に伸びていてもよい（半導体装置の上面から見ると例えば円形状となる。）。また、半導体装置の積層方向に伸びるとともに、第１トレンチの長手方向に伸びていてもよい（半導体装置の上面から見ると第１トレンチに平行な線状となる）。この場合、第２トレンチの底部からイオン注入を行うことで、第１トレンチの長手方向に伸びる第２拡散領域を設置できる。
第１トレンチと第２トレンチの間に第１導電型のソース領域が設けられていてもよい。この場合、ソース領域が第１トレンチと対向する第２トレンチの内壁面に露出し、ソース電極が第２トレンチ内に充填されるようにすれば、ソース電極とソース領域との接触面積を広く確保でき、オン抵抗低減により効果的である。
第２拡散領域と第２トレンチの間のボディ領域内に、ボディ領域よりも不純物濃度が高い第２導電型のコンタクト領域が設けられていてもよい。キャリア供給によるオン抵抗低減効果とコンタクト抵抗低減効果を得ることができ、半導体装置の小型化に寄与し得る。
第１トレンチの長手方向の側端部に、底部がボディ領域内にあってドリフト領域に達していない段差部が設けられており、段差部の下面側には、その一端がボディ領域に接する一方でその他端が第１拡散領域に接する第２導電型の第３拡散領域が設けられていてもよい。第２トレンチを用いて第２拡散領域を形成する方法と同様に、第１トレンチの長手方向の側端部に設けられた段差部の底部からイオン注入を行うことで、側端部に第３拡散領域を形成することができる。
また、本発明は、隣り合う第１トレンチの間に第１トレンチの長手方向に沿って互いに間隔を空けて配置された第２拡散領域を簡便に設置可能な半導体装置の製造方法も提供する。すなわち、この製造方法では、第２トレンチを第１トレンチの長手方向に沿って互いに間隔を空けて形成し、第２トレンチの底部からイオン注入を行うことで、キャリア供給経路として機能する第２拡散領域を簡便に形成することができる。
本発明によれば、第１トレンチの構造や配置を変えなくても、第２拡散領域の設置箇所や個数を適切に調節することが可能であり、低オン抵抗と高耐圧化を実現可能な半導体装置を提供できる。
以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１） 第１導電型はＮ型であり、第２導電型がＰ型である。
（特徴２） 隣り合うゲートトレンチの間に設置される第２拡散領域は、隣り合うゲートトレンチの底部を包囲する複数の第１拡散領域と電気的に接続している。
（特徴３） 第２トレンチおよび第１トレンチの側端部に設けられた段差部の底部から垂直にイオン注入することによってキャリア供給経路を形成する。
（特徴４） イオン注入強度を調整してキャリア供給経路の濃度を調整する。
（特徴１） 第１導電型はＮ型であり、第２導電型がＰ型である。
（特徴２） 隣り合うゲートトレンチの間に設置される第２拡散領域は、隣り合うゲートトレンチの底部を包囲する複数の第１拡散領域と電気的に接続している。
（特徴３） 第２トレンチおよび第１トレンチの側端部に設けられた段差部の底部から垂直にイオン注入することによってキャリア供給経路を形成する。
（特徴４） イオン注入強度を調整してキャリア供給経路の濃度を調整する。
本実施例に係る半導体装置１００は、図１〜図３に示すような、第１導電型をＮ型、第２導電型をＰ型とし、第１導電型のドリフト領域の表面に第２導電型のボディ領域が積層されているパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。図１は半導体装置１００のトレンチレイアウトを示す平面図であり、図２は図１のII−II部における半導体装置１００の断面図であり、図３は図１のIII−III部における半導体装置１００の断面図である。
半導体装置１００は、図１に示すように電流が流れるセルエリア（図１中の破線枠Ｘ内）と、そのセルエリアを囲む終端エリア（図１中の破線枠Ｘ外）とによって構成されている。セルエリア内には複数のゲートトレンチ１１２（請求項で言う第１トレンチに相当する）が、終端エリア内には終端トレンチ１３１がそれぞれ設けられている。図１に示すように、セルエリア内には、隣り合うゲートトレンチ１１２の間に複数の円柱形状（図１の平面図においては円形状に示されている）の第２トレンチ１２１が配置されている。第２トレンチ１２１は、ゲートトレンチ１１２の長手方向（図１のIII−IIIに示す方向）に対してほぼ等間隔に配置されている。尚、半導体装置１００においては、図１に示す平面上に、後に説明する層間絶縁膜およびソース電極等が形成されている。
図２に示すように、半導体装置１００のセルエリアでは、半導体基板の上面側にゲート電極（図示せず）に接続するトレンチゲート１０１およびソース電極１０２が形成され、下面側にドレイン電極１０３が形成されている。ドレイン電極１０３側から順に、Ｎ＋ドレイン領域１０４、Ｎ−ドリフト領域１０５が積層されている。Ｎ−ドリフト領域１０５の上端は、Ｐ−ボディ領域１０６と接している。
半導体基板の上面からＰ−ボディ領域１０６を貫通してＮ−ドリフト領域１０５まで伸びるゲートトレンチ１１２が設けられている。ゲートトレンチ１１２内部には、トレンチゲート１０１が配置挿入されている。トレンチゲート１０１の上面は、層間絶縁膜１１６で被覆されている。トレンチゲート１０１のＰ−ボディ領域１０６側の側面は、ゲート絶縁膜１１３によって被覆されている。
ゲートトレンチ１１２の底部には、絶縁物の堆積による堆積絶縁層１１４が形成されている。ゲートトレンチ１１２の底部は堆積絶縁層１１４によって保護されるため、トレンチ底部からイオン注入を行った際にトレンチ底部に損傷が生じた場合にも、ゲート絶縁膜１１３およびトレンチゲート１０１は影響を受けない。
ゲートトレンチ１１２の下端部から広がるようにＰ拡散領域１０７（請求項でいう第１拡散領域に相当する）が設けられている。Ｐ拡散領域１０７は、周囲をＮ−ドリフト領域１０５に囲まれており、Ｐ−ボディ領域１０６とは接していない。
セルエリアの外周を取り囲む３本の終端トレンチ１３１は、ゲートトレンチ１１２と同様にＰ−ボディ領域１０６を貫通してＮ−ドリフト領域１０５まで伸びている。３本の終端トレンチ１３１の下端部には、Ｐ拡散領域１３７が形成されている。３本の終端トレンチ１３１の内部には、堆積絶縁層１３８のみが充填されている。尚、全ての終端トレンチにおいて、その内部が堆積絶縁層で充填されていることは、必須の構成ではない。例えば、セルエリアに最も近い終端トレンチに、堆積絶縁層の上部に終端ゲートが配置挿入されていてもよい。この場合、終端ゲートは、ゲート絶縁膜によってＰ−ボディ領域側の側面と隔てられる。
隣り合うゲートトレンチ１１２の間には、半導体基板上面側からＰ−ボディ領域１０６内に伸びる第２トレンチ１２１が設けられている。第２トレンチ１２１の下端は、Ｐ−ボディ領域１０６とＮ−ドリフト領域１０５との接触面１１５には到達していない。第２トレンチ１２１は、後述するＰ−拡散領域１１０の形成に用いられる。
第２トレンチ１２１とゲートトレンチ１１２に挟まれたＰ−ボディ領域１０６の上面には、Ｎ＋ソース領域１０８が設けられている。ソース電極１０２は、半導体基板の上面に設けられており、その一部が第２トレンチ１２１の内部を充填している。Ｎ＋ソース領域１０８は、ゲートトレンチ１１２と対向する第２トレンチ１２１の側面に露出している。これによって、ソース電極１０２とＮ＋ソース領域１０８との接触面積を広く確保でき、オン抵抗低減に寄与する。
図２に示すように、第２トレンチの下部にはＰ−拡散領域１１０（請求項でいう第２拡散領域に相当する）が形成されている。Ｐ−拡散領域１１０は、Ｐ−ボディ領域１０６からＮ−ドリフト領域１０５の方向に伸びている。Ｐ−拡散領域１１０の下部は、Ｎ−ドリフト領域１０５内において、隣り合う２つのゲートトレンチ１１２の下端に形成された２つのＰ拡散領域１０７と導通（接続）している。Ｐ−拡散領域１１０は、半導体装置１００に逆バイアス電圧が印加されたときに空乏化される濃度および巾（半導体積層方向の長さ）に設計されている。なお、Ｐ−拡散領域１１０とゲートトレンチ１１２との間にＮ−ドリフト領域１０５を設ける必要があるため、隣合うゲートトレンチ１１２の間隔よりもＰ−拡散領域１１０の巾（図１のII−IIに示す方向の長さ）は小さくされている。
本実施例においては、Ｐ−拡散領域１１０とゲートトレンチ１１２との間にＮ−ドリフト領域１０５が設けられている。すなわち、ゲートトレンチ１１２の側面には、Ｎ−ドリフト領域１０５が設けられ、Ｐ−拡散領域１１０は設けられていない。このため、隣り合う２つのゲートトレンチ１１２の間にＰ−拡散領域１１０を設けても、オン抵抗が高くなりすぎることはない。また、本実施例では、Ｐ−拡散領域１１０と第２トレンチ１２１の間にコンタクトＰ＋領域１０９が設けられている。コンタクトＰ＋領域１０９は第２トレンチ１２１に埋め込まれたソース電極１０２と接しており、ボディＰ−領域１０６内に存在する。コンタクトＰ＋領域１０９によってホール供給によるオン抵抗低減効果とコンタクト抵抗低減効果を得ることができ、半導体装置の小型化に寄与する。
本実施例の半導体装置１００においては、図３に示すように、ゲートトレンチ１１２の長手方向（図１のIII−IIIに示す方向）の両端部に段差部１２２が形成されている。段差部１２２は、Ｐ−ボディ領域１０６領域内に形成されている。段差部１２２の下端は、Ｐ−ボディ領域１０６とＮ−ドリフト領域１０５との接触面１１５よりも上に位置している。
段差部１２２の下方には、Ｐ−拡散領域１１１（請求項でいう第３拡散領域に相当する）が形成されている。Ｐ−拡散領域１１１は段差部１２２の下端からＮ−ドリフト領域１０５側へ伸び、Ｐ−ボディ領域１０６およびＰ拡散領域１０７と導通している。Ｐ−拡散領域１１１は、半導体装置１００に逆バイアス電圧が印加されたときに空乏化される濃度および巾（半導体積層方向の長さ）に設計されている。
図３に示した段差部１２２の巾ａは、下記の式によって示される内蔵電位による空乏層巾よりも広く、終端トレンチ１３３とゲートトレンチ１１２がＮ−ドリフト領域１０５まで伸びている部分（段差部を除く部分）の側面との間の距離Ｌよりも小さくなっている。
Ｗ ：空乏層巾
ε ：半導体の誘電率
Ｖbi ：内蔵電位
q ：素電荷量
Nd ：ドナー不純物濃度
Ｗ ：空乏層巾
ε ：半導体の誘電率
Ｖbi ：内蔵電位
q ：素電荷量
Nd ：ドナー不純物濃度
半導体装置１００では、ゲート電圧のオン／オフを切り替えると、図２および図３に示すＰ−拡散領域１１０（第２拡散領域）およびＰ−拡散領域１１１（第３拡散領域）の抵抗値が変わる。これによって、Ｐ拡散領域１０７（第１拡散領域）とＰ−ボディ領域１０６との電気的な接続がオン／オフされる。
すなわち、ゲート電圧がオフの場合には、Ｐ−拡散領域１１０およびＰ−拡散領域１１１が空乏化されて高抵抗な領域となる。これによって、Ｐ拡散領域１０７とＰ−ボディ領域１０６は電気的に非接続となる。すなわち、Ｐ拡散領域１０７はフローティング状態となる。このため、一般的なフローティングＰ構造の半導体装置と同様に、Ｐ−ボディ領域１０６とＮ−ドリフト領域１０５とのＰＮ接合箇所と、トレンチ下のＰ拡散領域１０７とＮ−ドリフト領域１０５とのＰＮ接合箇所に空乏層が広がり、ドレイン−ソース間の耐圧が確保される。
空乏層が広がった状態でゲート電圧がオンにスイッチングされると、Ｐ−ボディ領域１０５にチャネルが生じ、Ｎ＋ソース領域１０８とＮ−ドリフト領域１０５との間が導通する。Ｐ−拡散領域１１０とゲートトレンチ１１２との間には、Ｎ−ドリフト領域１０５が形成されているから（ゲートトレンチ１１２の側面にＮ−ドリフト領域１０５が形成されているから）、オン抵抗は高くならない。ゲート電圧がオンになり、ドレイン−ソース間で電流が流れ、空乏層が狭められる過程において、Ｐ−ボディ領域１０５からＰ拡散領域１０７へキャリアが供給される経路としてＰ＋拡散領域１１０およびＰ−拡散領域１１１が機能する。これによって速やかに空乏層が縮小され、オン抵抗の低下がより迅速に進行し、オン特性が改善される。
本実施例では、隣り合うゲートトレンチ１１２の間であれば、任意の箇所に任意の数のＰ−拡散領域１１０を形成することができるため、キャリア供給量に適した設置箇所や個数のＰ−拡散領域１１０を設置しても、半導体装置設計の妨げにならない。
例えば、図１においては円柱状の第２トレンチ１２１がゲートトレンチ１１２の長手方向に対して同じ位置に配置されているが、図１６に示すように千鳥状に配置することもできる。図１６のように配置すれば、セル領域に均等にＰ−拡散領域１１０を配置することができ、電流分布がより均一となってオン特性がより向上する。また、図１７（ａ）（ｂ）に示すように、ゲートトレンチ１１２に平行に線状に伸ばした第２トレンチ１２１を所定の間隔で配置して、その底部に線状にＰ−拡散領域１１０を形成することもできる。図１、図１６、図１７（ａ）（ｂ）のいずれの場合においても、ゲートトレンチ１１２の設計を変更する必要がない。
尚、Ｐ−拡散領域１１０がキャリア供給経路としての作用効果を発揮するにあたって、第２トレンチは必須の構成ではない。
次に、半導体装置１００の製造方法について、図４〜図１５を用いて説明する。まず、Ｎ＋ドレイン領域１０４となるＮ＋基板上に、Ｎ−型シリコン層をエピタキシャル成長により形成しておく。このＮ−型シリコン層（エピタキシャル層）に、半導体基板の上面側からイオン注入等を行うことによってＰ−ボディ領域１０６を形成する。これにより、図４に示すようなＮ−ドリフト領域１０５上にＰ−ボディ領域１０６を有する半導体基板が形成される。なお、図４〜図１４は、図３に対応する断面について示している。
次に、図５に示すように、半導体基板上にパターンマスク１５１を形成し、ＲＩＥ等のドライエッチングを行う。このエッチングにより、Ｐ−ボディ領域１０６を貫通するゲートトレンチ１１２および終端トレンチ１３１がまとめて形成される。
次に、図６に示すように、イオン注入により各トレンチ１１２，１３１の底面からＮ−ドリフト領域１０５内に不純物を打ち込む。その後、熱拡散処理を行うことにより、セルエリアのＰ拡散領域１０７、終端エリアのＰ拡散領域１３７が形成され、図７に示す状態になる。
次に、図８に示すように、ＣＶＤ（Chemical Vapor Deposition）法によってゲートトレンチ１１２内および終端トレンチ１３１内に絶縁膜１５２を堆積する。絶縁膜１５２としては、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜やＳｉＯ２、もしくはこれらの混合物を材料として用いることができる。次いで、堆積した絶縁膜１５２をエッチバックすることによって、シリコン面を露出させる（図８に示す状態）。
次に、図９に示すように、半導体基板上にパターンマスク１５１を形成し、ＲＩＥ等のドライエッチングによってゲートトレンチ１１２の長手方向の両端部に段差部１２２を形成する。次いで、段差部１２２の底面からＮ−ドリフト領域１０５内にイオン注入によって不純物を打ち込む。その後、熱拡散処理を行うことにより、Ｐ−拡散領域１１１が形成される。なお、段差部１２２を形成する際は、段差部１２２の下端部がＮ−ドリフト領域１０５に達しないように、ドライエッチングの条件を調整する。次いで、図１０に示すように、段差部１２２に酸化膜１５２を埋め込み、その絶縁膜１５２をエッチバックすることによってシリコン面を露出させる。図１０に示すように、ゲートトレンチ１１２には、その長手方向の側端部に、底部がボディ領域１０６内にあってドリフト領域１０５に達していない段差部１２２が設けられ、段差部１２２を含むゲートトレンチ１１２内に絶縁膜１５２が充填された状態となる。
次に、ゲートトレンチ１１２内に堆積した絶縁膜１５２をドライエッチングすることで、トレンチゲート１０１を形成するためのスペースを確保する。次いで、熱酸化処理を行ってゲート絶縁膜を形成した後に、ゲート材を堆積すると、図１１の状態となる。ゲート材の成膜条件としては、例えば反応ガスとしてＳｉＨ４を含む混合ガスを用い、成膜温度を５８０℃〜６４０℃とし、常圧ＣＶＤ法によって８００ｎｍ程度の膜厚のポリシリコン膜を形成する。このゲート材が、トレンチゲート１０１となる。
以降の製造工程は、半導体装置１００の図２に対応する断面（図１のII−II断面）を示す図１２〜図１５を用いて説明する。図１２は、図１１のＸII−ＸII部の断面図である。まず、図１３に示すように、半導体基板上にパターンマスク１５１を形成する。次いで、ＲＩＥ等のドライエッチングによって、隣合うゲートトレンチ１１２の間に第２トレンチ１２１を形成する。次に、図１４に示すように、イオン注入により第２トレンチの底面からＮ−ドリフト領域１０５及びＰ−ボディ領域１０６に不純物を打ち込む。本実施例においては、加速電圧を変えて、２度のイオン注入を行う。まず、高加速電圧で、半導体装置１００のより深い位置、すなわち、Ｐ拡散領域１０７が形成された深さまでＰ領域を形成できるように、イオン注入を行う。次に、低加速電圧で、第２トレンチ１２１の下端部近傍にのみイオン注入を行う。その後、熱拡散処理を行うことにより、Ｐ−拡散領域１１０およびコンタクトＰ＋領域１０９を形成する（図１５）。
さらに、ゲートトレンチ１１２と対向する第２トレンチ１２１の側面に、ヒ素やリン等のイオンを注入し、その後、熱拡散処理を行うことによってＮ+ ソース領域１０８を形成する。次いで、半導体基板上に層間絶縁膜１１６等を形成し、最後に、ソース電極１０２、ドレイン電極１０３等を形成することにより、図１〜図３に示すような、トレンチゲート型の半導体装置１００が作製される。
上記のとおり、本実施例においては、ボディ領域よりも浅い第２トレンチ、ボディ領域よりも浅い段差部を持つ第１トレンチを形成し、これら第２トレンチの底部および第１トレンチの段差部の底部から垂直にイオン注入することによって、第２拡散領域および第３拡散領域を形成する。また、第２トレンチおよび第１トレンチの段差部の巾を調整することで、その下部に形成する第２拡散領域および第３拡散領域の巾を容易に調整することが可能である。さらに、第２トレンチについては、レジストのパターンを変更するだけで、ゲートトレンチ間の任意の箇所に任意の個数を設置することができる。これによって、第２拡散領域を所望の位置に所望の数だけ形成することができる。
なお、上記に説明した半導体装置の製造方法においては、はじめに第１トレンチの段差部以外の部分および第１拡散領域を形成し、次に第１トレンチの段差部および第３拡散領域を形成し、最後に第２トレンチおよび第２拡散領域を形成したが、この順序でなくとも、各拡散領域を形成可能である。また、それぞれの拡散領域を別工程で形成したが、工程の一部が同時に行われてもよい。例えば、第２トレンチと第１トレンチの段差部が同じ深さであれば、一度のエッチングによって第２トレンチと段差部の両方を形成することもできる。さらに、第２拡散領域と第３拡散領域の不純物濃度や分布が同程度であれば、一度のイオン注入で形成することもできる。また、例えば、第１トレンチを段差部がある状態で形成した後、段差部を含む第１トレンチ全体の底部から一度にイオン注入を行って、第１拡散領域および第３拡散領域を同時に形成することも可能である。
また、本実施例で開示した第２拡散領域であるＰ−拡散領域１１０がホール供給経路としての作用効果を発揮するにあたって、第３拡散領域および第１トレンチの段差部は必須の構成ではない。同様に、第３拡散領域であるＰ−拡散領域１１１がホール供給経路としての作用効果を発揮するにあたって、第２拡散領域および第２トレンチは必須の構成ではない。また、第１トレンチが段差部を備えることによって第３拡散領域を精度よく形成する技術は、それだけで充分な技術的有用性を備えている。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、各半導体領域については、Ｐ型とＮ型を入れ替えてもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０１ トレンチゲート
１０２ ソース電極
１０３ ドレイン電極
１０４ Ｎ＋ドレイン領域
１０５ Ｎ−ドリフト領域
１０６ Ｐ−ボディ領域
１０７ Ｐ拡散領域
１０８ Ｎ＋ソース領域
１０９ コンタクトＰ＋領域
１１０ Ｐ−拡散領域（第２拡散領域）
１１１ Ｐ−拡散領域（第３拡散領域）
１１２ ゲートトレンチ
１１３ ゲート絶縁膜
１１４ 堆積絶縁層
１１５ 接触面
１１６ 層間絶縁膜
１２１ 第２トレンチ
１２２ 段差部
１３１ 終端トレンチ
１３７ 終端Ｐ拡散領域
１３８ 堆積絶縁層
１５１ パターンマスク
１５２ 絶縁膜
９００ 半導体装置
９０１ ゲート電極
９０２ ソース電極
９０３ ドレイン電極
９０４ Ｎ−ドリフト領域
９０５ Ｎ＋ドレイン領域
９０６ Ｐ−ボディ領域
９０７ Ｐ拡散領域
９０８ Ｎ＋ソース領域
９０９ コンタクトＰ＋領域
９１１ Ｐ−−拡散領域
９１２ ゲートトレンチ
９１３ ゲート絶縁膜
９１４ 堆積絶縁層
９３１ 終端トレンチ
１０２ ソース電極
１０３ ドレイン電極
１０４ Ｎ＋ドレイン領域
１０５ Ｎ−ドリフト領域
１０６ Ｐ−ボディ領域
１０７ Ｐ拡散領域
１０８ Ｎ＋ソース領域
１０９ コンタクトＰ＋領域
１１０ Ｐ−拡散領域（第２拡散領域）
１１１ Ｐ−拡散領域（第３拡散領域）
１１２ ゲートトレンチ
１１３ ゲート絶縁膜
１１４ 堆積絶縁層
１１５ 接触面
１１６ 層間絶縁膜
１２１ 第２トレンチ
１２２ 段差部
１３１ 終端トレンチ
１３７ 終端Ｐ拡散領域
１３８ 堆積絶縁層
１５１ パターンマスク
１５２ 絶縁膜
９００ 半導体装置
９０１ ゲート電極
９０２ ソース電極
９０３ ドレイン電極
９０４ Ｎ−ドリフト領域
９０５ Ｎ＋ドレイン領域
９０６ Ｐ−ボディ領域
９０７ Ｐ拡散領域
９０８ Ｎ＋ソース領域
９０９ コンタクトＰ＋領域
９１１ Ｐ−−拡散領域
９１２ ゲートトレンチ
９１３ ゲート絶縁膜
９１４ 堆積絶縁層
９３１ 終端トレンチ
Claims (7)
- 第１導電型のドリフト領域の表面に第２導電型のボディ領域が積層されている半導体基板を備えた半導体装置であり、
前記半導体基板の上面から前記ボディ領域を貫通する複数の第１トレンチと、
前記第１トレンチ内に配置されているゲート電極と、
前記ゲート電極を被覆している絶縁膜と、
前記第１トレンチの底部を包囲しており、ドリフト領域によってボディ領域より分離されている第２導電型の第１拡散領域と、
前記隣り合う第１トレンチの間に前記第１トレンチの長手方向に沿って互いに間隔を空けて配置され、かつ、その底部が前記ボディ領域内にあって前記ドリフト領域に達していない複数の第２トレンチと、
隣り合う第１トレンチの間のドリフト領域の前記第２トレンチの下方となる位置に設けられており、その一端部がボディ領域に接する一方で他端部が第１拡散領域に接し、ドリフト領域によって第１トレンチから分離されている複数の第２導電型の第２拡散領域と、
を備える、半導体装置。 - 前記第２トレンチは、半導体装置の積層方向に伸びていることを特徴とする請求項１に記載の半導体装置。
- 前記第２トレンチは、前記第１トレンチの長手方向にも伸びており、前記第２拡散領域が前記第１トレンチの長手方向に伸びていることを特徴とする請求項２に記載の半導体装置。
- 前記第１トレンチと前記第２トレンチの間に第１導電型のソース領域が設けられており、前記ソース領域は前記第１トレンチと対向する前記第２トレンチの内壁面に露出しており、前記ソース電極が前記第２トレンチ内に充填されていることを特徴とする請求項１乃至３のいずれか一項の半導体装置。
- 前記第２拡散領域と前記第２トレンチの間の前記ボディ領域内には第２導電型のコンタクト領域が設けられており、前記コンタクト領域の不純物濃度は、前記ボディ領域の不純物濃度よりも高濃度であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
- 前記第１トレンチの長手方向の側端部には、底部が前記ボディ領域内にあって前記ドリフト領域に達していない段差部が設けられており、
前記段差部の下面側には、その一端が前記ボディ領域に接する一方でその他端が前記第１拡散領域に接する第２導電型の第３拡散領域が設けられていることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。 - 第１導電型のドリフト領域の表面に第２導電型のボディ領域が積層されている半導体基板を備えた半導体装置であり、
前記半導体基板の上面から前記ボディ領域を貫通する複数の第１トレンチと、
前記第１トレンチ内に配置されているゲート電極と、
前記ゲート電極を被覆している絶縁膜と、
前記第１トレンチの底部を包囲しており、ドリフト領域によってボディ領域より分離されている第２導電型の第１拡散領域と、
隣り合う第１トレンチの間のドリフト領域に設けられており、その一端部がボディ領域に接する一方で他端部が第１拡散領域に接し、ドリフト領域によって第１トレンチから分離されている第２導電型の第２拡散領域と、
を備えている半導体装置の製造方法であって、
前記半導体基板に、その底部が前記ボディ領域内にあって前記ドリフト領域に達していない第２トレンチを前記第１トレンチの長手方向に沿って互いに間隔を空けて形成する工程と、
形成した前記第２トレンチの底部からイオン注入を行うことで、前記第２拡散領域を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008283546A JP5353190B2 (ja) | 2008-11-04 | 2008-11-04 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008283546A JP5353190B2 (ja) | 2008-11-04 | 2008-11-04 | 半導体装置および半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010114152A JP2010114152A (ja) | 2010-05-20 |
| JP2010114152A5 JP2010114152A5 (ja) | 2011-06-16 |
| JP5353190B2 true JP5353190B2 (ja) | 2013-11-27 |
Family
ID=42302509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008283546A Active JP5353190B2 (ja) | 2008-11-04 | 2008-11-04 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5353190B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5531787B2 (ja) * | 2010-05-31 | 2014-06-25 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP5537359B2 (ja) * | 2010-09-15 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
| JP5480084B2 (ja) * | 2010-09-24 | 2014-04-23 | 株式会社東芝 | 半導体装置 |
| US9224860B2 (en) | 2010-12-10 | 2015-12-29 | Mitsubishi Electric Corporation | Trench-gate type semiconductor device and manufacturing method therefor |
| EP2924739B1 (en) * | 2012-11-21 | 2019-08-14 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP6169966B2 (ja) | 2013-12-26 | 2017-07-26 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP6208579B2 (ja) | 2013-12-26 | 2017-10-04 | トヨタ自動車株式会社 | 半導体装置 |
| JP6266975B2 (ja) * | 2013-12-26 | 2018-01-24 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置 |
| US10312233B2 (en) | 2014-09-30 | 2019-06-04 | Mitsubishi Electric Corporation | Semiconductor device |
| JP6560141B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
| JP6560142B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
| JP2019096631A (ja) * | 2016-04-07 | 2019-06-20 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP6750300B2 (ja) | 2016-05-16 | 2020-09-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6641523B2 (ja) * | 2017-03-07 | 2020-02-05 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7151363B2 (ja) * | 2018-10-16 | 2022-10-12 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP7559393B2 (ja) | 2020-07-16 | 2024-10-02 | 富士電機株式会社 | 半導体装置 |
| US20220069073A1 (en) * | 2020-08-28 | 2022-03-03 | Nanjing Zizhu Microelectronics Co., Ltd. | Integrated circuit system with super junction transistor mechanism and method of manufacture thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4738562B2 (ja) * | 2000-03-15 | 2011-08-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2002368220A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Ltd | 半導体装置及びこれを用いた電源システム |
| JP4178789B2 (ja) * | 2001-12-18 | 2008-11-12 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
| JP4892172B2 (ja) * | 2003-08-04 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP1959495B1 (en) * | 2005-11-22 | 2017-09-20 | Shindengen Electric Manufacturing Co., Ltd. | Trench gate power semiconductor device |
| JP4915221B2 (ja) * | 2006-11-28 | 2012-04-11 | トヨタ自動車株式会社 | 半導体装置 |
-
2008
- 2008-11-04 JP JP2008283546A patent/JP5353190B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010114152A (ja) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5353190B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10825923B2 (en) | Semiconductor device | |
| CN101401212B (zh) | 绝缘栅极型半导体器件及其制造方法 | |
| CN105264667B (zh) | 碳化硅半导体装置及其制造方法 | |
| US9627526B2 (en) | Assymetric poly gate for optimum termination design in trench power MOSFETs | |
| US7649223B2 (en) | Semiconductor device having superjunction structure and method for manufacturing the same | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US10446649B2 (en) | Silicon carbide semiconductor device | |
| JP6668798B2 (ja) | 半導体装置 | |
| US20090085111A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2013236040A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2017006711A1 (ja) | 半導体装置 | |
| JP2006196518A (ja) | 半導体装置およびその製造方法 | |
| CN102983164A (zh) | 半导体器件及其制造方法 | |
| JP7593225B2 (ja) | 炭化珪素半導体装置 | |
| CN102760768B (zh) | 碳化硅半导体器件 | |
| US9825125B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| TWI760453B (zh) | 半導體裝置之製造方法 | |
| JP2008306022A (ja) | 半導体装置 | |
| JP5037103B2 (ja) | 炭化珪素半導体装置 | |
| JP4447474B2 (ja) | 半導体装置およびその製造方法 | |
| US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
| JP7471250B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5353190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |