[go: up one dir, main page]

JP5334552B2 - フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置 - Google Patents

フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置 Download PDF

Info

Publication number
JP5334552B2
JP5334552B2 JP2008312930A JP2008312930A JP5334552B2 JP 5334552 B2 JP5334552 B2 JP 5334552B2 JP 2008312930 A JP2008312930 A JP 2008312930A JP 2008312930 A JP2008312930 A JP 2008312930A JP 5334552 B2 JP5334552 B2 JP 5334552B2
Authority
JP
Japan
Prior art keywords
gate
pixel
electrode
liquid crystal
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008312930A
Other languages
English (en)
Other versions
JP2010008999A (ja
Inventor
サンム ソン
インホ ファン
デイム パク
キヒョン リュウ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080060328A external-priority patent/KR101066029B1/ko
Priority claimed from KR1020080082964A external-priority patent/KR101170950B1/ko
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2010008999A publication Critical patent/JP2010008999A/ja
Application granted granted Critical
Publication of JP5334552B2 publication Critical patent/JP5334552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置に係り、特に、フリンジフィールド効果を有して回位の発生を抑制し、開口率及び透過率を向上させるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置に関する。
一般的に、液晶表示装置は、液晶物質の光学的異方性と分極性質を利用して駆動する。液晶は、分子構造が細長く、配列に方向性を有しており、人為的に液晶に電場を印加して分子配列の方向を制御する。
従って、液晶分子の配列方向を人為的に調節すると、液晶分子の配列が変化し、光学的異方性によって液晶分子の配列方向に光が屈折して画像情報を表現する。
現在は、薄膜トランジスタと薄膜トランジスタに連結された画素電極が行列方式で配列される能動行列の液晶表示装置（(AM-LCD；Active Matrix LCD) 以下、「液晶表示装置」に略称する。)が、解像度及び動画の具現能力に優れており最も注目されている。
また、液晶表示装置は、共通電極が形成されたカラーフィルター基板と画素電極が形成されたアレイ基板と、二つの基板の間に充填された液晶とで構成されて、このような液晶表示装置は、共通電極と画素電極との間の上下に印加される垂直電場によって駆動させる方式であって、透過率と開口率などの特性が優れている。
ところが、上下に印加される電場による液晶駆動は、視野角の特性が優れてない短所がある。
従って、このような短所を克服するために、視野角の特性が優れる横電界型の液晶表示装置が提案された。
以下、図１を参照して、一般的な横電界型の液晶表示装置を詳しく説明する。
図１は、一般的な横電界型の液晶表示装置の断面を示した図である。
図１に示したように、カラーフィルター基板である上部基板９とアレイ基板である下部基板１０が相互に離隔され向かい合っており、上部基板９及び下部基板１０間には、液晶層１１が介されている。
下部基板１０上には、共通電極１７と画素電極３０が同一平面上に形成されており、この時、液晶層１１は、共通電極１７と画素電極３０による水平電界Ｌによって作動する。
図２Ａと図２Ｂは、一般的な横電界型の液晶表示装置のオン(on)、オフ(off)動作を各々示した断面図である。
図２Ａに示したように、液晶表示装置に電圧が印加されるオン(on)状態であって、共通電極１７及び画素電極３０に対応する位置の液晶１１ａの相変移はないが、共通電極１７と画素電極３０との間の区間に位置する液晶１１ｂは、共通電極１７と画素電極３０との間に電圧が印加され形成される水平電界Ｌによって、水平電界Ｌと同一な方向に配列される。すなわち、横電界型の液晶表示装置は、液晶が水平電界によって移動するので、視野角が広い特性がある。 従って、横電界型の液晶表示装置を正面から見た時、上/下/右/左に約８０〜８５度方向でも反転現象なしで見ることができる。
図２Ｂに示したように、液晶表示装置に電圧が印加されないオフ(off)状態であって、共通電極と画素電極との間に水平電界が形成されないので、液晶層１１の配列状態が変わらない。
ところが、このような横電界型の液晶表示装置は、視野角を向上させる長所があるが、開口率及び透過率が低い短所もある。
従って、このような横電界型の液晶表示装置の短所を改善するために、フリンジフィールド(Fringe field)によって液晶が動作することを特徴とするフリンジフィールドスイッチングモードの液晶表示装置(fringe field switching mode LCD)が提案された。
図３は、従来のフリンジフィールドスイッチングモードの液晶表示装置のアレイ基板の平面図である。
図３に示したように、一方向に多数のゲート配線４３が延長して構成されており、このような多数のゲート配線４３と交差して多数の画素領域Ｐを定義して多数のデータ配線５１が構成されている。
また、多数の画素領域Ｐの各々には、データ配線５１及びゲート配線４３に連結されて、ゲート電極４５とゲート絶縁膜(図示せず)と半導体層(図示せず)とソース電極５５及びドレイン電極５８とを含むスイッチング素子である薄膜トランジスタＴｒが形成される。
各画素領域Ｐには、ドレインコンタクトホール５９を通じて薄膜トランジスタＴｒのドレイン電極５８と電気的に連結されて、多数のバー(bar)状の開口部ｏｐを有するバー状の画素電極６０が形成される。
また、多数の画素領域Ｐが形成された表示領域全面には、各画素領域Ｐに対応して板状の画素電極６０と重なって共通電極７５が形成される。この時、共通電極７５は、表示領域全面に形成されるが、一つの画素領域に対応する部分を点線で示している。
このような構成のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板４１は、各画素領域Ｐに多数のバー状の開口部ｏｐを有する画素電極６０と共通電極７５に電圧が印加されることによってフリンジフィールドが形成される。
ところが、前述した構成の従来のフリンジフィールドスイッチング液晶表示装置用アレイ基板４１は、共通電極７５に対応して多数のバー状の開口部ｏｐを有する画素電極６０、特に、多数の開口部ｏｐが完全に重なって形成されている。この場合、画素電極６０と共通電極７５の形態上、開口部ｏｐの長軸の両端では電界が一定な一方向に形成されずに、液晶分子が相互に異なる方向に動く境界部、すなわち、回位領域(ＤＡ；disclination area)が発生する。このような回位領域ＤＡは、液晶表示装置が完全なオン(on)状態で光を透過させなくなって、図４(従来のフリンジフィールド液晶表示装置の開口部の一端に対するオン(on)状態での写真)に示したように、周辺に比べて不規則的に暗く表示される。
このような回位領域ＤＡが発生する部分は、光が正常に透過しなくなり、実質的な透過率を低下させて、さらに、表示品質を低下させる要因になる。
図５は、従来のフリンジフィールドスイッチングモードの液晶表示装置の平面図である。
図５に示したように、従来のフリンジフィールドスイッチングモードの液晶表示装置４０は、第１基板４２と第２基板(図示せず)、二つの基板(４２、図示せず)間に介された液晶層(図示せず)で構成されている。
第１基板４２には、一方向に多数のゲート配線４４が延長して構成されており、このような多数のゲート配線４４と交差して多数の画素領域Ｐを定義して多数のデータ配線５２が構成されている。
また、多数の画素領域Ｐの各々には、データ配線５２及びゲート配線４４に連結されて、ゲート電極４６とゲート絶縁膜(図示せず)と半導体層(図示せず)とソース電極５６及びドレイン電極５９とを含むスイッチング素子である薄膜トランジスタＴｒが形成される。
各画素領域Ｐには、薄膜トランジスタＴｒのドレイン電極５９と電気的に連結されて、多数のバー状の開口部ｏｐを有するバー状の画素電極６１が形成される。この時、板状の画素電極６１は、各画素領域Ｐの内側に、すなわち、各画素領域Ｐを定義するゲート配線４４及びデータ配線５２と重ならず、ゲート配線４４及びデータ配線５２から所定の幅離隔して形成される。このように、画素電極６１をゲート配線４４及びデータ配線５２と重ならないように形成する理由は、ゲート絶縁膜(図示せず)を間に画素電極６１と、ゲート配線４４またはデータ配線５２と重なる場合、寄生容量などが発生して、これは、各層間のカップルリングによって画素電極６１と共通電極７６との間の電界歪曲が誘発される可能性があるので、これを防ぐためである。
また、多数の画素領域Ｐが形成された表示領域全面には、各画素領域Ｐに対応して板状の画素電極６１と重なって共通電極７６が形成される。この時、共通電極７６は、表示領域全面に形成されるが、一つの画素領域Ｐに対応する部分を点線で示している。
このような構成のフリンジフィールドスイッチングモードの液晶表示装置の第１基板４２は、各画素領域Ｐに多数のバー状の開口部ｏｐを有する画素電極６１と共通電極７６に電圧が印加されることによってフリンジフィールドが形成される。
前述したように、ゲート配線４４、データ配線５２、薄膜トランジスタＴｒ、画素電極６１、共通電極７６などが形成されている第１基板４２をアレイ基板とする。
また、前述した構造のアレイ基板に対応して、これと向い合う第２基板(図示せず)には、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターンを含むカラーフィルター層(図示せず)が形成されており、赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターンは、各画素領域Ｐに対応して順に交互する。各画素領域Ｐの境界になるゲート配線４４及びデータ配線５２と薄膜トランジスタＴｒに対応してブラックマトリックス８５が形成されている。
このようにカラーフィルター層とブラックマトリックス８５などが形成されている第２基板をカラーフィルター基板とする。
ところが、前述した構成の従来のフリンジフィールドスイッチング液晶表示装置４０において、アレイ基板４２は、共通電極７６に対応して多数のバー状の開口部ｏｐを有する画素電極６１、特に、多数の開口部ｏｐが完全に重なって形成されている。この場合、画素電極６１と共通電極７６の形態上、開口部ｏｐの長軸の両端では、電界が一定な一方向に形成されなくなって、液晶分子(図示せず)が相互に異なる方向に動く境界部、すなわち、回位領域ＤＡが発生する。このような回位領域ＤＡは、液晶表示装置が完全なオン(on)状態で光を透過させなくなって、周辺に比べて不規則的に暗く表示される。
このような回位領域ＤＡが発生する部分では、光が正常に透過しなくなって、表示品位が低下される。従って、回位が発生する部分に対応して、ゲート配線４４に対応して形成されたブラックマトリックス８５をさらに拡張し、すなわち、その幅をさらに広くしてカラーフィルター基板(図示せず)に構成することによって、回位が発生する部分から出射する光を遮断させている。
ところが、このように、回位が発生する部分に対応してブラックマトリックス８５を構成する場合、一つの画素領域Ｐ内で正常な光が透過する領域、すなわち、開口率が低下されて、さらに、光の実質的な透過率が低下される問題が発生する。
本発明は、このような従来のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の問題を解決するために案出されており、回位発生領域を最小化したりまたはその発生を抑制したりすることによって透過率を向上させて、さらに、高品位の画像を提供することを目的とする。
本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、前述したような目的を達成するために、基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結される画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される第１保護層と、前記第１保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸を有し、前記各開口部の中央部は、前記画素電極と重なって、前記各開口部の長軸の短側面の少なくとも一端は、前記画素電極の外側へと突出されることを特徴とする。
ここで、前記多数の開口部のうち、画素領域の最外角に位置する開口部の短軸の一端は、前記画素電極の外側へと突出される。
前記画素電極は、前記ゲート絶縁膜と直接接触して形成されて、前記薄膜トランジスタのドレイン電極と直接接触する。
前記ゲート絶縁膜と前記画素電極間に位置して、前記薄膜トランジスタの一部を露出させるコンタクトホールを有する第２保護層をさらに含み、前記第２保護層上の前記画素電極は、前記コンタクトホールを通じて前記薄膜トランジスタの一部に連結される。
前記多数の開口部各々は、前記データ配線各々に沿って隣接する多数の画素電極を横切る。
前記共通電極は、前記薄膜トランジスタに対応する別途の開口部をさらに含む。
また、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結される画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸を有し、前記各開口部の中央部は、前記画素電極と重なって、前記多数の開口部のうち、画素領域の最外角に位置する開口部の短軸の一端は、前記画素電極の外側へと突出されることを特徴とする。
さらに、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結されて前記ゲート配線の一部と重なる画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸を有して、前記各開口部の長軸の短側面の少なくとも一端は、前記ゲート配線と前記画素電極とが重なった部分とさらに重なることを特徴とする。
ここで、前記ゲート配線と前記画素電極が重なった部分は、前記ゲート配線の幅より小さい幅である。
また、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結されて前記ゲート配線の一部と重なる画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極とを含み、前記多数の開口部各々は、前記データ配線各々に沿って隣接する多数の画素電極を横切ることを特徴とする。
さらに、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、相互に向かい合う第１及び第２基板と、前記第１基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結される画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極と、前記第２基板上に形成されて、前記画素領域各々を取り囲むブラックマトリックスと、前記第２基板上に形成されて、前記各画素領域に対応するカラーフィルター層と、前記第１及び第２基板間に位置する液晶層とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸を有し、前記各開口部の中央部は、前記画素電極と重なって、前記各開口部の長軸の短側面の少なくとも一端は、前記画素電極の外側へと突出されることを特徴とする。
ここで、前記多数の開口部各々は、前記データ配線各々に沿って隣接する多数の画素電極を横切る。
また、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、相互に向かい合う第１及び第２基板と、前記第１基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結される画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極と、前記第２基板上に形成されて、前記画素領域各々を取り囲むブラックマトリックスと、前記第２基板上に形成されて、前記各画素領域に対応するカラーフィルター層と、前記第１及び第２基板間に位置する液晶層とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸を有し、前記各開口部の中央部は、前記画素電極と重なって、前記多数の開口部のうち、画素領域の最外角に位置する開口部の短軸の一端は、前記画素電極の外側へと突出されることを特徴とする。
さらに、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、相互に向かい合う第１及び第２基板と、前記第１基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結されて前記ゲート配線の一部と重なる画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極と、前記第２基板上に形成されて、前記ゲート配線を除いた前記データ配線と前記薄膜トランジスタに対応するブラックマトリックスと、前記第２基板上に形成されて、前記各画素領域に対応するカラーフィルター層と、前記第１及び第２基板間に位置する液晶層とを含み、前記多数の開口部各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸とを有して、前記各開口部の長軸の短側面の少なくとも一端は、前記ゲート配線と前記画素電極が重なった部分とさらに重なることを特徴とする。
ここで、前記ゲート配線と前記画素電極が重なった部分は、前記ゲート配線の幅より小さい幅である。
前記共通電極は、前記薄膜トランジスタに対応する別途の開口部をさらに含む。
また、本発明のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、相互に向かい合う第１及び第２基板と、前記第１基板上に形成された多数のゲート配線と、前記多数のゲート配線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結されて前記ゲート配線の一部と重なる画素電極と、前記画素電極と前記薄膜トランジスタの上部に形成される保護層と、前記保護層上に形成されて、各画素領域に対応してバー状の多数の開口部を有する共通電極と、前記第２基板上に形成されて、前記ゲート配線を除いた前記データ配線と前記薄膜トランジスタに対応するブラックマトリックスと、前記第２基板上に形成されて、前記各画素領域に対応するカラーフィルター層と、前記第１及び第２基板間に位置する液晶層とを含み、前記多数の開口部各々は、前記データ配線各々に沿って隣接する多数の画素電極を横切ることを特徴とする。
ここで、前記共通電極は、前記薄膜トランジスタに対応する別途の開口部をさらに含む。
本発明によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、バー状の開口部の両一端で回位発生が抑制されるため、透過率を向上させて、さらに、開口率を向上させる。
また、開口部の両一端で回位発生が抑制されることによって、高品位の画像を提供する。
ゲート配線とバー状の開口部の一端の間の領域を遮るためのブラックマトリックスが省略できるため、透過率及び開口率がさらに向上する。
また、画素電極を前段のゲート配線と所定の幅重なるように形成するため、電界発生領域をさらに拡張させて、より向上した開口率を得ることができる。
以下、添付した図面を参照して、本発明の望ましい実施例を説明する。
［第１実施例］
図６は、本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の一つの平面図であって、図７は、図６をＶＩ−ＶＩ線に沿って切断した部分の断面図である。
また、図８は、図６をＶＩＩ−ＶＩＩ線に沿って切断した部分の断面図であって、図９は、図６をＶＩＩＩ−ＶＩＩＩ線に沿って切断した部分の断面図である。
説明の便宜上、多数の画素領域が形成される領域を表示領域、表示領域の外側のパッド部を含む領域を非表示領域で定義する。また、画素領域において、スイッチング素子である薄膜トランジスタが形成される部分をスイッチング領域で定義する。
図６を参照して本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面形態を説明する。
図６に示したように、第１方向に延長してゲート配線１０５が構成されており、第２方向に延長してゲート配線１０５と交差して画素領域Ｐを定義するデータ配線１３０が構成されている。
画素領域Ｐには、ゲート配線１０５及びデータ配線１３０に連結されて、ゲート電極１０８と、ゲート絶縁膜(図示せず)と、純粋非晶質シリコンのアクティブ層(図示せず)と、不純物非晶質シリコンのオーミックコンタクト層(図示せず)で構成される半導体層(図示せず)と、相互に離隔するソース電極１３３及びドレイン電極１３６とを含む薄膜トランジスタＴｒが形成されている。この時、図面において、一つの画素領域Ｐの開口率をさらに向上させるために、薄膜トランジスタＴｒは、ゲート配線１０５上に形成してゲート配線１０５自体をゲート電極１０８として構成しているが、これは一例であって、ゲート電極１０８は、ゲート配線１０５から分岐して形成される。
本発明の特徴的な部分として、画素領域Ｐの内部には、板状の画素電極１５５がドレインコンタクトホール１５０を通じて薄膜トランジスタＴｒのドレイン電極１３６と接触して形成される。また、多数の画素領域Ｐを含む表示領域全面には、多数のバー状の開口部ｏｐを有する共通電極１７０が形成される。多数のバー状の開口部ｏｐは、板状の画素電極１５５に対応する。この時、共通電極１７０は、表示領域全面に形成されて、図６では、説明の便宜上、一つの画素領域を点線で、図面符号１７０で示している。
本発明の特徴的な構成で画素領域Ｐ内に形成された板状の画素電極１５５に対応して形成される多数のバー状の開口部ｏｐのその長軸の両端の所定の幅は、画素電極１５５の外側に形成されている。すなわち、共通電極１７０内に形成された多数のバー状の開口部ｏｐは、その各々の開口部ｏｐの長軸の長さが画素電極１５５の長軸の長さよりさらに大きく形成されることによって画素電極１５５の外側に形成される。
このような構成のために、多数のバー状の開口部ｏｐは、基板１０１全面に形成される共通電極１７０に対してのみ構成される。
前述した構成によって、多数の各開口部ｏｐの長軸の両端においての短側面には、電界が形成されなかったりまたは非常に微弱だったりして、この部分に位置する液晶分子は、開口部の長側面による電界に影響を受けるため、一定な方向に動いて正常に駆動する。
従って、従来のような回位は発生することなく、または、回位発生部がゲート配線１０５と重なる部分に形成されたりして自然に回位発生部分が遮られ、開口率を向上させると同時に透過率も向上させる。
図１０は、本発明の第１実施例の第１変形例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。(第１実施例と同一な構成要素には、同一な図面符号で示している。)
図１０に示したように、表示領域全体に形成された共通電極１７０内に形成された多数の開口部ｏｐは、データ配線１３０の延長方向に隣接する画素領域Ｐの間には、相互に連結された構造で形成される場合もある。すなわち、共通電極１７０内に形成された多数の開口部ｏｐは、表示領域全体において画素領域Ｐの区分なしにストライプ状でデータ配線１３０と並んで形成される場合もある。
この場合、第１実施例と同一な効果がある。すなわち、第１実施例の変形例による構成において、表示領域内の最外角に位置する画素領域(図示せず)を除いては開口部の長軸の両端が存在しない。
従って、最外角の画素領域(図示せず)を除いた各画素領域Ｐの内部には、多数の各開口部ｏｐの長軸の両端の短側面が存在しないので、両端の短側面による電界が全く形成されない。従って、この部分に位置する液晶分子は、開口部ｏｐの長側面による電界に影響を受けるため、一定な方向に動かされ正常に駆動して、回位は発生しない。この時、表示領域の最外角に位置する画素領域(図示せず)に対しては、第１実施例のように、ストライプ状の開口部の長軸の両端をその画素電極の一端の外側に位置させて形成することによって、回位発生を最小化したり抑制したりする。
以下、図７、図８及び図９を参照して本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の断面構造を説明する。第１実施例の変形例の場合、ＶＩＩＩ−ＶＩＩＩ線に沿って切断した断面構造のみが異なるのであって、それ以外の断面構造は、第１実施例と同一であるため、相違点がある部分を簡単に説明する。
図７、図８及び図９に示したように、本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板は、透明な絶縁基板１０１上に低抵抗特性のある金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、クロムＣｒ、モリブデンＭｏのうちから選択される一つの金属物質で、第１方向に延長するゲート配線１０５と、これに連結されスイッチング領域ＴｒＡにゲート電極１０８が形成されている。
尚、図面は、ゲート配線１０５とゲート電極１０８が単一層構造である一例を示しているが、二重層構造で形成される場合もある。二重層構造の場合、望ましくは、下部層は、低抵抗の金属物質であるアルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金のうちから選択される一つの金属物質で構成されて、上部層は、モリブデンＭｏで構成される。
また、ゲート配線１０５及びゲート電極１０８上に、基板１０１全面に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸでゲート絶縁膜１１５が形成されている。
ゲート絶縁膜１１５上に、スイッチング領域ＴｒＡにゲート電極１０８に対応して純粋非晶質シリコンのアクティブ層１２０ａと不純物非晶質シリコンのオーミックコンタクト層１２０ｂを含む半導体層１２０が形成されており、半導体層１２０の上部に、相互に離隔してソース電極１３３及びドレイン電極１３６が形成されている。この時、相互に離隔するソース電極１３３及びドレイン電極１３６間で、アクティブ層１２０ａが露出される。
また、ゲート絶縁膜１１５の上部には、ゲート配線１０５と交差して画素領域Ｐを定義するデータ配線１３０が第２方向に延長して形成されている。この時、薄膜トランジスタＴｒのソース電極１３３は、データ配線１３０に連結される。
データ配線１３０とゲート絶縁膜１１５との間には、半導体層１２０を構成している同一な半導体物質で二重層構造の半導体パターン１２１(１２１ａ、１２１ｂ)がさらに形成されている。このような半導体パターン１２１は、製造方法に基づいており、データ配線１３０の下部に形成されたりまたは省略されたりする。すなわち、半導体層１２０と、データ配線１３０とソース電極１３３及びドレイン電極１３６を１回のマスク工程によって同時に形成する場合は、データ配線１３０の下部に二重層構造の半導体パターン１２１が形成される。一方、半導体層１２０と、データ配線１３０とソース電極１３３及びドレイン電極１３６を相互に異なるマスク工程、すなわち、２回のマスク工程によって各々形成する場合は、データ配線１３０の下部に半導体パターンが形成されない。
また、データ配線１３０と、薄膜トランジスタＴｒを覆って無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸのうちから選択される一つまたは有機絶縁物質、例えば、ベンゾシクロブテンＢＣＢまたはフォトアクリル(photo acryl)で、基板１０１全面に第１保護層１４０が形成される。
図面では、無機絶縁物質で形成され、その下部の構成要素の段差を反映して形成された状態を示しているが、有機絶縁物質で形成される場合、その表面が平坦な状態になる。この時、第１保護層１４０は、薄膜トランジスタＴｒのドレイン電極１３６の一部を露出させるドレインコンタクトホール１５０を備える。
ドレインコンタクトホール１５０を備えた第１保護層１４０上に、画素領域Ｐ毎に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯでドレインコンタクトホール１５０を通じてドレイン電極１３６と接触して板状の画素電極１５５が形成される。
尚、画素電極１５５は、薄膜トランジスタＴｒのドレイン電極１３６と直接接触して、ゲート絶縁膜１１５上に、これと接触するように形成して、ドレインコンタクトホール１５０を有する第１保護層１４０は、省略される。
また、画素電極１５５上に、無機絶縁物質または有機絶縁物質で、基板１０１全面に第２保護層１６０が形成されており、第２保護層１６０上に、画素領域Ｐで構成される表示領域全面に、透明導電性物質で構成される板状の共通電極１７０が形成されている。この時、共通電極１７０は、各画素領域Ｐに形成された各画素電極１５５に対して画素電極１５５の長軸の長さよりさらに長い多数のバー状の開口部ｏｐがデータ配線１３０と並んで形成されることを特徴とする。すなわち、多数のバー状の開口部ｏｐは、各画素領域Ｐ内で一定間隔離隔して、その長軸の両端は、画素電極１５５の外側に形成される。
第１実施例の変形例の場合、共通電極１７０内の多数の開口部ｏｐは、データ配線１３０が延長した方向に、相互に隣接する画素領域Ｐの間には連結され、すなわち、表示領域全体に対してストライプ状で形成される。従って、第１実施例の変形例の場合、図８においては、共通電極１７０が存在しない。
この場合、多数の開口部ｏｐは、表示領域の最外角に位置する画素領域(図示せず)に対してのみその長軸の一端が存在するので、この最外角の画素領域(図示せず)に対しては、その開口部ｏｐの一端を画素電極１５５の外側に位置させて形成する。
第１実施例の場合、図面においては、各画素領域Ｐに共通電極内にバー状の３個の開口部ｏｐが相互に同一な間隔に離隔して構成するように示されているが、効率的なフリンジフィールドの形成のために、各画素領域Ｐに対応する開口部ｏｐは、２個ないし１０個程度の範囲内で適当な個数に形成されるものとする。このような開口部の個数は、第１実施例の変形例に対しても同様に適用されるものである。
表示領域の外側の非表示領域には、ゲート配線１０５及びデータ配線１３０の一端が位置するゲート及びデータパッド部(図示せず)が構成されている。ゲート及びデータパッド部(図示せず)には、ゲート配線１０５及びデータ配線１３０に各々連結されたゲートパッド電極(図示せず)及びデータパッド電極(図示せず)が形成されており、共通電極１７０に共通電圧を印加するために、共通電極１７０に連結された共通パッド電極(図示せず)が形成されている。
この時、ゲートパッド電極(図示せず)に対応する部分には、この上部に形成されたゲート絶縁膜１１５及び第１保護層１４０と第２保護層１６０が除去されゲートパッドコンタクトホール(図示せず)を備えることによってゲートパッド電極(図示せず)が露出されており、データパッド電極(図示せず)に対応する部分には、この上部に形成された第１保護層１４０と第２保護層１６０が除去されデータパッドコンタクトホール(図示せず)を備えることによってデータパッド電極(図示せず)が露出されている。
また、ゲート及びデータパッド部(図示せず)においては、第２保護層１６０上にゲート及びデータパッド電極(図示せず)と各々ゲート及びデータパッドコンタクトホール(図示せず)を通じて接触してゲート補助パッド電極(図示せず)及びデータ補助パッド電極(図示せず)が共通電極１７０を構成する同一な物質である透明導電性物質で形成されている。
また、共通パッド電極(図示せず)は、ゲートパッド部(図示せず)またはデータパッド部(図示せず)のいずれかのパッド部に位置して、表示領域に形成された共通電極１７０が配線形態で延長して形成されている。
図面には示してないが、前述した構成のアレイ基板は、ブラックマトリックスとカラーフィルター層が形成されているカラーフィルター基板と、その間に液晶層が介された状態で合着されフリンジフィールドスイッチングモードの液晶表示装置を構成する。
［第２実施例］
本発明の第２実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の場合、共通電極に形成された多数のバー状の開口部ｏｐと、これに対応する画素電極の位置関係のみが異なるのであって、それ以外の構成は上記第１実施例で述べた構成と同様であるため、相違点がある部分を説明する。この時、第１実施例と同一な構成要素に対しては、１００を加えた図面符号で示している。
図１１は、本発明の第２実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。
図１１に示したように、第１実施例と異なる構成は、画素電極２５５と共通電極２７０内に形成された開口部ｏｐ１、ｏｐ２にある。
第１実施例の場合、板状の画素電極１５５に対応する共通電極１７０内に形成された多数の開口部ｏｐの長軸の両端のみが画素電極１５５の外側に構成されているが、本発明の第２実施例の場合、多数の開口部ｏｐ１、ｏｐ２の長軸の両端のみならず、多数の開口部ｏｐ１、ｏｐ２のうちの画素領域Ｐの最外角に各々位置する開口部ｏｐ１の短軸の長側面の一端まで画素電極２５５の外側に形成されている。
このように画素領域Ｐ内の最外角に位置する２個の開口部ｏｐ１各々の短軸の長側面の一端までも画素電極２５５の外側に形成した理由は、最外角の開口部ｏｐ１に対してはフリンジフィールドによる電界が画素領域Ｐの中央部を向いて一方向のみに形成させるためである。
従って、画素領域Ｐの最外角に位置する各開口部ｏｐ１は、フリンジフィールドによる電界が一方向のみに形成されるため、液晶分子の動きを異にして発生される回位部分が最外角に形成された開口部ｏｐ１に対応する部分には発生することなく、または、非常に微弱だったりして、使用者（ユーザー）には感じられない程度である。それ以外の構成要素は、第１実施例と同様であるため、説明を省略する。
図１２は、第２実施例の変形例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の一つの画素領域の平面図である。
画素領域内の開口部ｏｐ１、ｏｐ２の長軸の両一端に対しては画素電極２５５と重なるように、また、画素領域Ｐの最外角に位置する２個の開口部ｏｐ１の短軸の長側面の一端に対してのみ画素電極２５５の外側に構成されるように形成する。これは、フリンジフィールドスイッチングモードの液晶表示装置のモデルによって回位が発生する部分が開口部ｏｐ１、ｏｐ２の長軸の短側面の少なくとも一端部分または最外角に位置した開口部ｏｐ１の短軸の長側面の一端であるためである。
尚、このような第２実施例及び第２実施例の変形例に対しても第１実施例の変形例のように、多数の開口部ｏｐ１、ｏｐ２は、データ配線２３０が延長する方向に相互に隣接する画素領域Ｐ間には、その長軸の両一端が相互に連結され表示領域全体に多数のストライプ状で形成される場合もある。
図面には示してないが、前述した構成のアレイ基板は、ブラックマトリックスとカラーフィルター層が形成されているカラーフィルター基板と、その間に液晶層が介された状態で合着されフリンジフィールドスイッチングモードの液晶表示装置を構成する。
以下に、構造的特徴の本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の製造方法を図５、図６、図７及び図８を参照して説明する。第２実施例及びその変形例の場合、その製造方法は、共通電極２７０内に形成される開口部ｏｐ１、ｏｐ２の位置のみが異なるのであって、実質的に第１実施例と同様であるため、第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の製造方法のみを説明する。この時、説明の便宜上、各画素領域内に薄膜トランジスタＴｒが形成される領域をスイッチング領域ＴｒＡで定義する。
図７、図８及び図９に示したように、透明な絶縁基板１０１上に低抵抗特性の第１金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金、クロムＣｒ、モリブデンＭｏのうちから選択された物質を全面に蒸着して第１金属層(図示せず)を形成して、これをフォトレジストの塗布、フォトマスクを利用した露光、露光されたフォトレジストの現像、第１金属層(図示せず)のエッチング及びフォトレジストのストリップ(strip)などの一連の単位工程を含むマスク工程を行って第１金属層(図示せず)をパターニングし、第１方向に延長する多数のゲート配線１０５と、スイッチング領域ＴｒＡに、ゲート配線１０５に連結されたゲート電極１０８を形成する。この時、ゲートパッド部(図示せず)においては、ゲート配線１０５の一端に連結されて、ゲートパッド電極(図示せず)を形成する。
一方、図面では、ゲート配線１０５とゲート電極１０８は、単一層で形成するように示されているが、二つの金属物質、例えば、アルミニウム合金ＡｌＮｄ及びモリブデンＭｏが各々下部層と上部層を構成する、二重層構造で形成することもできる。
ゲート配線１０５及びゲート電極１０８上に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸを蒸着して基板１０１全面にゲート絶縁膜１１５を形成する。次いで、ゲート絶縁膜１１５の上部で純粋非晶質シリコン層(図示せず)と不純物非晶質シリコン層(図示せず)を形成し、不純物非晶質シリコン層(図示せず)上に第２金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、モリブデンＭｏ、銅Ｃｕ、銅合金のうちの一つを蒸着して第２金属層(図示せず)を形成する。次いで、第２金属層(図示せず)上にフォトレジスト層(図示せず)を形成し、これをハーフトーン露光または回折露光を行って現像することにより、相互に厚さが異なる第１及び第２フォトレジストパターン(図示せず)を形成する。
第１及び第２フォトレジストパターン(図示せず)の外部に露出される第２金属層(図示せず)と、その下部の不純物及び純粋非晶質シリコン層(図示せず)をエッチングして除去することにより、ゲート配線１０５と交差して、第２方向に延長して多数の画素領域Ｐを定義する多数のデータ配線１３０を形成すると同時に、スイッチング領域ＴｒＡにおいては、連結された状態のソースドレインパターン(図示せず)と、その下部でオーミックコンタクトパターン(図示せず)とアクティブ層１２０ａを形成する。この時、データパッド部(図示せず)においては、データ配線１３０の一端に連結されるデートパッド電極(図示せず)を形成する。
薄い厚さの第２フォトレジストパターン(図示せず)を除去して、これによって新しく露出されるソース・ドレインパターン(図示せず)の中央部と、その下部のオーミックコンタクトパターン(図示せず)をエッチングして除去することにより、相互に離隔するソース電極１３３及びドレイン電極１３６を形成して、ソース電極１３３及びドレイン電極１３６の下部でアクティブ層１２０ａを露出させるオーミックコンタクト層１２０ｂを形成する。この時、スイッチング領域ＴｒＡに順に積層されたゲート電極１０８、ゲート絶縁膜１１５、半導体層１２０、相互に離隔するソース電極１３３及びドレイン電極１３６は、薄膜トランジスタＴｒを構成する。このような製造方法を行って、半導体層１２０とソース電極１３３及びドレイン電極１３６が一つのマスク工程によって形成されることにより、ソース電極１３３及びドレイン電極１３６と同一層に同一な物質で同一なマスク工程によって形成されるデータ配線１３０の下部にも、半導体層１２０を構成する同一な物質で二重層構造の半導体パターン１２１(１２１ａ、１２１ｂ)が形成される。
尚、変形例として、半導体層１２０とデータ配線１３０とソース電極１３３及びドレイン電極１３６は、２回のマスク工程を行って形成されることもできる。すなわち、不純物及び純粋非晶質シリコン層(図示せず)をパターニングしてスイッチング領域Ｔｒにアクティブ層１２０ａとその上部でオーミックコンタクトパターン(図示せず)を形成し、オーミックコンタクトパターン(図示せず)の上部で第２金属層(図示せず)を形成する。
次いで、第２金属層(図示せず)をマスク工程を行ってパターニングすることにより、データ配線１３０とソース電極１３３及びドレイン電極１３６を形成して、ソース電極１３３及びドレイン電極１３６間に露出されたオーミックコンタクトパターン(図示せず)を除去してアクティブ層１２０ａを露出させることにより、相互に離隔するオーミックコンタクト層１２０ｂを形成することもできる。この時、データ配線の下部１３０には、二重層構造の半導体パターン１２１は、形成されない。
薄膜トランジスタＴｒとデータ配線１３０上に、全面に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸを蒸着したり、または有機絶縁物質、例えば、ベンゾシクロブテンＢＣＢまたはフォトアクリル(photo acryl)を塗布したりして、第１保護層１４０を形成し、これをパターニングすることによってドレイン電極１３６の一部を露出させるドレインコンタクトホール１５０を形成する。また、他の変形例の場合、第１保護層１４０は、省略される。
ドレインコンタクトホール１５０を有する第１保護層１４０上に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを蒸着し、これをマスク工程を行ってパターニングすることにより、ドレインコンタクトホール１５０を通じてドレイン電極１３６と接触して各画素領域Ｐに分離された板状の画素電極１５５を形成する。一方、第１保護層１４０が省略された変形例の場合、ドレイン電極１３６と直接接触するバー状の画素電極１５５がゲート絶縁膜１１５上に形成される。
画素電極１５５上に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸを蒸着したり、または有機絶縁物質、例えば、フォトアクリル(photo acryl)またはベンゾシクロブテンＢＣＢを塗布したりして第２保護層１６０を形成する。
次いで、第２保護層１６０を含み、その下部の第１保護層１４０とゲート絶縁膜１１５を除去することによって、ゲートパッド部(図示せず)においては、ゲートパッド電極(図示せず)を露出させるゲートパッドコンタクトホール(図示せず)を形成すると同時に、データパッド部(図示せず)においては、第２保護層１６０及び第１保護層１４０を除去することによって、データパッド電極(図示せず)を露出させるデータパッドコンタクトホール(図示せず)を形成する。
ゲート及びデータパッドコンタクトホール(図示せず)が形成された第２保護層１６０上に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯを蒸着してこれをパターニングすることにより、表示領域全面に板状の共通電極１７０を形成して、ゲート及びデータパッド部(図示せず)においては、ゲートパッドコンタクトホール(図示せず)を通じてゲートパッド電極(図示せず)と接触するゲート補助パッド電極(図示せず)と、データパッドコンタクトホール(図示せず)を通じてデータパッド電極(図示せず)と接触するデータ補助パッド電極(図示せず)を形成する。
この時、表示領域全面に形成された共通電極１７０は、パターニング時に、各画素領域Ｐに対応して、第１実施例(図６参照)または第１実施例の変形例(図１０参照)、第２実施例(図１１参照)と第２実施例の変形例(図１２参照)のような形態で、多数のバー状の開口部ｏｐを有して形成することによって、本発明の第１実施例及び第１実施例の変形例と、第２実施例及び第２実施例の変形例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板１０１を完成する。
［第３実施例］
図１３は、本発明の実施例によるフリンジフィールドスイッチングモードの液晶表示装置の平面図であって、図１４は、図１３をＸＩＶ−ＸＩＶ線に沿って切断した部分の断面図である。
図１５は、図１３をＸＶ−ＸＶ線に沿って切断した部分の断面図である。説明の便宜上、多数の画素領域が形成された領域を表示領域として定義する。
図１３に示したように、本発明の実施例によるフリンジフィールドスイッチングモードの液晶表示装置３００は、第１基板３０１と第２基板(図示せず)、二つの基板(３０１、図示せず)間に介された液晶層(図示せず)を含んで構成されている。
アレイ基板３０１は、第１方向にゲート配線３０５を延長して構成されており、また、第２方向に延長して、ゲート配線３０５と交差して画素領域Ｐを定義するデータ配線３３０が構成されている。
画素領域Ｐには、ゲート配線３０５及びデータ配線３３０に連結されて、ゲート電極３０８と、ゲート絶縁膜(図示せず)と、純粋非晶質シリコンのアクティブ層(図示せず)と不純物非晶質シリコンのオーミックコンタクト層(図示せず)とで構成された半導体層(図示せず)と、相互に離隔するソース電極３３３及びドレイン電極３３６を含む薄膜トランジスタＴｒが形成されている。この時、図面において、薄膜トランジスタＴｒは、一つの画素領域Ｐの開口率をさらに向上させるためにゲート配線３０５上に形成して、ゲート配線３０５自体をゲート電極３０８として構成する一例を示しているが、ゲート電極３０８は、ゲート配線３０５から分岐して形成される。
また、本発明の特徴的な部分として、画素領域Ｐの内側で板状の画素電極３５５が薄膜トランジスタＴｒのドレイン電極３３６と接触して同時に前段のゲート配線３０５と一部重なって形成されている。この時、板状の画素電極３５５と前段のゲート配線３０５との重なる幅ｔ１は、望ましくは、ゲート配線３０５の幅ｔ２の５０％以下である。通常的に、ゲート配線３０５の幅ｔ２は、８μｍないし１２μｍ程度であって、この場合、重なる最大の幅ｔ１は、望ましくは、４μｍないし６μｍ程度である。
このように、前段のゲート配線３０５と画素電極３５５が重なる幅ｔ１をゲート配線の幅ｔ２の５０％以下に形成する理由は、相互に隣接する画素電極３０５間のカップルリングによる電界歪曲を防ぐためである。従来の場合、電界歪曲を防ぐために、各画素領域の内側に位置させて画素電極を形成したが、シミュレーションの結果、画素電極３５５を前段のゲート配線３０５と特定範囲内で重ねて形成しても、画素電極３５５とゲート配線３０５が重なることによって生成された寄生容量または隣接する画素電極３５５間のカップルリングによる電界歪曲現象は、殆ど発生しなくなる。これに基づいて、重なった幅ｔ１がゲート配線の幅ｔ２の５０％以下になる特定範囲で重ねて形成する。
また、多数の画素領域Ｐを含む表示領域全面には、各画素領域Ｐ内に形成された板状の画素電極３５５に対応してバー状の多数の開口部ｏｐを有する共通電極３７０が形成されている。この時、共通電極３７０は、表示領域全面に形成されて、図１３には、説明の便宜上、一つの画素領域Ｐに対して点線で、図面符号３７０で示している。
画素領域Ｐ内に形成された板状の画素電極３５５に対応して形成されるバー状の多数の開口部ｏｐの長軸の両一端は、各々ゲート配線３０５と重ねて形成されることを特徴とする。この場合、共通電極３７０内に形成されたバー状の多数の開口部ｏｐは、従来より画素領域内でできるだけ長く形成されるため、透過率が向上する効果がある。
前述した板状の画素電極３５５とバー状の多数の開口部ｏｐの形態によってバー状の多数の開口部ｏｐの一端で所定の幅の回位が発生するとしても、これは、不透明金属物質で形成されるゲート配線３０５に対応しては、その下部から出射される光が通過しなくなり光が透過されない領域になるため、自然に遮られる。
図１６は、本発明の変形例によるフリンジフィールドスイッチングモードの液晶表示装置の一つの画素領域の平面図である。(実施例３と同一な構成要素には、同一な図面符号で示す。)
図１６に示したように、表示領域全体に形成された共通電極３７０内に形成されたバー状の多数の開口部ｏｐは、データ配線３３０の延長方向に隣接する画素領域Ｐの間には、相互に連結された構造で形成される。すなわち、共通電極３７０内に形成されたバー状の多数の開口部ｏｐは、表示領域全体において、画素領域Ｐの区分なしにストライプ状でデータ配線３３０と並んで形成される。
この場合、本発明の変形例による構成においては、表示領域内の最外角に位置する画素領域(図示せず)を除いては、開口部ｏｐの長軸の両一端が存在しない。これによって、最外角の画素領域(図示せず)を除いた各画素領域Ｐの内部には、多数の各開口部ｏｐの長軸の両端に短側面が存在しないので、両端の短側面がある場合に発生する電界が全く形成されない。
従って、この部分に位置する液晶分子(図示せず)は、開口部ｏｐの長側面による電界に影響を受けるため、一定な方向に動いて正常に駆動する。
前述したように、従来でのような回位は発生されなくなり、または、回位発生領域がゲート配線３０５に重なる部分に形成されたりするため、自然に回位発生部分がゲート配線３０５に遮られ、開口率を向上させると同時に、透過率を向上させる。
一方、図１３を参照すると、バー状の多数の開口部ｏｐを含む共通電極３７０は、表示領域全面に形成されて、薄膜トランジスタＴｒに対応する部分では、バー状の多数の開口部ｏｐを形成したように、共通電極３７０の一部を除去するとしてもよい。これは、薄膜トランジスタＴｒのゲート電極３０８と重なることによって、寄生キャパシターを構成する薄膜トランジスタＴｒのスイッチング動作に悪影響を与えるので、これを防ぐためである。
このように、ゲート配線３０５、データ配線３３０、薄膜トランジスタＴｒ、画素電極３５５、共通電極３７０などが形成されている第１基板３０１をアレイ基板とする。
尚、前述した構成の実施例及び変形例による第１基板３０１に対応して、各画素領域別に赤色Ｒ、緑色Ｇ、青色Ｂのカラーフィルターパターンが順に交互にカラーフィルター層(図示せず)とデータ配線３３０と薄膜トランジスタＴｒに対応してブラックマトリックス３８４を形成して、カラーフィルター層(図示せず)を覆って全面に形成されたオーバーコート層(図示せず)を含む第２基板(図示せず)が構成されている。
このように、カラーフィルター層、ブラックマトリックス３８４が形成されている第２基板をカラーフィルター基板とする。
また、第１基板３０１と第２基板(図示せず)間には、液晶層(図示せず)を備えている。この時、本発明のまた他の特徴的な構成のブラックマトリックス３８４は、従来の場合、ゲート及びデータ配線と薄膜トランジスタに対応して各画素領域を取り囲むように形成されるが、本発明の場合、ゲート配線３０５に対応する部分では省略され、データ配線３３０と薄膜トランジスタＴｒに対応する部分でのみ形成されることによって、画素領域Ｐの開口率を向上させる。
このように、本発明の実施例及び変形例において、ゲート配線３０５に対応してブラックマトリックス３８４を形成しない理由は、画素電極３５５を前段のゲート配線３０５と所定の幅重なって形成し、各画素領域Ｐ内でのバー状の多数の開口部ｏｐの両一端までゲート配線と重なるように形成(図１３参照)するか、または、表示領域全体に対してストライプ状で連結されて形成(図１６参照)したりするので、各開口部ｏｐの長軸の両一端での回位発生が最小化されたり、抑制されたりすることによって、ゲート配線３０５に対応してこれよりさらに広い幅の別途のブラックマトリックス３８４を形成しなくても、表示品質には問題ない。
以下、図１４及び図１５を参照して、本発明の実施例によるフリンジフィールドスイッチングモードの液晶表示装置の断面構造を説明する。
変形例の場合、開口部のゲート配線と重なる部分での断面構造のみが差であって、それ以外の断面構造は、実施例と同一であるため、相違点がある部分を簡単に説明する。この時、説明の便宜上、画素領域内に薄膜トランジスタが形成される領域をスイッチング領域で定義する。
図１４及び図１５に示したように、本発明の実施例によるフリンジフィールドスイッチングモードの液晶表示装置３００におけるアレイ基板は、透明な絶縁基板３０１上に低抵抗特性の金属物質、例えば、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金のうちから選択される一つの金属物質で、第１方向に延長するゲート配線３０５と、これに連結されスイッチング領域ＴｒＡにゲート電極３０８が形成される。
一方、図面において、ゲート配線３０５とゲート電極３０８は、単一層構造の一例を示しているが、二重層構造で形成される場合もある。二重層構造の場合、下部層は、低抵抗金属物質であるアルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金のうちから選択される一つの金属物質で構成されて、上部層は、モリブデンＭｏで構成される。
また、ゲート配線３０５とゲート電極３０８上に、基板３０１全面に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸで構成されるゲート絶縁膜３１５が形成される。
ゲート絶縁膜３１５上にスイッチング領域ＴｒＡのゲート電極３０８に対応して、純粋非晶質シリコンのアクティブ層３２０ａと不純物非晶質シリコンのオーミックコンタクト層３２０ｂを含む半導体層３２０が形成されており、半導体層３２０の上部に第２金属物質、例えば、モリブデンＭｏ、クロムＣｒ、アルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、銅Ｃｕ、銅合金のうちいずれかの一つの物質で構成されて、相互に離隔するソース電極３３３及びドレイン電極３３６が形成されている。この時、相互に離隔するソース電極３３３及びドレイン電極３３６間にアクティブ層３２０ａが露出されており、スイッチング領域ＴｒＡに順に積層されたゲート電極３０８とゲート絶縁膜３１５と半導体層３２０とソース電極３３３及びドレイン電極３３６は、薄膜トランジスタＴｒを構成する。
また、ゲート絶縁膜３１５の上部には、ゲート配線３０５と交差して画素領域Ｐを定義するデータ配線３３０が第２方向に延長して形成されている。この時、薄膜トランジスタＴｒのソース電極３３３は、データ配線３３０に連結されて、データ配線３３０とソース電極３３３及びドレイン電極３３６も二重層構造で構成されている。
また、データ配線３３０とゲート絶縁膜３１５の間には、半導体層３２０を構成する同一な半導体物質で、第１パターン３２１ａと第２パターン３２１ｂの二重層構造の半導体パターン３２１がさらに形成されている。このような半導体パターン３２１は、アレイ基板３０１の製造方法に基づいており、データ配線３３０の下部に形成されたりまたは省略されたりする。すなわち、半導体層３２０と、データ配線３３０とソース電極３３３及びドレイン電極３３６を１回のマスク工程によって同時に形成する場合は、データ配線３３０の下部に二重層構造の半導体パターン３２１が形成されて、半導体層３２０と、データ配線３３０とソース電極３３３及びドレイン電極３３６を相互に異なるマスク工程、すなわち、２回のマスク工程によって各々形成する場合は、データ配線３３０の下部に半導体パターン３２１が形成されない。
尚、各画素領域Ｐ内には、ゲート絶縁膜３１５上に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯで構成されて、ドレイン電極３３６と直接接触して板状の画素電極３５５が前段のゲート配線３０５と所定の幅重なって形成されている。この時、画素電極３５５と前段のゲート配線３０５が重なる幅は、望ましくは、ゲート配線の幅の５０％以下である。
また、データ配線３３０と薄膜トランジスタＴｒ上に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮＸのうちから選択される一つまたは有機絶縁物質、例えば、ベンゾシクロブテンＢＣＢまたはフォトアクリルで構成される保護層１６０が全面に形成されている。図面においては、無機絶縁物質で形成されその下部の構成要素の段差を反映して形成された状態を示しているが、有機絶縁物質で形成される場合、その表面が平坦な状態になる。
保護層３６０上に、画素領域Ｐで構成された表示領域全面に透明導電性物質、例えば、インジウムースズーオキサイドＩＴＯまたはインジウムージンクーオキサイドＩＺＯで構成される板状の共通電極３７０が形成されている。この時、共通電極３７０は、各画素領域Ｐに形成された各画素電極３５５に対してバー状の多数の開口部ｏｐがデータ配線３３０と並んで形成されている。図面においては、各画素領域Ｐに共通電極３７０内にバー状の多数の開口部ｏｐが相互に一定な間隔に離隔して３個(図１４参照)構成されるように示しているが、効率的なフリンジフィールド形成のため、各画素領域Ｐに対応する開口部ｏｐは、２個ないし１０個程度の範囲内で適当な個数で形成されるものとすればよい。
尚、図１４において、板状の共通電極３７０は、保護層３６０上に各画素領域Ｐ内の薄膜トランジスタＴｒを覆ってバー状の多数の開口部ｏｐを有するように示しているが、その変形例として、薄膜トランジスタＴｒに対応する部分では除去されて保護層３６０を露出して形成されるものとしてもよい。
前述した構成の第１基板３０１に対応して、これと離隔して位置する第２基板３８１においては、その内側面にアレイ基板３０１のデータ配線３３０と薄膜トランジスタＴｒに対応してブラックマトリックス３８４が形成されている。また、ブラックマトリックス３８４を覆い、各画素領域Ｐに対応して赤色、緑色、青色のカラーフィルターパターン(３８６ａ、３８６ｂ、図示せず)が順に交互にカラーフィルター層３８６を形成しており、カラーフィルター層３８６を覆い、透明な有機絶縁物質で全面にその表面が平坦なオーバーコート層３８８が形成されている。この時、オーバーコート層３８８が省略される場合もある。
また、前述した構成の第１基板３０１と第２基板３８１との間の離隔領域には、液晶層３９１が介され本発明によるフリンジフィールドスイッチングモードの液晶表示装置３００を構成する。
一般的な横電界型の液晶表示装置の一部を概略的に示した断面図である。 一般的な横電界型の液晶表示装置のオン(on)動作を示した断面図である。 一般的な横電界型の液晶表示装置のオフ(off)動作を示した断面図である。 従来のフリンジフィールドスイッチングモードの液晶表示装置のアレイ基板の平面図である。 従来のフリンジフィールドスイッチングモードの液晶表示装置に回位の発生を示した写真である。 従来のフリンジフィールドスイッチングモードの液晶表示装置の平面図である。 本発明の第１実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。 図６をＶＩ−ＶＩ線に沿って切断した部分の断面図である。 図６をＶＩＩ−ＶＩＩ線に沿って切断した部分の断面図である。 図６をＶＩＩＩ-ＶＩＩＩ線に沿って切断した部分の断面図である。 本発明の第１実施例の変形例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。 本発明の第２実施例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。 本発明の第２実施例の変形例によるフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板の平面図である。 本発明の第３実施例によるフリンジフィールドスイッチングモードの液晶表示装置の平面図である。 図１３をＸＩＶ-ＸＩＶ線に沿って切断した部分の断面図である。 図１３をＸＶ-ＸＶ線に沿って切断した部分の断面図である。 本発明の第３実施例の変形例によるフリンジフィールドスイッチングモードの液晶表示装置の平面図である。
符号の説明
１０１： 基板
１０５：ゲート配線
１０８： ゲート電極
１３０：データ配線
１３３：ソース電極
１３６：ドレイン電極
１５０：ドレインコンタクトホール
１５５：画素電極
１７０：共通電極
Ｐ：画素領域
ｏｐ：開口部
Ｔｒ：薄膜トランジスタ

Claims (2)

  1. 基板上に形成された多数のゲート配線と、
    前記多数のゲート配線上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されて、前記多数のゲート配線と交差して多数の画素領域を定義する多数のデータ配線と、
    前記ゲート配線及びデータ配線に連結されて、各画素領域に形成される薄膜トランジスタと、
    板状で各画素領域に位置して、前記薄膜トランジスタの一部に連結される画素電極と、
    前記画素電極と前記薄膜トランジスタとの上部に形成される第１保護層と、
    前記第１保護層上に形成されて、各画素領域内のバー状の多数の第１開口部及び前記薄膜トランジスタに対応する第２開口部を有する共通電極とを含み、
    前記多数の第１開口部の各々は、前記データ配線に平行な長軸と前記ゲート配線に平行な短軸とを有し、前記各第１開口部の中央部は、前記画素電極と重なって、前記各第１開口部の長軸の短側面の少なくとも一端は、前記画素電極の外側へと突出され、前記多数の第１開口部のうち、画素領域の最外角に位置する開口部の短軸の長側面の一端は、前記画素電極の外側へと突出され、
    前記ゲート絶縁膜と前記画素電極との間に位置して、前記薄膜トランジスタの一部を露出させるコンタクトホールを有する第２保護層をさらに含み、前記第２保護層上の前記画素電極は、前記コンタクトホールを通じて前記薄膜トランジスタの一部に連結されることを特徴とするフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板。
  2. 一つの画素領域内の前記画素電極に対応する前記第１開口部は、前記データ配線に沿って、前記一つの画素領域に隣接する他の画素領域内の画素電極まで延びることを特徴とする請求項１に記載のフリンジフィールドスイッチングモードの液晶表示装置用アレイ基板。
JP2008312930A 2008-06-25 2008-12-09 フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置 Active JP5334552B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2008-0060328 2008-06-25
KR1020080060328A KR101066029B1 (ko) 2008-06-25 2008-06-25 액정표시장치용 어레이 기판
KR1020080082964A KR101170950B1 (ko) 2008-08-25 2008-08-25 프린지 필드 스위칭 모드 액정표시장치
KR10-2008-0082964 2008-08-25

Publications (2)

Publication Number Publication Date
JP2010008999A JP2010008999A (ja) 2010-01-14
JP5334552B2 true JP5334552B2 (ja) 2013-11-06

Family

ID=40230738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008312930A Active JP5334552B2 (ja) 2008-06-25 2008-12-09 フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置

Country Status (5)

Country Link
US (2) US8154696B2 (ja)
JP (1) JP5334552B2 (ja)
CN (1) CN104614902A (ja)
DE (1) DE102008058709B4 (ja)
GB (2) GB2464143B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101264722B1 (ko) * 2007-09-20 2013-05-15 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101275069B1 (ko) * 2009-03-02 2013-06-14 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP5460123B2 (ja) * 2009-05-20 2014-04-02 三菱電機株式会社 液晶表示装置
US20110187955A1 (en) * 2010-02-02 2011-08-04 Chunghwa Picture Tubes, Ltd. Display device
JP5351118B2 (ja) 2010-10-05 2013-11-27 株式会社ジャパンディスプレイ 液晶表示装置
KR101294237B1 (ko) * 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US20120127148A1 (en) 2010-11-24 2012-05-24 Seong-Jun Lee Display substrate, display panel and display device
JP5645203B2 (ja) 2010-11-25 2014-12-24 三菱電機株式会社 液晶表示パネル及び液晶表示装置
JP2012118199A (ja) * 2010-11-30 2012-06-21 Panasonic Liquid Crystal Display Co Ltd 液晶パネル、液晶表示装置、及びその製造方法
US8659734B2 (en) * 2011-01-03 2014-02-25 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
KR101811358B1 (ko) * 2011-01-03 2017-12-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5209754B2 (ja) 2011-04-22 2013-06-12 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5939755B2 (ja) * 2011-09-07 2016-06-22 株式会社ジャパンディスプレイ 液晶表示装置
KR101969429B1 (ko) * 2011-09-09 2019-04-16 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
TWI459106B (zh) * 2011-12-13 2014-11-01 Innolux Corp 垂直配向型液晶顯示裝置
KR101303476B1 (ko) * 2012-03-08 2013-09-05 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
US8801948B2 (en) 2012-07-02 2014-08-12 Apple Inc. TFT mask reduction
US8785225B2 (en) * 2012-10-10 2014-07-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor pixel structure having shielding layer and manufacturing method thereof
KR20140053653A (ko) * 2012-10-26 2014-05-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP6116220B2 (ja) * 2012-12-12 2017-04-19 三菱電機株式会社 液晶表示パネル
KR102104356B1 (ko) * 2012-12-24 2020-04-24 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
CN104102038B (zh) 2013-04-10 2019-08-09 三星显示有限公司 液晶显示器
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
CN103309095B (zh) * 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103941439B (zh) * 2013-06-28 2016-09-28 上海中航光电子有限公司 一种补偿馈通电压驱动电路及阵列基板
KR102081827B1 (ko) 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
JP6278633B2 (ja) * 2013-07-26 2018-02-14 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法
KR20150024646A (ko) 2013-08-27 2015-03-09 삼성디스플레이 주식회사 액정 표시 장치
JP2015090435A (ja) 2013-11-06 2015-05-11 株式会社ジャパンディスプレイ 液晶表示装置
KR102234758B1 (ko) * 2014-07-10 2021-04-02 삼성디스플레이 주식회사 액정 표시 장치
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105094486B (zh) * 2015-08-03 2018-01-30 深圳市华星光电技术有限公司 内嵌式自电容触控显示面板及其制作方法
KR102560703B1 (ko) * 2016-04-29 2023-07-28 삼성디스플레이 주식회사 디스플레이 장치
KR102329979B1 (ko) * 2017-05-18 2021-11-22 엘지디스플레이 주식회사 액정표시장치
CN108287441A (zh) * 2018-02-08 2018-07-17 中华映管股份有限公司 像素阵列基板及显示面板
CN111103734A (zh) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111474776B (zh) * 2020-05-11 2021-07-06 深圳市华星光电半导体显示技术有限公司 液晶显示面板及显示装置
CN115981059B (zh) * 2023-03-20 2023-06-23 惠科股份有限公司 液晶显示面板和液晶显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966614B2 (ja) * 1997-05-29 2007-08-29 三星電子株式会社 広視野角液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100507276B1 (ko) 2001-05-07 2005-08-09 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동모드 액정표시장치
JP4404835B2 (ja) * 2002-04-04 2010-01-27 Ｎｅｃ液晶テクノロジー株式会社 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
US6933528B2 (en) * 2002-04-04 2005-08-23 Nec Lcd Technologies, Ltd. In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
KR101247698B1 (ko) * 2005-08-05 2013-03-26 삼성디스플레이 주식회사 액정 표시 장치
KR101318435B1 (ko) * 2005-11-03 2013-10-16 엘지디스플레이 주식회사 횡전계 방식 박막 트랜지스터 어레이 기판
KR101222955B1 (ko) * 2005-12-28 2013-01-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
CN101248388B (zh) * 2006-01-31 2011-02-02 卡西欧计算机株式会社 采用基本上平行于基板表面的电场的液晶显示设备
JP4946135B2 (ja) * 2006-01-31 2012-06-06 カシオ計算機株式会社 液晶表示素子
JP4061416B2 (ja) * 2006-02-22 2008-03-19 エプソンイメージングデバイス株式会社 液晶表示装置
JP4622917B2 (ja) * 2006-03-30 2011-02-02 エプソンイメージングデバイス株式会社 液晶パネル用アレイ基板および液晶パネル
JP2007293155A (ja) * 2006-04-27 2007-11-08 Epson Imaging Devices Corp 液晶表示装置
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
CN100495169C (zh) * 2007-07-10 2009-06-03 友达光电股份有限公司 液晶显示面板

Also Published As

Publication number Publication date
GB201101127D0 (ja) 2011-03-09
US8373833B2 (en) 2013-02-12
CN104614902A (zh) 2015-05-13
DE102008058709B4 (de) 2014-06-26
GB2464143B (en) 2011-03-30
US20120218488A1 (en) 2012-08-30
JP2010008999A (ja) 2010-01-14
DE102008058709A1 (de) 2010-01-28
GB2464143A (en) 2010-04-07
US8154696B2 (en) 2012-04-10
GB0821453D0 (en) 2008-12-31
GB2474979A (en) 2011-05-04
GB2474979B (en) 2011-10-19
US20090322975A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP5334552B2 (ja) フリンジフィールドスイッチングモードの液晶表示装置用アレイ基板及びこれを含むフリンジフィールドスイッチングモードの液晶表示装置
KR101066029B1 (ko) 액정표시장치용 어레이 기판
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101396943B1 (ko) 액정표시장치 및 제조방법
KR101242033B1 (ko) 액정표시장치 및 이의 제조방법
KR100930919B1 (ko) 횡전계형 액정표시장치 및 그 제조방법
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP2007011340A (ja) 液晶表示装置とその製造方法
KR101275069B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20130061969A (ko) 액정표시장치 및 이의 제조 방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20110048333A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20070117820A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130018057A (ko) 횡전계형 액정표시장치용 어레이 기판
KR101734467B1 (ko) 횡전계형 액정표시장치 및 이의 제조 방법
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20120133130A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20120015162A (ko) 액정표시장치 및 그 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR101297357B1 (ko) 수직정렬모드 액정표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130730

R150 Certificate of patent or registration of utility model

Ref document number: 5334552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250