[go: up one dir, main page]

KR101905757B1 - 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 - Google Patents

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR101905757B1
KR101905757B1 KR1020110120367A KR20110120367A KR101905757B1 KR 101905757 B1 KR101905757 B1 KR 101905757B1 KR 1020110120367 A KR1020110120367 A KR 1020110120367A KR 20110120367 A KR20110120367 A KR 20110120367A KR 101905757 B1 KR101905757 B1 KR 101905757B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
gate
film transistor
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020110120367A
Other languages
English (en)
Other versions
KR20130054780A (ko
Inventor
신동수
최승규
이철환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110120367A priority Critical patent/KR101905757B1/ko
Priority to TW101142228A priority patent/TWI579624B/zh
Priority to JP2012250783A priority patent/JP5589051B2/ja
Priority to US13/679,643 priority patent/US8852975B2/en
Priority to CN201210465992.6A priority patent/CN103123429B/zh
Publication of KR20130054780A publication Critical patent/KR20130054780A/ko
Priority to US14/479,151 priority patent/US9190423B2/en
Application granted granted Critical
Publication of KR101905757B1 publication Critical patent/KR101905757B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것으로, 개시된 발명은 기판의 일면에 일 방향으로 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 유기절연막; 상기 유기절연막 상부에 형성된 대면적의 공통전극과, 상기 개구부를 통해 상기 박막트랜지스터와 연결된 보조전극패턴; 상기 공통전극과 보조전극패턴을 포함한 기판 전면에 형성되고 상기 박막트랜직스터와 연결된 보조전극패턴을 노출시키는 패시베이션막; 상기 패시베이션막 상부에 형성되고, 상기 노출된 보조전극패턴을 통해 상기 박막트랜지스터와 전기적으로 연결되며, 상기 공통전극과 오버랩되는 다수의 화소전극을 포함하여 구성된다.

Description

에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법{ARRAY SUBSTRATE FOR FRINGE FIELD SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동 원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동 행렬 액정표시장치(AM-LCD: Active Matrix LCD, 이하 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(즉, 상부기판)과 화소전극이 형성된 어레이기판(즉, 하부기판)과, 상부기판 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점이 있다. 따라서, 상기의 단점을 극복하기 위해 새롭게 제안된 기술이 횡전계에 의한 액정 구동방법인데, 이 횡전계에 의한 액정 구동방법은 시야각 특성이 우수한 장점을 가지고 있다.
이러한 횡정계 방식 액정표시장치는 컬러필터기판과 어레이기판이 서로 대향하여 구성되며, 컬러필터기판 및 어레이기판 사이에는 액정층이 개재되어 있다.
상기 어레이기판에는 투명한 절연기판에 정의된 다수의 화소마다 박막트랜지스터와 공통전극 및 화소전극으로 구성된다.
또한, 상기 공통전극과 화소전극은 동일 기판 상에 서로 평행하게 이격하여 구성된다.
그리고, 상기 컬러필터기판은 투명한 절연기판 상에 게이트배선과 데이터배선과 박막트랜지스터에 대응하는 부분에 블랙매트릭스가 구성되고, 상기 화소에 대응하여 컬러필터가 구성된다.
더욱이, 상기 액정층은 상기 공통전극과 화소전극의 수평 전계에 의해 구동된다.
여기서, 상기 공통전극과 화소전극은 휘도를 확보하기 위해 통상적으로 투명전극으로 형성한다.
따라서, 이러한 휘도 개선 효과를 극대화시키기 위해 제안된 기술이 FFS (Fringe Field Switching) 기술이다. 상기 FFS 기술은 액정을 정밀하게 제어함으로써 색상 변이(Color shift)가 없고 높은 명암비(Contrast Ratio)를 얻을 수 있는 특징이 있다.
이러한 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치 제조방법에 대해 도 1 내지 도 2를 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 단면도이다.
종래기술에 따른 에프에프에스(FFS) 방식 액정표시장치용 어레이기판은, 도 1 및 2에 도시된 바와 같이, 투명한 절연기판(11) 상에 일 방향으로 연장되고, 서로 평행하게 이격된 다수의 게이트배선(13)과; 상기 게이트배선(13)과 교차하고, 이 교차하여 이루는 지역에 화소영역을 정의하는 다수의 데이터배선(21)과; 상기 게이트배선(13)과 데이터배선(21)의 교차지점에 마련되고, 상기 게이트배선(13)으로부터 수직되게 연장된 게이트전극(13a), 게이트절연막(15), 액티브층(17), 오믹콘택층(19), 소스전극(21a) 및 드레인전극(21b)으로 이루어진 박막트랜지스터(T)와; 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성된 제2 패시베이션막(27)과; 상기 제1 패시베이션막(27) 상에 형성되고 상기 박막트랜지스터(T)와 연결된 대면적의 화소전극(29)과; 상기 화소전극(29)을 포함한 상기 제1 패시베이션막(27) 상에 형성된 제2 패시베이션막(31)과; 상기 제2 패시베이션막(31) 상에 서로 이격되게 형성되어 상기 화소전극(29)과 대응하는 다수의 공통전극(33)을 포함하여 구성된다.
여기서, 상기 게이트배선(13) 및 데이터배선(21)이 교차되어 이루는 화소영역에는 대면적의 화소전극(29)이 배치되어 있다.
또한, 상기 공통전극(33)은 상기 제2 패시베이션막(31)을 사이에 두고 상기 화소전극(29)과 오버랩되어 있다. 이때, 화소전극(29)과 다수의 공통전극(33)은 투명 도전물질인 ITO(Indium Tin Oxide)로 형성된다.
그리고, 상기 화소전극(29)은 상기 제1 패시베이션막(27) 상부에 형성된 드레인 콘택홀(27a)을 통해 상기 드레인전극(21b)과 전기적으로 연결된다.
더욱이, 도면에는 도시하지 않았지만, 상기 화소전극(29)과 다수의 공통전극 (33)이 형성된 절연기판(11)과 합착되는 칼라필터 기판(미도시) 상에는 칼라필터층 (미도시)과 이 칼라필터층 사이에 배치되어 광의 투과를 차단하기 위한 블랙매트릭스(미도시)가 적층되어 있으며, 상기 블랙매트릭스와 칼라필터층 상부에는 이들 블랙매트릭스와 칼라필터층 간의 평탄화를 이루기 위해 오버코트층(overcoat layer)(미도시)이 형성된다.
그리고, 도면에는 도시하지 않았지만, 서로 합착되는 상기 칼라필터 기판 (미도시)과 절연기판(11) 사이에는 액정층(미도시)이 형성된다.
상기한 바와 같이, 종래기술에 따른 에프에프에스 방식 액정표시장치에 따르면, 패시베이션막에 화소전극과 박막트랜지스터의 드레인전극을 연결시켜 주기 위하여 드레인 콘택홀을 형성해야 하고, 이 드레인 콘택홀 형성시에 드레인 콘택홀 주변부의 액정 디스클리네이션(disclination) 영역이 발생함으로 인해 빛샘이 발생하게 된다.
따라서, 기존에는 이러한 드레인 콘택홀 주변부의 액정 디스클리네이션 (disclination) 영역이 발생함으로 인해 나타나는 빛샘을 차단하기 위해, 블랙매트릭스(BM)를 이용하여 상기 드레인 콘택홀 주변 부위를 전부 가려 주어야 하기 때문에, 그만큼 개구 영역, 즉 투과영역의 면적이 줄어들게 됨으로써 픽셀의 투과율이 감소하게 된다. 특히, 드레인 콘택홀에 의하여 발생하는 액정의 디스클리네이션 영역에 의해 나타나는 빛샘 차단을 위해 블랙매트릭스(BM)으로 합착 마진을 고려하여 가려 주어야 하기 때문에, 그만큼 화소의 투과영역이 감소하게 되므로 그만큼 투과율이 하락하게 된다.
또한, 드레인 콘택홀이 없는 구조이면서 공통전극이 최상부에 배치되는 구조로 데이터 픽셀간 간섭으로 인한 CT나 가로선 문제가 발생한다.
따라서, 공통전극이 최상부에 배치되는 구조인 경우에, 픽셀과 데이터배선이 인접한 구조가 되므로, 데이터배선과 픽셀전극 간에 간섭이 강하게 일어나게 되는 문제점이 있다.
이에 본 발명은 상기 문제점들을 개선하기 위한 것으로서, 본 발명의 목적은 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 드레인전극 과 화소전극을 연결시켜 주기 위해 드레인 콘택홀을 별도로 형성하지 않으면서 화소전극이 최상부에 배치되는 구조를 적용함으로써 픽셀의 개구영역을 극대화하여 투과율을 증가시킬 수 있는 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이 기판은, 기판의 일면에 일 방향으로 형성된 게이트 배선; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선; 상기 게이트배선과 데이터배선의 교차 지점에 형성된 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판 전면에 형성되고, 상기 박막트랜지스터를 노출시키는 개구부를 구비한 유기절연막; 상기 유기절연막 상부에 형성된 대면적의 공통전극과, 상기 개구부를 통해 상기 박막트랜지스터와 연결된 보조전극패턴; 상기 공통전극과 보조전극패턴을 포함한 기판 전면에 형성되고 상기 박막트랜직스터와 연결된 보조전극패턴을 노출시키는 패시베이션막; 상기 패시베이션막 상부에 형성되고, 상기 노출된 보조전극패턴을 통해 상기 박막트랜지스터와 전기적으로 연결되며, 상기 공통전극과 오버랩되는 다수의 화소전극을 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 제조방법은, 기판의 일면에 일 방향으로 게이트 배선을 형성하는 단계; 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계; 상기 게이트배선과 데이터배선의 교차 지점에 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함한 기판 전면에 상기 박막트랜지스터를 노출시키는 개구부를 구비한 유기절연막을 형성하는 단계; 상기 유기절연막 상부에 대면적의 공통전극과, 상기 개구부를 통해 상기 박막트랜지스터와 연결되는 보조전극패턴을 형성하는 단계; 상기 공통전극과 보조전극패턴을 포함한 기판 전면에 상기 박막트랜지스터와 연결된 보조전극패턴을 노출시키는 패시베이션막을 형성하는 단계; 상기 패시베이션막 상부에 상기 노출된 보조전극패턴을 통해 상기 박막트랜지스터와 전기적으로 연결되며, 상기 공통전극과 오버랩되는 다수의 화소전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 기존의 드레인전극과 화소전극을 전기적으로 연결시켜 주기 위해 형성하였던 드레인 콘택홀을 생략하고, 유기절연막에 박막트랜지스터 상부를 노출시키는 개구부를 형성하여, 이 노출된 박막트랜지스터과 화소전극을 전기적으로 직접 연결되도록 함으로써, 기존의 드레인 콘택홀을 형성하기 위해 사용되었던 면적이 개구 영역으로 사용되므로 투과율이 기존에 비해 개선된다.
또한, 본 발명에 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터 상부에 마련된 개구부 내에 드레인전극과 화소전극이 전기적으로 연결되는 콘택홀을 형성하기 때문에 드레인콘택홀의 면적이 감소되므로 그만큼 개구율이 상승하게 된다.
따라서, 화소전극이 최상부에 배치되는 구조이기 때문에 데이터배선과 화소전극 간의 캐패시턴스(capacitance)에 의한 CT 및 가로선을 저감할 수 있다.
그리고, 본 발명에 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 소스전극 및 드레인전극 형성영역에 해당하는 도전층 부위 및 데이터배선 아래의 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+) 및 비정질실리콘층(a-Si:H)은 동시에 패터닝되기 때문에, 액티브 테일(active tail)이 발생할 염려가 없게 된다.
도 1은 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 단면도이다.
도 3은 본 발명에 따른 FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 평면도이다.
도 4는 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 박막트랜지스터 부위를 확대 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 단면도이다.
도 6a 내지 6q는 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
이하, 본 발명의 바람직한 실시 예에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 FFS(Fringe Field Switching) 방식 액정표시장치의 개략적인 평면도이다.
도 4는 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치에서, 박막트랜지스터 부위를 확대 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 에프에프에스(FFS) 방식 액정표시장치의 개략적인 단면도이다.
본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치는, 도 3 내지 5에 도시된 바와 같이, 투명한 절연기판(101)의 일면에 일 방향으로 형성된 게이트 배선(103); 이 게이트배선(103)과 이격되어 배치된 공통배선(103b); 상기 게이트 배선(103)과 교차하여 화소영역을 정의하는 데이터배선(113a); 상기 게이트배선(103)과 데이터배선(113a)의 교차 지점에 형성된 박막트랜지스터(T); 상기 박막트랜지스터(T)를 포함한 기판 전면에 형성되고, 상기 박막트랜지스터(T)를 노출시키는 개구부(121)를 구비한 유기절연막(117); 상기 유기절연막(117) 상부에 형성된 대면적의 공통전극(123a)과, 상기 개구부(121)를 통해 상기 박막트랜지스터(T)와 연결된 보조전극패턴(123b); 상기 공통전극(123a)과 보조전극패턴(123b)을 포함한 기판 전면에 형성되고 상기 박막트랜지스터(T)와 연결된 보조전극패턴(123c)을 노출시키는 패시베이션막(127); 상기 패시베이션막(127) 상부에 형성되고, 상기 노출된 보조전극패턴(123c)을 통해 상기 박막트랜지스터(T)와 전기적으로 연결되며, 상기 공통전극(123a)과 오버랩되는 다수의 화소전극(133a)을 포함하여 구성된다.
여기서, 상기 공통전극(123a)은 상기 게이트배선(103)과 데이터배선(113a)이 교차하여 이루는 화소영역의 전면에 배치되어 있으며, 상기 화소전극(125a) 상측에는 상기 패시베이션막(127)을 사이에 두고 서로 이격된 다수의 막대 형상의 투명한 화소전극(133a)들이 배치되어 있다. 이때, 상기 공통전극(123a)은 상기 화소전극(133a) 형성시에 형성된 공통배선 연결패턴(133b)을 통해 상기 게이트배선(103)과 평행하게 배치된 공통배선(103b)과 전기적으로 연결되어 있다.
또한, 도 5에 도시된 바와 같이, 상기 화소전극(133a)은 별도의 드레인 콘택홀 없이 상기 박막트랜지터스터(T) 상부에 위치하는 개구부(121)를 통해 상기 드레인전극(113c)과 직접 연결된 상기 보조전극패턴(123c)과 접속된다. 이때, 상기 개구부(121)는 상기 박막트랜지스터(T)를 구성하는 소스전극(113b)과 드레인전극 (113c)을 노출시키도록 형성된다.
그리고, 상기 게이트배선과 데이터배선이 교차하여 이루는 화소영역을 제외한 영역과 대응하는 상부기판(141) 상에는 광을 차단시켜 주는 블랙매트릭스(143)가 형성되어 있고, 상기 블랙매트릭스(143) 사이에는 적색(Red) 칼라필터층(미도시), 녹색(Green) 칼라필터층(미도시) 및 청색(Blue) 칼라필터층(미도시)을 포함하는 칼라필터층(145)이 형성되어 있다. 이때, 상기 칼라필터층(145)은 상기 상부기판 (141) 대신에 상기 절연기판(101) 상에 형성하는 COT(Color filter On TFT) 구조로 적용할 수도 있다. 즉, 상기 칼라필터층(145)은 상기 게이트배선(103)과 데이터배선(113a)이 교차하여 이루는 절연기판(101)의 화소영역에 형성할 수도 있다.
더욱이, 상기 칼라필터층(143) 상부에는 액정표시장치의 일정한 셀 갭을 유지시켜 주기 위해, 컬럼 스페이서(column spacer) (147)가 형성되어 있다. 이때, 상기 컬럼 스페이서(147)는 절연기판(101) 상부에 형성될 수도 있다.
따라서, 본 발명의 경우에는, 도 5에서와 같이, 기존에 형성하였던 드레인 콘택홀이 제거되어, 이 드레인 콘택홀이 제거된 지역의 면적이 개구 영역으로 사용됨으로써, 그만큼 픽셀의 투과율이 개선된다.
그리고, 상기 절연기판(101)과 상부기판(141) 사이에는 액정층(151)이 형성됨으로써 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치가 구성된다.
상기 구성을 통해, 상기 다수의 공통전극(123a)은 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다.
상기 다수의 공통전극(123a)은 각 화소영역에서 패시베이션막(127)을 사이에 두고 상기 대면적의 화소전극(133a)과 중첩되어 프린지 필드(fringe field)를 형성한다.
이렇게 하여, 상기 박막트랜지스터(T)를 통해 화소전극(133a)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(123a)이 프린지 필드(fringe field)를 형성하여 절연기판(101)과 칼라필터 기판(141) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
따라서, 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판에 따르면, 기존의 드레인전극과 화소전극을 전기적으로 연결시켜 주기 위해 형성하였던 드레인 콘택홀을 생략하고, 패시베이션막에 박막트랜지스터 상부를 노출시키는 개구부를 형성하여, 이 노출된 박막트랜지스터과 화소전극을 전기적으로 직접 연결되도록 함으로써, 기존의 드레인 콘택홀을 형성하기 위해 사용되었던 면적이 개구 영역으로 사용되므로 투과율이 기존에 비해 개선된다.
또한, 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판은 화소전극이 최상부에 배치되는 구조이기 때문에 데이터배선과 화소전극 간의 캐패시턴스(capacitance)에 의한 CT 및 가로선을 저감할 수 있다.
그리고, 본 발명에 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판에 따르면, 소스전극 및 드레인전극 형성영역에 해당하는 도전층 부위 및 데이터배선 아래의 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+) 및 비정질실리콘층(a-Si:H)은 동시에 패터닝되기 때문에, 액티브 테일(active tail)이 발생할 염려가 없게 된다.
한편, 상기 구성으로 이루진 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이 기판 제조방법에 대해 도 6a 내지 도 6q를 참조하여 설명하면 다음과 같다.
도 6a 내지 6q는 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판의 제조 공정 단면도들이다.
도 6a에 도시된 바와 같이, 투명한 절연기판(101) 상에 스위칭 역할을 포함하는 다수의 화소영역을 정의하고, 상기 투명한 절연기판(101) 상에 제1 도전 금속층(102)을 스퍼터링 방법에 의해 증착한다. 이때, 상기 제1 도전 금속층(102)을 형성하는 타겟 물질로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나 이상을 사용한다. 이때, 상기 제1 도전 금속층(102)은 적어도 하나 이상의 적층 구조로 형성된다.
그 다음, 상기 제1 도전 금속층(102) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제1 감광막(105)을 형성한다.
이어서, 도 6b에 도시된 바와 같이, 노광 마스크(미도시)를 이용한 포토리소그라피 공정 기술을 통해 상기 제1 감광막(105)에 노광 공정을 진행한 다음 현상공정을 통해 상기 제1 감광막(105)을 선택적으로 제거하여 제1 감광막패턴(105a)을 형성한다.
그 다음, 도 6c에 도시된 바와 같이, 상기 제1 감광막패턴(105a)을 차단막으로 상기 제1 도전 금속층(102)을 선택적으로 식각하여, 게이트배선(103, 도 3 참조)과 이 게이트배선(103)으로부터 연장된 게이트전극(103a) 및 상기 게이트배선(103)과 이격되어 평행한 공통배선(103b)을 동시에 형성한다.
이어서, 상기 제1 감광막패턴(105a)을 제거한 후, 상기 게이트전극(103a)을 포함한 기판 전면에 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 게이트절연막(107)을 형성한다.
그 다음, 도 6d에 도시된 바와 같이, 상기 게이트절연막(107) 상에 비정질실리콘층(a-Si:H)(109)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(111)을 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)(109)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(111)은 화학기상 증착법(CVD; Chemical Vapor Deposition method)으로 증착한다. 이때, 상기 게이트절연막(107) 상에 비정질실리콘층(a-Si:H)(109) 대신에 IGZO와 같은 산화물 계열의 반도체 재질을 형성할 수도 있다.
이어서, 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(111)을 포함한 기판 전면에 제2 도전 금속층(113)을 스퍼터링 방법으로 증착한다. 이때, 상기 제2 도전 금속층(113)을 형성하는 타겟 물질로는, 알루미늄 (Al), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이어서, 도면에는 도시하지 않았지만, 상기 제2 도전 금속층(113) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제2 감광막(미도시)을 형성한다.
그 다음, 노광마스크(미도시)를 이용한 포토리소그라피 공정 기술을 통해 상기 제2 감광막(미도시)에 노광 공정을 진행한 다음 현상 공정을 통해 상기 제2 감광막(미도시)을 선택적으로 제거하여 제2 감광막패턴(115)을 형성한다.
이어서, 도 6e에 도시된 바와 같이, 상기 제2 감광막패턴(115)을 식각마스크로, 상기 제2 도전층(113)을 선택적으로 식각하여 상기 게이트배선(103)과 수직되게 교차하는 데이터배선(113a)과 함께 소스전극 및 드레인전극 형성영역(미도시)을 정의한다.
그 다음, 계속해서 식각 공정을 통해 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 제2 도전층(113) 부위 및 상기 데이터배선(113a) 아래의 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(111) 및 비정질실리콘층(a-Si:H)(109)을 순차적으로 식각하여, 오믹콘택층(111a)과 액티브층(109a)을 형성한다. 이때, 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 제2 도전층(113) 부위 및 상기 데이터배선(113a) 아래의 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+)(111) 및 비정질실리콘층(a-Si:H)(109)이 동시에 패터닝되기 때문에, 액티브 테일(active tail)이 발생할 염려가 없게 된다.
이어서, 도 6e에 도시된 바와 같이, 상기 액티브층(109a)과 오믹콘택층(111a), 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 제2 도전 금속층(113) 및 데이터배선(113a)을 포함한 기판 전면에 제1 패시베이션막(116)과 유기절연막(117)을 차례로 증착한다. 이때, 상기 제1 패시베이션막(116)으로는 질화실리콘(SiNx) 또는 실리콘산화막(SiO2)으로 이루어진 무기 절연물질로 증착한다. 또한, 상기 유기절연막(117)으로는 감광성을 띄는 포토 아크릴(Photo Acryl) 물질 또는 기타 다른 감광성 유기 절연물질을 사용한다. 또한, 상기 포토 아크릴(Photo Acryl)은 감광성을 띄기 때문에, 노광 공정시에 별도의 포토레지스트(photoresist)를 형성하지 않아도 노광 공정을 진행할 수 있다. 이때, 상기 유기 절연막(117) 대신에 무기 절연물질을 사용할 수도 있다.
그 다음, 도 6f에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정 기술을 통해 상기 유기절연막(117)에 노광 공정을 진행한 다음 현상 하여 상기 유기절연막(117)을 선택적으로 제거함으로써 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 제2 금속 도전층(113) 상부 및 상기 공통배선(103b) 상부를 노출시키는 유기절연막패턴(117a)을 형성한다.
이어서, 도 6g에 도시된 바와 같이, 상기 유기절연막패턴(117a)을 식각 마스크로 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 제2 금속 도전층(113) 상부 및 상기 공통배선(103b) 상부에 배치된 제1 패시베이션막(116) 부분을 선택적으로 식각하여, 제1 개구부(121a) 및 제2 개구부(121b)를 형성한다. 이때, 상기 제1 개구부(121a)를 통해서는 박막트랜지스터(T) 형성 부위, 즉 소스전극 및 드레인전극 형성지역이 외부로 노출된다. 또한, 제2 개구부(121b)를 통해서는 상기 공통배선(103b)이 외부로 노출된다.
그 다음, 도 6h에 도시된 바와 같이, 상기 제1 및 2 개구부(121a, 121b)를 포함한 상기 유기절연막(117) 상부에 투명 도전물질을 스퍼터링 방법으로 증착하여 제 1 투명 도전물질층(123)을 형성한다. 이때, 상기 투명 도전물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 도전 물질 그룹 중에서 어느 하나의 조성물 타겟을 사용한다. 또한, 상기 제1 투명 도전물질층(123)은 상기 소스전극 및 드레인전극 형성영역(미도시)에 해당하는 도전층(113) 표면과 직접 접촉한다.
이어서, 상기 제1 투명 도전 물질층(123) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제3 감광막(125)을 형성한다.
그 다음, 도 6i에 도시된 바와 같이, 노광 마스크(미도시)를 이용한 포토리소그라피 공정기술에 의한 노광 공정을 실시한 후, 노광된 상기 제3 감광막(125)을 선택적으로 제거하여 제3 감광막패턴(125a)을 형성한다. 이때, 박막트랜지스터의 채널영역 상부의 제1 투명 도전 물질층(123) 상면이 외부로 노출된다.
이어서, 도 6j에 도시된 바와 같이, 상기 제3 감광막패턴(125a)을 식각 마스크로 상기 노출된 제1 투명 도전물질층(123)과 그 아래의 제2 도전 금속층(113) 및 오믹콘택층(111a)을 순차적으로 식각하여, 대면적의 공통전극(123a)과 더미패턴 (123b)과 보조전극패턴(123c)을 형성함과 동시에, 서로 이격된 소스전극(113b) 및 드레인전극(113c)을 형성한다. 이때, 상기 오믹콘택층(111a)도 식각되어 이격된 상태가 되기 때문에, 그 하부에 있는 액티브층(109a)의 채널영역(미도시)이 외부로 노출된다. 또한, 상기 보조전극패턴(123c)은 상기 드레인전극(113c)과 직접 연결된 상태가 되며, 상기 더미패턴(123b)은 상기 소스전극(113b)과 직접 연결된 상태가 된다. 이때, 상기 더미패턴(123b)은 단지 소스전극(113b)에만 연결된 상태이기 때문에 별도로 식각할 필요는 없다.
그 다음, 도 6k에 도시된 바와 같이, 상기 제3 감광막패턴(125a)을 제거한 후, 기판 전면에 무기 절연물질 또는 유기 절연물질을 증착하여 제2 패시베이션막 (passivation)(127)을 형성하고, 이어 상기 제2 패시베이션막(127) 상부에 투과율이 높은 포토레지스트(photo-resist)를 도포하여 제4 감광막(129)을 형성한다.
이어서, 도 6l에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정기술에 의해 노광 및 현상공정을 실시하여 상기 제4 감광막(129)을 제거하여 제4 감광막패턴(129a)을 형성한다.
그 다음, 도 6m에 도시된 바와 같이, 상기 제4 감광막패턴(129a)을 식각 마스크로, 상기 제2 패시베이션막(127)을 선택적으로 식각하여 상기 보조전극패턴(123c), 공통전극(123b) 및 공통배선(103b)을 각각 노출시키는 화소전극 콘택홀(131a), 공통전극 콘택홀(131b) 및 공통배선 콘택홀(131c)을 동시에 형성한다.
이어서, 도 6n에 도시된 바와 같이, 상기 제4 감광막패턴(129a)을 제거한 후, 상기 화소전극 콘택홀(131a), 공통전극 콘택홀(131b) 및 공통배선 콘택홀(131c)을 포함한 제2 패시베이션막(127) 상부에 투명 도전물질을 스퍼터링 방법으로 증착하여 제2 투명 도전물질층(133)을 형성한다. 이때, 상기 투명 도전물질로는, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide)를 포함한 투명한 도전 물질 그룹 중에서 어느 하나의 조성물 타겟을 사용한다.
그 다음, 상기 제2 투명 도전물질층(133) 상부에 투과율이 높은 포토레지스트 (photo-resist)를 도포하여 제5 감광막(135)을 형성한다.
이어서, 도 6o에 도시된 바와 같이, 노광마스크(미도시)를 이용한 포토리소그라피 공정 기술을 통해 상기 제5 감광막(135)에 노광 공정을 진행한 후 현상 공정을 통해 상기 제5 감광막(135)을 선택적으로 제거하여 제5 감광막패턴(135a)을 형성한다.
그 다음, 도 6p에 도시된 바와 같이, 상기 제5 감광막패턴(135a)을 식각 마스크로, 상기 제2 투명 도전물질층(133)을 선택적으로 식각하여 상기 보조전극패턴(123c)과 연결되며, 서로 이격된 다수의 화소전극(133a)과 함께, 상기 공통전극(131b) 및 공통배선 콘택홀(131c)을 통해 상기 공통전극(123a)과 공통배선(103b)을 전기적으로 연결시켜 주는 공통 연결패턴(133b)을 동시에 형성한다. 이때, 상기 화소전극(133a)은 상기 보조전극패턴(123c)과 연결됨으로써 드레인전극(113c)과도 전기적으로 연결된다.
이어서, 도면에는 도시하지 않았지만, 상기 남아 있는 제5 감광막패턴(135a)을 제거한 후, 기판 전면에 배향막(미도시)을 형성하는 공정을 추가로 형성함으로써, 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 제조공정을 완료하게 된다.
이후에, 도 6q에 도시된 바와 같이, 상기 게이트배선(103)과 데이터배선(113a)이 교차하여 이루는 화소영역을 제외한 영역과 대응하는 상부기판(141) 상에 광을 차단시켜 주는 블랙매트릭스(143)를 형성한다.
그 다음, 상기 블랙매트릭스(143) 사이에 적색(Red) 칼라필터층(미도시), 녹색(Green) 칼라필터층(미도시) 및 청색(Blue) 칼라필터층(미도시)을 포함하는 칼라필터층(145)을 형성한다. 이때, 상기 칼라필터층(145)은 상기 상부기판(141) 대신에 상기 절연기판(101) 상에 형성하는 COT(Color filter On TFT) 구조로 적용할 수도 있다. 즉, 상기 칼라필터층(145)은 상기 게이트배선(103)과 데이터배선(113a)이 교차하여 이루는 절연기판(101)의 화소영역인 제1 패시베이션막(116) 상부에 형성할 수도 있다.
이어서, 상기 칼라필터층(145) 상부에는 액정표시장치의 일정한 셀 갭을 유지시켜 주기 위해, 컬럼 스페이서(column spacer) (147)를 형성한다. 이때, 상기 컬럼 스페이서(147)는 절연기판(101) 상부에 형성할 수도 있다.
따라서, 본 발명의 경우에는, 기존에 형성하였던 드레인 콘택홀이 제거되어, 이 드레인 콘택홀이 제거된 지역의 면적이 개구 영역으로 사용됨으로써, 그만큼 픽셀의 투과율이 개선된다.
그 다음, 상기 상부기판(141) 전면에 배향막(미도시)을 형성하는 공정을 추가함으로써 컬러필터 어레이기판 제조공정을 완료한다.
이후에, 상기 절연기판(101)과 상부기판(141) 사이에 액정층(151)을 형성함으로써 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치 제조공정을 완료한다.
상기한 바와 같이, 본 발명에 따른 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 기존의 드레인전극과 화소전극을 전기적으로 연결시켜 주기 위해 형성하였던 드레인 콘택홀을 생략하고, 유기절연막에 박막트랜지스터 상부를 노출시키는 개구부를 형성하여, 이 노출된 박막트랜지스터과 화소전극을 전기적으로 직접 연결되도록 함으로써, 기존의 드레인 콘택홀을 형성하기 위해 사용되었던 면적이 개구 영역으로 사용되므로 투과율이 기존에 비해 개선된다.
또한, 본 발명에 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 박막트랜지스터 상부에 마련된 개구부 내에 드레인전극과 화소전극이 전기적으로 연결되는 콘택홀을 형성하기 때문에 드레인콘택홀의 면적이 감소되므로 그만큼 개구율이 상승하게 된다.
따라서, 화소전극이 최상부에 배치되는 구조이기 때문에 데이터배선과 화소전극 간의 캐패시턴스(capacitance)에 의한 CT 및 가로선을 저감할 수 있다.
그리고, 본 발명에 에프에프에스(FFS; Fringe Field Switching) 방식 액정표시장치용 어레이기판 및 그 제조방법에 따르면, 소스전극 및 드레인전극 형성영역에 해당하는 도전층 부위 및 데이터배선 아래의 상기 불순물이 포함된 비정질실리콘층(n+ 또는 p+) 및 비정질실리콘층(a-Si:H)은 동시에 패터닝되기 때문에, 액티브 테일(active tail)이 발생할 염려가 없게 된다.
이상에서 본 발명의 바람직한 실시 예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량형태 또한 본 발명의 권리범위에 속하는 것이다.
101: 절연기판 103: 게이트배선
103a: 게이트전극 107: 게이트절연막
109a: 액티브층 111a: 오믹콘택층
113a: 데이터배선 113b: 소스전극
113c: 드레인전극 117: 유기절연막 121: 개구부 123a: 공통전극
123b: 더미패턴 123c: 보조전극패턴
116, 127: 제1, 2 패시베이션막 131a: 화소전극 콘택홀
131b: 공통전극 콘택홀 131c: 공통배선 콘택홀
133a: 화소전극 133b: 공통 연결패턴
141: 상부기판 143: 블랙매트릭스
145: 컬럼 스페이서 147: 칼럼 스페이서
151: 액정층

Claims (15)

  1. 기판의 일면에 일 방향으로 형성된 게이트 배선;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선;
    상기 게이트배선과 데이터배선의 교차 지점에 형성되고, 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 상부에 위치하고 서로 이격하는 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터;
    상기 박막트랜지스터를 포함한 기판 전면에 형성되고, 상기 소스 전극과 상기 드레인 전극을 노출시키는 개구부를 구비한 유기절연막;
    상기 유기절연막 상부에 형성된 대면적의 공통전극과, 상기 개구부를 통해 상기 드레인 전극과 연결된 보조전극패턴;
    상기 공통전극과 보조전극패턴을 포함한 기판 전면에 형성되고 상기 보조전극패턴을 노출시키는 패시베이션막; 및
    상기 패시베이션막 상부에 형성되고, 상기 노출된 보조전극패턴을 통해 상기 드레인 전극과 전기적으로 연결되며, 상기 공통전극과 오버랩되는 다수의 화소전극을 포함하여 구성되는 액정표시장치용 어레이기판.
  2. 제1 항에 있어서, 상기 개구부는 상기 박막트랜지스터 상부에 오버랩되며, 상기 유기절연막 내에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판.
  3. 삭제
  4. 제1 항에 있어서, 상기 기판에 게이트배선과 평행하게 배치된 공통배선을 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  5. 제4 항에 있어서, 상기 패시베이션막 상부에 형성되어 상기 공통배선과 공통전극을 각각 연결시켜 주는 공통 연결패턴을 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  6. 제1 항에 있어서, 상기 게이트배선과 상기 데이터배선이 교차하여 이루는 화소영역에 형성된 칼라필터층을 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  7. 기판의 일면에 일 방향으로 게이트 배선을 형성하는 단계;
    상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계;
    게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 상부에 위치하고 서로 이격하는 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 상기 게이트배선과 데이터배선의 교차 지점에 형성하는 단계;
    상기 박막트랜지스터를 포함한 기판 전면에 상기 소스 전극과 상기 드레인 전극을 노출시키는 개구부를 구비한 유기절연막을 형성하는 단계;
    상기 유기절연막 상부에 대면적의 공통전극과, 상기 개구부를 통해 상기 드레인 전극과 연결되는 보조전극패턴을 형성하는 단계;
    상기 공통전극과 보조전극패턴을 포함한 기판 전면에 상기 보조전극패턴을 노출시키는 패시베이션막을 형성하는 단계; 및
    상기 패시베이션막 상부에 상기 노출된 보조전극패턴을 통해 상기 드레인 전극과 전기적으로 연결되며, 상기 공통전극과 오버랩되는 다수의 화소전극을 형성하는 단계를 포함하여 구성되는 액정표시장치용 어레이기판 제조방법.
  8. 제7 항에 있어서, 상기 개구부는 상기 박막트랜지스터 상부에 오버랩되며, 상기 유기절연막 내에 형성되는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  9. 삭제
  10. 제7 항에 있어서, 상기 게이트배선 형성시에 상기 게이트배선과 평행하게 공통배선을 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  11. 제10 항에 있어서, 상기 화소전극 형성시에 상기 패시베이션막 상부에 상기 공통배선과 공통전극을 각각 연결시켜 주는 공통 연결패턴을 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  12. 제7 항에 있어서, 상기 게이트배선과 상기 데이터배선이 교차하여 이루는 화소영역에 칼라필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  13. 제1 항에 있어서,
    상기 유기절연막 상부에서 상기 소스 전극과 연결되고 상기 보조전극패턴과 동일물질로 이루어지는 더미패턴을 더 포함하는 액정표시장치용 어레이기판.
  14. 제7 항에 있어서,
    상기 공통전극과 상기 보조전극패턴을 형성하는 단계는, 상기 유기절연막 상부에서 상기 소스 전극과 연결되고 상기 보조전극패턴과 동일물질로 이루어지는 더미패턴을 형성하는 단계를 더 포함하는 액정표시장치용 어레이기판 제조방법.
  15. 제 1 항에 있어서,
    상기 반도체층, 상기 소스 전극 및 상기 드레인 전극은 상기 게이트 전극과 중첩하며 상기 게이트 전극이 형성된 영역 내에 위치하고, 상기 개구부는 상기 게이트 전극과 중첩하는 액정표시장치용 어레이기판.

KR1020110120367A 2011-11-17 2011-11-17 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 Active KR101905757B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110120367A KR101905757B1 (ko) 2011-11-17 2011-11-17 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TW101142228A TWI579624B (zh) 2011-11-17 2012-11-13 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
JP2012250783A JP5589051B2 (ja) 2011-11-17 2012-11-15 Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
US13/679,643 US8852975B2 (en) 2011-11-17 2012-11-16 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN201210465992.6A CN103123429B (zh) 2011-11-17 2012-11-16 边缘场切换模式液晶显示装置的阵列基板及其制造方法
US14/479,151 US9190423B2 (en) 2011-11-17 2014-09-05 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110120367A KR101905757B1 (ko) 2011-11-17 2011-11-17 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130054780A KR20130054780A (ko) 2013-05-27
KR101905757B1 true KR101905757B1 (ko) 2018-10-10

Family

ID=48425944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120367A Active KR101905757B1 (ko) 2011-11-17 2011-11-17 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US8852975B2 (ko)
JP (1) JP5589051B2 (ko)
KR (1) KR101905757B1 (ko)
CN (1) CN103123429B (ko)
TW (1) TWI579624B (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325732B (zh) * 2013-06-28 2016-03-30 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置
KR102078807B1 (ko) 2013-07-03 2020-02-20 삼성디스플레이 주식회사 액정 표시 장치
CN103345092B (zh) * 2013-07-08 2017-03-29 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102162755B1 (ko) * 2013-11-18 2020-10-07 엘지디스플레이 주식회사 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP6208555B2 (ja) * 2013-11-18 2017-10-04 株式会社ジャパンディスプレイ 液晶表示装置
JP6308757B2 (ja) 2013-11-20 2018-04-11 三菱電機株式会社 液晶表示パネルおよび液晶表示パネルの製造方法
KR102068770B1 (ko) * 2013-11-29 2020-02-11 엘지디스플레이 주식회사 프린지필드 스위칭모드 어레이기판 및 그 제조방법
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
TWI553881B (zh) * 2014-06-06 2016-10-11 群創光電股份有限公司 薄膜電晶體基板
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
KR102169034B1 (ko) * 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
KR101565818B1 (ko) * 2014-09-11 2015-11-06 엘지디스플레이 주식회사 액정표시장치
TWI552321B (zh) 2014-09-30 2016-10-01 群創光電股份有限公司 顯示面板及顯示裝置
CN104319261B (zh) * 2014-10-22 2018-03-16 合肥京东方光电科技有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104465510A (zh) * 2014-12-11 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
KR102221212B1 (ko) * 2014-12-31 2021-03-02 엘지디스플레이 주식회사 어레이 기판 및 그 제조 방법
CN104749845A (zh) * 2015-04-17 2015-07-01 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR102356342B1 (ko) * 2015-06-08 2022-01-27 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR102390430B1 (ko) * 2015-07-03 2022-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN105140244B (zh) * 2015-09-25 2018-11-06 武汉华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN106873267B (zh) * 2015-12-14 2021-02-19 群创光电股份有限公司 显示面板
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
TWI595298B (zh) 2015-12-14 2017-08-11 群創光電股份有限公司 顯示面板
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102509891B1 (ko) 2016-01-06 2023-03-14 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정표시장치
KR102665790B1 (ko) * 2016-01-14 2024-05-14 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN106292104B (zh) * 2016-08-30 2018-12-25 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶面板
CN106449652B (zh) * 2016-09-26 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
CN106847830B (zh) * 2017-03-02 2019-06-14 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107393873B (zh) * 2017-07-03 2020-02-21 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板的制作方法
JP2019101243A (ja) 2017-12-04 2019-06-24 三菱電機株式会社 液晶表示パネルおよびその製造方法
CN108828859B (zh) * 2018-05-31 2021-04-20 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示装置
CN109061959B (zh) * 2018-09-03 2020-10-30 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示装置
US11042069B2 (en) 2018-09-03 2021-06-22 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
CN112151568B (zh) * 2019-06-28 2024-08-27 群创光电股份有限公司 电子装置
JP6884839B2 (ja) * 2019-10-21 2021-06-09 株式会社ジャパンディスプレイ 液晶表示装置
CN111341794A (zh) 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置
JP2022167632A (ja) 2021-04-23 2022-11-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板、アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置
CN114236930B (zh) * 2022-02-18 2022-07-15 成都中电熊猫显示科技有限公司 阵列基板以及显示装置
JP2023163682A (ja) 2022-04-28 2023-11-10 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
CN115981059B (zh) * 2023-03-20 2023-06-23 惠科股份有限公司 液晶显示面板和液晶显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JP2010145457A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 液晶表示装置および電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
JP2002329726A (ja) * 2001-04-26 2002-11-15 Advanced Display Inc Ｔｆｔアレイ基板及びこれを用いた液晶表示装置
KR20100000847A (ko) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101223721B1 (ko) * 2010-03-11 2013-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP5517717B2 (ja) * 2010-04-16 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JP2010145457A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 液晶表示装置および電子機器

Also Published As

Publication number Publication date
US9190423B2 (en) 2015-11-17
JP2013109347A (ja) 2013-06-06
US20150001541A1 (en) 2015-01-01
TW201321872A (zh) 2013-06-01
TWI579624B (zh) 2017-04-21
US8852975B2 (en) 2014-10-07
KR20130054780A (ko) 2013-05-27
CN103123429A (zh) 2013-05-29
US20130126876A1 (en) 2013-05-23
CN103123429B (zh) 2016-04-13
JP5589051B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR20140000591A (ko) 액정표시장치 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101969429B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20120075124A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20120060048A (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR101906922B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101862390B1 (ko) 에프에프에스 방식 액정표시장치 및 그 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20080048724A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20120075205A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20130003963A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111117

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161117

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111117

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180312

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180914

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20181001

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20181001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210923

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 7

End annual number: 7