[go: up one dir, main page]

KR102665790B1 - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102665790B1
KR102665790B1 KR1020160004479A KR20160004479A KR102665790B1 KR 102665790 B1 KR102665790 B1 KR 102665790B1 KR 1020160004479 A KR1020160004479 A KR 1020160004479A KR 20160004479 A KR20160004479 A KR 20160004479A KR 102665790 B1 KR102665790 B1 KR 102665790B1
Authority
KR
South Korea
Prior art keywords
electrode
display panel
storage electrode
active pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160004479A
Other languages
English (en)
Other versions
KR20170085617A (ko
Inventor
강기녕
김선광
윤주선
최종현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160004479A priority Critical patent/KR102665790B1/ko
Priority to US15/364,776 priority patent/US10431643B2/en
Priority to CN201710021302.0A priority patent/CN106972043B/zh
Publication of KR20170085617A publication Critical patent/KR20170085617A/ko
Application granted granted Critical
Publication of KR102665790B1 publication Critical patent/KR102665790B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
    • B62B1/26—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor characterised by supports specially adapted to objects of definite shape
    • B62B1/264—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor characterised by supports specially adapted to objects of definite shape the objects being of cylindrical shape, e.g. barrels, buckets, dustbins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
    • B62B1/10—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels
    • B62B1/14—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving means for grappling or securing in place objects to be carried; Loading or unloading equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B1/00—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor
    • B62B1/10—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels
    • B62B1/16—Hand carts having only one axis carrying one or more transport wheels; Equipment therefor in which the load is intended to be transferred totally to the wheels involving tiltably-mounted containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62B—HAND-PROPELLED VEHICLES, e.g. HAND CARTS OR PERAMBULATORS; SLEDGES
    • B62B2202/00—Indexing codes relating to type or characteristics of transported articles
    • B62B2202/02—Cylindrically-shaped articles, e.g. drums, barrels, flasks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Transportation (AREA)
  • Combustion & Propulsion (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

표시 패널은 제1 방향 또는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 신호 라인, 상기 신호 라인과 전기적으로 연결되고, 제1 액티브 패턴 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 및 상기 제1 트랜지스터와 전기적으로 연결되는 제1 전극을 포함한다. 상기 신호 라인에는 복수의 개구가 형성되어, 상기 신호 라인은 광을 투과 시킬 수 있다. 이에 따라, 상기 표시 패널은 복수의 개구가 형성된 상기 신호 라인들을 포함하므로, 투명도가 향상될 수 있다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 투명 표시 장치용 표시 패널 및 이의 제조 방법에 관한 것이다.
표시 장치는 화소가 출력하는 광에 기초하여 영상을 표시할 수 있고, 유기 발광 표시 장치는 유기 발광 다이오드를 갖는 화소를 포함할 수 있다. 유기 발광 다이오드는 유기 발광 다이오드가 포함하는 유기 물질에 상응하는 파장을 갖는 광을 출력할 수 있다. 예를 들어, 유기 발광 다이오드는 적색광, 녹색광, 및 청색광에 상응하는 유기 물질을 포함할 수 있고, 유기 발광 표시 장치는 상기 유기 물질에 의해 출력되는 광을 조합하여 영상을 표시할 수 있다.
최근, 영상이 표시되고 동시에 외부 광을 투과시키는 투명 표시 장치가 개발되고 있다. 상기 투명 표시 장치는 외부 광을 투과 시켜 표시 장치 뒷면의 사물을 사용자가 시인할 수 있도록 한다.
이때, 상기 외부 광을 투과시키는 외부 광 투과도에 따라 상기 투명 표시 장치의 투명도가 결정되는데, 영상을 표시하기 위한 구성에 의해 상기 외부 광 투과도가 감소되는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 일 목적은 외부 광 투과도를 향상시킬 수 있는 투명 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 투명 유기 발광 표시 장치를 제조하는 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 제1 방향 또는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 신호 라인, 상기 신호 라인과 전기적으로 연결되고, 제1 액티브 패턴 및 제1 게이트 전극을 포함하는 제1 트랜지스터, 및 상기 제1 트랜지스터와 전기적으로 연결되는 제1 전극을 포함한다. 상기 신호 라인에는 복수의 개구가 형성되어, 상기 신호 라인은 광을 투과 시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 신호 라인은 상기 제1 방향으로 연장되는 게이트 라인 상기 제2 방향으로 연장되는 데이터 라인 및 상기 제2 방향으로 연장되고, 상기 데이터 라인과 이격되어 배치되는 구동 전원 라인를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 라인, 상기 데이터 라인 및 상기 구동 전원 라인 각각은 상기 개구들을 형성하는 메쉬 구조를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 메쉬 구조는 복수의 미세 선들 반복하여'X'자 형상을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 미세 선들은 각각 약 2.0um(마이크로 미터)이하의 폭을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 게이트 전극은 상기 게이트 라인과 연결되고, 상기 제1 게이트 전극에는 상기 개구가 형성되지 않아 광을 투과하지 않을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전극은 투명 도전 물질을 포함할 수 있다. 상기 제1 전극의 일부는 상기 신호 라인과 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 액티브 패턴은 투명한 산화물 반도체를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 스토리지 캐퍼시터를 형성하는 제1 스토리지 전극 및 제2 스토리지 전극을 더 포함할 수 있다. 상기 제1 스토리지 전극은 투명 산화물 반도체를 포함할 수 있다. 상기 제2 스토리지 전극은 투명 도전 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 스토리지 전극은 상기 제1 액티브 패턴과 동일한 층으로부터 형성되고, 상기 제1 액티브 패턴보다 높은 수소(H) 농도를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 제1 스토리지 전극과 상기 제2 스토리지 전극 사이에 유기물을 포함하는 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 스토리지 전극은 상기 제1 전극과 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 제1 전극을 부분적으로 노출시키는 개구를 정의하고, 투명한 물질을 포함하는 화소 정의막을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 신호 라인, 상기 제1 트랜지스터 및 상기 제1 전극을 서로 절연시키는 복수의 절연층들을 더 포함할 수 있다. 상기 신호 라인, 상기 제1 트랜지스터 및 상기 제1 전극은 상기 절연층들을 통해 형성되는 콘택홀들을 통해 전기적으로 연결될 수 있다. 상기 신호 라인과 상기 제1 트랜지스터 또는 상기 제1 트랜지스터와 상기 제1 전극이 상기 콘택홀을 통해 연결되는 부분에는 개구가 형성되지 않아 불투명할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 베이스 기판 상에 신호 배선을 형성하는 단계, 상기 신호 배선이 형성된 상기 베이스 기판 상에 절연층을 형성하는 단계, 및 상기 절연층 상에 투명 패턴을 형성하는 단계를 포함할 수 있다. 상기 신호 배선을 형성하는 단계는 상기 신호 배선에 복수의 개구들을 형성하는 단계를 포함하고, 상기 신호 배선은 상기 복수의 개구들 통해 광을 투과 시킬 수 있다.
본 발명의 일 실시예에 있어서, 상기 신호 배선을 형성하는 단계는 상기 베이스 기판 상에 도전막을 형성하는 단계, 및 포토 리소그래피 방법, 임프린트 리소그래피 방법 등을 이용하여 상기 도전막을 패터닝하여 상기 신호 배선을 형성하는 단계를 포함할 수 있다. 상기 신호 배선이 패터닝 될 때 상기 복수의 개구들이 함께 형성되는 것을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 절연층은 유기물을 포함할 수 있다. 상기 표시 패널의 제조 방법은 상기 베이스 기판 상에 액티브 패턴을 형성하는 단계, 및 상기 투명 패턴을 형성하기 전에, 상기 절연층을 수소(H)를 포함한 세정액으로 세정하는 단계를 더 포함할 수 있다. 상기 액티브 패턴은 투명한 산화물 반도체로 형성되고, 제1 액티브 패턴 및 제1 스토리지 전극을 포함할 수 있다. 상기 투명 패턴은 제1 전극 및 제2 스토리지 전극을 포함하여, 상기 제1 스토리지 전극, 상기 절연층 및 상기 제2 스토리지 전극이 스토리지 캐퍼시터를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 투명 패턴은 상기 제1 액티브 패턴과 중첩하지 않게 형성되고, 상기 제2 스토리지 전극은 상기 제1 스토리지 전극과 중첩하도록 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널의 제조 방법은 제1 전극을 부분적으로 노출시키는 개구를 정의하고, 투명한 물질을 포함하는 화소 정의막을 형성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 금속으로 형성된 신호 배선, 상기 신호 배선에 전기적으로 연결된 트랜지스터 및 투명 도전 물질로 형성된 제1 전극, 및 상기 제1 전극 상에 배치된 발광 구조물을 포함하고, 상기 신호 배선에는 복수의 개구들이 형성되어 광을 투과시킬 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 복수의 개구가 형성된 신호 라인들을 포함하므로, 투명도가 향상될 수 있다. 또한, 상기 표시 패널은 투명한 산화물 반도체를 포함하는 제1 스토리지 전극 및 투명 패턴인 제2 스토리지 전극을 포함하므로, 스토리지 캐퍼시터에 대응하는 영역의 외부 광 투과도를 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 3은 도 1의 표시 패널의 배선들의 투과 영역과 비투과 영역을 설명하기 위한 평면도이다.
도 4는 도 1의 표시 패널의 하나의 화소를 나타내는 등가 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 6a 내지 14는 도 1의 표시 패널의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 패널의 단면도이다. 도 4는 도 1의 표시 패널의 하나의 화소를 나타내는 등가 회로도이다.
도 1, 도 2 및 도 4를 참조하면, 표시 패널은 베이스 기판(100), 게이트 패턴, 제1 절연층(110), 액티브 패턴, 제2 절연층(120), 데이터 패턴, 제1 및 제2 트랜지스터(TR1, TR2), 제3 절연층(130), 제4 절연층(140), 투명 패턴, 화소 정의막(150), 발광 구조물(160), 제2 전극(EL2) 및 밀봉 기판(200)을 포함할 수 있다.
상기 베이스 기판(100) 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(100)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 게이트 패턴은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 패턴은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 게이트 패턴은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 게이트 패턴은 게이트 라인(101), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)를 포함할 수 있다.
상기 게이트 라인(101)은 제1 방향(D1)으로 연장되고, 스캔 신호를 상기 제2 게이트 전극(GE2)에 공급할 수 있다. 상기 게이트 라인(101)은 외부광을 투과시킬 수 있다. 예를 들면, 복수의 개구들이 상기 게이트 라인(101) 전체에 형성될 수 있다. 상기 게이트 라인(101)은 복수의 미세 선들을 포함하여, 상기 미세 선들이 반복하여'X'자 형상을 형성하는 메쉬 구조를 가질 수 있다. 상기 미세 선들은 사용자에 의해 시인되지 않도록 약 2.0um(마이크로 미터)이하의 폭을 가질 수 있다. 이에 따라, 상기 게이트 라인(101)은 상기 복수의 개구들을 통해 외부광을 투과시킬 수 있다.
본 실시예에서는 상기 게이트 라인(101)이 메쉬 구조의 미세 선들을 포함하는 것으로 설명하였으나, 상기 게이트 라인(101)이 외부광을 투과 시킬 수 있는 다양한 형태를 가질 수 있다. 예를 들면, 상기 게이트 라인(101)은 복수의 슬릿들을 포함할 수 있다. 또는, 상기 게이트 라인(101)은 다각형, 원형 또는 타원형 등의 형상을 갖는 복수의 개구들을 포함할 수 있다. 상기 개구들은 규칙적으로 배열되거나 불규칙적으로 배열될 수 있다.
상기 제1 게이트 전극(GE1)은 상기 게이트 라인(101)과 이격되어 배치될 수 있다. 상기 제1 게이트 전극(GE1)은 상기 제1 트랜지스터(TR1)의 특성을 향상시키기 위해, 상기 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 제1 게이트 전극(GE1)은 외부광을 투과시키지 않을 수 있다.
상기 제2 게이트 전극(GE2)은 상기 게이트 라인(101)과 전기적으로 연결될 수 있다. 상기 제2 게이트 전극(GE2)은 상기 제2 트랜지스터(TR2)의 특성을 향상시키기 위해, 상기 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 제2 게이트 전극(GE2)은 외부광을 투과시키지 않을 수 있다.
도시하지 않았으나, 상기 게이트 패턴과 상기 베이스 기판(100) 사이에 버퍼층이 더 배치될 수 있다. 상기 버퍼층은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있다. 또한, 상기 버퍼층은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수도 있다. 상기 버퍼층은 실리콘 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 버퍼층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 버퍼층은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 상기 버퍼층은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함하는 단층 구조 또는 다층 구조로 베이스 기판(100) 상에 형성될 수 있다.
상기 제1 절연층(110)은 상기 게이트 패턴이 배치된 상기 베이스 기판(100) 상에 배치된다. 상기 제1 절연층(110)은 실리콘 산화물, 실리콘 질화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 절연층(110)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 절연층(110)은 상기 게이트 패턴의 프로파일(profile)을 따라 상기 베이스 기판(100) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제1 절연층(110)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제1 절연층(110)에는 상기 게이트 패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 절연층(110)은 상기 게이트 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
상기 액티브 패턴이 상기 제1 절연층(110) 상에 배치될 수 있다. 상기 액티브 패턴은 투명한 산화물 반도체를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다.
상기 액티브 패턴은 제1 액티브 패턴(ACT1), 제2 액티브 패턴(ACT2) 및 제1 스토리지 전극(CST1)을 포함할 수 있다.
상기 제1 액티브 패턴(ACT1)은 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩할 수 있다.
상기 제1 스토리지 전극(CST1)은 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2)과 이격되어 배치될 수 있다. 상기 제1 스토리지 전극(CST1)은 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2) 보다 높은 수소(H) 농도를 가질 수 있다. 수소(H) 농도가 증가하면 캐리어 농도가 증가하기 때문에, 상기 제1 스토리지 전극(CST1)은 스토리지 커패시터의 하부 전극으로 사용될 수 있다.
일 실시예에 있어서, 상기 제1 및 제2 액티브 패턴들(ACT1, ACT2)이 산화물 반도체를 포함하는 경우, 상기 산화물 반도체의 외부 광에 의한 특성 저하를 방지하기 위해, 상기 표시 패널은 상기 제1 및 제2 액티브 패턴들(ACT1, ACT2)과 중첩하는 차광층을 더 포함할 수 있다.
상기 제2 절연층(120)은 상기 액티브 패턴이 배치된 상기 제1 절연층(110) 상에 배치될 수 있다. 상기 제2 절연층(120)은 실리콘 산화물, 실리콘 질화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 절연층(120)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 절연층(120)은 상기 액티브 패턴의 프로파일(profile)을 따라 상기 제1 절연층(110) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제2 절연층(120)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제2 절연층(120)에는 상기 액티브 패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제2 절연층(120)은 상기 액티브 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
상기 데이터 패턴이 상기 제2 절연층(120) 상에 배치될 수 있다. 상기 데이터 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 데이터 패턴은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 데이터 패턴은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 데이터 패턴은 데이터 라인(121), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제1 연결 전극(123), 구동 전압 라인(122), 제1 소스 전극(SE1) 및 제2 연결 전극(124)을 포함할 수 있다.
상기 데이터 라인(121)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되고, 데이터 신호를 상기 제2 소스 전극(SE2)에 공급할 수 있다. 상기 데이터 라인(121)은 외부광을 투과시킬 수 있다. 예를 들면, 복수의 개구들이 상기 데이터 라인(121) 전체에 형성될 수 있다. 상기 데이터 라인(121)은 복수의 미세 선들을 포함하여, 상기 미세 선들이 반복하여'X'자 형상을 형성하는 메쉬 구조를 가질 수 있다. 상기 미세 선들은 사용자에 의해 시인되지 않도록 약 2.0um(마이크로 미터)이하의 폭을 가질 수 있다. 이에 따라, 상기 데이터 라인(121)은 상기 복수의 개구들을 통해 외부광을 투과시킬 수 있다.
본 실시예에서는 상기 데이터 라인(121)이 메쉬 구조의 미세 선들을 포함하는 것으로 설명하였으나, 상기 데이터 라인(121)은 외부광을 투과 시킬 수 있는 다양한 형태를 가질 수 있다. 예를 들면, 상기 데이터 라인(121)은 복수의 슬릿들을 포함할 수 있다. 또는, 상기 데이터 라인(121)은 다각형, 원형 또는 타원형 등의 형상을 갖는 복수의 개구들을 포함할 수 있다. 상기 개구들은 규칙적으로 배열되거나 불규칙적으로 배열될 수 있다.
상기 제2 소스 전극(SE2)은 상기 데이터 라인(121)에 전기적으로 연결될 수 있다. 상기 제2 소스 전극(SE2)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제2 액티브 패턴(ACT)과 전기적으로 연결될 수 있다. 상기 제2 소스 전극(SE2)은 상기 제2 트랜지스터(TR2)의 특성을 향상시키기 위해, 상기 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 제2 소스 전극(SE2)은 외부광을 투과시키지 않을 수 있다.
상기 제2 드레인 전극(DE2)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제2 액티브 패턴(ACT)과 전기적으로 연결될 수 있다. 상기 제2 드레인 전극(DE2)은 상기 제1 연결 전극(123)과 전기적으로 연결될 수 있다. 상기 제2 드레인 전극(DE2)은 상기 제2 트랜지스터(TR2)의 특성을 향상시키기 위해, 상기 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 제2 드레인 전극(DE2)은 외부광을 투과시키지 않을 수 있다.
상기 제1 연결 전극(123)은 상기 제2 드레인 전극(DE2)과 상기 제1 스토리지 전극(CST1)을 전기적으로 연결 시킬 수 있다. 상기 제1 연결 전극(123)은 상기 제2 드레인 전극(DE2)과 전기적으로 연결될 수 있다. 상기 제1 연결 전극(123)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 스토리지 전극(CST1)과 전기적으로 연결될 수 있다.
상기 제1 연결 전극(123)의 부분 중 상기 콘택홀들 채우는 부분은 전기적인 특성을 향상시키기 위해, 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 부분은 외부광을 투과시키지 않을 수 있다. 한편, 상기 제1 연결전극(123)의 나머지 부분은 상기 데이터 라인(121)과 유사하게 메쉬 구조를 가져 외부광을 투과시킬 수 있다.
상기 구동 전압 라인(122)은 상기 데이터 라인(121)과 상기 제1 방향(D1)으로 이격되어, 상기 제2 방향(D2)으로 연장되고, 제1 전원 전압(EVLDD)을 상기 제1 소스 전극(SE1)에 공급할 수 있다. 상기 구동 전압 라인(122)은 외부광을 투과시킬 수 있다. 예를 들면, 복수의 개구들이 상기 구동 전압 라인(122) 전체에 형성될 수 있다. 상기 구동 전압 라인(122)은 복수의 미세 선들을 포함하여, 상기 미세 선들이 반복하여'X'자 형상을 형성하는 메쉬 구조를 가질 수 있다. 상기 미세 선들은 사용자에 의해 시인되지 않도록 약 2.0um(마이크로 미터)이하의 폭을 가질 수 있다. 이에 따라, 상기 구동 전압 라인(122)은 상기 복수의 개구들을 통해 외부광을 투과시킬 수 있다.
본 실시예에서는 상기 구동 전압 라인(122)이 메쉬 구조의 미세 선들을 포함하는 것으로 설명하였으나, 상기 구동 전압 라인(122)은 외부광을 투과 시킬 수 있는 다양한 형태를 가질 수 있다. 예를 들면, 상기 구동 전압 라인(122)은 복수의 슬릿들을 포함할 수 있다. 또는, 상기 구동 전압 라인(122)은 다각형, 원형 또는 타원형 등의 형상을 갖는 복수의 개구들을 포함할 수 있다. 상기 개구들은 규칙적으로 배열되거나 불규칙적으로 배열될 수 있다.
상기 제1 소스 전극(SE1)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 트랜지스터(T1)의 특성을 향상시키기 위해, 상기 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 제1 드레인 전극(DE1)은 외부광을 투과시키지 않을 수 있다.
상기 제2 연결 전극(124)은 상기 제1 게이트 전극(GE1)과 상기 제1 스토리지 전극(CST1)을 전기적으로 연결 시킬 수 있다. 상기 제2 연결 전극(124)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 게이트 전극(GE1)과 전기적으로 연결될 수 있다. 상기 제1 연결 전극(123)은 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 스토리지 전극(CST1)과 전기적으로 연결될 수 있다.
상기 제2 연결 전극(124)의 부분 중 상기 콘택홀들 채우는 부분은 전기적인 특성을 향상시키기 위해, 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 부분은 외부광을 투과시키지 않을 수 있다. 한편, 상기 제2 연결전극(124)의 나머지 부분은 상기 데이터 라인(121)과 유사하게 메쉬 구조를 가져 외부광을 투과시킬 수 있다.
상기 제3 절연층(130)이 상기 데이터 패턴이 배치된 상기 제2 절연층(120) 상에 배치될 수 있다. 상기 제3 절연층(130)은 실리콘 산화물, 실리콘 질화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제3 절연층(130)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제3 절연층(130)은 상기 데이터 패턴의 프로파일(profile)을 따라 상기 베이스 기판(100) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제3 절연층(130)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제3 절연층(130)에는 상기 게이트 패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제3 절연층(130)은 상기 게이트 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
상기 제1 트랜지스터(TR1)는 상기 제1 게이트 전극(GE1), 상기 제1 액티브 패턴(ACT1), 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 포함할 수 있다.
상기 제2 트랜티스터(TR2)는 상기 제2 게이트 전극(GE2), 상기 제2 액티브 패턴(ACT2), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 포함할 수 있다.
상기 제4 절연층(140)이 상기 제3 절연층(130) 상에 배치될 수 있다. 상기 제4 절연층(140)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제4 절연층(140)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제4 절연층(140)은 아크릴(acrylic) 및 폴리이미드(polyimid) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 투명 패턴이 상기 제4 절연층(140) 상에 배치될 수 있다. 상기 투명 패턴은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 패턴은 상기 인듐 주석 산화물(Indium Tin Oxide: ITO) 및 인듐 아연 산화물(Indium Zinc Oxide:IZO) 등을 포함할 수 있다.
상기 투명 패턴은 제1 전극(EL1) 및 제2 스토리지 전극(CST2)을 포함할 수 있다.
상기 제1 전극(EL1)은 상기 게이트 패턴 및 상기 데이터 패턴과 일부 중첩할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 상기 게이트 라인(101)과 일부 중첩하고, 상기 데이터 라인(121)과 일부 중첩할 수 있다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함하고, 상기 게이트 라인(101) 및 상기 데이터 라인(121)은 외부광이 투과될 수 있는 메쉬 구조를 가지므로, 상기 제1 전극(EL1)과 상기 게이트 라인(101) 또는 상기 데이터 라인(121)이 서로 중첩하더라도 외부광이 투과될 수 있다.
상기 제1 드레인 전극(DE1)은 상기 제2 내지 제4 절연층(120, 130, 140)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT1)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 전극(EL1)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 전극(EL1)의 일부일 수 있다.
다른 실시예에서, 상기 제1 드레인 전극(DE1)은 상기 데이터 패턴으로 형성되고, 상기 제2 절연층(120)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT1)과 전기적으로 연결되며, 상기 제1 전극(EL1)이 상기 제3 및 제4 절연층들(130, 140)을 통해 형성되는 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 전기적으로 연결될 수도 있다.
상기 제2 스토리지 전극(CST2)은 상기 제1 스토리지 전극(CST1)과 중첩하여 배치될 수 있다. 상기 제2 스토리지 전극(CST2)은 상기 제3 및 제4 절연층(130, 140)을 통해 형성되는 콘택홀을 통해 상기 구동 전압 라인(122)에 전기적으로 연결될 수 있다. 상기 제1 및 제2 스토리지 전극들(CST1, CST2) 및 상기 제1 및 제2 전극들(CST1, CST2) 사이의 제2 내지 제4 절연층(120, 130, 140)은 스토리지 커패시터를 형성할 수 있다.
본 실시예에서는 상기 제1 및 제2 스토리지 전극들 및 상기 제1 및 제2 전극들(CST1, CST2) 사이의 제2 내지 제4 절연층들(120, 130, 140)이 상기 스토리지 캐퍼시터를 형성하는 것으로 설명하였으나, 다른 추가적인 실시예에 따르면, 상기 제1 스토리지 전극(CST1)과 상기 제2 스토리지 전극(CST2) 사이의 거리를 줄이기 위해, 상기 제2 내지 제4 절연층들(120, 130, 140) 중 적어도 어느 하나 이상이 생략될 수 있다. 이에 따라, 상기 스토리지 커패시터의 용량이 증가될 수 있다.
여기서, 상기 구동 전원 라인(122)의 부분 중 상기 콘택홀들 채우는 부분은 전기적인 특성을 향상시키기 위해, 메쉬 구조를 갖지 않고 일반적인 형상을 가질 수 있다. 이에 따라, 상기 부분은 외부광을 투과시키지 않을 수 있다.
상기 화소 정의막(150)은 상기 제1 전극(EL1)이 배치된 상기 제4 절연층(140) 상에 배치될 수 있다. 상기 화소 정의막(150)은 투명한 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(150)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(150)을 식각하여 상기 제1 전극(EL1)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(150)의 개구에 의해 상기 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(150)의 개구가 위치하는 부분이 상기 표시 영역에 해당될 수 있으며, 상기 비표시 영역은 상기 화소 정의막(60)의 개구에 인접하는 부분에 해당될 수 있다.
상기 화소 정의막(150)은 투명한 물질을 사용하여 형성되므로, 외부광을 투과시킬 수 있다. 따라서 상기 비표시 영역은 외부광을 투과시킬 수 있다.
상기 발광 구조물(160)은 상기 화소 정의막(150)의 개구를 통해 노출되는 상기 제1 전극(EL1)상에 배치될 수 있다. 또한, 상기 발광 구조물(160)은 상기 화소 정의막(150)의 개구의 측벽 상으로 연장될 수 있다. 상기 발광 구조물(160)은 레이저 전사 공정, 프린팅 공정 등을 이용하여 수득될 수 있다. 예시적인 실시예들에 있어서, 상기 발광 구조물(160)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 상기 발광 구조물(160)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광 구조물(160)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 표시 패널은 서로 상이한 색광들을 발생시키기 위하여 추가적으로 컬러 필터층을 포함할 수 있다.
본 실시예에서는 상기 발광 구조물(160) 및 상기 제1 전극(EL1)이 상기 데이터 라인(121)과 인접하는 화소의 구동 전압 라인 사이에 배치되는 것으로 설명하였으나, 이에 한정되지 않는다. 일 실시예에 따르면, 상기 제1 전극(EL1) 및 상기 발광 구조물(160)은 상기 데이터 라인(121)과 상기 구동 전압 라인(122) 사이에도 형성될 수 있다. 또한, 상기 데이터 라인(121)의 위치도 필요에 따라 변경될 수 있다.
상기 제2 전극(EL2)은 상기 화소 정의막(150)과 상기 발광 구조물(160) 상에 배치될 수 있다. 상기 제2 전극(EL2)에는 제2 전원 전압(ELVSS)이 공급될 수 있다. 상기 제2 전극(EL2)은 광을 투과할 수 있다. 상기 제2 전극(EL2)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(EL2)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 밀봉 기판(200)은 상기 제2 전극(EL2) 상에 배치될 수 있다. 상기 밀봉기판(200)은 투명한 물질을 포함하고, 외기 및 수분이 상기 유기 발광 표시 장치 내부로 침투하는 것을 차단할 수 있다. 상기 밀봉 기판(200)은 밀봉 부재(미도시)에 의해 상기 베이스 기판(100)과 결합되어 상기 베이스 기판(100)과 상기 밀봉 기판(200)의 사이 공간이 밀봉된다.
밀봉된 상기 공간에는 흡습제나 충진재 등이 위치할 수 있다. 상기 밀봉 기판(200) 박막의 봉지막을 상기 제2 전극(EL2) 상에 형성함으로써, 상기 제2 전극 및 상기 발광 구조물(200)을 외기 및 수분으로부터 보호할 수 있다. 상기 봉지막은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할수 있는 데, 반드시 이에 한정되는 것은 아니며, 투명한 박막 상의 밀봉구조이면 어떠한 것이든 적용 가능하다.
본 실시예에 따르면, 상기 표시 장치의 구성 요소들은 상기 콘택홀들을 형성하는 부분, 상기 제1 및 제2 트랜지스터(TR1, TR2)를 제외하고 모두 외부광을 투과시킬 수 있다. 따라서, 상기 표시 장치의 외부광 투과도가 향상되어 투명 표시 장치로서의 품질이 향상될 수 있다. 특히 회절 현상 등에 의한 투과상의 품질 저하를 줄일 수 있으므로, 투명 표시 장치로서의 품질이 향상될 수 있다.
본 실시예에서는 상기 제1 및 제2 트랜지스터들(TR1, TR2)이 바텀 게이트 구조를 갖는 것으로 설명하였으나, 탑 게이트 구조 또는 다른 구조를 가질 수 있다. 또한, 상기 표시 장치의 화소의 구조 역시 다른 구조를 가질 수 있다. 또한, 필요에 따라 상기 제1 내지 제4 절연층들은 생략되거나, 일부가 제거되는 구조를 가질 수 있다.
도 3은 도 1의 표시 패널의 배선들의 투과 영역과 비투과 영역을 설명하기 위한 평면도이다.
도 1 및 도 3을 참조하면, 게이트 라인(101), 데이터 라인(121), 구동 전원 라인(122), 제1 연결 전극(123) 및 제2 연결 전극(124)은 메쉬 구조를 형성하는 복수의 개구들을 가지므로, 외부광을 투과시킬 수 있다. 제1 전극(EL1)은 투명 도전 물질을 포함하므로, 외부광을 투과시킬 수 있다. 제1 스토리지 전극(CST1)은 투명한 산화물 반도체를 포함하므로, 외부광을 투과시킬 수 있다. 제2 스토리지 전극(CST2)은 투명 도전 물질을 포함하므로, 외부광을 투과시킬 수 있다.
제2 소스 전극(SE2), 제2 게이트 전극(GE2), 제2 드레인 전극(DE2), 상기 제1 스토리지 전극(CST1)과 콘택홀을 통해 접촉되는 제1 연결 전극(123)의 부분, 상기 제1 스토리지 전극(CST1)과 콘택홀을 통해 접촉되는 제2 연결 전극(124)의 부분, 제1 게이트 전극(GE1), 상기 제1 게이트 전극(GE1)과 콘택홀을 통해 접촉되는 제2 연결 전극(124)의 부분, 제1 소스 전극(SE1) 및 제2 스토리지 전극(CST2)과 콘택홀을 통해 접촉되는 상기 구동 전원 라인(122)의 부분은 불투명 하여 외부광을 투과시키지 않을 수 있다. 위에서 설명된 것과 같이, 제1 및 제2 트랜지스터(TR1, TR2)의 특성을 향상시키기 위해서, 또는 상기 콘택홀들 에서의 전기적인 접촉 특성을 향상시키기 위해서, 비투과 영역들이 형성될 수 있다. 도 3 의 빗금친 영역은 불투명한 부분들로 상기 비투과 영역들에 대응된다. 한편, 상기 비투과 영역 외의 부분들은 외부광을 투과하는 투과 영역을 이룰 수 있다.
도 4는 도 1의 표시 패널의 하나의 화소를 나타내는 등가 회로도이다.
도 4를 참조하면, 상기 화소는 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 스토리지 커패시터(CST), 및 다이오드 병렬 커패시터(CEL)를 포함할 수 있다. 상기 다이오드 병렬 커패시터(CEL)는 기생 커패시턴스(capacitance)에 의해 형성된 것일 수 있다.
상기 유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 상기 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 실시예에 따라, 상기 유기 발광 다이오드(OLED)의 상기 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다. 일 실시예에서, 상기 유기 발광 다이오드(OLED)의 상기 제1 단자는 애노드 단자이고, 상기 제2 단자는 캐소드 단자일 수 있다. 다른 실시예에서, 상기 유기 발광 다이오드의 상기 제1 단자는 상기 캐소드 단자이고, 상기 제2 단자는 상기 애노드 단자일 수 있다.
상기 제1 트랜지스터(TR1)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제1 트랜지스터(TR1)는 상기 구동 전류(ID)를 생성할 수 있다. 일 실시예에서, 상기 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이 경우, 상기 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압차에 기초하여 상기 구동 전류(ID)를 생성할 수 있다. 또한, 상기 유기 발광 다이오드(OLED)에 공급되는 상기 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 다른 실시예에서, 상기 제1 트랜지스터는 선형 영역에서 동작할 수 있다. 이 경우, 일 프레임 내에서 상기 유기 발광 다이오드에 상기 구동 전류가 공급되는 시간의 합에 기초하여 상기 계조가 표현될 수 있다.
상기 제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 스캔 신호를 공급받을 수 있다. 상기 제1 단자는 데이터 신호를 공급받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)와 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제2 트랜지스터(TR2)의 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제2 트랜지스터(TR2)는 상기 스캔 신호의 활성화 구간 동안 데이터 신호를 상기 제1 트랜지스터(TR1)로 공급할 수 있다. 이 경우, 상기 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
상기 스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)과 상기 제1 트랜지스터(TR1)의 상기 게이트 단자 사이에 연결될 수 있다. 상기 스토리지 커패시터(CST)는 상기 스캔 신호의 비활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 게이트 단자의 전압 레벨을 유지할 수 있다. 따라서, 상기 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 상기 제1 트랜지스터(TR1)가 생성한 상기 구동 전류(ID)가 상기 유기 발광 다이오드(OLED)에 공급될 수 있다.
상기 유기 발광 다이오드(OLED)가 비발광 상태에 있는 때, 유기 발광 다이오드(OLED)의 양단의 전압차는 상기 유기 발광 다이오드(OLED)의 문턱전압보다 작을 수 있다. 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 문턱 전압을 넘어설 때 상기 유기 발광 다이오드(OLED)가 발광할 수 있으므로, 상기 다이오드 병렬 커패시터(CEL)에 소정의 임계 전하량이 충전될 때 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 문턱 전압에 도달할 수 있다. 그 결과, 상기 유기 발광 다이오드(OLED)가 발광할 수 있다. 여기서, 임계 전하량은 아래 [수학식 2]에 의해 결정될 수 있다.
[수학식 2]
Qc = CEL x Vth
(여기서, Qc는 임계 전하량이고, CEL은 다이오드 병렬 커패시터의 커패시턴스이며, Vth는 유기 발광 다이오드의 문턱 전압임.)
일 프레임에서 상기 유기 발광 다이오드(OLED)가 블랙(즉, 계조값이 0)을 표현하는 경우, 제1 트랜지스터(TR1)가 생성하는 상기 구동 전류(ID)의 크기는 '0'이어야 하지만, 실제로 상기 제1 트랜지스터(TR1)로부터 미량의 누설 전류가 발생될 수 있다. 그러나, 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 유기 발광 다이오드(OLED)의 문턱 전압에 도달할 때까지, 상기 누설 전류는 상기 유기 발광 다이오드(OLED)가 아닌 상기 다이오드 병렬 커패시터(CEL)로 우회하여 흐를 수 있고, 상기 누설 전류에 의해 상기 다이오드 병렬 커패시터(CEL)가 초기 충전 전하량으로부터 임계 전하량까지 전하량을 충전하는 동안 상기 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다. 따라서, 상기 일 프레임에서 유기 발광 다이오드(OLED)의 발광을 억제해야 하는 시간이 결정되면, 상기 초기 충전 전하량의 크기, 상기 다이오드 병렬 커패시터(CEL)의 크기 등을 조절함으로써, 상기 일 프레임에서 상기 유기 발광 다이오드(OLED)가 발광하지 않을 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 5를 참조하면, 상기 표시 패널은 제1 전극(EL1)의 형상을 제외하고 도 1의 표시 패널과 실질적으로 동일하다. 따라서 반복되는 설명은 간략히 하거나 생략한다.
상기 표시 패널은 게이트 패턴, 액티브 패턴, 데이터 패턴, 제1 및 제2 트랜지스터(TR1, TR2), 투명 패턴을 포함할 수 있다. 상기 게이트 패턴은 게이트 라인(101), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)를 포함할 수 있다. 상기 액티브 패턴은 제1 액티브 패턴(ACT1), 제2 액티브 패턴(ACT2) 및 제1 스토리지 전극(CST1)을 포함할 수 있다. 상기 데이터 패턴은 데이터 라인(121), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제1 연결 전극(123), 구동 전압 라인(122), 제1 소스 전극(SE1) 및 제2 연결 전극(124)을 포함할 수 있다. 상기 제1 트랜지스터(TR1)는 상기 제1 게이트 전극(GE1), 상기 제1 액티브 패턴(ACT1), 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 포함할 수 있다. 상기 제2 트랜티스터(TR2)는 상기 제2 게이트 전극(GE2), 상기 제2 액티브 패턴(ACT2), 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 포함할 수 있다.
상기 투명 패턴은 제1 전극(EL1) 및 제2 스토리지 전극(CST2)을 포함할 수 있다.
상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 상기 제1 전극(EL1)은 상기 게이트 라인(101)과 중첩하지 않도록 배치될 수 있다. 또한, 상기 제1 전극(EL1)은 상기 데이터 라인(121) 또는 상기 구동 전압 라인(122)과 중첩되는 부분이 최소화 되도록 배치될 수 있다. 예를 들면, 제1 드레인 전극(DE1)과 연결되는 상기 제1 전극(EL1)의 부분이 상기 데이터 라인(121)과 중첩될 수 있다.
일 실시예에 있어서, 상기 제1 전극(EL1)은 복수의 층을 포함하는 구조를 가질 수 있다. 예를 들면, 상기 제1 전극(EL1)은 인듐 주석 산화물(ITO), 은(Ag) 및 인듐 주석 산화물(ITO)이 차례로 적층된 구조를 가질 수 있다.
또한 일 실시예에 있어서, 제2 전극(도 2의 EL2 참조)은 반투과 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극은 은(Ag) 및 마그네슘(Mg)을 포함하는 반투과 막으로 형성될 수 있다.
도 6a 내지 14는 도 1의 표시 패널의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 6a 및 도 6b를 참조하면, 베이스 기판(100) 상에 게이트 패턴을 형성할 수 있다. 상기 게이트 패턴은 게이트 라인(101), 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)를 포함할 수 있다.
상기 베이스 기판(100) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 게이트 패턴을 수득할 수 있다. 여기서, 상기 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다.
상기 게이트 라인(101)은 제1 방향(D1)으로 연장될 수 있다. 복수의 개구들이 상기 게이트 라인(101) 전체에 형성될 수 있다.
상기 개구들은 포토 리소그래피 방법, 임프린트 리소그래피 방법등 다양한 방법으로 형성될 수 있다. 상기 개구들은 상기 도전막을 패터닝 할 때, 상기 게이트 패턴과 함께 형성될 수 있다. 또는, 상기 개구들은 상기 게이트 패턴 형성 후 추가적인 공정을 통해 형성할 수 있다.
상기 제1 게이트 전극(GE1)은 상기 게이트 라인(101)과 이격되어 형성될 수 있다. 상기 제1 게이트 전극(GE1)에는 개구들이 형성되지 않고, 일반 적인 금속 패턴의 형태를 가질 수 있다.
상기 제2 게이트 전극(GE2)은 상기 게이트 라인(101)과 전기적으로 연결될 수 있다. 상기 제2 게이트 전극(GE2)에는 개구들이 형성되지 않고, 일반 적인 금속 패턴의 형태를 가질 수 있다.
도 7a 및 도 7b를 참조하면, 제1 절연층(110)이 상기 게이트 패턴이 형성된 상기 베이스 기판(100) 상에 형성될 수 있다. 상기 제1 절연층(110)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
액티브 패턴이 상기 제1 절연층(110) 상에 형성될 수 있다. 상기 액티브 패턴은 제1 액티브 패턴(ACT1), 제2 액티브 패턴(ACT2) 및 제1 스토리지 전극(CST1)을 포함할 수 있다.
상기 액티브 패턴은 상기 제1 절연층(110) 상에 반도체층(도시되지 않음)을 형성한 후, 상기 반도체층을 패터닝하여 상기 제1 절연층(110) 상에 예비 액티브 패턴(도시되지 않음)을 형성할 수 있다. 후속하여, 상기 예비 액티브 패턴에 대해 결정화 공정을 수행함으로써, 상기 제1 절연층(110) 상에 액티브 패턴을 형성할 수 있다. 여기서, 상기 반도체층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 상기 액티브 패턴은 투명한 산화물 반도체를 포함할 수 있다. 예를 들면, 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다.
상기 액티브 패턴의 일부에는 불순물이 도핑될 수 있으며, 이에 따라 상기 액티브 패턴의 나머지 영역들보다 높은 전기 전도도를 가질 수 있다.
상기 제1 액티브 패턴(ACT1)은 상기 제1 게이트 전극(GE1)과 중첩할 수 있다. 상기 제2 액티브 패턴(ACT2)은 상기 제2 게이트 전극(GE2)과 중첩할 수 있다.
상기 제1 스토리지 전극(CST1)은 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2)과 이격되어 형성될 수 있다. 상기 제1 스토리지 전극(CST1)은 상기 제1 액티브 패턴(ACT1) 및 상기 제2 액티브 패턴(ACT2) 보다 높은 수소(H) 농도를 가질 수 있다. 수소 농도(H)가 증가하면 캐리어 농도가 증가하기 때문에, 상기 제1 스토리지 전극(CST1)은 스토리지 커패시터의 하부 전극으로 사용될 수 있다.
도 8a 및 도 8b를 참조하면, 제2 절연층(120)이 상기 액티브 패턴이 형성된 상기 제1 절연층(110) 상에 형성될 수 있다. 상기 제2 절연층(120)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
상기 제2 절연층(120)을 관통하여 상기 액티브 패턴 또는 상기 게이트 패턴을 일부 노출시키는 콘택홀들을 형성할 수 있다.
상기 제2 절연층(120) 상에 데이터 패턴을 형성할 수 있다. 상기 데이터 패턴은 데이터 라인(121), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제1 연결 전극(123), 구동 전압 라인(122), 제1 소스 전극(SE1) 및 제2 연결 전극(124)을 포함할 수 있다.
상기 제2 절연막(120) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝함으로써, 상기 데이터 패턴을 수득할 수 있다. 여기서, 상기 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다.
상기 데이터 라인(121)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장될 수 있다. 복수의 개구들이 상기 데이터 라인(121) 전체에 형성될 수 있다.
상기 개구들은 포토 리소그래피 방법, 임프린트 리소그래피 방법등 다양한 방법으로 형성될 수 있다. 상기 개구들은 상기 도전막을 패터닝 할 때, 상기 게이트 패턴과 함께 형성될 수 있다. 또는, 상기 개구들은 상기 게이트 패턴 형성 후 추가적인 공정을 통해 형성할 수 있다.
상기 제1 소스 전극(SE1)은 상기 구동 전압 라인(122)과 연결되어 형성될 수 있다. 상기 제1 소스 전극(SE1)에는 개구들이 형성되지 않고, 일반 적인 금속 패턴의 형태를 가질 수 있다.
상기 제2 소스 전극(SE2)은 상기 데이터 라인(121)과 연결되어 형성될 수 있다. 상기 제2 소스 전극(SE2)에는 개구들이 형성되지 않고, 일반 적인 금속 패턴의 형태를 가질 수 있다.
상기 구동 전압 라인(122)은 상기 데이터 라인(121)과 상기 제1 방향(D1)으로 이격되어, 상기 제2 방향(D2)으로 연장될 수 있다. 복수의 개구들이 상기 구동 전압 라인(122) 전체에 형성될 수 있다.
상기 개구들은 포토 리소그래피 방법, 임프린트 리소그래피 방법등 다양한 방법으로 형성될 수 있다. 상기 개구들은 상기 도전막을 패터닝 할 때, 상기 게이트 패턴과 함께 형성될 수 있다. 또는, 상기 개구들은 상기 게이트 패턴 형성 후 추가적인 공정을 통해 형성할 수 있다.
도 9a 및 도 9b를 참조하면, 상기 데이터 패턴이 형성된 상기 제2 절연층(120) 상에 제3 절연층(130)을 형성할 수 있다. 상기 제3 절연층(130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
이후, 상기 제3 절연층(130) 상에 제4 절연층(140)이 형성될 수 있다. 상기 제4 절연층(140)을 구성하는 물질에 따라 구성하는 물질에 따라 상기 제4 절연층(140)은 스핀 코팅 공정, 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 진공 증착 공정 등을 이용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제4 절연층(140)의 표면 평탄도를 향상시키기 위하여 상기 제4 절연층(140)에 대해 평탄화(planarization) 공정을 수행할 수 있다. 예를 들면, 상기 제4 절연층(140)에 대해 화학 기계적 연마(CMP) 공정, 에치 백(etch-back) 공정 등을 수행함으로써 상기 제4 절연층(140)이 실질적으로 평탄한 상면을 가질 수 있다.
이후 상기 제3 및 제4 절연층들(130, 140)을 관통하여 상기 구동 전압 라인(122)을 노출시키는 제1 콘택홀(CNT1) 및 상기 제2 내지 제4 절연층들(120, 130, 140)을 관통하여 상기 제1 액티브 패턴(ACT1)을 노출시키는 제2 콘택홀(CNT2)을 형성할 수 있다.
이후, 상기 제4 절연층(140)을 수소(H)를 포함하는 세정액으로 세정하여 식각 부산물 및 오염 물질을 제거할 수 있다. 이 때 유기물로 이루어진 상기 제4 절연층(140)에 수소(H)가 효과적으로 침투되도록 하기 위해서 세정액으로 물(H20)을 사용할 수 있다.
도 10a 및 도 10b를 참조하면, 투명 패턴이 상기 제4 절연층(140) 상에 형성될 수 있다. 상기 제4 절연층(140) 상에 투명 도전층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 투명 도전층을 패터닝 함으로써, 상기 투명 패턴을 형성할 수 있다.
상기 투명 패턴은 제1 전극(EL1) 및 제2 스토리지 전극(CST2)을 포함할 수 있다.
상기 제1 전극(EL1)은 상기 게이트 패턴 및 상기 데이터 패턴과 일부 중첩할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 상기 게이트 라인(101)과 일부 중첩하고, 상기 데이터 라인(121)과 일부 중첩할 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제2 내지 제4 절연층(120, 130, 140)을 통해 형성되는 콘택홀을 통해 상기 제1 액티브 패턴(ACT1)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 전극(EL1)과 전기적으로 연결될 수 있다. 상기 제1 드레인 전극(DE1)은 상기 제1 전극(EL1)의 일부일 수 있다.
상기 제2 스토리지 전극(CST2)은 상기 제1 스토리지 전극(CST1)과 중첩하여 형성될 수 있다. 상기 제2 스토리지 전극(CST2)은 상기 제3 및 제4 절연층(130, 140)을 통해 형성되는 콘택홀을 통해 상기 구동 전압 라인(122)에 전기적으로 연결될 수 있다.
이후의 제조 과정에서, 상기 제4 절연층(140)에 침투된 수소(H)는 외부로 확산 되는데, 상기 제2 스토리지 전극(CST2)의 하부에서는 외부로 확산되지 못하고, 상기 제1 스토리지 전극(CST1) 쪽으로 확산되기 때문에 산화물 반도체의 수소(H)농도가 증가될 수 있다. 수소(H) 농도가 증가하면 캐리어 농도가 증가하기 때문에, 상기 제1 스토리지 전극(CST1)은 스토리지 커패시터의 하부 전극으로 사용될 수 있다.
또한, 수소(H)를 확산시키기 위해 추가적인 열처리 공정이 더 수행될 수 있다.
도 11을 참조하면, 화소 정의막(150)이 상기 투명 패턴이 배치된 상기 제4 절연층(140) 상에 형성된다. 상기 화소 정의막(150)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(150)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 상기 화소 정의막(150)은 스핀 코팅 공정, 스프레이 공정, 프린팅 공정, 화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
예시적인 실시예들에 따르면, 상기 화소 정의막(150)을 식각하여 제1 전극(EL1)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 상기 화소 정의막(150)은 투명한 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(150)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(150)을 식각하여 상기 제1 전극(EL1)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다.
도 12를 참조하면, 발광 구조물(160)이 상기 화소 정의막(150)의 개구를 통해 노출되는 상기 제1 전극(EL1)상에 형성될 수 있다. 또한, 상기 발광 구조물(160)은 상기 화소 정의막(150)의 개구의 측벽 상으로 연장될 수 있다. 상기 발광 구조물(160)은 레이저 전사 공정, 프린팅 공정 등을 이용하여 수득될 수 있다. 예시적인 실시예들에 있어서, 상기 발광 구조물(160)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다.
도 13을 참조하면, 제2 전극(EL2)이 상기 화소 정의막(160)과 상기 발광 구조물(170) 상에 형성될 수 있다. 상기 제2 전극(EL2)은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 형성될 수 있다.
밀봉 기판(200)은 상기 제2 전극(EL2) 상에 형성될 수 있다. 상기 밀봉기판(200)은 투명한 물질을 포함할 수 있다. 상기 밀봉 기판(200)은 밀봉 부재(미도시)에 의해 상기 베이스 기판(100)과 결합되어 상기 베이스 기판(100)과 상기 밀봉 기판(200)의 사이 공간이 밀봉된다.
도 14를 참조하면, 밀봉된 상기 공간에는 흡습제나 충진재 등이 위치할 수 있다. 상기 봉지막은 실리콘옥사이드 또는 실리콘나이트라이드와 같은 무기물로 이루어진 막과 에폭시, 폴리이미드와 같은 유기물로 이루어진 막이 교대로 성막된 구조를 취할수 있는 데, 반드시 이에 한정되는 것은 아니며, 투명한 박막 상의 밀봉구조이면 어떠한 것이든 적용 가능하다.
본 발명의 실시예들에 따르면, 표시 패널은 복수의 개구가 형성된 신호 라인들을 포함하므로, 투명도가 향상될 수 있다. 또한, 상기 표시 패널은 투명한 산화물 반도체를 포함하는 제1 스토리지 전극 및 투명 패턴인 제2 스토리지 전극을 포함하므로, 스토리지 캐퍼시터에 대응하는 영역의 외부 광 투과도를 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 제1 절연층
120: 제2 절연층 130: 제3 절연층
140: 제4 절연층 150: 화소 정의막
160: 발광 구조물 200: 밀봉 기판
101: 게이트 라인 102: 데이터 라인
ACT1, ACT2: 제1 및 제2 액티브 패턴 TR1, TR2: 제1 및 제2 트랜지스터
EL1: 제1 전극 EL2: 제2 전극
CST1, CST2: 제1 및 제2 스토리지 전극

Claims (20)

  1. 제1 방향 또는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 신호 라인;
    상기 신호 라인과 전기적으로 연결되고, 제1 액티브 패턴 및 제1 게이트 전극을 포함하는 제1 트랜지스터;
    상기 제1 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 액티브 패턴과 동일한 층에 배치되는 제1 스토리지 전극; 및
    상기 제1 전극과 동일한 층에 배치되고, 상기 제1 스토리지 전극과 함께 스토리지 커패시터를 형성하는 제2 스토리지 전극을 포함하고,
    상기 신호 라인에는 복수의 개구가 형성되어, 상기 신호 라인은 광을 투과 시키며,
    상기 제1 스토리지 전극은 상기 제1 액티브 패턴보다 높은 수소(H) 농도를 갖는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서,
    상기 신호 라인은
    상기 제1 방향으로 연장되는 게이트 라인;
    상기 제2 방향으로 연장되는 데이터 라인; 및
    상기 제2 방향으로 연장되고, 상기 데이터 라인과 이격되어 배치되는 구동 전원 라인을 포함하는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 구동 전원 라인 각각은 상기 개구들을 형성하는 메쉬 구조를 갖는 것을 특징으로 하는 표시 패널.
  4. 제3 항에 있어서,
    상기 메쉬 구조는 복수의 미세 선들을 반복하여 'X'자 형상을 형성하는 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서,
    상기 미세 선들은 각각 2.0um(마이크로 미터)이하의 폭을 갖는 것을 특징으로 하는 표시 패널.
  6. 제2 항에 있어서,
    상기 제1 게이트 전극은 상기 게이트 라인과 연결되고, 상기 제1 게이트 전극에는 상기 개구가 형성되지 않아 광을 투과하지 않는 것을 특징으로 하는 표시 패널.
  7. 제1 항에 있어서,
    상기 제1 전극은 투명 도전 물질을 포함하고,
    상기 제1 전극의 일부는 상기 신호 라인과 중첩 하는 것을 특징으로 하는 표시 패널.
  8. 제1 항에 있어서,
    상기 제1 액티브 패턴은 투명한 산화물 반도체를 포함하는 것을 특징으로 하는 표시 패널.
  9. 제8 항에 있어서,
    상기 제1 스토리지 전극은 투명 산화물 반도체를 포함하고,
    상기 제2 스토리지 전극은 투명 도전 물질을 포함하는 것을 특징으로 하는 표시 패널.
  10. 삭제
  11. 제9 항에 있어서,
    상기 제1 스토리지 전극과 상기 제2 스토리지 전극 사이에 유기물을 포함하는 절연층을 더 포함하는 것을 특징으로 하는 표시 패널.
  12. 제9 항에 있어서,
    상기 제1 스토리지 전극과 상기 제2 스토리지 전극 사이에 무기 물질을 포함하는 제1 절연층과 유기 물질을 포함하는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시 패널.
  13. 삭제
  14. 제1 항에 있어서,
    제1 전극을 부분적으로 노출시키는 개구를 정의하고, 투명한 물질을 포함하는 화소 정의막을 더 포함하는 것을 특징으로 하는 표시 패널.
  15. 제1 항에 있어서,
    상기 신호 라인, 상기 제1 트랜지스터 및 상기 제1 전극을 서로 절연시키는 복수의 절연층들을 더 포함하고,
    상기 신호 라인, 상기 제1 트랜지스터 및 상기 제1 전극은 상기 절연층들을 통해 형성되는 콘택홀들을 통해 전기적으로 연결되며,
    상기 신호 라인과 상기 제1 트랜지스터 또는 상기 제1 트랜지스터와 상기 제1 전극이 상기 콘택홀을 통해 연결되는 부분에는 개구가 형성되지 않아 불투명한 것을 특징으로 하는 표시 패널.
  16. 베이스 기판 상에 액티브 패턴을 형성하는 단계;
    상기 베이스 기판 상에 신호 배선을 형성하는 단계;
    상기 신호 배선이 형성된 상기 베이스 기판 상에 절연층을 형성하는 단계; 및
    상기 절연층 상에 투명 패턴을 형성하는 단계를 포함하고,
    상기 신호 배선을 형성하는 단계는 상기 신호 배선에 복수의 개구들을 형성하는 단계를 포함하고, 상기 신호 배선은 상기 복수의 개구들을 통해 광을 투과 시키며, 상기 액티브 패턴은 트랜지스터에 포함되는 제1 액티브 패턴 및 제1 스토리지 전극을 포함하고, 상기 투명 패턴은 상기 트랜지스터에 연결되는 제1 전극 및 상기 제1 스토리지 전극과 함께 스토리지 커패시터를 형성하는 제2 스토리지 전극을 포함하며,
    상기 제1 스토리지 전극은 상기 제1 액티브 패턴보다 높은 수소(H) 농도를 갖도록 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  17. 제16 항에 있어서, 상기 신호 배선을 형성하는 단계는
    상기 베이스 기판 상에 도전막을 형성하는 단계; 및
    포토 리소그래피 방법 또는 임프린트 리소그래피 방법을 이용하여 상기 도전막을 패터닝하여 상기 신호 배선을 형성하는 단계를 포함하고,
    상기 신호 배선이 패터닝 될 때 상기 복수의 개구들이 함께 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  18. 제16 항에 있어서, 상기 절연층은 유기물을 포함하고,
    상기 투명 패턴을 형성하기 전에, 상기 절연층을 수소(H)를 포함한 세정액으로 세정하는 단계를 더 포함하고,
    상기 액티브 패턴은 투명한 산화물 반도체로 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 전극을 부분적으로 노출시키는 개구를 정의하고, 투명한 물질을 포함하는 화소 정의막을 형성하는 단계를 더 포함하고,
    상기 투명 패턴은 상기 제1 액티브 패턴과 중첩하지 않게 형성되고,
    상기 제2 스토리지 전극은 상기 제1 스토리지 전극과 중첩하도록 형성되는 것을 특징으로 하는 표시 패널의 제조 방법.
  20. 금속으로 형성된 신호 배선;
    상기 신호 배선에 전기적으로 연결되고, 제1 액티브 패턴을 포함하는 트랜지스터, 상기 제1 액티브 패턴과 동일한 층에 배치되는 제1 스토리지 전극, 상기 트랜지스터에 연결되고, 투명 도전 물질로 형성된 제1 전극, 및 상기 제1 전극과 동일한 층에 배치되고, 상기 제1 스토리지 전극과 함께 스토리지 커패시터를 형성하는 제2 스토리지 전극; 및
    상기 제1 전극 상에 배치된 발광 구조물을 포함하고,
    상기 신호 배선에는 복수의 개구들이 형성되어 광을 투과시키며,
    상기 제1 스토리지 전극은 상기 제1 액티브 패턴보다 높은 수소(H) 농도를 갖는 것을 특징으로 하는 표시 패널.
KR1020160004479A 2016-01-14 2016-01-14 표시 패널 및 이의 제조 방법 Active KR102665790B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160004479A KR102665790B1 (ko) 2016-01-14 2016-01-14 표시 패널 및 이의 제조 방법
US15/364,776 US10431643B2 (en) 2016-01-14 2016-11-30 Display panel
CN201710021302.0A CN106972043B (zh) 2016-01-14 2017-01-12 显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004479A KR102665790B1 (ko) 2016-01-14 2016-01-14 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170085617A KR20170085617A (ko) 2017-07-25
KR102665790B1 true KR102665790B1 (ko) 2024-05-14

Family

ID=59314036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004479A Active KR102665790B1 (ko) 2016-01-14 2016-01-14 표시 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10431643B2 (ko)
KR (1) KR102665790B1 (ko)
CN (1) CN106972043B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11508804B2 (en) * 2017-11-29 2022-11-22 Ordos Yuansheng Optoelectronics, Co., Ltd. Organic light emitting display device
JP7256622B2 (ja) * 2018-09-26 2023-04-12 株式会社ジャパンディスプレイ 表示装置
KR20210052623A (ko) * 2019-10-29 2021-05-11 삼성디스플레이 주식회사 표시 장치
KR102480837B1 (ko) 2021-01-11 2022-12-22 숭실대학교 산학협력단 투명 발광소자 디스플레이 및 전극 배선부의 폭 결정 방법
CN112909023A (zh) * 2021-01-29 2021-06-04 Tcl华星光电技术有限公司 显示面板及其制备方法、显示装置
CN117280409A (zh) * 2022-04-20 2023-12-22 京东方科技集团股份有限公司 显示面板及显示装置
US20250126954A1 (en) * 2022-11-03 2025-04-17 Hefei BOE Ruisheng Technology Co., Ltd. Display substrate and transparent display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279271A1 (en) * 2014-03-31 2015-10-01 Au Optronics Corporation Pixel unit of organic electroluminescent display

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255240B1 (en) * 1997-02-17 2005-02-16 Seiko Epson Corporation Active matrix electroluminescent display with two TFTs and storage capacitor in each pixel
US6111357A (en) * 1998-07-09 2000-08-29 Eastman Kodak Company Organic electroluminescent display panel having a cover with radiation-cured perimeter seal
KR100763171B1 (ko) * 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
KR100935670B1 (ko) * 2003-04-04 2010-01-07 삼성전자주식회사 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법
KR101061842B1 (ko) * 2003-09-19 2011-09-02 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 표시판
KR101107252B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
US7068342B1 (en) * 2005-03-03 2006-06-27 Chunghwa Picture Tubes. Ltd. Liquid crystal display panel and method for fabricating the same
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
TWI313768B (en) * 2005-05-27 2009-08-21 Innolux Display Corp A liquid crystal display
JP5269305B2 (ja) * 2005-11-17 2013-08-21 三星ディスプレイ株式會社 有機発光表示装置
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
CN100454572C (zh) * 2006-12-06 2009-01-21 友达光电股份有限公司 有源式有机发光二极管的像素结构及其制造方法
KR101479995B1 (ko) * 2008-04-16 2015-01-08 삼성디스플레이 주식회사 표시 장치
KR100941836B1 (ko) * 2008-05-19 2010-02-11 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
KR20090131903A (ko) * 2008-06-19 2009-12-30 경기대학교 산학협력단 트랜지스터 및 그를 포함하는 플랙서블 유기 전계 발광표시 장치
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101499233B1 (ko) * 2008-09-03 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101570399B1 (ko) * 2009-03-02 2015-11-30 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101073272B1 (ko) 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101696393B1 (ko) * 2010-06-15 2017-01-16 삼성디스플레이 주식회사 표시 패널
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
JP2012252274A (ja) * 2011-06-06 2012-12-20 Sony Corp 表示装置、バリア装置、およびバリア装置の製造方法
CN103460357B (zh) * 2011-11-14 2016-06-01 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101910113B1 (ko) * 2012-03-16 2018-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102005483B1 (ko) * 2012-10-19 2019-07-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 수리 방법
KR101947007B1 (ko) * 2012-11-26 2019-02-12 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
KR20150006726A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102136992B1 (ko) * 2013-07-12 2020-07-24 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR102090562B1 (ko) * 2013-07-23 2020-03-19 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102127791B1 (ko) * 2013-07-31 2020-06-30 삼성디스플레이 주식회사 플렉서블 표시장치
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
CN103913916B (zh) * 2014-04-04 2017-04-05 合肥鑫晟光电科技有限公司 一种阵列基板及其制造方法、液晶显示屏
JP6468686B2 (ja) * 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
KR102352290B1 (ko) * 2014-09-03 2022-01-18 삼성디스플레이 주식회사 플렉서블 표시패널
CN104393025B (zh) * 2014-12-09 2017-08-11 京东方科技集团股份有限公司 一种阵列基板、触控显示面板和触控显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279271A1 (en) * 2014-03-31 2015-10-01 Au Optronics Corporation Pixel unit of organic electroluminescent display

Also Published As

Publication number Publication date
US20170207289A1 (en) 2017-07-20
US10431643B2 (en) 2019-10-01
KR20170085617A (ko) 2017-07-25
CN106972043B (zh) 2023-05-19
CN106972043A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
KR102665790B1 (ko) 표시 패널 및 이의 제조 방법
KR102824947B1 (ko) 유기 발광 표시 장치
CN109728000B (zh) 一种透明显示基板和显示面板
KR102453420B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조방법
US12022675B2 (en) Display device connecting cathode electrode and auxiliary electrode of light emitting element by using ion migration of anode electrode of light emitting element and manufacturing method of same
CN104716091B (zh) 阵列基板的制备方法、阵列基板和有机发光显示器件
KR102759614B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102412043B1 (ko) 유기 발광 표시 패널 및 이의 제조 방법
TWI627744B (zh) 有機發光顯示裝置及製造該有機發光顯示裝置的方法
US9543367B2 (en) Organic light emitting display devices
KR102503164B1 (ko) 표시 패널 및 이의 제조 방법
KR102763624B1 (ko) 유기 발광 표시 장치
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
US9577114B2 (en) Transistors, methods of forming transistors and display devices having transistors
KR102449804B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
US9142603B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
TW201434151A (zh) 有機發光顯示器裝置及其製造方法
KR20200058622A (ko) 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR20200111845A (ko) 유기 발광 표시 장치
CN114551503A (zh) 显示装置
KR20190062651A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN101819990B (zh) 电激发光显示面板的像素结构及其制作方法
KR100669774B1 (ko) 평판표시장치 및 그의 제조방법
JP2009230987A (ja) Ｅｌパネル及びｅｌパネルの製造方法
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160114

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20160114

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221022

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230412

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20221022

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230821

Patent event code: PE09021S01D

AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20240216

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20231018

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230707

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230412

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20221222

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240508

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240509

End annual number: 3

Start annual number: 1

PG1601 Publication of registration