[go: up one dir, main page]

CN106449652B - 阵列基板及其制造方法、显示面板和显示设备 - Google Patents

阵列基板及其制造方法、显示面板和显示设备 Download PDF

Info

Publication number
CN106449652B
CN106449652B CN201610849815.6A CN201610849815A CN106449652B CN 106449652 B CN106449652 B CN 106449652B CN 201610849815 A CN201610849815 A CN 201610849815A CN 106449652 B CN106449652 B CN 106449652B
Authority
CN
China
Prior art keywords
common line
electrode layer
pixel electrode
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610849815.6A
Other languages
English (en)
Other versions
CN106449652A (zh
Inventor
臧鹏程
徐元杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610849815.6A priority Critical patent/CN106449652B/zh
Publication of CN106449652A publication Critical patent/CN106449652A/zh
Priority to US15/737,087 priority patent/US10658394B2/en
Priority to PCT/CN2017/087445 priority patent/WO2018054098A1/zh
Application granted granted Critical
Publication of CN106449652B publication Critical patent/CN106449652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种阵列基板及制造方法、显示面板和显示设备，该阵列基板包括第一电极层、第二电极层和绝缘层。第一电极层包括阵列排布的多个像素电极对，每个像素电极对包括第一像素电极和与第一像素电极在行方向上相邻的第二像素电极；第二电极层包括数据线和第一公共线，数据线在行方向上设置于第一像素电极和第二像素电极之间且沿列方向延伸，第一公共线设置于在行方向上相邻的两个像素电极对之间且沿列方向延伸，并且第一公共线与两个像素电极对中的像素电极在所述衬底基板上的正投影至少部分交叠；绝缘层设置于第一电极层与第二电极层之间以将二者彼此绝缘。该阵列基板可以在不增加工艺流程的情况下增加开口率以及提升显示图像的稳定性。

Description

阵列基板及其制造方法、显示面板和显示设备
技术领域
本公开的实施例涉及一种阵列基板及其制造方法、显示面板和显示设备。
背景技术
由于具有良好的时间响应、对比度和透过率特性，扭曲向列型液晶显示器被广泛应用于显示领域。随着显示技术的不断发展，人们对于液晶显示面板的分辨率提出了越来越高的要求。分辨率的提升使得IC(集成电路)成本增加、压接良率降低。为了降低IC成本，一些面板设计采用了双栅线设计。双栅线设计是指为每行像素设置两条栅线，而两列相邻的像素共用一条数据线。由于数据线驱动IC成本低于栅线驱动IC成本，使得液晶显示器总体的IC成本降低。但双栅线设计会使得液晶显示面板的开口率降低。
发明内容
本公开的至少一个实施例提供了一种阵列基板。该阵列基板包括第一电极层、第二电极层和绝缘层。第一电极层包括阵列排布的多个像素电极对，每个像素电极对包括第一像素电极和与第一像素电极在行方向上相邻的第二像素电极；第二电极层包括数据线和第一公共线，其数据线在行方向上设置于第一像素电极和第二像素电极之间且沿列方向延伸，第一公共线设置于在行方向上相邻的两个像素电极对之间且沿列方向延伸，并且第一公共线与两个像素电极对中的像素电极在所述衬底基板上的正投影至少部分交叠；绝缘层设置于第一电极层与第二电极层之间以将二者彼此绝缘；所述第一公共线和所述两个所述像素电极对中的像素电极在垂直于所述衬底基板的方向上形成阶梯状结构。
本公开的另一个实施例提供了一种显示面板，该显示面板包括本公开任一实施例所述的阵列基板。
本公开的再一个实施例提供了一种显示设备，该显示设备包括上述的显示面板。
本公开的再一个实施例提供了一种阵列基板制造方法，包括：形成衬底基板；形成第二电极层，第二电极层包括数据线和第一公共线；在第二电极层上形成绝缘层；在绝缘层上形成第一电极层，第一电极层包括阵列分布的多个像素电极对，每一个像素电极对包括第一像素电极和与第一像素电极在行方向上相邻的第二像素电极，数据线在行方向上位于第一像素电极和第二像素电极之间，第一公共线位于在行方向上相邻的两个像素电极对之间，并且第一公共线与两个像素电极对中的像素电极在所述衬底基板上的正投影至少部分交叠；所述第一公共线和所述两个所述像素电极对中的像素电极在垂直于所述衬底基板的方向上形成阶梯状结构。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1(a)是一种阵列基板的结构的平面示意图；
图1(b)是图1(a)所示的阵列基板沿A-A’线的剖面示意图；
图2(a)是本公开一个实施例提供的阵列基板的结构的平面示意图；
图2(b)是图2(a)所示的阵列基板沿A-A’线的剖面示意图；
图3是本公开另一个实施例提供的阵列基板的结构的剖面示意图；
图4是本公开再一个实施例提供的阵列基板的结构的平面示意图；
图5(a)是本公开再一个实施例提供的阵列基板的结构的平面示意图；
图5(b)是图5(a)所示的阵列基板沿A-A’线的剖面示意图；
图5(c)是本公开再一个实施例提供的阵列基板的另一种结构的剖面示意图；
图5(d)是本公开再一个实施例提供的阵列基板的再一种结构的剖面示意图；
图6是本公开再一个实施例提供的显示面板的示意图；
图7是本公开再一个实施例提供的显示设备的示意图；以及
图8是本公开再一个实施例提供的一种阵列基板的制作方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，本公开所使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
例如，图1(a)和图1(b)分别示出了一种阵列基板1000的平面结构示意图和剖面结构示意图。图1(b)示出的剖面结构示意图是沿图1(a)所示阵列基板的A-A’线得到。
如图所示，该阵列基板1000包括依次设置的衬底基板1600、第三电极层1500、栅绝缘层1400、第二电极层1300、钝化层1200和第一电极层1100。第一电极层1100包括阵列排布的多个像素电极，行方向(即图1(a)中所示的D1方向)上相邻的两个像素电极组成像素电极对1110，每个像素电极对1110包括第一像素电极1111和与第一像素电极在行方向(即图1(a)中所示的D1方向)上相邻的第二像素电极1112。第二电极层1300包括在行方向上设置于第一像素电极1111和第二像素电极1112之间且沿列方向(即图1(a)中所示的D2方向)延伸的数据线1310。第三电极层1500包括第三公共线1510、栅线1520、第二公共线1531、第四公共线1532和第五公共线1533。第三公共线1510设置于在列方向上相邻的两个像素电极对1110之间且沿行方向延伸，并且可以与一个像素电极对中的至少一个像素电极部分交叠。栅线1520设置在每个第三公共线1510两侧并与第三公共线1510平行。第二公共线1531设置于在行方向上相邻的两个像素电极对1110之间且沿列方向延伸，并且第二公共线1531与其两侧的两个像素电极对1110中的像素电极(例如一个像素电极对中的第一像素电极1111和与其相邻的另一个像素电极对中的第二像素电极1112)部分交叠。第四公共线1532设置于数据线1310的一侧，并且与在所述侧与数据线1310相邻的像素电极(例如第一像素电极1111)部分交叠。第五公共线1533设置于数据线1310的另一侧，并且与在另一侧与数据线1310相邻的像素电极(例如第二像素电极1112)部分交叠。
例如，如图1(a)和图1(b)所示，以第二像素电极1112所在的像素单元为例进行说明。第三公共线1510与第二像素电极1112部分交叠，以形成存储电容。第二公共线1531和第五公共线1533与第二像素电极1112部分交叠，该交叠部分既可以形成存储电容，又能够起到遮挡漏光进而提升显示对比度的作用。
本公开的实施例提供一种阵列基板及制造方法、显示面板和显示设备，可以在不增加工艺流程的情况下提升开口率，并且可以增强存储电容的稳定性进而提高显示图像的稳定性。
例如，图2(a)和图2(b)分别是本公开一个实施例的阵列基板2000的结构的平面示意图和剖面示意图。图2(b)示出的剖面结构示意图是沿图2(a)所示阵列基板2000的A-A’线得到。
阵列基板2000包括第一电极层2100、第二电极层2300和绝缘层2200。第一电极层2100包括阵列排布的多个像素电极，行方向(即图2(a)中所示的D1方向)上相邻的两个像素电极组成像素电极对2110，每个像素电极对2110包括第一像素电极2111和与第一像素电极2111在行方向上相邻的第二像素电极2112；第二电极层2300包括数据线2310和第一公共线2321，数据线2310在行方向上设置于第一像素电极2111和第二像素电极2112之间且沿列方向延伸，第一公共线2321设置于在行方向上相邻的两个像素电极对2110之间且沿列方向(即图2(a)中所示的D2方向)延伸，并且第一公共线2321与两个像素电极对2110中的像素电极(例如一个像素电极对中的第一像素电极2111和与其相邻的另一个像素电极对中的第二像素电极2112)部分交叠；绝缘层2200设置于第一电极层2100与第二电极层2300之间以使二者彼此绝缘。
例如，在本公开的实施例中，如图2(a)和图2(b)所示，阵列基板2000还包括衬底基板2600、设置于衬底基板2600上的第三电极层2500以及设置于第三电极层2500上栅绝缘层2400。例如，第三电极层2500可以包括栅线2520。例如，第二电极层2300设置于栅绝缘层2400上，绝缘层2200设置于第二电极层2300上，第一电极层2100设置于绝缘层2200上。
例如，在本公开的实施例中，像素电极例如可以采用透明导电材料形成。例如，透明导电材料为氧化铟锡(ITO)或氧化铟锌(IZO)。
例如，第一公共线2321和数据线2310例如可以采用金属材料(例如，铜、铝或者铝合金)形成。
例如，绝缘层2200可以采用无机或有机材料形成。例如，绝缘层2200可以采用有机树脂、氧化硅(SiOx)、氧氮化硅(SiNxOy)或者氮化硅(SiNx)形成。
例如，在本公开的实施例中，衬底基板2600可以是玻璃基板、石英基板或者由其它适合的材料制成的基板。第三电极层2500的材料可以是铜、铝、铝合金或者其它适合的材料。栅绝缘层2400的材料可以是氧化硅(SiOx)、氧氮化硅(SiNxOy)、氮化硅(SiNx)或者其它适合的材料。
例如，在本公开的实施例中，像素电极与第一公共线2321相互交叠的部分形成了存储电容。存储电容电容值c可以由电容公式c＝εS/d来确定，ε为像素电极与第一公共线2321之间绝缘层2200的介电常数，S为像素电极与第一公共线2321交叠的面积，d为像素电极与第一公共线2321之间的正对距离。由于像素电极与第一公共线2321之间仅设置有绝缘层2200，相比于图1(a)和图1(b)所示的情形，像素电极与第一公共线2321之间的正对距离d可以得到降低，因此，在相同绝缘层制备条件下，像素电极2112和2111与第一公共线2321之间形成的存储电容可以得到增加，因此在达到相同电容值c的情况下，则像素电极2112和2111与第一公共线2321交叠的面积S可以相应减小，也就是说，第一公共线2321占用的面积可以相应减小(例如可减小第一公共线的宽度减小占用的面积)，提升了阵列基板的开口率。此外，第一公共线2321可以与数据线2310在同一个图案化工艺流程中形成(即第一公共线2321可以与数据线2310同层形成)，因此可以在不增加额外的工艺流程的情况下增加阵列基板的开口率。
例如，在本公开的实施例中，由于第一公共线2321与栅线2520之间设置有栅绝缘层2400，因此第一公共线2321与栅线2520不会短路。所以第一公共线2321可以在列方向上延伸，与多行像素电极形成存储电容，提升存储电容的稳定性，进而提高显示图像的稳定性。
例如，图3示出了本公开另一个实施例的阵列基板2000的结构的剖面示意图。
如图3所示，阵列基板2000的第三电极层2500包括第二公共线2531，并且第二公共线2531设置于在行方向上相邻的两个像素电极对2110之间。例如，第二公共线2531的面积可以小于第一公共线2321的面积，使得第一公共线2321和像素电极在垂直于衬底基板2600的方向上形成阶梯状的结构。该阶梯状的结构可以增加第一公共线2321和像素电极交叠的面积，因此可以增加两者之间形成的存储电容，进而可以提升开口率。例如，第二公共线2531可以位于第一公共线2321的正下方，可使阵列基板2000上的存储电容分布均匀，进而可以提升显示图像的质量。例如，第二公共线2531可以与第一公共线2321电连接(例如通过过孔电连接)。
例如，图4示出了本公开再一个实施例的阵列基板2000的结构的平面示意图。
如图4所示，阵列基板2000的第三电极层2500包括第三公共线2510，第三公共线2510沿行方向延伸，并且与第二像素电极2112部分交叠。第一公共线2321可以与第三公共线2510电连接。例如，第一公共线2321与第三公共线2510之间经由栅绝缘层2400中的过孔2410电连接。进而可以通过第三公共线2510将多条第一公共线2321与像素电极之间形成的存储电容与第三公共线2510与像素电极形成的存储电容连接成一个整体，进而可以进一步的提升存储电容的稳定性，进而提高显示图像的稳定性。
例如，图5(a)和图5(b)分别示出了本公开再一个实施例的阵列基板2000的结构的平面示意图和剖面示意图。
如图5(a)和图5(b)所示，阵列基板2000的第三电极层2500还包括第四公共线2532和第五公共线2533。第四公共线2532设置于数据线2310的一侧(例如图5(b)所示的数据线的左侧)，并且与数据线2310相邻(例如图5(b)所示的数据线的左侧相邻)的像素电极部分交叠；第五公共线2533设置于数据线2310的另一侧(例如图5(b)所示的数据线的右侧)，并且与数据线2310相邻(例如图5(b)所示的数据线的右侧相邻)的像素电极部分交叠。由此可以进一步增加垂直公共线与像素电极形成的存储电容，在达到相同的存储电容电容值的情况下，第一公共线2321与像素电极之间形成的存储电容可以相应减小，也就是说，可以相应减小第一公共线2321占用的面积，进而可以提升开口率。
例如，图5(c)示出了本公开再一个实施例的阵列基板2000的另一种结构的剖面示意图。
如图5(c)所示，阵列基板2000的第二电极层2300包括第六公共线2322和第七公共线2323。第六公共线2322设置于数据线2310的一侧(例如图5(c)所示的数据线的左侧)，并且与数据线2310相邻(例如图5(c)所示的数据线的左侧相邻)的像素电极部分交叠；第七公共线2323设置于数据线2310的另一侧(例如图5(c)所示的数据线的右侧)，并且与数据线2310相邻(例如图5(c)所示的数据线的右侧相邻)的像素电极部分交叠。相比于图5(b)所示的阵列基板2000，第六公共线2322和第七公共线2323与像素电极之间仅存在绝缘层2200，因此，相比于图5(b)所示的情形，第六公共线2322和第七公共线2323与像素电极之间距离减小，存储电容的电容值增加，进而可以进一步提升开口率。
例如，图5(d)示出了本公开再一个实施例的阵列基板2000的再一种结构的剖面示意图。
相比于图5(b)和图5(c)示出的阵列基板2000，阵列基板2000的第二电极层2300包括第六公共线2322和第七公共线2323，第三电极层2500包括第四公共线和第五公共线。位于第三电极层2500的第四公共线2532和第五公共线2533使得位于第二电极层2300的第六公共线2322和第七公共线2323以及对应的像素电极在垂直于衬底基板2600的方向上形成了阶梯状结构，因而增加了第六公共线2322和第七公共线2323与像素电极之间形成的存储电容，进而可以进一步提升开口率。此外，由于数据线2310被设置于栅绝缘层2400形成的凹陷处，而部分第六公共线2322和第七公共线2323被设置于栅绝缘层2400形成的凸起处，因此可以避免数据线2310与栅绝缘层2400距离过近或者短路。
例如，在本公开的实施例中，第四公共线、第五公共线、第六公共线和第七公共线的个数和位置不限于图5(a)至5(d)示出的情形，可以根据实际的遮光需求和所需的存储电容情况设置。例如，可以仅在第三电极层2500设置第四公共线2532；例如，可以仅在第二电极层2300设置第七公共线2323。
例如，根据实际应用需求，上述不同实施例中阵列基板的设置第一公共线、第二公共线、第三公共线、第四公共线、第五公共线、第六公共线和第七公共线的示例可以相互组合得到新的实施例。例如，可根据实际生产需要，增减或改变其膜层的层数或结构，在此不作限定。
例如，本公开的再一个实施例的提供了一种显示面板100，如图6所示，该显示面板100包括本公开任一实施例所述的阵列基板2000。例如，该显示面板可以在不增加工艺流程的情况下提升开口率，并且可以增强存储电容的稳定性进而增加显示图像的稳定性。例如，在本公开的实施例中，显示面板100还可包括彩膜基板3000，该彩膜基板3000可以包括黑矩阵3001，该黑矩阵3001对应于阵列基板2000设置在覆盖像素电极之间的区域，以遮挡阵列基板上的像素电极之间的间隙的光线并提升图像对比度。阵列基板2000和彩膜基板3000例如通过封框胶350彼此结合形成液晶盒，在液晶盒内填充有液晶材料400。在液晶面板非显示侧(图6中的下侧)还可以设置背光模块500，以为显示面板进行显示操作时提供光源。
例如，本公开的再一个实施例的提供了一种显示设备10，如图7所示，该显示设备包括显示面板100，显示面板100包括本公开任一实施例所述的阵列基板2000。
例如，该显示设备10可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
需要说明的是，对于该显示设备的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示设备可以在不增加工艺流程的情况下提升开口率，并且可以增强存储电容的稳定性以及显示图像的稳定性。
例如，基于同一发明构思，本公开实施例还提供了一种本公开实施例提供的阵列基板2000的制造方法，以图2(a)和图2(b)所示出的情形为例，如图8所示，该制造方法可以包括以下步骤：
步骤S10：形成第二电极层2300，第二电极层2300包括数据线2310和第一公共线2321；
步骤S20：在第二电极层2300上形成绝缘层2200；
步骤S30：在绝缘层2200上形成第一电极层2100，第一电极层2100包括阵列分布的多个像素电极对2110，每一个像素电极对2110包括第一像素电极2111和与第一像素电极2111在行方向上相邻的第二像素电极2112，数据线2310在行方向上位于第一像素电极2111和第二像素电极2112之间，第一公共线2321位于在行方向上相邻的两个像素电极对2110之间，并且第一公共线2321与两个像素电极对2110中的像素电极部分交叠。
在本公开实施例提供的阵列基板2000的制作方法中，由于像素电极与第三公共线之间仅间隔绝缘层2200，像素电极与第三公共线之间的距离减小，因此像素电极与第三公共线之间形成的存储电容增加，在达到相同电容值的情况下，像素电极与第一公共线交叠的面积可以相应减小，也就是说，第一公共线占用的面积可以相应减小，进而提升了开口率。由于第一公共线2321可以与数据线2310在同一个工艺流程中形成(即第一公共线可以与数据线同层形成)，因此可以在不增加额外的工艺流程的情况下增加存储电容和开口率。
例如，由于第一公共线与栅线2520之间存在栅绝缘层2400，因此第一公共线与栅线2520不会短路。所以第一公共线可以在列方向上连续延伸，并使得第一公共线与整列像素电极形成的存储电容合并在一起，进而可以在不增加额外的工艺流程的情况下提升存储电容的稳定性以及显示图像的稳定性。
例如，在本公开实施例提供的阵列基板2000的制作方法中，还可包括提供衬底基板2600；在衬底基板2600上形成第三电极层2500；在第三电极层2500上形成栅绝缘层2400；第二电极层2300位于栅绝缘层2400上。
显然，本公开实施例提供的阵列基板的制作方法不限于图2(a)和图2(b)所示的情形，还可以包括如图3、图4以及图5(a)～5(b)所示的情形。
例如，在本公开实施例提供的阵列基板2000的制作方法中，第三电极层2500可以包括第二公共线2531，第二公共线2531位于在行方向上相邻的两个像素电极对2110之间(参见图3)。例如，第二公共线2531的面积可以小于第一公共线2321，进而阶梯状的结构可以增加第一公共线2321和像素电极交叠的面积，因此可以增加两者之间形成的存储电容，进而可以提升开口率。
例如，在本公开实施例提供的阵列基板2000的制作方法中，第三电极层2500包括第三公共线2510，第三公共线2510沿行方向延伸，并且与至少一个像素电极对2110的像素电极在所述衬底基板上的正投影至少部分交叠(参见图4)。
例如，在本公开实施例提供的阵列基板2000的制作方法中，还包括在栅绝缘层2400中形成过孔2410，第一公共线2321与第三公共线2510通过过孔2410电连接。进而使得可以通过第三公共线将所有第一公共线2321与像素电极之间形成的存储电容与第三公共线2510与像素电极之间形成的存储电容合并成一个整体，进而可以进一步的提升存储电容的稳定性，进而提高显示图像的稳定性。
例如，在本公开实施例提供的阵列基板2000的制作方法中，还包括在第三电极层2500形成第四公共线和第五公共线，第四公共线2532设置于数据线2310的一侧(例如图5(b)所示的数据线的左侧)，并且与数据线2310相邻(例如图5(b)所示的数据线的左侧相邻)的像素电极部分交叠；第五公共线2533设置于数据线2310的另一侧(例如图5(b)所示的数据线的右侧)，并且与数据线2310相邻(例如图5(b)所示的数据线的右侧相邻)的像素电极部分交叠。由此可以进一步增加存储电容，进而可以提升开口率。
例如，在本公开实施例提供的阵列基板2000的制作方法中，还包括在第二电极层2300形成第六公共线和第七公共线，第六公共线2322设置于数据线2310的一侧(例如图5(c)所示的数据线的左侧)，并且与数据线2310相邻(例如图5(c)所示的数据线的左侧相邻)的像素电极部分交叠；第七公共线2323设置于数据线2310的另一侧(例如图5(c)所示的数据线的右侧)，并且与数据线2310相邻(例如图5(c)所示的数据线的右侧相邻)的像素电极部分交叠。由此可以进一步增加垂直公共线与像素电极形成的存储电容，进而可以提升开口率。
本公开的实施例提供一种阵列基板及制造方法、显示面板和显示设备，可以在不增加工艺流程的情况下增加存储电容、提升开口率，并且可以增强存储电容的稳定性以及显示图像的稳定性。
以上仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (13)

1.一种阵列基板，包括：
衬底基板；
第一电极层，包括阵列排布的多个像素电极对，其中，每个所述像素电极对包括第一像素电极和与所述第一像素电极在行方向上相邻的第二像素电极；
第二电极层，包括数据线和第一公共线，其中，所述数据线在所述行方向上设置于所述第一像素电极和所述第二像素电极之间且沿列方向延伸，所述第一公共线设置于在所述行方向上相邻的两个所述像素电极对之间且沿所述列方向延伸，并且所述第一公共线与两个所述像素电极对中的像素电极在所述衬底基板上的正投影至少部分交叠；
绝缘层，设置于所述第一电极层与所述第二电极层之间以将二者彼此绝缘；
所述第一公共线和两个所述像素电极对中的像素电极在垂直于所述衬底基板的方向上形成阶梯状结构；其中，
所述第二电极层还包括第六公共线和/或第七公共线，所述第六公共线和/或第七公共线设置于所述数据线的两侧，并且分别与所述数据线相邻的像素电极在所述衬底基板上的正投影至少部分交叠。
2.如权利要求1所述的阵列基板，还包括：
第三电极层，设置于所述衬底基板上；
栅绝缘层，设置于所述第三电极层上；
其中，所述第二电极层设置于所述栅绝缘层上，所述绝缘层设置于所述第二电极层上，所述第一电极层设置于所述绝缘层上。
3.如权利要求2所述的阵列基板，其中，所述第三电极层包括第二公共线，所述第二公共线设置于在所述行方向上相邻的两个所述像素电极对之间。
4.如权利要求2所述的阵列基板，其中，所述第三电极层包括第三公共线，所述第三公共线沿所述行方向延伸，并且与至少一个所述像素电极对的所述像素电极在所述衬底基板上的正投影至少部分交叠。
5.如权利要求4所述的阵列基板，其中，所述第一公共线与所述第三公共线电连接。
6.如权利要求2-5任一所述的阵列基板，其中，所述第三电极层还包括第四公共线和/或第五公共线，所述第四公共线和/或第五公共线设置于所述数据线的两侧，并且分别与所述数据线相邻的像素电极在所述衬底基板上的正投影至少部分交叠。
7.一种显示面板，包括如权利要求1-6任一所述的阵列基板。
8.一种显示设备，包括如权利要求7所述的显示面板。
9.一种阵列基板制造方法，包括：
形成衬底基板；
形成第二电极层，其中，所述第二电极层包括数据线和第一公共线；
在所述第二电极层上形成绝缘层；
在所述绝缘层上形成第一电极层，其中，所述第一电极层包括阵列分布的多个像素电极对，每一个所述像素电极对包括第一像素电极和与所述第一像素电极在行方向上相邻的第二像素电极，所述数据线在所述行方向上位于所述第一像素电极和所述第二像素电极之间，所述第一公共线位于在所述行方向上相邻的两个所述像素电极对之间，并且所述第一公共线与两个所述像素电极对中的像素电极在所述衬底基板上的正投影至少部分交叠；
所述第一公共线和所述两个所述像素电极对中的像素电极在垂直于所述衬底基板的方向上形成阶梯状结构；其中，
在所述第二电极层形成第六公共线和/或第七公共线，其中，所述第六公共线和/或第七公共线设置于所述数据线的两侧，并且分别与所述数据线相邻的像素电极在所述衬底基板上的正投影至少部分交叠。
10.如权利要求9所述的方法，还包括：
在所述衬底基板上形成第三电极层；
在所述第三电极层上形成栅绝缘层；其中，所述第二电极层位于所述栅绝缘层上。
11.如权利要求10所述的方法，其中，所述第三电极层包括第二公共线，所述第二公共线位于在所述行方向上相邻的两个所述像素电极对之间。
12.如权利要求11所述的方法，其中，所述第三电极层包括第三公共线，所述第三公共线沿所述行方向延伸，并且与至少一个所述像素电极对的所述像素电极在所述衬底基板上的正投影至少部分交叠。
13.如权利要求10-12任一所述的方法，还包括在所述第三电极层形成第四公共线和/或第五公共线，其中，所述第四公共线和/或第五公共线设置于所述数据线的两侧，并且分别与所述数据线相邻的像素电极在所述衬底基板上的正投影至少部分交叠。
CN201610849815.6A 2016-09-26 2016-09-26 阵列基板及其制造方法、显示面板和显示设备 Active CN106449652B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610849815.6A CN106449652B (zh) 2016-09-26 2016-09-26 阵列基板及其制造方法、显示面板和显示设备
US15/737,087 US10658394B2 (en) 2016-09-26 2017-06-07 Array substrate and manufacturing method thereof, display panel and display device
PCT/CN2017/087445 WO2018054098A1 (zh) 2016-09-26 2017-06-07 阵列基板及其制造方法、显示面板和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610849815.6A CN106449652B (zh) 2016-09-26 2016-09-26 阵列基板及其制造方法、显示面板和显示设备

Publications (2)

Publication Number Publication Date
CN106449652A CN106449652A (zh) 2017-02-22
CN106449652B true CN106449652B (zh) 2019-05-28

Family

ID=58169517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610849815.6A Active CN106449652B (zh) 2016-09-26 2016-09-26 阵列基板及其制造方法、显示面板和显示设备

Country Status (3)

Country Link
US (1) US10658394B2 (zh)
CN (1) CN106449652B (zh)
WO (1) WO2018054098A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449652B (zh) * 2016-09-26 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
CN110085126A (zh) * 2019-05-10 2019-08-02 深圳市华星光电半导体显示技术有限公司 组合式显示面板
JP7345293B2 (ja) * 2019-06-28 2023-09-15 スタンレー電気株式会社 液晶素子、照明装置
CN112513725B (zh) * 2019-07-16 2023-10-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置和阵列基板的制作方法
CN110568687A (zh) * 2019-09-03 2019-12-13 深圳市华星光电技术有限公司 像素结构及显示装置
KR20210106053A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 표시 장치
CN113109972A (zh) * 2021-04-26 2021-07-13 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582423A (zh) * 2009-06-30 2009-11-18 友达光电股份有限公司 像素结构及其制作方法
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN103185997A (zh) * 2011-12-30 2013-07-03 上海天马微电子有限公司 像素结构及薄膜晶体管阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101905757B1 (ko) * 2011-11-17 2018-10-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102655156B (zh) * 2012-03-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN104020617A (zh) * 2014-05-20 2014-09-03 京东方科技集团股份有限公司 阵列基板及其驱动方法、液晶显示面板、显示装置
US10025413B2 (en) * 2015-08-31 2018-07-17 Lg Display Co., Ltd. Display panel with conductive lines under thin-film transistors
CN106449652B (zh) * 2016-09-26 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582423A (zh) * 2009-06-30 2009-11-18 友达光电股份有限公司 像素结构及其制作方法
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN103185997A (zh) * 2011-12-30 2013-07-03 上海天马微电子有限公司 像素结构及薄膜晶体管阵列基板

Also Published As

Publication number Publication date
US20180366491A1 (en) 2018-12-20
US10658394B2 (en) 2020-05-19
CN106449652A (zh) 2017-02-22
WO2018054098A1 (zh) 2018-03-29

Similar Documents

Publication Publication Date Title
CN106449652B (zh) 阵列基板及其制造方法、显示面板和显示设备
US9647009B1 (en) TFT array substrate structure
US9716116B1 (en) TFT array substrate
TWI514055B (zh) 顯示面板與其製造方法
US10615181B2 (en) Array substrate, display panel, manufacturing method, and display device
US20180292693A1 (en) A display panel and an array substrate thereof
US20210183893A1 (en) Array substrate
CN113359344B (zh) 阵列基板、液晶显示面板以及液晶显示装置
CN102508376B (zh) 液晶显示面板以及其制造方式
CN101650502B (zh) 液晶显示面板
TWI397756B (zh) 主動陣列基板、液晶顯示面板及製造主動陣列基板之方法
US20150116605A1 (en) Display panel
CN106094373A (zh) Tft基板及其制作方法
CN101308297B (zh) 液晶显示面板及应用其的液晶显示装置
CN101276112B (zh) 影像显示系统
CN101561609A (zh) 主动阵列基板、液晶显示面板及制造主动阵列基板的方法
CN1971910A (zh) 液晶显示装置、像素阵列基板及防止显示面板闪烁的方法
US20090185089A1 (en) Pixel structure of liquid crystal display panel and method of making the same
US9703152B2 (en) Liquid crystal display device
CN110176464A (zh) 阵列基板及其制作方法与显示装置
KR20120004194A (ko) 액정 표시 패널 및 그 제조 방법
US20100315573A1 (en) Liquid crystal panel, application and manufacturing method thereof
JP5939755B2 (ja) 液晶表示装置
CN101169530A (zh) 像素结构及应用此像素结构的液晶显示面板
CN103311254B (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant