JP5183913B2

JP5183913B2 - 半導体装置の製造方法

Info

Publication number: JP5183913B2
Application number: JP2006316508A
Authority: JP
Inventors: 慶太松田
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2006-11-24
Filing date: 2006-11-24
Publication date: 2013-04-17
Anticipated expiration: 2026-11-24
Also published as: JP2008130949A; US7875538B2; US20080121934A1

Description

本発明は半導体装置の製造方法に関し、特に、窒化物半導体層とインジウムを含む層とのショットキ接合を有する半導体装置の製造方法に関する。

窒化物を含む化合物半導体（窒化物半導体）としては、窒化ガリウム（ＧａＮ）を含む半導体装置（ＧａＮ半導体装置）が知られている。ＧａＮ半導体装置は、高周波かつ高出力で動作するパワー素子として用いられている。特に、マイクロ波、準ミリ波、ミリ波等の高周波帯域において増幅を行うのに適した半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）等のＦＥＴの開発が進められている。

ＦＥＴのゲート電極やショットキダイオードのアノード電極には、ショットキ接合を有する電極（ショットキ電極）が用いられる。ショットキ電極においてはリーク電流が小さいことが求められる。リーク電流を低減するためにはショットキバリア高さを大きくすることが好ましい。このため、窒化物半導体とのショットキ電極にはＴｉ（チタン）／Ｐｔ（白金）／Ａｕ（金）、Ｎｉ／Ａｕ、Ｐｔ／Ａｕ等の仕事関数の大きい金属を窒化物半導体層に接触させる電極が用いられている。なお、窒化物半導体としては、例えば、ＧａＮ、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、ＧａＮとＡｌＮとの混晶であるＡｌＧａＮ、ＧａＮとＩｎＮとの混晶であるＩｎＧａＮ、ＧａＮとＡｌＮとＩｎＮとの混晶であるＡｌＩｎＧａＮ等がある。

また、特許文献１には、酸化亜鉛等の透明チャネル層上に透明なＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ：インジウムスズ酸化物、以下ＩＴＯ）を電極として用いる技術が開示されている。
特開２００２−３１９６８２号公報

しかしながら、従来の窒化物半導体のショットキ接合においては、仕事関数の大きな金属をショットキ電極に用いても、ショットキバリア高さはほとんど変わらない。これは、窒化物半導体の表面のピンニング準位の影響と考えられる。このため、リーク電流の低減が難しい。さらに、窒化物半導体とショットキ電極との界面に不純物が残存し、逆バイアス印加時にリーク電流が大きくなる。そこで、本発明は、ショットキ接合のリーク電流を抑制することを目的とする。

本発明は、チャネル層を含む窒化物半導体層に接したＩＴＯ層又はＩｎ _２Ｏ _３層を含むゲート電極を形成する工程と、前記チャネル層に接続するソース電極およびドレイン電極を形成する工程と、前記ゲート電極を形成する工程の後、不活性ガス雰囲気中で前記ゲート電極を熱処理する工程と、を具備することを特徴とする半導体装置の製造方法である。本発明によれば、ショットキ接合における逆方向電流のリーク電流を抑制し、順方向電流の理想係数を１に近づけることが可能な半導体装置の製造方法を提供することができる。

上記構成において、前記窒化物半導体層は前記ゲート電極と接するＡｌＧａＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含む構成とすることができる。

上記構成において、前記ゲート電極を形成する工程は、前記ＩＴＯ層又はＩｎ _２Ｏ _３層上にバリア層を介してＡｕ電極層を形成する工程を含む構成とすることができる。この構成によれば、電極を低抵抗化することができる。

上記構成において、前記不活性ガスは窒素ガスである構成とすることができる。また、上記構成において、前記熱処理は２５０℃〜５５０℃で行う構成とすることができる。

上記構成において、前記ゲート電極を形成する工程は、前記ＩＴＯ層又はＩｎ _２Ｏ _３層を前記窒化物半導体層上に形成する工程と、前記熱処理する工程の後に、ゲート電極を形成すべき領域以外の前記ＩＴＯ層又はＩｎ _２Ｏ _３層を除去する工程と、を含む構成とすることができる。この構成によれば、ショットキ電極とオーミック電極との間の窒化物半導体層内の酸素もゲッタリングすることができる。よって、よりリーク電流を抑制することができる。

上記構成において、前記ゲート電極を形成する工程は、真空蒸着法、スパッタリング法、ＭＯＣＶＤ法およびＡＬＤ法のいずれかを用い前記ＩＴＯ層又はＩｎ _２Ｏ _３層を形成する工程を含む構成とすることができる。

本発明によれば、窒化物半導体層とインジウムを含む層とのショットキ接合を形成することにより、ショットキ接合の逆方向電流のリーク電流を抑制し、順方向電流の理想係数を１に近づけることができる。

以下、本発明の実施例を図面を参照に説明する。

図１は作製したＦＥＴの製造工程を示す断面図である。図１（ａ）を参照に、サファイア基板１０上に、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用い、窒化物半導体層として、膜厚が２μｍのアンドープＧａＮ電子走行層１２、電子走行層１２上に膜厚が２５ｎｍのアンドープのＡｌ_０．２５Ｇａ_０．７５Ｎ電子供給層１４を形成した。図１（ｂ）を参照に、素子分離領域をエッチングした（不図示）。電子走行層１２内の２次元電子ガス（チャネル層）に電気的に接続する一対のオーミック電極としてＴｉ／Ａｕのソース電極１６及びドレイン電極１８を蒸着法及びリフトオフ法を用い形成した。図１（ｃ）を参照に、インジウムを含む層２２を電子供給層１４上に真空蒸着法及びリフトオフ法を用い形成した。インジウムを含む層２２上にバリア層２３を介しＡｕ電極層２４を蒸着法及びリフトオフ法を用い形成した。これにより、インジウムを含む層２２、バリア層２３及びＡｕ電極層２４からなるゲート電極２０が形成される。ショットキ電極であるゲート電極２０の各層の詳細は後述する。図１（ｄ）を参照に、３５０℃で３０分のアニール（熱処理）を行った。熱処理の雰囲気については後述する。

図２を参照に、作成したサンプルはＡからＥの５種類である。サンプルＡとＢとは同じウエハaを用いており、図１（ｃ）において、ゲート電極２０を形成する前に分割した。サンプルＡは、インジウムを含む層２２は形成せず、バリア層２３としてＮｉ（ニッケル）を８０ｎｍ、Ａｕ電極層２４としてＡｕを１００ｎｍ形成した。サンプルＢは、インジウムを含む層２２としてＩＴＯを５０ｎｍ、バリア層２３としてＮｉを８０ｎｍ、Ａｕ電極層２４としてＡｕを１００ｎｍを形成した。ＩＴＯの成膜は、ソースとしてＩｎ_２Ｏ_３及びＳｎＯ_２を用い、ＥＢ（ＥｌｅｃｔｒｏｎＢｅａｍ）を用いた蒸着であり、ＥＢ電流が１０から２０ｍＡで行った。その後、サンプルＡ及びＢは同じ工程を行った。同様に、サンプルＣとＤとは同じウエハｂを用いている。ゲート電極２０はサンプルＢと同じＩＴＯ／Ｎｉ／Ａｕであり、図１（ｄ）において、熱処理する前にウエハｂを分割した。サンプルＣは熱処理を空気雰囲気で行い、サンプルＤは窒素雰囲気で熱処理を行った。サンプルＥはインジウムを含む層２２としてＩｎ_２Ｏ_３を５０ｎｍ、バリア層２３としてＮｉを８０ｎｍ、Ａｕ電極層２４としてＡｕを１００ｎｍ形成した。

図３（ａ）はサンプルＡの熱処理前のゲート順方向特性、図３（ｂ）はゲート逆方向特性を示す図である。電流はゲート電極単位面積あたりの電流を示している。図４（ａ）及び図４（ｂ）はサンプルＡの３５０℃で３０分の熱処理後のゲート順方向及び逆方向特性を示す図である。ここで、各図で複数の曲線はウエハ内の数点のＦＥＴの各特性を示している。３５０℃の熱処理により、順方向電流及び逆方向電流とも約２桁減少している。このように、従来用いられていたＮｉ／Ａｕをショットキ電極とした場合、３５０℃の熱処理によりリーク電流が減少する。

図５（ａ）及び図５（ｂ）はサンプルＢの熱処理前のゲート順方向特性及びゲート逆方向特性を示す図である。図６（ａ）及び図６（ｂ）はサンプルＢの３５０℃で３０分の熱処理後のゲート順方向及び逆方向特性を示す図である。３５０℃の熱処理により、逆方向電流は約４桁減少している。また、順方向電流は電圧が０．５Ｖ以上で流れ始めている。これらはショットキバリアが高くなったためと考えられる。また、順方向電流の傾きが大きくなっており、ショットキ接合の理想係数が１に近づいている。同じウエハを分割したサンプルＡとＢとの比較より、ショットキ電極としてＩＴＯを電子供給層１４上に形成し、熱処理することにより、ショットキバリアが高くなることがわかった。

図７（ａ）及び図７（ｂ）はサンプルＣの熱処理前、図８（ａ）及び図８（ｂ）はサンプルＣの熱処理後のゲート順方向特性及びゲート逆方向特性を示す図である。また、図９（ａ）及び図９（ｂ）はサンプルＤの熱処理前、図１０（ａ）及び図１０（ｂ）はサンプルＤの熱処理後のゲート順方向特性及びゲート逆方向特性を示す図である。空気中で熱処理したサンプルＣ、窒素中で熱処理したサンプルＤとも逆方向電流は４桁減少し、順方向電流は電圧が０．５Ｖ以上で流れ始めている。しかしながら、空気中でアニールしたサンプルＣのほうが、順方向電流のばらつきが大きい。

図１１及び図１２はそれぞれ、サンプルＣ及びサンプルＤの容量−電圧特性（Ｃ−Ｖ特性）を示す図である。空気中で熱処理したサンプルＣはＣ−Ｖ特性のバラツキが大きい。このように、熱処理は酸素を含まない雰囲気で行うことが好ましい。

以上のように、ショットキ電極の半導体層と接する金属をＩＴＯとし、熱処理することで、ショットキ特性が大きく改善した。熱処理は酸素を含まない雰囲気で行うことが好ましいことがわかった。これらの理由は明確ではないが、例えば以下のように考えられる。

図１３を参照に、ＡｌＧａＮ電子供給層１４表面には酸化層が形成されている。逆方向電流は図中矢印のようにソース電極１６から２次元電子ガス（２ＤＥＧ）１３を介しゲート電極２０に流れる。図１４（ａ）及び図１４（ｂ）は逆方向電圧を印加したときのゲート電極２０下のエネルギーバンド図である。理想的には図１４（ａ）のようにゲート電極２０と電子走行層１２との間には、電子供給層１４がバリアとなり、リーク電流は小さいはずである。しかしながら、電子供給層１４の表面に酸化層が形成されると、図１４（ｂ）のように、電子供給層１４の表面に準位３４が形成される。このため、バンドが曲がりバリアの幅が小さくなってしまう。このため、電子がトンネリングしてしまいリーク電流が大きくなる。

図１３を参照に、ゲート電極２０の電子供給層１４に接する膜をインジウムを含む層とする。これにより、熱処理時にＩＴＯがＡｌＧａＮ電子供給層１４の表面の酸化層３０の酸素及び電子供給層１４の内部に生じる酸素をゲッタリングし、ゲッタリング層３２が形成される。したがって、図１４（ｂ）のような酸素による準位３４は消失し、図１４（ａ）のように、理想的なショットキ接合を得ることができる。よって、順方向電流及び逆方向電流のリーク電流が減少したものと考えられる。

一方、Ｃ−Ｖ測定においては、電子供給層１４表面の酸化層３０の状態が反映される。よって、空気中で熱処理したサンプルＣにおいては、電子供給層１４表面の酸化がより進んでしまう。この酸化による表面状態のばらつきが大きいため、サンプルＣのＣ−Ｖ特性は大きくばらついたものと考えられる。

図１５は、ゲート電極としてＩＴＯ／Ｎｉ／Ａｕを用い、熱処理雰囲気窒素としたときの熱処理温度に対するリーク電流を示す図である。リーク電流は電圧が−１０Ｖの単位面積あたりの電流を示している。熱処理温度が２５０℃から５５０℃において、リーク電流は熱処理前に比べ約３桁小さくなっていることがわかる。

図１６（ａ）及び図１６（ｂ）はサンプルＥの熱処理前、図１７（ａ）及び図１７（ｂ）はサンプルＥの熱処理後のゲート順方向性及びゲート逆方向特性を示す図である。ゲート電極２０をＩｎ_２Ｏ_３（酸化インシウム）／Ｎｉ／ＡｕとしたサンプルＥにおいても熱処理によりショットキ特性が改善している。このように、電子供給層１４に接する層はＩＴＯでなくともインジウムを含む層であれば、電子供給層１４表面の酸化層をゲッタリングし、ショットキ特性を改善することができる。

実施例２はゲート電極２０の形成方法が異なる例である。図１８（ａ）から図１８（ｄ）は実施例２に係るＦＥＴの製造工程を示す断面図である。図１８（ａ）を参照に、インジウムを含む層２２としてＩｎ_２Ｏ_３層をＡｌＧａＮ電子供給層１４上の全面に形成する。Ｉｎ_２Ｏ_３層はＭＯＣＶＤ装置のチャンバ内で電子供給層１４を成膜後連続して成膜することができる。

図１８（ｂ）を参照に、インジウムを含む層２２の一部を除去し電子供給層１４を露出させる。露出した電子供給層１４上にソース電極１６及びドレイン電極１８を形成する。図１８（ｃ）を参照に、インジウムを含む層２２上にバリア層２３としてＮｉを８０ｎｍ、Ａｕ電極層２４を１００ｎｍ形成する。窒素雰囲気中で熱処理を行う。これにより、インジウムを含む層２２により酸素がゲッタリングされ、酸素ゲッタリング層３２が形成される。図１８（ｄ）を参照に、ゲート電極となるべき領域以外のインジウムを含む層２２を除去する。以上によりゲート電極２０が形成され、実施例２に係るＦＥＴが完成する。

実施例２においては、ソース電極１６とドレイン電極１８との間（つまりショットキ電極とオーミック電極の間）の電子供給層１４の酸素をゲッタリングすることができる。リーク電流の原因として、前述した電子供給層１４の表面の酸化層以外に成長中に取り込まれる電子供給層１４内の酸素が考えられる。実施例２においては、ソース電極１６とドレイン電極１８との間の電子供給層１４表面の酸素とともに電子供給層１４内の酸素もゲッタリングすることができる。よって、リーク電流をより抑制することができる。

さらに、インジウムを含む層２２をＭＯＣＶＤ法を用い形成する場合は、窒化物半導体層を成長後連続してインジウムを含む層２２を成長できる。これにより、製造工程を簡略化することができる。

実施例１および実施例２は電子供給層１４としてＡｌＧａＮを用いた場合の例であったが、窒化物半導体層の表面は酸化しやすい。よって、ショットキ電極２０として、窒化物半導体層に接してインジウムを含む層２２を設けることにより、ショットキ特性を改善することができる。

特に、ＡｌＧａＮ、ＩｎＡｌＧａＮやＧａＮは表面が酸化しやすく、またショットキ接合によく用いられる半導体層である。よって、窒化物半導体層は、インジウムを含む層２２と接するＡｌＧａＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことが好ましい。これらの窒化物半導体層においても、インジウムを含む層２２を形成することにより、ショットキ特性を改善することができる。ＡｌＧａＮは特に表面が酸化し易いため、ＡｌＧａＮ上にショットキ電極を形成する場合は、インジウムを含む層２２を設けることが特に好ましい。

ショットキ電極は、ＩＴＯ等のインジウムを含む層２２のみであってもよいが、例えば順方向電流の立ち上がりを良くするためには、インジウムを含む層２２上にバリア層２３を介しＡｕ電極層２４を設けることが好ましい。なお、バリア層２３はＮｉに限られず、インジウムを含む層２２とＡｕ電極層２４とのバリアとして機能する材料であればよい。

ショットキ電極は、Ｉｎ_２Ｏ_３層又はＩＴＯ層を含むことが好ましい。インジウムを含む層２２は実施例１においては真空蒸着法及びリフトオフ法以外にもスパッタリング法およびエッチング法により形成することができる。また、実施例２においてはＭＯＣＶＤ法以外にも、真空蒸着法、スパッタリング法またはＡＬＤ（Ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ）法を用いることもできる。

また、窒化物半導体層の表面を酸化させないためには、熱処理を行う工程は、酸素を含まない不活性ガス雰囲気中で行うことが好ましい。さらに、図１５のように、熱処理温度は２５０℃〜５５０℃で行うことが好ましい。

ソース電極およびドレイン電極（一対のオーミック電極）が窒化物半導体層上に形成された横型ＦＥＴ以外にも、ソース電極が窒化物半導体層上、ドレイン電極が窒化物半導体層の下に形成された縦型ＦＥＴに本発明のショットキ電極を用いることができる。また、ＦＥＴ以外にもショットキダイオード等、ショットキ接合を用いる半導体装置に本発明のショットキ電極を用いることができる。

以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１（ａ）から図１（ｄ）は作製したサンプルの製造工程を示す断面図である。図２は作製したサンプルの条件を示す図である。図３（ａ）及び図３（ｂ）はサンプルＡの熱処理前のゲートＩ−Ｖ特性を示す図である。図４（ａ）及び図４（ｂ）はサンプルＡの熱処理後のゲートＩ−Ｖ特性を示す図である。図５（ａ）及び図５（ｂ）はサンプルＢの熱処理前のゲートＩ−Ｖ特性を示す図である。図６（ａ）及び図６（ｂ）はサンプルＢの熱処理後のゲートＩ−Ｖ特性を示す図である。図７（ａ）及び図３（ｂ）はサンプルＣの熱処理前のゲートＩ−Ｖ特性を示す図である。図８（ａ）及び図８（ｂ）はサンプルＣの熱処理後のゲートＩ−Ｖ特性を示す図である。図９（ａ）及び図９（ｂ）はサンプルＤの熱処理前のゲートＩ−Ｖ特性を示す図である。図１０（ａ）及び図１０（ｂ）はサンプルＤの熱処理後のゲートＩ−Ｖ特性を示す図である。図１１はサンプルＣの熱処理後のゲートＣ−Ｖ特性を示す図である。図１２はサンプルＤの熱処理後のゲートＣ−Ｖ特性を示す図である。図１３はリーク電流の推定される原因を示す図である。図１４（ａ）及び図１４（ｂ）はゲート電極下のエネルギーバンド図である。図１５は熱処理温度に対するリーク電流を示す図である。図１６（ａ）及び図１６（ｂ）はサンプルＥの熱処理前のゲートＩ−Ｖ特性を示す図である。図１７（ａ）及び図１７（ｂ）はサンプルＥの熱処理後のゲートＩ−Ｖ特性を示す図である。図１８（ａ）から図１８（ｄ）は実施例２に係るＦＥＴの製造工程を示す断面図である。

符号の説明

１０基板
１２電子走行層
１４電子供給層
１６ソース電極
１８ドレイン電極
２０ゲート電極
２２インジウムを含む層
２３バリア層
２４Ａｕ電極層
３０酸化層
３２ゲッタリング層

Claims

チャネル層を含む窒化物半導体層に接したＩＴＯ層又はＩｎ _２Ｏ _３層を含むゲート電極を形成する工程と、
前記チャネル層に接続するソース電極およびドレイン電極を形成する工程と、
前記ゲート電極を形成する工程の後、不活性ガス雰囲気中で前記ゲート電極を熱処理する工程と、を具備することを特徴とする半導体装置の製造方法。
前記窒化物半導体層は前記ゲート電極と接するＡｌＧａＮ、ＩｎＡｌＧａＮ又はＧａＮからなる層を含むことを特徴とする請求項１記載の半導体装置の製造方法。
前記ゲート電極を形成する工程は、前記ＩＴＯ層又はＩｎ _２Ｏ _３層上にバリア層を介してＡｕ電極層を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
前記不活性ガスは窒素ガスであることを特徴とする請求項１記載の半導体装置の製造方法。
前記熱処理は２５０℃〜５５０℃で行うことを特徴とする請求項１記載の半導体装置の製造方法。
前記ゲート電極を形成する工程は、
前記ＩＴＯ層又はＩｎ _２Ｏ _３層を前記窒化物半導体層上に形成する工程と、
前記熱処理する工程の後に、前記ゲート電極を形成すべき領域以外の前記ＩＴＯ層又はＩｎ _２Ｏ _３層を除去する工程と、を含むことを特徴とする請求項１記載の半導体装置の製造方法。
前記ゲート電極を形成する工程は、真空蒸着法、スパッタリング法、ＭＯＣＶＤ法およびＡＬＤ法のいずれかを用い前記ＩＴＯ層又はＩｎ _２Ｏ _３層を形成する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。