JP2008010461A - ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法 - Google Patents

Abstract

【課題】リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法を提供する。
【解決手段】アンドープまたはｎ型の窒化物半導体層からなる第１層と、第１層上に形成されたｐ型の窒化物半導体層からなる第２層と、第２層上に間隔を隔てて形成されたアンドープまたはｎ型の窒化物半導体層からなる一対の第３層と、一対の第３層の間における第２層の領域の少なくとも一部に形成されたゲート電極と、一対の第３層のうち、一方の第３層上に形成されたソース電極と、他方の第３層上に形成されたドレイン電極と、を含む、ヘテロ接合電界効果型トランジスタとヘテロ接合電界効果型トランジスタの製造方法である。
【選択図】図１

Description

本発明は、窒化物半導体を用いたヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法に関し、特に、リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法に関する。

従来、窒化物系ＩＩＩ−Ｖ族化合物半導体などの窒化物半導体を用いたヘテロ接合電界効果型トランジスタのノーマリオフを実現するための方法として、たとえば、ゲート電極の下方の窒化物半導体からなる障壁層をプラズマエッチングによって薄層化してリセスゲートを形成する方法があった（たとえば、非特許文献１参照）。

しかしながら、プラズマエッチングを用いた場合、エネルギを持った粒子によって障壁層が叩かれるために障壁層の下方に位置するチャネル領域がダメージを受け、２次元電子ガス濃度および電子移動度が低下するという問題があった。

また、特許文献１には、プラズマエッチングによってリセスゲートを形成するとともにイオン注入によってｐ型層を形成する方法が開示されているが、プラズマエッチングおよびイオン注入のいずれもチャネル領域にダメージを与える方法であり、上記の問題の根本的な解決にはならない。
特開２００１−１８５７１７号公報 中田健，川崎健，八重樫誠司、「リセスゲートを用いたノーマリオフ ＡｌＧａＮ／ＧａＮ ＨＥＭＴ」、信学技報、Ｖｏｌ．１０５、Ｎｏ．３２５、ｐｐ．５１−５６

上記の事情に鑑みて、本発明の目的は、リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法を提供することにある。

本発明は、アンドープまたはｎ型の窒化物半導体層からなる第１層と、第１層上に形成されたｐ型の窒化物半導体層からなる第２層と、第２層上に間隔を隔てて形成されたアンドープまたはｎ型の窒化物半導体層からなる一対の第３層と、一対の第３層の間の第２層の領域の少なくとも一部に形成されたゲート電極と、一対の第３層のうち、一方の第３層上に形成されたソース電極と、他方の第３層上に形成されたドレイン電極と、を含む、ヘテロ接合電界効果型トランジスタである。

また、本発明は、アンドープまたはｎ型の窒化物半導体層からなる第１層と、第１層上に形成されたＭｇのδドーピング層からなる第２層と、第２層上に間隔を隔てて形成されたアンドープまたはｎ型の窒化物半導体層からなる一対の第３層と、一対の第３層の間の第２層の領域の少なくとも一部に形成されたゲート電極と、一対の第３層のうち、一方の第３層上に形成されたソース電極と、他方の第３層上に形成されたドレイン電極と、を含む、ヘテロ接合電界効果型トランジスタである。

また、本発明は、アンドープまたはｎ型の窒化物半導体層からなる第１層上にｐ型の窒化物半導体層またはＭｇのδドーピング層からなる第２層を形成する工程と、第２層上にアンドープまたはｎ型の窒化物半導体層からなる第３層を形成する工程と、第３層上にソース電極およびドレイン電極を形成する工程と、第３層の一部を光化学エッチング法により除去して第２層の表面の一部を露出させる工程と、露出した前記第２層の表面の少なくとも一部の領域にゲート電極を形成する工程と、を含む、ヘテロ接合電界効果型トランジスタの製造方法である。

ここで、本発明のヘテロ接合電界効果型トランジスタの製造方法においては、光化学エッチング法に用いられる光が、第３層のバンドギャップエネルギよりも大きいエネルギの光を含むことが好ましい。

また、本発明のヘテロ接合電界効果型トランジスタの製造方法においては、光化学エッチング法において、ソース電極およびドレイン電極の少なくとも一部を電極として利用することが好ましい。

本発明によれば、リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法を提供することができる。

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。

（実施の形態１）
図１に、本発明のヘテロ接合電界効果型トランジスタの好ましい一例の模式的な断面図を示す。図１に示すヘテロ接合電界効果型トランジスタは、基板としてのＳｉ基板１上に、ＡｌＮ層とＧａＮ層とが交互に複数層積層された多重バッファ層２、チャネル層としてのＧａＮ層３、ヘテロ特性改善層としてのＡｌＮ層４、第１層としてのアンドープ（ｎ型ドーパントおよびｐ型ドーパントのいずれもドーピングされていない）またはｎ型のＡｌ_0.3Ｇａ_0.7Ｎ層５、第２層としてのｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６および一対の第３層としてのアンドープまたはｎ型のＡｌ_0.3Ｇａ_0.7Ｎ層７がこの順序で積層された構成を有している。

ここで、アンドープまたはｎ型の一対のＡｌ_0.3Ｇａ_0.7Ｎ層７は、ｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６上に間隔を隔てて形成されており、一方のＡｌ_0.3Ｇａ_0.7Ｎ層７上にはソース電極８が形成され、他方のＡｌ_0.3Ｇａ_0.7Ｎ層７上にはドレイン電極１０が形成されている。また、これらのＡｌ_0.3Ｇａ_0.7Ｎ層７の間のｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６の領域にゲート電極９が形成されている。

また、ＡｌＮ層４のバンドギャップは、ＧａＮ層３のバンドギャップよりも大きいため、ＧａＮ層３とＡｌＮ層４との界面のＧａＮ層３側にチャネル領域となる２次元電子ガス層が形成される。そして、ソース電極８から供給されたキャリアはチャネル領域となる２次元電子ガス層を通ってドレイン電極１０から取り出されることになるが、チャネル領域におけるキャリアの進行の有無はゲート電極９への電圧の印加の有無によって制御することができる。

図１に示すヘテロ接合電界効果型トランジスタは、たとえば以下のようにして製造することができる。まず、図２の模式的断面図に示すように、Ｓｉ基板１上に、多重バッファ層２、たとえば層厚２μｍのＧａＮ層３、たとえば層厚１ｎｍのＡｌＮ層４、たとえば層厚１０ｎｍのアンドープまたはｎ型のＡｌ_0.3Ｇａ_0.7Ｎ層５、たとえば層厚３ｎｍでキャリア濃度が５×１０¹⁶ｃｍ^-3のｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６、およびたとえば層厚２０ｎｍのアンドープまたはｎ型のＡｌ_0.3Ｇａ_0.7Ｎ層７をこの順序で、たとえばＭＯＣＶＤ法またはＭＢＥ法などの気相成長法により成長させる。

ここで、基板としては、Ｓｉ基板１に限定されず、たとえばサファイア基板またはＳｉＣ基板などの半導体基板を用いることもできる。なお、基板の種類に応じて、多重バッファ層２の層構造が変化し得る。

また、チャネル層としてのＧａＮ層３の層厚は、１μｍ以上であることが好ましい。また、チャネル層のキャリア濃度は、可能な限り小さくすることが好ましく、たとえば１０¹⁵ｃｍ^-3以下とすることが好ましい。

また、第１層としてのＡｌ_0.3Ｇａ_0.7Ｎ層５の組成および層厚は特に限定されるものではないが、組成によってノーマリオフ化に必要となる層厚が変化する。たとえば、Ａｌ_0.3Ｇａ_0.7Ｎ層５の場合には、層厚を１０ｎｍ以下とすることでノーマリオフ化が可能となる。また、第３層としてのＡｌ_0.3Ｇａ_0.7Ｎ層７の組成、層厚およびキャリア濃度は特に限定されない。

次に、フォトリソグラフィ技術を利用して、Ａｌ_0.3Ｇａ_0.7Ｎ層７の表面上に所定の形状にパターンニングされたレジストを形成し、その上からソース電極およびドレイン電極用の金属膜をたとえば蒸着法などによって形成する。そして、レジストをリフトオフにより除去した後に、Ａｌ_0.3Ｇａ_0.7Ｎ層７の表面上に残った金属膜について熱処理を施す。これにより、図３の模式的断面図に示すように、Ａｌ_0.3Ｇａ_0.7Ｎ層７の表面上にソース電極８およびドレイン電極１０が形成され、ソース電極８およびドレイン電極１０はそれぞれＡｌ_0.3Ｇａ_0.7Ｎ層７とオーミック接触をとる。

ここで、ソース電極８およびドレイン電極１０を形成するための金属膜としては、たとえばＴｉ層とＡｌ層とをこの順序で積層した金属膜、またはＨｆ層、Ａｌ層、Ｈｆ層およびＡｕ層をこの順序で積層した金属膜などを用いることができる。

続いて、Ａｌ_0.3Ｇａ_0.7Ｎ層７の一部を光化学エッチング法により除去することによって、図４の模式的断面図に示すように、ｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６の表面の一部を露出させてリセスゲートを形成する。なお、エッチング時間は、光化学エッチング法によってＡｌ_0.3Ｇａ_0.7Ｎ層７の層厚全体がエッチングされる時間よりも長い時間エッチングすればよい。光化学エッチング法によるエッチングはｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６に達すると停止するため、それ以上エッチングは進行しない。

そして、露出したｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６の表面の少なくとも一部の領域にｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６とショットキー接触となるたとえばＷＮなどからなるゲート電極９を形成し、ゲート電極９が形成された後のウエハをチップ状に分割することによって、図１に示すヘテロ接合電界効果型トランジスタが作製される。

ここで、光化学エッチング法は、たとえば、Ａｌ_0.3Ｇａ_0.7Ｎ層７の表面の一部を溶液（たとえば、Ｈ₂ＳＯ₄またはＫＯＨ）に接触させて第１の電極とし、同じく上記の溶液に接触したソース電極８およびドレイン電極１０の少なくとも一部を第２の電極として第１の電極と第２の電極との間に上記の溶液を介して電流を流しながら、上記の溶液と接しているＡｌ_0.3Ｇａ_0.7Ｎ層７の部分にＡｌ_0.3Ｇａ_0.7Ｎ層７のバンドギャップエネルギよりも大きいエネルギの光を含む光を照射し、その光が照射されているＡｌ_0.3Ｇａ_0.7Ｎ層７の部分をエッチングすることにより行なうことができる。

たとえばＡｌ_xＧａ_yＩｎ_zＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ≠０）の組成式で表わされる窒化物半導体は、溶液によってほとんどエッチングされない。そのことが、従来の技術において、プラズマエッチングを用いる大きな要因となっている。

しかしながら、光化学エッチング法においては、エッチングする窒化物半導体のバンドギャップよりも大きなエネルギを有する光を照射することによって電子を伝導帯に励起させ、これにより、窒化物半導体を溶液と反応しやすい状態とし、溶液との反応による窒化物半導体のエッチングを進行させるという特徴を有している。

したがって、光化学エッチング法においては、窒化物半導体中の電子を伝導帯に励起させる観点からは、エッチングされる窒化物半導体のバンドギャップエネルギよりも大きいエネルギの光を含む光を照射することが好ましい。本実施の形態ではＡｌ_0.3Ｇａ_0.7Ｎ層７を光化学エッチング法によりエッチングしているが、たとえばＧａＮ層を光化学エッチング法によりエッチングする場合には、ＧａＮのバンドギャップエネルギである３．４ｅＶに対応した３６５ｎｍよりも短い波長の光を含む光をたとえばハロゲンランプなどの光源から照射することが好ましい。

また、光化学エッチング法による窒化物半導体のエッチングを進行させるためには、窒化物半導体に電流を流しながら光を照射して溶液によりエッチングすることが好ましいが、溶液に接触した窒化物半導体の表面を第１の電極とし、その溶液と同じ溶液に接触したオーミック電極であるソース電極８およびドレイン電極１０の少なくとも一部を第２の電極とすることによって、そのような電流経路を確立することができる。

また、光化学エッチング法による窒化物半導体のエッチングは、特にアンドープまたはｎ型の窒化物半導体に対して有効であり、ｐ型の窒化物半導体に対しては電子が少数キャリアとなるためにエッチングが進行しないため、光化学エッチング法による窒化物半導体のエッチングにおいては、窒化物半導体の導電型によってエッチングの選択性が生じる。

したがって、たとえば本実施の形態のように、エッチングされるＡｌ_0.3Ｇａ_0.7Ｎ層７の下地にｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６をエッチングストップ層として形成しておくことによって光化学エッチング法によるエッチングのダメージがｐ型のＡｌ_0.3Ｇａ_0.7Ｎ層６の下方のチャネル領域まで及ばず、また、エッチングの制御性も優れたものとなる。

よって、このようにして作製された本実施の形態のヘテロ接合電界効果型トランジスタは、プラズマエッチングを用いてリセスゲートを形成する従来の方法と比べてチャネル領域となる２次元電子ガス層がエッチングによるダメージを受けていないため、特性が優れたものとなる。また、本実施の形態のヘテロ接合電界効果型トランジスタは、面内均一性（同一のウエハから形成されたヘテロ接合電界効果型トランジスタがピンチオフ状態になるときにゲート電極に印加されている電圧（ノーマリオフの場合には０Ｖ）の均一性）およびランツーラン均一性（同一構造の異なるウエハから形成されたヘテロ接合電界効果型トランジスタがピンチオフ状態になるときにゲート電極に印加されている電圧（ノーマリオフの場合には０Ｖ）の均一性）に優れたノーマリオフ型のヘテロ接合電界効果型トランジスタとすることができる。

（実施の形態２）
図５に、本発明のヘテロ接合電界効果型トランジスタの好ましい他の一例の模式的な断面図を示す。図５に示すヘテロ接合電界効果型トランジスタは、基板としてのＳｉ基板１上に、ＡｌＮ層とＧａＮ層とが交互に複数層積層された多重バッファ層２、下側障壁層としてのＡｌ_0.05Ｇａ_0.95Ｎ層１３、チャネル層としてのＧａＮ層１４、ヘテロ特性改善層としてのＡｌＮ層１５、第１層としてのアンドープまたはｎ型のＡｌ_0.25Ｇａ_0.7Ｉｎ_0.05Ｎ層１６、第２層としてのＭｇのδドーピング層１７および一対の第３層としてのアンドープまたはｎ型のＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８がこの順序で積層された構成を有している。

ここで、アンドープまたはｎ型の一対のＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８は、Ｍｇのδドーピング層１７上に間隔を隔てて形成されており、一方のＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８上にはソース電極８が形成され、他方のＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８上にはドレイン電極１０が形成されている。また、これらのＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の間のＭｇのδドーピング層１７の領域の少なくとも一部にゲート電極９が形成されている。

また、Ａｌ_0.05Ｇａ_0.95Ｎ層１３のバンドギャップは、ＧａＮ層１４のバンドギャップよりも大きいため、Ａｌ_0.05Ｇａ_0.95Ｎ層１３とＧａＮ層１４との界面のＧａＮ層１４側にチャネル領域となる２次元電子ガス層が形成される。そして、ソース電極８から供給されたキャリアはチャネル領域となる２次元電子ガス層を通ってドレイン電極１０から取り出されることになるが、チャネル領域におけるキャリアの進行の有無はゲート電極９への電圧の印加の有無によって制御することができる。

図５に示すヘテロ接合電界効果型トランジスタは、たとえば以下のようにして製造することができる。まず、図６の模式的断面図に示すように、Ｓｉ基板１上に、多重バッファ層２、たとえば層厚２μｍのＡｌ_0.05Ｇａ_0.95Ｎ層１３、ＧａＮ層１４、たとえば層厚１ｎｍのＡｌＮ層１５、たとえば層厚１０ｎｍのＡｌ_0.25Ｇａ_0.7Ｉｎ_0.05Ｎ層１６、たとえばドープ濃度が１０¹³ｃｍ^-2のδドーピング層１７およびたとえば層厚２５ｎｍでキャリア濃度が５×１０¹⁶ｃｍ^-3のＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８をこの順序で形成する。

ここで、基板としては、Ｓｉ基板１に限定されず、たとえばサファイア基板またはＳｉＣ基板などの半導体基板を用いることもできる。なお、基板の種類に応じて、多重バッファ層２の層構造が変化し得る。

また、下側障壁層としてのＡｌ_0.05Ｇａ_0.95Ｎ層１３の層厚は、１μｍ以上であることが好ましい。また、チャネル層のキャリア濃度は、可能な限り小さくすることが好ましく、たとえば１０¹⁵ｃｍ^-3以下とすることが好ましい。

また、第１層としてのＡｌ_0.25Ｇａ_0.7Ｉｎ_0.05Ｎ層１６の組成および層厚は特に限定されるものではないが、組成によってノーマリオフ化に必要となる層厚が変化する。たとえば、Ａｌ_0.25Ｇａ_0.7Ｉｎ_0.05Ｎ層１６の場合には、層厚を１０ｎｍ以下とすることでノーマリオフ化が可能となる。

また、第３層としてのＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の組成、層厚およびキャリア濃度は特に限定されない。

また、Ｍｇのδドーピング層１７は、Ｍｇのみが堆積した層であり、たとえば、成長中にＭｇのみを照射することによって形成することができる。

次に、フォトリソグラフィ技術を利用して、Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の表面上に所定の形状にパターンニングされたレジストを形成し、その上からソース電極およびドレイン電極用の金属膜をたとえば蒸着法などによって形成する。そして、レジストをリフトオフにより除去した後に、Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の表面上に残った金属膜について熱処理を施す。これにより、図７の模式的断面図に示すように、Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の表面上にソース電極８およびドレイン電極１０が形成され、ソース電極８およびドレイン電極１０はそれぞれＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８とオーミック接触をとる。

ここで、ソース電極８およびドレイン電極１０を形成するための金属膜としては、たとえばＴｉ層とＡｌ層とをこの順序で積層した金属膜、またはＨｆ層、Ａｌ層、Ｈｆ層およびＡｕ層をこの順序で積層した金属膜などを用いることができる。

続いて、Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の一部を光化学エッチング法により除去することによって、図８の模式的断面図に示すように、δドーピング層１７の表面の一部を露出させてリセスゲートを形成する。なお、エッチング時間は、光化学エッチング法によってＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の層厚全体がエッチングされる時間よりも長い時間エッチングすればよい。光化学エッチング法によるエッチングはδドーピング層１７に達すると停止するため、それ以上エッチングは進行しない。

また、光化学エッチング法は、実施の形態１の場合と同様に、たとえば、Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の表面の一部を溶液（たとえば、Ｈ₂ＳＯ₄またはＫＯＨ）に接触させて第１の電極とし、同じく上記の溶液に接触したソース電極８およびドレイン電極１０の少なくとも一部を第２の電極として第１の電極と第２の電極との間に上記の溶液を介して電流を流しながら、上記の溶液と接しているＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の部分にＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８のバンドギャップエネルギよりも大きいエネルギの光を含む光を照射し、その光が照射されているＡｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層１８の部分をエッチングすることにより行なうことができる。

そして、露出したδドーピング層１７の表面の少なくとも一部の領域にδドーピング層１７とショットキー接触となるたとえばＷＮなどからなるゲート電極９を形成し、ゲート電極９が形成された後のウエハをチップ状に分割することによって、図５に示すヘテロ接合電界効果型トランジスタが作製される。

よって、このようにして作製された本実施の形態のヘテロ接合電界効果型トランジスタも、プラズマエッチングを用いてリセスゲートを形成する従来の方法と比べてチャネル領域となる２次元電子ガス層がエッチングによるダメージを受けていないため、特性が優れたものとなる。また、本実施の形態のヘテロ接合電界効果型トランジスタも、面内均一性（同一のウエハから形成されたヘテロ接合電界効果型トランジスタがピンチオフ状態になるときにゲート電極に印加されている電圧（ノーマリオフの場合には０Ｖ）の均一性）およびランツーラン均一性（同一構造の異なるウエハから形成されたヘテロ接合電界効果型トランジスタがピンチオフ状態になるときにゲート電極に印加されている電圧（ノーマリオフの場合には０Ｖ）の均一性）に優れたノーマリオフ型のヘテロ接合電界効果型トランジスタとすることができる。なお、その他の説明は、実施の形態１と同様である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明によれば、リセスゲートの形成時にチャネル領域に与えるダメージを低減することができるヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法を提供することができる。

本発明のヘテロ接合電界効果型トランジスタの好ましい一例の模式的な断面図である。 図１に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。 図１に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。 図１に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。 本発明のヘテロ接合電界効果型トランジスタの好ましい他の一例の模式的な断面図である。 図５に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。 図５に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。 図５に示すヘテロ接合電界効果型トランジスタの製造途中の状態の一例を図解する模式的な断面図である。

符号の説明

１ Ｓｉ基板、２ 多重バッファ層、３，１４ ＧａＮ層、４，１５ ＡｌＮ層、５ Ａｌ_0.3Ｇａ_0.7Ｎ層、６ Ａｌ_0.3Ｇａ_0.7Ｎ層、７ Ａｌ_0.3Ｇａ_0.7Ｎ層、８ ソース電極、９ ゲート電極、１０ ドレイン電極、１３ Ａｌ_0.05Ｇａ_0.95Ｎ層、１６ Ａｌ_0.25Ｇａ_0.7Ｉｎ_0.05Ｎ層、１７ δドーピング層、１８ Ａｌ_0.3Ｇａ_0.65Ｉｎ_0.05Ｎ層。

Claims (5)

1. アンドープまたはｎ型の窒化物半導体層からなる第１層と、
   前記第１層上に形成されたｐ型の窒化物半導体層からなる第２層と、
   前記第２層上に間隔を隔てて形成されたアンドープまたはｎ型の窒化物半導体層からなる一対の第３層と、
   前記一対の第３層の間の前記第２層の領域の少なくとも一部に形成されたゲート電極と、
   前記一対の第３層のうち、一方の第３層上に形成されたソース電極と、他方の第３層上に形成されたドレイン電極と、
   を含む、ヘテロ接合電界効果型トランジスタ。
2. アンドープまたはｎ型の窒化物半導体層からなる第１層と、
   前記第１層上に形成されたＭｇのδドーピング層からなる第２層と、
   前記第２層上に間隔を隔てて形成されたアンドープまたはｎ型の窒化物半導体層からなる一対の第３層と、
   前記一対の第３層の間の前記第２層の領域の少なくとも一部に形成されたゲート電極と、
   前記一対の第３層のうち、一方の第３層上に形成されたソース電極と、他方の第３層上に形成されたドレイン電極と、
   を含む、ヘテロ接合電界効果型トランジスタ。
3. アンドープまたはｎ型の窒化物半導体層からなる第１層上にｐ型の窒化物半導体層またはＭｇのδドーピング層からなる第２層を形成する工程と、
   前記第２層上にアンドープまたはｎ型の窒化物半導体層からなる第３層を形成する工程と、
   前記第３層上にソース電極およびドレイン電極を形成する工程と、
   前記第３層の一部を光化学エッチング法により除去して前記第２層の表面の一部を露出させる工程と、
   露出した前記第２層の表面の少なくとも一部の領域にゲート電極を形成する工程と、
   を含む、ヘテロ接合電界効果型トランジスタの製造方法。
4. 前記光化学エッチング法に用いられる光が、前記第３層のバンドギャップエネルギよりも大きいエネルギの光を含むことを特徴とする、請求項３に記載のヘテロ接合電界効果型トランジスタの製造方法。
5. 前記光化学エッチング法において、前記ソース電極および前記ドレイン電極の少なくとも一部を電極として利用することを特徴とする、請求項３または４に記載のヘテロ接合電界効果型トランジスタの製造方法。

Images