[go: up one dir, main page]

KR100590763B1 - 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법 - Google Patents

이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100590763B1
KR100590763B1 KR1020030087255A KR20030087255A KR100590763B1 KR 100590763 B1 KR100590763 B1 KR 100590763B1 KR 1020030087255 A KR1020030087255 A KR 1020030087255A KR 20030087255 A KR20030087255 A KR 20030087255A KR 100590763 B1 KR100590763 B1 KR 100590763B1
Authority
KR
South Korea
Prior art keywords
layer
alon
semi
gan
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030087255A
Other languages
English (en)
Other versions
KR20050053992A (ko
Inventor
배성범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020030087255A priority Critical patent/KR100590763B1/ko
Publication of KR20050053992A publication Critical patent/KR20050053992A/ko
Application granted granted Critical
Publication of KR100590763B1 publication Critical patent/KR100590763B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

게이트 전극의 누설 전류를 방지할 수 있는 이종 접합을 가지는 고전자 이동도 트랜지스터(HEMT)의 제조방법을 개시한다. 개시된 본 발명의 HEMT의 제조방법은 절연 기판상부에 GaN 성분을 포함하는 반절연층을 형성하고, 상기 반절연층 상부에 반도체층을 형성한다음, 상기 반도체층 상부의 소정 부분에 저온 증착 방식에 의해 AlON층을 형성한다. 상기 AlON층 양측의 반도체층 상부에 오믹 콘택층을 형성하고, 상기 AlON층 상부에 쇼트키 콘택층을 형성한다.
GaN, HEMT, MISFET, AlON

Description

이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법{Method for manufacturing high electron mobility transistor having hetero junction}
도 1은 본 발명에 따른 이종 접합을 갖는 고전자 이동도 트랜지스터의 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법을 설명하기 위한 각 공정별 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
10 : 절연 기판 20 : SIGaN층
30 : AlGaN층 40 : AlON층
50 : 오믹 콘택층 60 : 쇼트키 콘택층
본 발명은 화합물 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 AlGaN/GaN 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법에 관한 것이다.
GaN계 화합물 반도체는 열적 및 화학적 안정성, 전자 이동도 및 포화 전자 속도 및 에너지 밴드갭등의 측면에서 기존의 GaAs 및 InP계의 화합물 반도체 소자 보다 뛰어난 특성을 가지고 있다. 이에 따라, GaN계 화합물 반도체는 기존의 화합물 반도체로는 한계를 가지고 있는 분야, 예컨대, 고출력 및 고주파 특성이 요구되는 차세대 무선 통신 및 위성 통신 시스템, 및 고온 및 내열적 특성이 요구되는 엔진 제어 시스템등으로 적용 범위가 확대되고 있다.
특히, AlGaN/GaN 이종 접합 구조를 가지는 고전자 이동도 트랜지스터(High Electron Mobility Transistor:이하, HEMT)의 경우, 기존의 GaAs계 반도체 소자에 비해 높은 이차원 전자 가스(2-dimension Electron Gas, 이하 2DEG) 농도를 얻을 수 있으므로, 고주파 및 고출력 특성을 가지게 된다.
이와 같은 HEMT의 개략적인 구성은 다음과 같다.
절연 기판상에 SI-GaN층 및 AlxGa1-xN층이 적층된다. AlxGa1-x N층의 소정 부분에 실리콘 산화막 또는 실리콘 질화막으로 게이트 절연막이 형성되어 있고, 게이트 절연막 상부에 쇼트키 콘택층 즉 게이트 전극이 형성된다. 쇼트키 콘택 양측의 AlxGa1-xN층 상부에는 오믹 콘택층이 형성된다.
그러나, 이러한 구성을 갖는 HEMT는 상기 SI-GaN층 및 AlxGa1-xN층 형성시, 그 내부 및 표면에 결정 결함이 발생될 확률이 높으며, 실리콘 산화막 및 실리콘 질화막으로 된 게이트 절연막은 이들 결정 결함을 블록킹하지 못하고 상기 쇼트키 콘택층쪽으로 전달시킨다. 이에 따라, 이러한 결정 결함이 게이트 전극(및 게이트 산화막)에서 누설 전류원으로 동작하여, 게이트 전극에 심한 누설 전류를 유발한 다. 이로 인해, 고주파 동작시, 소자 특성이 크게 저하된다.
따라서, 본 발명의 이루고자 하는 기술적 과제는 게이트 전극의 누설 전류를 방지할 수 있는 이종 접합을 가지는 HEMT 의 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 HEMT의 제조방법은 다음과 같다. 먼저, 절연 기판상부에 GaN 성분을 포함하는 반절연층을 형성하고, 상기 반절연층 상부에 반도체층을 형성한다음, 상기 반도체층 상부의 소정 부분에 저온 증착 방식에 의해 AlON층을 형성한다. 상기 AlON층 양측의 반도체층 상부에 오믹 콘택층을 형성하고, 상기 AlON층 상부에 쇼트키 콘택층을 형성한다.
상기 반절연층은 SI-GaN이고, 상기 반도체층은 AlxGa1-xN층이며, 상기 반절연층 및 반도체층은 MOCVD 방식으로 형성할 수 있다. 상기 AlON층은 ALD, PEALD, 스퍼터링 및 전자빔 이베포레이션 방법중 선택되는 하나의 방식으로 형성할 수 있다.
상기 AlON층을 형성하는 단계와, 상기 오믹 콘택층을 형성하는 단계 사이에, 상기 AlON층을 열처리하는 단계를 더 포함할 수 있으며, 상기 열처리 단계는 300 내지 800ㅀC의 온도에서 0.1 내지 20분 동안 진행할 수 있다.
(실시예)
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한 다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
첨부한 도면 도 1은 본 발명에 따른 AlGaN/GaN 이종 접합 트랜지스터의 단면도이다.
도 1을 참조하여, 절연 기판(10), 예컨대, 사파이어 기판 상부에 SI-GaN층(20)이 적층되어 있다. SI-GaN층(20) 상부에 AlxGa1-xN층(30)이 적층된다. AlxGa1-xN층(30)은 예를 들어, 액티브 형태를 갖도록 패터닝되어 있다.
AlxGa1-xN층(30) 상부의 소정 부분에 게이트 절연막으로서, AlxOyNz층(40)이 형성되어 있고, AlxOyNz층(40) 양측에 오믹 콘택층(50)이 각각 형성된다. 여기서, AlxOyNz층(40)은 실리콘 산화막보다 낮은 디펙트 밀도를 갖고, 높은 절연 내압 강도를 가지며, 막질이 견고하므로, 하부의 SI-GaN층(20)내에 형성된 결정 결함 및 AlxGa1-xN층(40)의 표면 결정 결함을 용이하게 블록킹한다. 아울러, 이러한 AlxOyNz층(40)은 약 10 내지 1000Å의 두께를 갖는다. AlxOyNz층(40) 상부에 쇼트키 콘택층(60)을 형성하여, HEMT를 완성한다.
이와 같은 구조를 같은 본 발명의 HEMT의 제조방법에 대하여 도 2a 내지 도 2d를 참조하여 자세히 설명하도록 한다.
도 2a에 도시된 바와 같이, 사파이어와 같은 절연 기판(10) 상부에 반절연층(semi-insulating layer)로서, GaN을 포함하는 층, 예컨대, SI-GaN층(20)을 형성한다. 이러한 SiGaN층(20)은 예를 들어 MOCVD(metal organic chemical vapor deposition) 방식으로 형성한다. SiGaN층(20) 상부에 반도체층으로서, AlxGa1-xN층(30)을 형성한다. AlxGa1-xN층(30)은 상기 SI-GaN층(20)과 마찬가지로 MOCVD 방식으로 형성될 수 있다. 그후, 액티브 영역을 한정하기 위하여, AlxGa1-xN층(30)을 소정 부분 패터닝한다.
다음, 도 2b에 도시된 바와 같이, 액티브 형태로 패터닝된 AlxGa1-xN층(30) 상부에 게이트 절연막으로서, AlxOyNz층(40)을 형성한다. 본 실시예의 AlxOyNz층(40)은 ALD(atomic layer deposition), PEALD(plasma enhanced atomic layer deposition), 스퍼터링, 및 전자빔 이베포레이션(E-beam evaporation) 방식등과 같이 저온 예를 들어 200 내지 500℃의 온도에서 진행됨이 바람직하다. 이와 같이, AlxOyNz층(40)이 저온에서 증착되면, 고온에서 증착되는 공정보다 표면 특성이 크게 개선된다. 또한, 이러한 AlxOyNz층(40)은 예컨대 약 10 내지 1000Å 두께로 형성할 수 있다. 그리고 나서, 경우에 따라, 게이트 절연막의 치밀도를 보다 개선시키기 위하여, 상기 AlxOyNz층(40)을 300 내지 800℃의 온도에서 0.1 내지 20분동안 열처리를 할 수 있다. 다음, AlxGa1-xN층(30) 상부의 소정 부분에 게이트 절연막이 존재하도록 AlxOyNz층(40)을 소정 부분 식각한다.
도 2c를 참조하여, 패터닝된 AlxOyNz층(40) 양측부에 공지의 방식으로 오믹 콘택층(50)을 형성한다음, 도 2d에 도시된 것과 같이, AlxOyNz층(40) 상부에 쇼트키 콘택층(60), 예컨대, 게이트 전극을 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 저온에서 증착된 AlxOyNz층을 HEMT의 게이트 절연막으로 이용한다. 이러한 Alx OyNz층은 실리콘 산화막 및 실리콘 질화막에 비하여 낮은 디펙트 밀도를 가지면서 높은 절연 내압 강도를 가지므로, 하부층 증착시 발생된 결정 결함을 블록킹시킬 수 있다. 아울러, AlxOyN z층은 저온에서 증착되었으므로, 표면 특성이 우수하여, HEMT의 성능을 개선시킬 수 있다.
또한, 이와 같은 특성을 갖는 AlxOyNz층을 게이트 절연막으로 사용함에 따라, 게이트 전극의 누설 전류를 감소시킬 수 있다. 따라서, 고주파 소자로 작동될 때, 소자 출력 특성을 크게 향상시킬 뿐만 아니라, 잡음의 발생을 대폭 줄여 신뢰성이 높은 RF 소자를 제조할 수 있다.
이상 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경실시할 수 있다.

Claims (7)

  1. 절연 기판상부에 GaN 성분을 포함하는 반절연층을 형성하는 단계;
    상기 반절연층 상부에 AlGaN으로 된 반도체층을 형성하는 단계;
    상기 AlGaN과 직접 접촉하도록 상기 AlGaN 상부의 소정 부분에 200 내지 500℃의 저온에서 AlON층을 형성하는 단계;
    상기 AlON층을 열처리하는 단계;
    상기 AlON층 양측의 반도체층 상부에 오믹 콘택층을 형성하는 단계; 및
    상기 AlON층 상부에 쇼트키 콘택층을 형성하는 단계를 포함하는 HEMT의 제조방법.
  2. 제 1 항에 있어서, 상기 반절연층은 SI-GaN인 것을 특징으로 하는 HEMT의 제조방법.
  3. 제 2 항에 있어서, 상기 반절연층 및 반도체층은 MOCVD 방식으로 형성하는 것을 특징으로 하는 HEMT의 제조방법.
  4. 제 1 항에 있어서, 상기 AlON층은 ALD, PEALD, 스퍼터링 및 전자빔 이베포레이션 방법중 선택되는 하나의 방식으로 형성하는 것을 특징으로 하는 HEMT의 제조방법.
  5. 제 1 항에 있어서, 상기 AlON층은 10 내지 1000Å 두께로 형성하는 것을 특징으로 하는 HEMT의 제조방법.
  6. 삭제
  7. 제 1 항에 있어서, 상기 열처리 단계는 300 내지 800℃의 온도에서 0.1 내지 20분 동안 진행하는 것을 특징으로 하는 HEMT 제조방법.
KR1020030087255A 2003-12-03 2003-12-03 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법 Expired - Fee Related KR100590763B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030087255A KR100590763B1 (ko) 2003-12-03 2003-12-03 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087255A KR100590763B1 (ko) 2003-12-03 2003-12-03 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20050053992A KR20050053992A (ko) 2005-06-10
KR100590763B1 true KR100590763B1 (ko) 2006-06-15

Family

ID=37249380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087255A Expired - Fee Related KR100590763B1 (ko) 2003-12-03 2003-12-03 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100590763B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168824B1 (ko) 2009-12-23 2012-07-25 인터실 아메리카스 엘엘씨 자기 정렬된 전계판을 가진 인헨스먼트-모드 ｈｅｍｔ 를 제조하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922117B1 (ko) 2012-08-16 2018-11-26 삼성전자주식회사 트랜지스터를 포함하는 전자소자 및 그 동작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101168824B1 (ko) 2009-12-23 2012-07-25 인터실 아메리카스 엘엘씨 자기 정렬된 전계판을 가진 인헨스먼트-모드 ｈｅｍｔ 를 제조하는 방법

Also Published As

Publication number Publication date
KR20050053992A (ko) 2005-06-10

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP5313424B2 (ja) トラッピング（ｔｒａｐｐｉｎｇ）を低減させたＩＩＩ族窒化物ベースの電界効果トランジスタ（ＦＥＴ）およびトランジスタの製造方法
JP5501618B2 (ja) 高電子移動トランジスタ（ｈｅｍｔ）、半導体デバイスおよびその製造方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
EP1905097B1 (en) Nitride-based transistors and fabrication methods with an etch stop layer
JP5183913B2 (ja) 半導体装置の製造方法
KR20070032790A (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
KR20080108464A (ko) 반도체 전계 효과 트랜지스터 및 그 제조 방법
US20180138305A1 (en) Semiconductor device and method of manufacturing the same
JP5520432B2 (ja) 半導体トランジスタの製造方法
US11489048B2 (en) High electron mobility transistor and fabrication method thereof
TWI680503B (zh) 氮化鎵高電子移動率電晶體的閘極結構的製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
CN113555429A (zh) 高击穿电压和低导通电阻的常开hfet器件及其制备方法
JP2019114581A (ja) 化合物半導体装置及びその製造方法
CN115020490A (zh) 一种具有非极性沟道的增强型GaN基HEMT器件及其制备方法
CN207925477U (zh) 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件
KR101306591B1 (ko) 고-전자 이동도 트랜지스터 소자 및 그 제조 방법
CN209487514U (zh) 一种高质量栅界面的GaN MISFET器件
KR100590763B1 (ko) 이종 접합을 갖는 고전자 이동도 트랜지스터의 제조방법
CN109755301B (zh) 一种高质量栅界面的GaN MISFET器件及其制备方法
KR101291148B1 (ko) Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031203

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050830

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060228

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060328

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060228

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060503

Appeal identifier: 2006101002726

Request date: 20060328

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060328

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060328

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20051031

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060503

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060501

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060612

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090602

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100601

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110531

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120531

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130527

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140529

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150527

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170509