[go: up one dir, main page]

JP3423896B2 - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JP3423896B2
JP3423896B2 JP08204399A JP8204399A JP3423896B2 JP 3423896 B2 JP3423896 B2 JP 3423896B2 JP 08204399 A JP08204399 A JP 08204399A JP 8204399 A JP8204399 A JP 8204399A JP 3423896 B2 JP3423896 B2 JP 3423896B2
Authority
JP
Japan
Prior art keywords
zno
semiconductor
layer
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08204399A
Other languages
English (en)
Other versions
JP2000277534A (ja
Inventor
雅司 川崎
英男 大野
明 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP08204399A priority Critical patent/JP3423896B2/ja
Priority to TW089104896A priority patent/TW483147B/zh
Priority to US09/926,186 priority patent/US6878962B1/en
Priority to EP00911272A priority patent/EP1172858A4/en
Priority to PCT/JP2000/001736 priority patent/WO2000059039A1/ja
Priority to KR10-2001-7011850A priority patent/KR100436651B1/ko
Publication of JP2000277534A publication Critical patent/JP2000277534A/ja
Application granted granted Critical
Publication of JP3423896B2 publication Critical patent/JP3423896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G1/00—Methods of preparing compounds of metals not covered by subclasses C01B, C01C, C01D, or C01F, in general
    • C01G1/02—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the Periodic Table than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスに
係り、特に、II族酸化物又はIII族窒化物を薄膜材料と
し、これと格子整合性の良い酸化物単結晶を基板とする
ことで、高品質の単結晶薄膜を形成した半導体素子、及
び、その発光素子及び表面弾性波素子（ＳＡＷ、Surfac
e Acoustic Wave）等への応用に関する。
【０００２】
【従来の技術】従来より、半導体デバイスにおいて、例
えば、トランジスタとしては、アモルファスシリコンや
多結晶シリコン等を用いた薄膜トランジスタが用いられ
ている。また、最近、半導体デバイスを製造するための
薄膜材料として、酸化亜鉛（ＺｎＯ）が、注目されてお
り、紫外光発光素子や透明トランジスタなど、光・電子
デバイスとして既存の応用を置き換えるだけでなく、全
く新しい用途を開拓しつつある。現在、ＺｎＯを用いた
発光素子やトランジスタを作製する際には、基板として
はサファイアが用いられる。
【０００３】また、従来より、半導体デバイスを作製す
るに当たり、基板上に高品質な薄膜を形成することが、
切望されている。ここで、薄膜の結晶性（コヒーレン
シ）の品質を決定する要因としては、次のような点があ
る。 （ａ）結晶粒サイズ （ｂ）格子面間隔のゆらぎ（歪み） （ｃ）格子面方向のゆらぎ（配向性、モザイクネス） すなわち、一般に、高品質な結晶とは、（ａ）結晶粒サ
イズが大きく、（ｂ）格子面間隔のゆらぎが小さく、
（ｃ）モザイクネスが小さいものである。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
サファイア等を用いた基板では、薄膜材料であるＺｎＯ
との格子不整合が１８％程度と大きいものであった。そ
のため、従来の薄膜においては、粒界が存在したり、モ
ザイクネスが大きくなるなど、高品質の単結晶薄膜を形
成することが困難であった。また、従来、デバイス性能
については、本来ＺｎＯがもつ性能を十分に発揮するこ
とができず、必ずしも最適な基板を作製することができ
なかった。
【０００５】本発明は、以上の点に鑑み、ＺｎＯ等のII
族酸化物、又は、ＧａＮ等のIII族窒化物等の薄膜材料
と、格子整合の極めて良い酸化物結晶を基板として使用
することにより、薄膜材料の質を飛躍的に向上し、バル
ク単結晶に匹敵する高品質の薄膜を作成し、特性の優れ
た半導体デバイスを作成することを目的とする。また、
本発明は、粒界がほとんど無く、粒サイズが大きく、格
子面間隔のゆらぎも小さく、モザイクネスも極めて小さ
い、殆ど単結晶に近い高品質のＺｎＯ、ＧａＮ等の半導
体薄膜を形成することを目的とする。
【０００６】本発明は、例えば、ＳｃＡｌＭｇＯ４（Ｓ
ＣＡＭ）結晶等がＺｎＯに対して格子不整合が小さいこ
とから（約０．１３％）、その基板上にほぼ単結晶のＺ
ｎＯ薄膜を作製することを目的とする。また、本発明
は、従来のようなサファイア基板等を用いた場合に比べ
て、電子移動度が高く、ＺｎＯ単結晶に近い、ＳＣＡＭ
基板上のＺｎＯを形成することを目的とする。また、本
発明は、透明半導体材料であるＺｎＯと、透明高絶縁性
のＳＣＡＭ基板とを組み合わせることで、透明な半導体
デバイスを作製することができるとともに、ヘテロ構造
デバイスの性能を著しく向上することを目的とする。
【０００７】また、本発明は、トランジスタ等に適用す
ることで、スイッチング速度を高速とすることを目的と
する。また、本発明は、電界効果トランジスタ等に適用
することで、電界を印加したときの空乏層幅が広がるの
で、スイッチング用ゲート電圧が低くて済むようにする
ことを目的とする。また、本発明は、発光素子に適用す
ることで、発光効率を向上することを目的とする。本発
明は、電界効果トランジスタやバイポーラトランジス
タ、ＧａＮベースの窒化物青色レーザを含む発光素子
（ＬＥＤ、レーザ）、表面弾性波素子（ＳＡＷ）、セン
サ等の各種電子デバイスに、適用することで、それらの
性能を向上させることを目的とする。
【０００８】
【課題を解決するための手段】本発明の第１の解決手段
によると、 LnＡＢＯ４又はLnＡＯ３（ＢＯ）ｎ （Ln：Ｓｃ，Ｉｎ，Ｌｕ，Ｙｂ，Ｔｍ，Ｈｏ，Ｅｒ，Ｙ
等の希土類元素、 Ａ：Ｆｅ，Ｇａ，Ａｌ、 Ｂ：Ｍｎ，Ｃｏ，Ｆｅ，Ｚｎ，Ｃｕ，Ｍｇ，Ｃｄ）を基
本構造とするいずれかの材料を用いた基板と、酸化亜鉛
ＺｎＯ、酸化マグネシウム亜鉛ＭｇｘＺｎ１−ｘＯ、酸
化カドミウム亜鉛ＣｄｘＺｎ１−ｘＯ、酸化カドミウム
ＣｄＯ等のII族酸化物、又は、窒化ガリウムＧａＮ、窒
化アルミニウムＡｌＮ、窒化インジウムＩｎＮ等のIII
族窒化物のいずれかの材料を用い、前記基板上に形成さ
れた半導体層とを備えた半導体デバイスを提供する。
【０００９】さらに、本発明は、発光素子及びＳＡＷ等
の光・電子デバイスへ応用した半導体デバイスを提供す
る。
【００１０】
【発明の実施の形態】（１）電界効果トランジスタ（Fi
eld Effect Transistor、ＦＥＴ） 図１に、本発明に係る半導体デバイスの第１の実施の形
態の断面図を示す。図１（Ａ）に示されるように、第１
の実施の形態の半導体デバイスは、ＦＥＴに関するもの
であり、チャネル層（半導体層）１１、ソース１２、ド
レイン１３、ゲート１４、ゲート絶縁層１５、基板１６
を備える。基板１６の上には、チャネル層１１が形成さ
れる。チャネル層１１には、ゲート絶縁層１５、ソース
１２及びドレイン１３が形成される。ゲート絶縁層１５
の上には、ゲート１４が形成される。
【００１１】図１（Ｂ）には、第１の実施の形態の変形
例が示される。このトランジスタは、基板１６の上に、
チャネル層１１が形成される。さらに、チャネル層１１
には、ソース１２及びドレイン１３がオーミック接合に
より、ゲート１４がショットキー接合により、それぞれ
形成される。この例では、図１（Ａ）と比べてゲート絶
縁層１５がないため、ソース１２及びドレイン１３とゲ
ート１４との間は適当な隙間が設けられる。
【００１２】以下に、本発明の主な特徴である各構成要
素の材料について説明する。まず、チャネル層１１は、
ＦＥＴの構造により、適宜の導電性又は絶縁性の半導体
で形成される。チャネル層１１の材料としては、周知の
半導体材料の他にも、例えば、酸化亜鉛ＺｎＯ、酸化マ
グネシウム亜鉛ＭｇｘＺｎ１−ｘＯ、酸化カドミウム亜
鉛ＣｄｘＺｎ１−ｘＯ、酸化カドミウムＣｄＯ等のII族
酸化物のいずれかを用いることができる。また、チャネ
ル層１１としては、窒化ガリウムＧａＮ、窒化アルミニ
ウムＡｌＮ、窒化インジウムＩｎＮ、ＩｎＧａＮ又はＡ
ｌＩｎＮ等のIII族窒化物を用いることもできる。チャ
ネル層１１は、ドープ無し、純粋又は純粋に近い薄膜材
料を用いる。なお、チャネル層１１として、ドープ有り
のものを用いても良い。また、これらの薄膜材料は、ｎ
形又はｐ形のいずれの形でも良い。
【００１３】図２に、チャネル層に用いられる代表的な
薄膜材料の一例とその格子定数を表す図を示す。一例と
して、図示の各材料を対象として説明するが、これに限
定されるものではない。
【００１４】つぎに、基板１６としては、絶縁性材料が
用いられる。本発明では、基板１６に、チャネル層１１
の格子定数と近い格子定数を持つような、整合性の良い
材料を用いることで、質の高いチャネル層１１を形成す
るようにした。一例として、チャネル層１１にＺｎＯが
用いられた場合、基板１６として、最も高性能な材料の
ひとつとして、例えば、酸化亜鉛単結晶又はＳｃＡｌＭ
ｇＯ４単結晶等を用いると、その基板上にチャネル層１
１又はソース１２並びにドレイン１３等を高品質でエピ
タキシャル成長させることが可能である。
【００１５】以下に、チャネル層１１に用いられる薄膜
材料の格子定数と、整合性の高い（即ち、その格子定数
と近い格子定数を持つ）基板６の材料について組合せの
例を説明する。まず、チャネル層１１の薄膜材料がＺｎ
Ｏ等のII族酸化物の場合を説明する。例えば、ＺｎＯの
場合は、以下のような基板材料を選択することができ
る。第１に、基板１６としては、例えば、以下のような
LnＡＢＯ４を基本構造とする材料（LnＡＢＯ４の組成を
もち、かつ、ＹｂＦｅ２Ｏ４構造をもつ結晶群）を用い
ることができる。すなわち、 LnＡＢＯ４ ここで、Ln：Ｓｃ，Ｉｎ，Ｌｕ，Ｙｂ，Ｔｍ，Ｈｏ，Ｅ
ｒ，Ｙ等の希土類元素 Ａ：Ｆｅ，Ｇａ，Ａｌ Ｂ：Ｍｎ，Ｃｏ，Ｆｅ，Ｚｎ，Ｃｕ，Ｍｇ，Ｃｄ このような基板材料の格子定数は、約３．２〜３．５Å
である。このような基本構造をとる材料としては、例え
ば、ＳｃＡｌＭｇＯ４などがある。
【００１６】図３に、LnＡＢＯ４についての格子定数と
イオン半径との関係図を示す。横軸は、Ln酸化物の配位
数６のイオン半径であり、縦軸は、格子定数である。図
示されるように、格子定数について分析すると、Lnの元
素のイオン半径（原子の大きさ）が、大きくなっていく
と、LnＡＢＯ４の格子定数も増えることがわかる。ま
た、ＺｎＯ、ＧａＮ及びＡｌＮの格子定数が横線（破
線）で図示され、この格子定数に近いLnＡＢＯ４を基本
構造とする酸化物が示される。
【００１７】また図４に、LnＡＢＯ４を基本構造とする
基板材料の一例とその格子定数を表す図を示す。これ
は、一例として、比較的小さな格子定数を持つ材料とし
て、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣ
ｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧ
ａＭｇＯ４を示した。図２に示したように、ＺｎＯの格
子定数は３．２４９Åであるから、図６に示されたよう
な基板材料のいずれかを用いると、格子定数の整合性が
良いものとなる。なお、整合性の良い基板材料として
は、図３に示されるように、ＳｃＡｌＣｕＯ４、ＩｎＡ
ｌＭｇＯ４等も挙げられ、また、これらに限定されるも
のではない。
【００１８】さらに、基板１６としては、ＺｎＯにマッ
チさせようとすると、以下のようなＺｎＯを添加した酸
化物材料も用いることもできる。一般式で表すと、以下
のようなLnＡＯ３（ＢＯ）ｎを基本構造とする材料（Ln
ＡＯ３（ＢＯ）ｎの組成をもち、かつ、Ｙｂ２Ｆｅ３Ｏ
７構造をもつ結晶群）を適宜用いることができる。すな
わち、 LnＡＯ３（ＢＯ）ｎ ここで、Ln：Ｓｃ，Ｉｎ，Ｌｕ，Ｙｂ，Ｔｍ，Ｈｏ，Ｅ
ｒ，Ｙ等の希土類元素 Ａ：Ｆｅ，Ｇａ，Ａｌ Ｂ：Ｍｎ，Ｃｏ，Ｆｅ，Ｚｎ，Ｃｕ，Ｍｇ，Ｃｄ このように、LnＡＢＯ４構造にＺｎＯを混入していく
と、ＺｎＯが格子の隙間に入ることにより、ＺｎＯの格
子定数と近い物質を合成することができる。ｎを無限大
にすると、格子定数は、３．２４９（ＺｎＯの格子定
数）に限りなく近づく。
【００１９】図５に、LnＡＯ３（ＢＯ）ｎについての格
子定数とイオン半径との関係図を示す。横軸は、Ln酸化
物の配位数６のイオン半径であり、縦軸は、格子定数で
ある。図３と同様に、格子定数について分析すると、Ln
の元素のイオン半径（原子の大きさ）が、大きくなって
いくと、LnＡＯ３（ＢＯ）ｎの格子定数も増えることが
わかる。また、ＺｎＯ、ＧａＮ及びＡｌＮの格子定数が
横線（破線）で図示され、この格子定数に近いLnＡＯ３
（ＢＯ）ｎを基本構造とする酸化物が示される。
【００２０】図示されるように、具体的には、例えば、 ＳｃＡｌＯ３（ＺｎＯ）ｎ ＳｃＦｅＯ３（ＺｎＯ）ｎ ＳｃＧａＯ３（ＺｎＯ）ｎ ＩｎＦｅＯ３（ＺｎＯ）ｎ ＩｎＧａＯ３（ＺｎＯ）ｎ ＩｎＡｌＯ３（ＺｎＯ）ｎ ＹｂＡｌＯ３（ＺｎＯ）ｎ ＬｕＡｌＯ３（ＺｎＯ）ｎ 等を用いると格子整合性が良い。さらに、この中でも、
例えば、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、Ｓ
ｃＡｌＺｎ７Ｏ１０、又は、ＳｃＧａＺｎ３Ｏ６、Ｓｃ
ＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、又は、ＳｃＦ
ｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺｎ６Ｏ
９等の各材料を用いることができる。
【００２１】第２に、チャネル層１１の薄膜材料がＧａ
Ｎ、ＡｌＮ等のIII族窒化物の場合を説明する。例え
ば、図２に示したように、ＧａＮ及びＡｌＮの格子定数
は、それぞれ３．１１２Å及び３．１８９Åである。図
３及び図４に例示されたLnＡＢＯ４構造をとる酸化物結
晶は、格子定数が小さくても３．２Å程度であるから、
ＧａＮ及びＡｌＮの格子定数にマッチし得る結晶として
は、例えば、その中でも最小のＳｃＡｌＭｇＯ４、Ｓｃ
ＡｌＺｎＯ４等が挙げられる。
【００２２】また、図３〜図５に例示した材料の他に、
格子定数が比較的小さく、ＧａＮ及びＡｌＮ等に整合性
が良い物質としては、以下のものが挙げられる。すなわ
ち、 ＳｃＡｌＢｅＯ４ ＳｃＢＭｇＯ４ （Ｂはホウ素） ＳｃＢＢｅＯ４ （Ｂはホウ素） 等である。また、上述のような一般式LnＡＯ３（ＢＯ）
ｎにおいて、ＢとしてＭｇを選択した材料が整合性が良
い。すなわち、この基板は、上述のような酸化物基板材
料にＭｇＯを添加したものである。
【００２３】つぎに、ゲート絶縁層１５としては、適宜
の絶縁性材料が用いられる。ゲート絶縁層１５は、チャ
ネル層１１の材料と格子マッチングの良い高絶縁性の材
料を用いることができる。上述のように、チャネル層１
１の薄膜材料に応じて、基板１６について格子定数の整
合性の良い材料を用いたのと同様に、適宜の格子整合性
の良い絶縁層１５を選択することができる。例えば、Ｚ
ｎＯをチャネル層１１とした場合、例えば、ＳｃＡｌＭ
ｇＯ４等をゲート絶縁層１５として用いることができ
る。また、ゲート絶縁層１５としては、例えば、１価の
価数を取りうる元素又はＶ族元素をドープした絶縁性Ｚ
ｎＯ等の透明絶縁性材料を用いることもできる。１価の
価数を取りうる元素としては、例えば、Ｉ族元素（Ｌ
ｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｃｕ，Ａｇ，Ａｕ等があ
る。Ｖ族元素としては、Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ等が
ある。こうすることで、両方の層は、全ての面内の格子
定数が１％以内で一致することになり、相互にエピタキ
シャル成長が可能であり、格子整合性のよい半導体デバ
イスを得ることができる。また、ゲート絶縁層１５に、
強誘電性の材料を用いることにより、トランジスタ自体
がメモリ機能を有するようにすることもできる。強誘電
性の材料として、例えば、Ｚｎ１−ｘＬｉｘＯ、Ｚｎ
１−ｘ（ＬｉｙＭｇｘ−ｙ）Ｏ等を用いることができ
る。なお、ゲート絶縁層１５としては、例えば、ガラ
ス、ビニール、プラスティック等の絶縁体を用いても良
い。ゲート絶縁層１５としては、その他にも、Ａｌ２Ｏ
３，ＭｇＯ，ＣｅＯ２，ＳｉＯ２、等の絶縁性酸化物を
用いることができる。
【００２４】以上の説明では、ゲート絶縁層１５につい
て述べたが、他の適宜の絶縁層を形成する場合にも、同
様の材料を用いることができる。これにより、格子整合
性の良い半導体デバイスを製造することが可能となる。
【００２５】また、ソース１２、ドレイン１３又はゲー
ト１４は、適宜の電極材料を用いることができる。電極
材料としては、チャネル層１１と同じ材料をベースとし
て、適宜不純物をドープした又はドープしない導電性材
料を用いることができる。ＺｎＯ等をベースとする電極
としては、例えば、III族元素（Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）、VII族元素（Ｆ，Ｃｌ，Ｂｒ，Ｉ）、Ｉ族
元素（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｖ族元素（Ｎ，
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）のいずれかをドープした導電性
ＺｎＯ、又は各種元素をドープしない導電性ＺｎＯ等が
用いられる。ここで、これらの元素をドープする場合、
ドープ量は適宜設定することができる（例えば、高濃度
にｎ形をドープしたｎ++−ＺｎＯ等を用いることができ
るが、これに限定されない）。このようなチャネル層１
１等と同じ構造・組成の材料をベースとすることで、格
子定数の整合性の良い高品質な半導体デバイスを作製す
ることができる。また、その他に、例えば、Ａｌ、Ｃｕ
等の金属や、高ドープした半導体ポリシリコン等を用い
ることができる。さらに、ソース１２、ドレイン１３又
はゲート１４としては、その他に、Ｉｎ２Ｏ３、ＳｎＯ
２、（Ｉｎ−Ｓｎ）Ｏ ｘなどの透明導電体を用いること
もできる。
【００２６】（２）緩衝層のある基板を備えたＦＥＴ 図６に、本発明に係る半導体デバイスの第２の実施の形
態の断面図を示す。図６（Ａ）に示されるように、第２
の実施の形態は、ＦＥＴに関するものあり、ソース１
２、ドレイン１３、ゲート１４、ゲート絶縁層１５、チ
ャネル層１７、緩衝層１８、基板１６を備える。
【００２７】チャネル層１１が、ドープしてない純粋な
場合又はわずかに不純物がドープされた場合には、図１
のような構成により、基板１６とチャネル層１１の格子
定数の整合性は良いものとなる。一方、この第２の実施
の形態は、チャネル層１７に、不純物がかなりの量（例
えば、１０〜２０％程度等）ドープされたものを用いる
場合等について、さらに格子定数の整合性を高めること
ができるようにしたものである。ここでは、そのため
に、緩衝層１８を基板１６とチャネル層１７の間に設け
るようにした。
【００２８】チャネル層１７は、第１の実施の形態と同
様の組成の材料が用いられるが、ここでは、特に、不純
物が比較的大量にドープされたものを用いることができ
る。また、基板１６については、第１の実施の形態と同
様に、チャネル層１７に応じて、整合性の高い材料が適
宜用いられる。緩衝層１７としては、II族酸化物又はII
I族窒化物をチャネル層１７として用いた場合、それと
同じ組成でドープ量をわずかとした又はドープしない絶
縁性材料を用いることができる。例えば、チャネル層１
７として例えばＺｎＯを用いた場合、緩衝層１７は、１
価の価数を取りうる元素又はＶ族元素をわずかにドープ
した絶縁性ＺｎＯ等の絶縁性材料、又はドープしない純
粋な絶縁性ＺｎＯ等の絶縁性半導体を用いることができ
る。１価の価数を取りうる元素としては、例えば、Ｉ族
元素（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｃｕ，Ａｇ，Ａ
ｕ等がある。Ｖ族元素としては、Ｎ，Ｐ，Ａｓ，Ｓｂ，
Ｂｉ等がある。第２の実施の形態においても、第１の実
施の形態で説明したように、チャネル層１７と、その薄
膜材料と同様の組成の材料を用いた緩衝層１８と、基板
１６との各々の材料の組み合わせは、格子定数の整合性
を考慮して適宜のものを選択することができる。
【００２９】（３）半導体デバイスの特性 以下に、本発明の好適な例として、第１の実施の形態の
ようなＳｃＡｌＭｇＯ ４基板上形成されたＺｎＯ薄膜
と、従来のようなサファイア基板上に形成されたＺｎＯ
薄膜との特性を比較して説明する。この例では、レーザ
分子線エピタキシ法又はパルスレーザ堆積法を用い、基
板温度３００〜１０００度で、ＺｎＯを形成したもので
ある。
【００３０】図７に、酸化亜鉛薄膜及び酸化亜鉛バルク
単結晶の電気特性の比較説明図を示す。この図では、Ｓ
ｃＡｌＭｇＯ４基板上及びサファイア基板上（α−Ａｌ
２Ｏ ３基板上）にそれぞれ酸化亜鉛薄膜が形成された場
合と、水熱合成法で作成された酸化亜鉛バルク単結晶の
電気特性が比較される。電気特性としては、移動度μ
と、室温での電子又はキャリア濃度を示すドナー濃度Ｎ
Ｄとの関係が示される。なお、抵抗率ρと、移動度μ及
びドナー濃度ＮＤとの関係は、 ρ＝１／（ｅμＮＤ） となる。但し、ｅは、電荷素量である。
【００３１】ＺｎＯ本来の物性を表すものとして、バル
ク単結晶の特性が示される。バルクＺｎＯ単結晶は、移
動度が大で、ドナー濃度が小さく、良質の特性をもつ。
このようなバルク単結晶の特性に近づけることが、本発
明の目標のひとつである。一方、従来のサファイア基板
上にＺｎＯを形成した場合は、移動度が小さく、ドナー
濃度が大きい。これに対し、本発明のＳｃＡｌＭｇＯ４
基板上にＺｎＯを形成した場合は、従来と比較して、移
動度が大で、ドナー濃度が小さく、ＺｎＯバルク単結晶
に近い良質な特性を得ることができる。さらに、この図
では、本発明ではもともと混入されるドナー濃度が小さ
いことが示されるので、ドナー又はアクセプタの添加量
を調整することによって、ドナー濃度及びアクセプタ濃
度の制御範囲・設定範囲が大きくとることができる。本
発明によると、図示のように、キャリア濃度が１０１５
ｃｍ−３程度、電子移動度が６０〜７０ｃｍ２／Ｖｓ程
度の薄膜が、再現性良く形成することができる。なお、
これらの特性の違いは、欠陥、不純物、粒界等が原因と
考えられる。
【００３２】そして、この図から判断されるように、本
発明をトランジスタ等に適用すると、スイッチング速度
を高速とすることができる。また、本発明を電界効果ト
ランジスタ等に適用すると、電界を印加したときの空乏
層幅が広がるので、スイッチング用ゲート電圧が低くて
済む。また、本発明を、発光素子に適用すると、発光効
率を向上することができる。
【００３３】図８に、酸化亜鉛薄膜及び酸化亜鉛バルク
単結晶のＸ線逆格子マッピングの比較説明図を示す。こ
の図では、ＳｃＡｌＭｇＯ４基板上及びサファイア基板
上にそれぞれＺｎＯ薄膜が形成された場合と、水熱合成
法で作成された酸化亜鉛バルク単結晶の作成されたＺｎ
Ｏ薄膜が形成された場合のＸ線逆格子マッピングが示さ
れる。また、この図では、ｚ方向の格子定数の逆数Ｑｚ
（縦軸）と、ｘ方向の格子定数の逆数Ｑｘ（横軸）との
逆格子空間が示される。図示の矢印ような方向で、
（ａ）粒サイズの逆数、（ｂ）格子面間隔のゆらぎ、
（ｃ）格子面方向のゆらぎ（モザイクネス）が、それぞ
れ表される。また、ここでは、一例として非対称回折面
として、ＺｎＯ（１１４）についての特性を示すが、回
折面（１１５）、（１０４）、（１０５）の各々につい
ても同様な結果を得ることができる。
【００３４】図示のように、本発明によると、従来に比
べ、（ａ）粒サイズが大きく、（ｂ）格子面間隔のゆら
ぎが小さく、且つ、（ｃ）格子面方向のゆらぎ（モザイ
クネス）が小さいことがわかる。そして、本発明による
と、従来に比べ、結晶性が大幅に改善され、モザイクネ
スや粒サイズ等がバルク単結晶と同様な単結晶ＺｎＯ薄
膜を得ることができる。また、図から、本発明におい
て、格子定数がバルクに近づいたこと、及び、回折ピー
クがシャープになっている点がわかる。
【００３５】図９に、Ｘ線ロッキングカーブの半値幅の
基板温度依存性についての比較説明図を示す。この図で
は、ＳｃＡｌＭｇＯ４基板上及びサファイア基板上のＺ
ｎＯについて、半値幅と成膜温度との関係が示される。
一般に、Ｘ線ロッキングカーブの半値幅は、格子面方向
のゆらぎ（モザイクネス）及び粒サイズを表すものであ
る。すなわち、本発明は、Ｘ線ロッキングカーブの半値
幅が、従来例に比べて小さいので、これらについての特
性が良いことがわかる。例えば、本発明のようにＳｃＡ
ｌＭｇＯ４基板を用いると、成膜温度が３００℃程度の
低温で作成したＺｎＯ薄膜であっても、従来のサファイ
ア基板上に１０００℃で堆積した薄膜と同程度のモザイ
クネス及び粒サイズとなり、非常に高い結晶性の薄膜を
得ることができることがわかる。一般に、高い温度で薄
膜を形成すると、層間に拡散が起こる場合があるが、本
発明は、これを減少又は防止することができる。
【００３６】図１０に、薄膜表面の平坦さについての比
較説明図を示す。図より、本発明によるＳｃＡｌＭｇＯ
４基板上のＺｎＯ薄膜表面は、従来のサファイア基板上
のＺｎＯ薄膜表面に比べて、表面の凹凸が格段に小さい
ことがわかる（例えば、精密な計測によると１／１００
程度）。本発明では、ＺｎＯ薄膜表面は、０．２６ｎｍ
（ｃ軸長の１／２）又は０．５２ｎｍ（ｃ軸長）のステ
ップと、表面が原子レベルで平坦な薄膜を形成できる。
【００３７】図１１に、窒素濃度の基板温度依存性につ
いての比較説明図を示す。この図は、本発明のＳｃＡｌ
ＭｇＯ４基板上及び従来のサファイア基板上に窒素ドー
プしたＺｎＯ薄膜を形成した場合について、窒素濃度
と、成膜温度の関係を示す。本発明によると、従来例に
比べ、窒素ドーピング量が２倍程度向上する（即ち、窒
素がドープしやすい）ことができる。このことは、従来
と同程度のドーピング量を得るために、約５０℃低い成
膜温度で、ＺｎＯ薄膜を形成することができること、即
ち、ドーピング特性が向上することを表す。なお、窒素
ドーピング特性は、デバイスのアクセプタとしての特性
に相当する。
【００３８】（３）他のＦＥＴ 図１２に、本発明に係る半導体デバイスの第３の実施の
形態の断面図を示す。図１２（Ａ）に示される第３の実
施の形態は、ＦＥＴに関するもので、チャネル層２１、
ソース２２、ドレイン２３、ゲート２４、ゲート絶縁層
２５、基板２６を備える。基板２６の上にソース２２及
びドレイン２３が形成される。これらを覆うように、チ
ャネル層２１が形成される。チャネル層２１には、さら
に、ゲート絶縁層２５が形成される。ゲート絶縁層２５
の上には、ゲート２４が形成される。ここでは、ゲート
２４、ゲート絶縁層２５及びチャネル層２１が、ＭＩＳ
構造となっている。
【００３９】図１２（Ｂ）は、第３の実施の形態の変形
であり、図１２（Ａ）に示されたものとは、ゲート絶縁
層２５が形成されておらず、ゲート２４とチャネル層２
１とがショットキー接合の構造となっている。図１２
（Ａ）のようにゲート絶縁層２５を有する場合は、ゲー
トの印加電圧の制限が少ない。これに対し、図１２
（Ｂ）のようにゲート絶縁層２５を有しない場合は、ゲ
ート−ソース間及びゲート−ドレイン間の絶縁耐圧が低
くなる。また、この場合は、製造プロセスは簡単とな
る。これらの構成においても、第１及び第２の実施の形
態で説明したように、チャネル層２１又はソース２２、
ドレイン２３の薄膜材料と、基板２６又はゲート絶縁層
２５の材料とは、両者の格子定数が整合するように、適
宜の組み合わせを用いることができる。
【００４０】図１３に、本発明に係る半導体デバイスの
第４の実施の形態の断面図を示す。第４の実施の形態
は、ＦＥＴに関するものであり、チャネル層３１、ソー
ス３２、ドレイン３３、ゲート３４、ゲート絶縁層３
５、基板３６を備える。基板３６の上にチャネル層３１
が形成される。チャネル層３１には、ゲート絶縁層３５
が形成され、ゲート絶縁層３５の上には、ゲート３４が
形成される。ソース３２及びドレイン３３は、例えば、
ゲート絶縁層３５をマスクとする拡散又はイオン注入等
により、形成されることができる。また、この実施例の
変形としてゲート３４のサイズを適宜設定することによ
り、ゲート絶縁層３５を省略することもできる。
【００４１】これらの構成においても、第１及び第２の
実施の形態で説明したように、チャネル層２１の薄膜材
料と、基板２６又はゲート絶縁層３５との材料は、両者
の格子定数が整合するように、適宜の組み合わせを用い
ることができる。さらに、第２の実施の形態で説明した
ように、チャネル層３１の薄膜材料及び不純物のドーピ
ング量に応じて、チャネル層３１と基板３６との間に
は、緩衝層をさらに備えることができる。なお、上述の
第３及び第４の実施の形態において、特に言及してない
場合、各構成要素の材料は、第１の及び第２の実施の形
態で説明したものと同様の物質を用いることができる。
【００４２】（４）発光素子 図１４に、本発明に係る半導体デバイスの第５の実施の
形態の断面図を示す。この実施の形態は、レーザダイオ
ード等の発光素子に関するもので、発光層４１、ｐ形半
導体層４２、ｎ形半導体層４３、第１及び第２の電極４
５及び電極４６、基板４７を備える。
【００４３】発光層４１は、ｐ形半導体４２とｎ形半導
体４３に挟まれており、例えば、ドーピングしてないＺ
ｎＯを用いたり、（Ｍｇ，Ｚｎ）Ｏ及びＺｎＯの極薄い
厚さの多層膜で構成することができる。この場合、Ｚｎ
Ｏは井戸層と呼ばれ、（Ｍｇ，Ｚｎ）Ｏ層はバリア層と
呼ばれるものである。また、井戸層のバンドギャップよ
りバリア層のバンドギャップが大きいものが用いられ
る。発光層４１の他の材料例としては、（Ｚｎ，Ｃｄ）
Ｏ及びＺｎＯの多層構造、（Ｍｇ，Ｚｎ）Ｏ及び（Ｚ
ｎ，Ｃｄ）Ｏの多層構造等を用いることができる。さら
に、発光層４１としては、多層反射膜や、ダブルへテロ
構造、面発光レーザ構造など、適宜の構成を採用して組
み合わせることもできる。
【００４４】これらｐ形半導体４２及びｎ形半導体４３
の材料のベースとしては、第１の実施の形態で述べた各
材料を適宜用いることができる。ｐ形半導体４２として
は、例えば、ｐ形ＺｎＯ等のII族酸化物又はｐ形Ｇａ
Ｎ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＮ等のIII族窒化物
が使用される。ｐ形ＺｎＯの場合は、例えば、Ｉ族元素
（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｖ族元素（Ｎ，Ｐ，
Ａｓ，Ｓｂ，Ｂｉ）をドープしたＺｎＯである。また、
ｎ形半導体４３としては、例えば、ｎ形ＺｎＯ等のII族
酸化物又はｎ形ＧａＮ、ＡｌＮ等のIII族窒化物が使用
される。ｎ形ＺｎＯの場合は、例えば、III族元素
（Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）、VII族元素（Ｆ，Ｃ
ｌ，Ｂｒ，Ｉ）をドープしたＺｎＯである。これらの各
元素のドープ量は、素子の寸法、厚さ、集積度、性能等
に応じて適宜の量とすることができる。第２の電極（ｎ
型電極）４６の材料は、例えば、第１の実施の形態で説
明した、ソース１２、ドレイン１３又はゲート１４の材
料と同様のものが用いられる。第１の電極（ｐ型電極）
４５としては、例えば、Ａｕ、Ｐｔ、Ｎｉ／Ｔｉ（多層
構造）等によるオーミック電極が用いられる。
【００４５】これらの構成においても、第１の実施の形
態で説明したように、ｎ形半導体層４３（基板４７に接
合される半導体層がｐ形のときはｐ形半導体層）の薄膜
材料と、基板４７の材料は、両者の格子定数が整合する
ように、適宜の組み合わせを用いることができる。さら
に、第２の実施の形態で説明したように、ｎ形半導体層
４３の薄膜材料及び不純物のドーピング量に応じて、ｎ
形半導体層４３と基板４７との間に、緩衝層をさらに備
えることができる。なお、ｐ形半導体４２、ｎ形半導体
４３、発光層４１、基板４７の全て又は一部に格子整合
の良い材料の組合せを用いることで、高品質の半導体デ
バイスを製造することができる。
【００４６】なお、上述の第５の実施の形態において、
特に言及してない場合、各構成要素の材料は、第１の及
び第２の実施の形態で説明したものと同様の物質を用い
ることができる。また、透明な半導体を用いると、発光
層から図の上面又は下面に向けても光を出射することが
でき、本発明を、面発光レーザやエレクトロルミネセン
ス素子等の発光素子等に多様に応用することができる。
【００４７】（５）表面弾性波素子ＳＡＷ(Surface Aco
ustic Wave) 図１５に、本発明に係る半導体デバイスの第６の実施の
形態の構成図を示す。図１５（Ａ）には、ＳＡＷの斜視
図を、図１５（Ｂ）には、そのＢ−Ｂ’断面図をそれぞ
れ示す。ＳＡＷは、基板１１１、半導体層１１２、入力
電極１１３及び出力電極１１４を備える。ＳＡＷは、入
力電極１１３から、高周波信号が入力されると、ＳＡＷ
のフィルタ特性により、適宜の信号が出力電極１１４か
ら出力される半導体デバイスである。
【００４８】半導体層１１２は、絶縁性半導体であり、
ベースとしては、第１の実施の形態で述べた各材料を適
宜用いることができる。半導体層１１２としては、例え
ば、ドーピングしない又はＩ族元素又はＩＩＩ族元素を
ドーピングした絶縁性ＺｎＯを用いることができる。な
お、粒界を押さえるために不純物として、例えば、IIId
遷移金属（Ｃｏ，Ｎｉ等）を少し添加してもよい。これ
らの構成においても、第１及び第２の実施の形態で説明
したように、半導体層１１２の薄膜材料と、基板１１
１、入力電極１１３、出力電極１１４の材料とは、両者
の格子定数が整合するように、適宜の組み合わせを用い
ることができる。
【００４９】（６）その他の応用 本発明は、各層の面が極めて平坦に形成することができ
るので、積層形半導体デバイスに適用する際に、非常に
有効である。その際、各層と接合する層との格子定数の
整合性を考慮して、上述の材料を適宜選択して積層する
ことができる。さらに、複数の種類のトランジスタを選
択して混合して積層しても良い。
【００５０】本発明は、ＳＡＷの他、光導波路、回折格
子等の光集積回路、光デバイスに適用することもでき
る。また、本発明は、バリスタ、湿度センサ、温度セン
サ、ガスセンサ等の各種センサに応用することもでき
る。また、本発明は、メモリにも、応用することができ
る。なお、メモリに応用する際は、トランジスタ及びコ
ンデンサをマトリクス状に配列し、各コンデンサを各ト
ランジスタで駆動することにより、メモリデバイスを実
現することができる。また、本発明は、トランジスタ、
発光素子、コンデンサ等の適宜の素子を同一基板に作成
することができる。その他、高品質の結晶が形成される
ことで、幅広い分野での半導体デバイスへの応用が可能
である。
【００５１】なお、半導体デバイス及び各層の大きさ、
厚さ、寸法、などは、用途やプロセス等に応じて適宜設
計することができる。ドープ量は、製造プロセス、デバ
イス性能等、必要に応じて適宜設定することができる。
また、ｎ形半導体、ｐ形半導体、導電性材料及び絶縁性
材料として、半導体をＺｎＯをベースとして各元素をド
ープする例を述べたが、これに限られるものではない。
また、第１及び第２の実施の形態では、基板上にチャネ
ル層が形成される場合について説明したが、その他の実
施の形態でも示されるように、基板上には、チャネル層
以外にも、絶縁性若しくは導電性の半導体層、ドープ無
し若しくは有りの半導体層、又は、ｎ形若しくはｐ形の
半導体層を適宜形成することができる。
【００５２】
【発明の効果】本発明によると、ＺｎＯ等のII族酸化
物、又は、ＧａＮ等のIII族窒化物等の薄膜材料と、格
子整合の極めて良い酸化物結晶を基板として使用したこ
とにより、薄膜材料の質を飛躍的に向上し、バルク単結
晶に匹敵する高品質の薄膜を作成し、特性の優れた半導
体デバイスを作成することができる。また、本発明によ
ると、粒界がほとんど無く、粒サイズが大きく、格子面
間隔のゆらぎも小さく、モザイクネスも極めて小さい、
殆ど単結晶に近い高品質のＺｎＯ、ＧａＮ等の半導体薄
膜を形成することができる。
【００５３】本発明によると、例えば、ＳｃＡｌＭｇＯ
４（ＳＣＡＭ）結晶等がＺｎＯに対して格子不整合が小
さいことから（約０．１３％）、その基板上にほぼ単結
晶のＺｎＯ薄膜を作製することができる。また、本発明
によると、従来のようなサファイア基板等を用いた場合
に比べて、ＳＣＡＭ基板上のＺｎＯは、電子移動度が高
く、ＺｎＯ単結晶に近いものとすることができる。ま
た、本発明によると、透明半導体材料であるＺｎＯと、
透明高絶縁性のＳＣＡＭ基板とを組み合わせることで、
透明な半導体デバイスを作製することができるととも
に、ヘテロ構造デバイスの性能を著しく向上することが
できる。さらに、ＦＥＴ等における各電極材料、絶縁層
等の適宜のものの一部又は全部について、透明な材料を
用いるようにしても良い。
【００５４】また、本発明をトランジスタ等に適用する
と、スイッチング速度を高速とすることができる。ま
た、本発明を電界効果トランジスタ等に適用すると、電
界を印加したときの空乏層幅が広がるので、スイッチン
グ用ゲート電圧が低くて済む。また、本発明を、発光素
子に適用すると、発光効率を向上することができる。本
発明によると、電界効果トランジスタやバイポーラトラ
ンジスタ、ＧａＮベースの窒化物青色レーザを含む発光
素子（ＬＥＤ、レーザ）、表面弾性波素子（ＳＡＷ）、
センサ等の各種電子デバイスに、適用することができ、
それらの性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体デバイスの第１の実施の形
態の断面図。
【図２】チャネル層に用いられる代表的な薄膜材料の一
例とその格子定数を表す図。
【図３】LnＡＢＯ４についての格子定数とイオン半径と
の関係図。
【図４】LnＡＢＯ４を基本構造とする基板材料の一例と
その格子定数を表す図。
【図５】LnＡＯ３（ＢＯ）ｎについての格子定数とイオ
ン半径との関係図。
【図６】本発明に係る半導体デバイスの第２の実施の形
態の断面図。
【図７】酸化亜鉛薄膜及び酸化亜鉛バルク単結晶の電気
特性の比較説明図。
【図８】酸化亜鉛薄膜及び酸化亜鉛バルク単結晶のＸ線
逆格子マッピングの比較説明図。
【図９】Ｘ線ロッキングカーブの半値幅の基板温度依存
性についての比較説明図。
【図１０】薄膜表面の平坦さについての比較説明図。
【図１１】窒素濃度の基板温度依存性についての比較説
明図。
【図１２】本発明に係る半導体デバイスの第３の実施の
形態の断面図。
【図１３】本発明に係る半導体デバイスの第４の実施の
形態の断面図。
【図１４】本発明に係る半導体デバイスの第５の実施の
形態の断面図。
【図１５】本発明に係る半導体デバイスの第６の実施の
形態の構成図。
【符号の説明】
１１ チャネル層（半導体層） １２ ソース １３ ドレイン １４ ゲート １５ ゲート絶縁層 １６ 基板
フロントページの続き (56)参考文献 特開 平８−288220（ＪＰ，Ａ) Ａ．Ｏｈｔｏｍｏ，Ｍ．ｋａｗａｓａ ｋｉ，Ｙ．Ｓａｋｕｒａｉ，Ｉ．Ｏｈｋ ｕｂｏ，Ｒ．Ｓｈｉｒｏｋｉ，Ｙ．Ｙｏ ｓｈｉｄａ，Ｔ．Ｙａｓｕｄａ，Ｙ．Ｓ ｅｇａｗａ，Ｈ．ｋｏｉｎ，”Ｆａｂｒ ｉｃａｔｉｏｎ ｏｆ ａｌｌｏｙｓ ａｎｄ ｓｕｐｅｒｌａｔｔｉｃｅｓ ｂａｓｅｄ ｏｎ ＺｎＯ ｔｏｗａｒ ｄｓ ｕｌｔｒａｖｉｏｌｅｔ ｌａｓ ｅｒ”，Ｍａｔｅｒｉａｌｓ Ｓｃｉｅ ｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎ ｇ Ｂ，1998年11月 ６日，Ｖｏｌ．Ｂ 56，Ｎｏｓ．２，３，ｐｐ．263−266 Ｊｕｎ ＫＯＩＫＥ，Ｈｉｒｏｓｈｉ ＴＡＮＡＫＡ，Ｈｉｄｅｈａｒｕ Ｉ ＥＫＩ，”Ｑｕａｓｉ−Ｍｉｃｒｏｗａ ｖｅ Ｂａｎｄ Ｌｏｎｇｉｔｕｄｉｎ ａｌｌｙ Ｃｏｕｐｌｅｄ Ｓｕｒｆａ ｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｒ ｅｓｏｎａｔｏｒ Ｆｉｌｔｅｒｓ Ｕ ｓｉｎｇ ＺｎＯ／Ｓａｐｐｈ，Ｊａｐ ａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌ ｉｅｄ ｐｈｙｓｉｃｓ，1995年 ５ 月，Ｐａｒｔ１，Ｖｏｌ．34，Ｎｏ．５ Ｂ，ｐｐ．2678−2682 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/12 H01L 21/338 H01L 29/786 H01L 29/812 H01L 33/00 H01L 21/20 - 21/205 H01L 5/00 ＪＩＣＳＴファイル（ＪＯＩＳ) ＩＮＳＰＥＣ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ) Ｗｅｂ ｏｆ Ｓｃｉｅｎｃｅ

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】LnＡＢＯ４又はLnＡＯ３（ＢＯ）ｎ （Ln：Ｓｃ，Ｉｎ，Ｌｕ，Ｙｂ，Ｔｍ，Ｈｏ，Ｅｒ，Ｙ
    の希土類元素、 Ａ：Ｆｅ，Ｇａ，Ａｌ、 Ｂ：Ｍｎ，Ｃｏ，Ｆｅ，Ｚｎ，Ｃｕ，Ｍｇ，Ｃｄ）を基
    本構造とするいずれかの材料を用いた基板と、 酸化亜鉛ＺｎＯ、酸化マグネシウム亜鉛ＭｇｘＺｎ
    １−ｘＯ、酸化カドミウム亜鉛ＣｄｘＺｎ１−ｘＯ、酸
    化カドミウムＣｄＯのII族酸化物のいずれかの材料を用
    い、成膜温度を３５０℃から６００℃として前記基板上
    に形成された半導体層とを備えた半導体デバイス。
  2. 【請求項２】前記基板の材料として、 ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ
    ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭ
    ｇＯ４、又は、 ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺ
    ｎ７Ｏ１０、又は、 ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺ
    ｎ７Ｏ１０、又は、 ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、ＳｃＦｅＺ
    ｎ６Ｏ９のいずれかを用い、 前記半導体層の材料として、ＺｎＯを用いたことを特徴
    とする請求項１に記載の半導体デバイス。
  3. 【請求項３】前記基板の材料として、 ＳｃＡｌＯ３（ＺｎＯ）ｎ、ＳｃＦｅＯ３（Ｚｎ
    Ｏ）ｎ、ＳｃＧａＯ３（ＺｎＯ）ｎ、ＩｎＦｅＯ３（Ｚ
    ｎＯ）ｎ、ＩｎＧａＯ３（ＺｎＯ）ｎ、ＩｎＡｌＯ
    ３（ＺｎＯ）ｎ、ＹｂＡｌＯ３（ＺｎＯ）ｎ又はＬｕＡ
    ｌＯ３（ＺｎＯ）ｎのいずれかを用い、 前記半導体層の材料として、ＺｎＯを用いたことを特徴
    とする請求項１に記載の半導体デバイス。
  4. 【請求項４】前記基板と前記半導体層との間に、さら
    に、前記半導体層と同じ組成又は構造の材料をベースと
    して不純物をわずかにドープした又はドープしない絶縁
    性材料を用いた緩衝層をさらに備えたことを特徴とする
    請求項１乃至３のいずれかに記載の半導体デバイス。
  5. 【請求項５】前記半導体層としてＺｎＯを用い、 前記緩衝層として、１価の価数を取りうる元素又はＶ族
    元素をわずかにドープした絶縁性を有する半導体、又は
    ドープしない純粋な絶縁性を有する半導体を用いたこと
    を特徴とする請求項４に記載の半導体デバイス。
  6. 【請求項６】前記基板と同じ基本構造の材料を用いた絶
    縁層をさらに備えたことを特徴とする請求項１乃至５の
    いずれかに記載の半導体デバイス。
  7. 【請求項７】前記半導体層と同じ組成又は構造の材料を
    ベースとして用い、前記半導体層上に形成された発光層
    と、 前記半導体層と同じ組成又は構造の材料をベースとして
    用い、前記発光層上に形成され、前記半導体層と異なる
    導電型チャネルの第２の半導体層とをさらに備えたこと
    を特徴とする請求項１乃至６のいずれかに記載の半導体
    デバイス。
  8. 【請求項８】前記発光層は、（Ｍｇ，Ｚｎ）Ｏ及びＺｎ
    Ｏの多層構造、（Ｚｎ，Ｃｄ）Ｏ及びＺｎＯの多層構
    造、又は、（Ｍｇ，Ｚｎ）Ｏ及び（Ｚｎ，Ｃｄ）Ｏの多
    層構造のいずれかを用いたことを特徴とする請求項７に
    記載の半導体デバイス。
  9. 【請求項９】前記半導体層は絶縁性半導体であり、 前記半導体層上に形成された入力電極及び出力電極とを
    さらに備え、 前記半導体層の表面を伝搬する弾性波に対してフィルタ
    特性を有することを特徴とする請求項１乃至８のいずれ
    かに記載の半導体デバイス。
JP08204399A 1999-03-25 1999-03-25 半導体デバイス Expired - Lifetime JP3423896B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP08204399A JP3423896B2 (ja) 1999-03-25 1999-03-25 半導体デバイス
TW089104896A TW483147B (en) 1999-03-25 2000-03-17 Semiconductor device
US09/926,186 US6878962B1 (en) 1999-03-25 2000-03-22 Semiconductor device
EP00911272A EP1172858A4 (en) 1999-03-25 2000-03-22 SEMICONDUCTOR DEVICE
PCT/JP2000/001736 WO2000059039A1 (en) 1999-03-25 2000-03-22 Semiconductor device
KR10-2001-7011850A KR100436651B1 (ko) 1999-03-25 2000-03-22 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08204399A JP3423896B2 (ja) 1999-03-25 1999-03-25 半導体デバイス

Publications (2)

Publication Number Publication Date
JP2000277534A JP2000277534A (ja) 2000-10-06
JP3423896B2 true JP3423896B2 (ja) 2003-07-07

Family

ID=13763501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08204399A Expired - Lifetime JP3423896B2 (ja) 1999-03-25 1999-03-25 半導体デバイス

Country Status (6)

Country Link
US (1) US6878962B1 (ja)
EP (1) EP1172858A4 (ja)
JP (1) JP3423896B2 (ja)
KR (1) KR100436651B1 (ja)
TW (1) TW483147B (ja)
WO (1) WO2000059039A1 (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1355364A4 (en) * 2001-01-05 2005-04-13 Japan Science & Tech Agency OPTICAL SEMICONDUCTOR ELEMENT USING OPTICAL TRANSITION BETWEEN ZNO HETEROSTRUCTURE SUBBANDS
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
US20050163704A1 (en) * 2004-01-23 2005-07-28 Ovonic Battery Company Base-facilitated production of hydrogen from biomass
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110142A (ja) * 2001-09-28 2003-04-11 Sharp Corp 酸化物半導体発光素子およびその製造方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6846731B2 (en) 2002-01-04 2005-01-25 Rutgers, The State University Of New Jersey Schottky diode with silver layer contacting the ZnO and MgxZn1-xO films
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4278405B2 (ja) * 2003-02-28 2009-06-17 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4271475B2 (ja) 2003-03-31 2009-06-03 株式会社ワコー 力検出装置
CN100390329C (zh) * 2003-04-03 2008-05-28 三菱化学株式会社 氧化锌单晶
JP4284103B2 (ja) * 2003-05-08 2009-06-24 シャープ株式会社 酸化物半導体発光素子
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4210748B2 (ja) * 2003-08-27 2009-01-21 独立行政法人物質・材料研究機構 酸化亜鉛基積層構造体
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4698160B2 (ja) * 2004-03-26 2011-06-08 株式会社リコー 縦型トランジスタおよび発光素子
US7566908B2 (en) * 2004-11-29 2009-07-28 Yongsheng Zhao Gan-based and ZnO-based LED
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
US7541626B2 (en) * 2005-03-28 2009-06-02 Massachusetts Institute Of Technology High K-gate oxide TFTs built on transparent glass or transparent flexible polymer substrate
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
CN101309864B (zh) * 2005-11-18 2012-06-27 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8187976B2 (en) * 2009-08-26 2012-05-29 Indian Institute Of Technology Madras Stable P-type semiconducting behaviour in Li and Ni codoped ZnO
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5368397B2 (ja) * 2010-09-07 2013-12-18 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
CN102761057B (zh) * 2011-04-26 2015-12-09 中国科学院福建物质结构研究所 一种腔内倍频780纳米固体激光器
TWI575751B (zh) * 2011-06-16 2017-03-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
KR20130055521A (ko) 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
CN102569486B (zh) * 2012-01-17 2014-07-09 河南大学 一种肖特基栅场效应紫外探测器及其制备方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP5965338B2 (ja) 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR101927408B1 (ko) 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104584139B (zh) * 2012-09-18 2017-03-01 Lg化学株式会社 透明导电膜及其制备方法
EP3033171B1 (en) 2013-08-30 2017-08-23 Council of Scientific & Industrial Research An Indian registered body incorporated under the Registration of Societies Act (Act XXI of 1860) Water splitting activity of layered oxides
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP7182262B2 (ja) * 2018-12-10 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法、ならびにｉｉｉ族窒化物半導体
KR102728889B1 (ko) * 2022-02-25 2024-11-13 웨이브로드 주식회사 3족 질화물 반도체층을 성장하는 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5530267A (en) 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
JP2996928B2 (ja) 1997-03-07 2000-01-11 科学技術振興事業団 光半導体素子及びその製造方法
US6057561A (en) 1997-03-07 2000-05-02 Japan Science And Technology Corporation Optical semiconductor element
JP3380422B2 (ja) 1997-03-25 2003-02-24 科学技術振興事業団 Ｉｉ族−酸化物を含む光半導体素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Ａ．Ｏｈｔｏｍｏ，Ｍ．ｋａｗａｓａｋｉ，Ｙ．Ｓａｋｕｒａｉ，Ｉ．Ｏｈｋｕｂｏ，Ｒ．Ｓｈｉｒｏｋｉ，Ｙ．Ｙｏｓｈｉｄａ，Ｔ．Ｙａｓｕｄａ，Ｙ．Ｓｅｇａｗａ，Ｈ．ｋｏｉｎ，"Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ａｌｌｏｙｓ ａｎｄ ｓｕｐｅｒｌａｔｔｉｃｅｓ ｂａｓｅｄ ｏｎ ＺｎＯ ｔｏｗａｒｄｓ ｕｌｔｒａｖｉｏｌｅｔ ｌａｓｅｒ"，Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ，１９９８年１１月 ６日，Ｖｏｌ．Ｂ５６，Ｎｏｓ．２，３，ｐｐ．２６３−２６６
Ｊｕｎ ＫＯＩＫＥ，Ｈｉｒｏｓｈｉ ＴＡＮＡＫＡ，Ｈｉｄｅｈａｒｕ ＩＥＫＩ，"Ｑｕａｓｉ−Ｍｉｃｒｏｗａｖｅ Ｂａｎｄ Ｌｏｎｇｉｔｕｄｉｎａｌｌｙ Ｃｏｕｐｌｅｄ Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｒｅｓｏｎａｔｏｒ Ｆｉｌｔｅｒｓ Ｕｓｉｎｇ ＺｎＯ／Ｓａｐｐｈ，Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ ｐｈｙｓｉｃｓ，１９９５年 ５月，Ｐａｒｔ１，Ｖｏｌ．３４，Ｎｏ．５Ｂ，ｐｐ．２６７８−２６８２

Also Published As

Publication number Publication date
EP1172858A4 (en) 2005-08-03
WO2000059039A1 (en) 2000-10-05
US6878962B1 (en) 2005-04-12
KR20020007334A (ko) 2002-01-26
JP2000277534A (ja) 2000-10-06
EP1172858A1 (en) 2002-01-16
KR100436651B1 (ko) 2004-06-22
TW483147B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP3423896B2 (ja) 半導体デバイス
US7061014B2 (en) Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US9929010B2 (en) Method for manufacturing semiconductor device
EP0171531B1 (en) High electron mobility semiconductor device
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
CN112436056A (zh) 高电子迁移率晶体管
CN212676277U (zh) 一种新型AlGaN基多沟道场效应晶体管
JP2011502364A (ja) 高性能ヘテロ構造ｆｅｔデバイス及び方法
KR100711203B1 (ko) 산화아연을 이용한 ｐ형-진성-ｎ형 구조의 발광 다이오드제조방법
CN105518868B (zh) InGaAlN基半导体元件
JP2004193446A (ja) 半導体装置の製造方法および薄膜トランジスタの製造方法
US10566427B2 (en) Copper halide semiconductor based electronic devices
JP3787635B2 (ja) 発光素子及びその製造方法
KR102436433B1 (ko) 빅스비아이트 결정을 함유하는 금속 산화물 채널층을 구비하는 박막트랜지스터 및 수직형 비휘발성 메모리 소자
JP6087668B2 (ja) 半導体装置の作製方法
JP2005150635A (ja) 薄膜トランジスタ
JP2007042771A (ja) ｐ型ワイドギャップ半導体
US20230352538A1 (en) Applications of two-dimensional silicon carbide as the channel layer in field-effect transistors
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
JP2000031164A (ja) Ｉｉｉ族窒化物半導体素子
EP4117041A1 (en) Semiconductor structure with barrier layer comprising indium aluminium nitride and method of growing thereof
TW202341486A (zh) 絕緣體上矽上的ⅲ族氮化物半導體結構及其生長方法
Krishna Investigation of p-Type GaN/AlGaN Superlattices: Defining a Pathway Towards Low Sheet Resistance for p-Channel III-Nitride Devices
JP2004079620A (ja) 透明半導体バルク単結晶基板を用いた電子素子
JP2000031506A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees
EXPY Cancellation because of completion of term