KR102728889B1

KR102728889B1 - 3족 질화물 반도체층을 성장하는 방법

Info

Publication number: KR102728889B1
Application number: KR1020220025283A
Authority: KR
Inventors: 송준오
Original assignee: 웨이브로드 주식회사
Priority date: 2022-02-25
Filing date: 2022-02-25
Publication date: 2024-11-13
Anticipated expiration: 2042-02-25
Also published as: KR20230127695A

Abstract

본 개시는 3족 질화물 반도체층을 성장하는 방법에 있어서, 제1 열팽창계수를 가지는 Si으로 된 성장 기판을 준비하는 단계; Si으로 된 성장 기판 위에 제1 열팽창계수보다 큰 제2 열팽창계수를 가지는 ScAlMgO₄로 된 층을 형성하는 단계; 그리고, ScAlMgO₄로 된 층 위에 제1 열팽창계수보다 크고 제2 열팽창계수보다 작은 제3 열팽창계수를 가지는 GaN으로 된 층을 성장하는 단계;를 포함하는 3족 질화물 반도체층을 성장하는 방법에 관한 것이다.

Description

3족 질화물 반도체층을 성장하는 방법{METHOD OF GROWING A III-NITRIDE SEMICONDUCTOR LAYER}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체층을 성장하는 방법에 관한 것으로, 특히 Si 기판 위에 Al_1-x-yIn_yGa_xN (0<x≤1,0≤y≤1,0<x+y≤1)로 된 반도체층을 성장하는 방법에 관한 것이다. 3족 질화물 반도체층은 광소자(발광소자(예: LD, LED), 수광소자(예: Photodiode, Solar Cell), 비발광 소자(전력소자(예: 다이오드, 트랜지스터, HEMT, JFET), 공진기) 등을 구성하는데 이용되며, 주로 성장 기판 위에 성장되는 GaN을 기반으로 그 위에 다양한 형태의 소자를 구현하게 된다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

도 1 내지 도 3은 미국 공개특허공보 제US2008-0315255호에 제시된 3족 질화물 반도체층을 성장하는 방법의 일 예를 설명하는 도면으로서, 제시된 방법은 Si으로 된 성장 기판(302; 이하, Si 기판)을 준비하는 단계, Si 기판(302) 위에 SiGe 층(304)을 형성하는 단계, SiGe으로 된 층(304; 이하, SiGe 층) 위에 버퍼층(306)을 형성하는 단계, 그리고 버퍼층(306) 위에 GaN으로 된 반도체층(308; 이하, GaN 층)을 성장하는 단계를 포함한다. Si 기판(302) 위에 GaN 층(308)을 성장하는 것이 쉽지 않는 것은 이들간의 격자 상수(Lattice Constant)의 차이와 열팽창계수(Thermal Expansion Coefficient; TEC)의 차이가 있기 때문이다. 구체적으로, 도 2에 도시된 바와 같이 Si과 GaN 사이에는 약 17% 정도의 격자상수 차이가 있으며, 격자상수의 차이는 성장되는 GaN에 많은 결정결함(관통 전위)을 야기하는 원인이 된다. 또한, 도 3에 도시된 바와 같이, Si(2.8ppm)과 GaN(5.56ppm) 사이에는 2.75ppm 정도의 열팽창계수 차이가 있으며, 특히 Si 기판(302) 위에 GaN 층(308)을 성막한 이후에 상온까지 냉각(Cooling)하는 과정에 GaN 층(308) 내부에 인장 응력(Tensile Stress)이 도입되어 성장 완료된 GaN 층(308)에 심한 크랙(Severe Cracks)이 발생하는 원인이 된다. 여기서, 격자상수(Å)는 6H-SiC: 3.073, AlN: 3.1106, GaN: 3.189, Si(111): 3.84, 사파이어: 4.758로 하였고, 열팽창계수(x10^-6 K^-1)는 6H-SiC: 4.2, AlN: 5.3, GaN: 5.56, Si(111): 2.8, 사파이어: 7.5로 하였다.

구체적으로, 열팽창계수가 상대적으로 작은 성장 기판(예: Si 기판(열팽창계수 2.8))이 사용되는 경우에, 성장 기판 위에 형성된 막(예: GaN 층(열팽창계수 5.56))에 성장 이후 상온(Room Temperature)까지 냉각시키는 과정에서 인장 응력(Tensile Stress)이 도입되며, 이 인장 응력에 의해 성장된 막에 심한 크랙이 발생하게 된다.

도 1로 돌아가서, 이러한 문제를 해소하기 위해, Si 기판(302)과 GaN 층(308) 사이에 버퍼층(306)이 도입되며, 버퍼층(306)은 AlN, InGaN, AlGaN, SiC 등으로 된 단층 또는 다층 막으로 이루어져서 Si 기판(302)과 GaN 층(308) 사이의 격자상수 및/또는 열팽창계수의 차이를 줄이는 역할을 한다. 버퍼층(306)의 조성이 점점 GaN 층(308)의 조성에 가까워지도록 변하는 Al_xGa_1-xN(x:1->0; a graded AlGaN) 층으로 구성하거나 Al(Ga)N/(Al)GaN 다층막, Al(Ga)N/(Al)GaN 초격자구조로 구성할 수 있음은 물론이다.

미국 공개특허공보 제US2008-0315255호에는 버퍼층(306)만으로 이러한 문제점을 모두 해소할 수 없다는 점을 지적하면서, Si 기판(302)의 열팽창계수와 GaN 층(308)의 열팽창계수의 대략 중간 정도의 열팽창계수 값을 가지는 SiGe 층(304)을 추가로 도입하는 기술이 제시되어 있다.

그러나, SiGe 층(304)을 도입함으로써 Si 기판(302)과 GaN 층(308) 사이의 열팽창계수 차를 완화할 수 있다하더라도, SiGe 층(304)의 열팽창계수는 여전히 GaN 층(308)의 열팽창계수보다 작은 값을 가지므로, 성장된 GaN 층(308)에 Si 기판(302)과 SiGe 층(304)에 의해 인장 응력이 인가되어 크랙이 발생할 위험이 있다할 것이다.

열팽창계수의 관점에서, 성장 기판으로 열팽창계수가 GaN 층(308)에 비해 상대적으로 큰 사파이어 기판(Al₂O₃; 열팽창계수: 7.5)을 사용하는 것이 바람직하지만, 열전도율과 격자상수의 관점에서 한계를 가진다.

이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체층을 성장하는 방법에 있어서, 제1 열팽창계수를 가지는 Si으로 된 성장 기판을 준비하는 단계; Si으로 된 성장 기판 위에 제1 열팽창계수보다 큰 제2 열팽창계수를 가지는 ScAlMgO₄로 된 층을 형성하는 단계; 그리고, ScAlMgO₄로 된 층 위에 제1 열팽창계수보다 크고 제2 열팽창계수보다 작은 제3 열팽창계수를 가지는 GaN으로 된 층을 성장하는 단계;를 포함하는 3족 질화물 반도체층을 성장하는 방법이 제공된다.

도 1 내지 도 3은 미국 공개특허공보 제US2008-0315255호에 제시된 3족 질화물 반도체층을 성장하는 방법의 일 예를 설명하는 도면으로서,
도 4 내지 도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예 및 이를 성장하는 방법의 일 예를 설명하는 도면,
도 7은 본 개시에 따른 3족 질화물 반도체 적층체를 비발광 3족 질화물 반도체 소자에 적용한 일 예를 나타내는 도면,
도 8 및 도 9는 본 개시에 따른 3족 질화물 반도체 적층체를 3족 질화물 반도체 발광소자에 적용한 일 예를 나타내는 도면.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 4 내지 도 6은 본 개시에 따른 3족 질화물 반도체 적층체의 일 예 및 이를 성장하는 방법의 일 예를 설명하는 도면으로서, 도 4에 도시된 바와 같이, 3족 질화물 반도체 적층체(100)는 Si으로 된 성장 기판(102; 이하, Si 기판), ScAlMgO₄로 된 층(104; 이하, SAMO 층), 버퍼층(106) 그리고 GaN으로 된 층(108; 이하, GaN 층)을 포함한다. Si 기판(102)으로 Si(111) 기판이 사용될 수 있으며, Si(110) 기판, Si(100) 등 격자상수와 열팽창계수의 관점에서 본 개시에 따른 기술사상을 벗어나지 않는 범위 내에 있는 여타의 Si 기판이 사용될 수 있음은 물론이다. 버퍼층(106)은 도 1에 제시된 버퍼층(306)과 동일한 역할을 하며, 생략될 수 있을 뿐만 아니라, SAMO 층(104)의 아래에 놓이거나, SAMO 층(104)의 위 및 아래에 동시에 놓이거나, SAMO 층(104)과 복합층(하나 이상의 SAMO 층/버퍼층의 페어)을 이룰 수 있음은 물론이다.

도 5에 도시된 바와 같이, 격자상수의 관점에서 SAMO 층(104)의 의의를 살피면, SAMO 층(104)은 Si 기판(102)의 격자상수(3.84)와 GaN 층(108)의 격자상수(3.189) 사이의 격자상수(3.246)를 가지며, 그 위에 성장되는 GaN 층(108)과의 격자상수 차이가 0.2를 넘지 않는 작은 차이를 보이므로, 결정결함이 감소된 고품질 GaN 층(108)을 성장하는 기반을 제공한다.

도 6에 도시된 바와 같이, 열팽창계수의 관점에서 SAMO 층(104)의 의의를 살피면, SAMO 층(104)은 사파이어 기판(열팽창계수 7.5)과 마찬가지로 Si 기판(102; 열팽창계수 3.9)과 GaN 층(108; 열팽창계수 5.59)보다 큰 열팽창계수(6.2)를 가지며, 따라서 성장 이후에 Si 기판(102)이 GaN 층(108)에 인가하는 인장 응력 감소(Reduction in Tensile Stress), 즉 응축 응력 증가(Increase in Compressive Stress)를 유도하는 역할을 하여, 크랙의 가능성을 줄일 수 있게 된다. 비교예로서, Si 기판(102; 열팽창계수 2.8)-AlN로 된 버펴층(106; 열팽창계수: 5.3)-GaN 층(108; 열팽창계수: 5.56)으로 된 적층체를 고려할 수 있는데, 도 6에 도시된 바와 같이, AlN로 된 버펴층(106)은 Si 기판(102)과 GaN 층(108) 사이의 열팽창계수를 가져 이들 사이에 인장 응력을 일부 완화하지만, GaN 층(108)보다 작은 열팽창계수를 가지므로 한계를 지닌다 하겠다. 본 개시에서는 성장 기판인 Si 기판(102)의 열팽창계수보다 큰 열팽창계수를 가질 뿐만 아니라, 그 위에 성장되는 GaN 층(108)의 열팽창계수보다 큰 열팽창계수를 가지는 물질 층(SAMO; 열팽창계수: 6.2)을 Si 기판(102)과 GaN 층(108) 사이에 추가함으로써 크랙 유발의 가능성을 획기적으로 줄이고, 나아가 GaN(격자상수: 3.189)과의 격자상수 차이가 AlN(격자상수: 3.1106)만큼 작은 물질 층(SAMO; 격자상수: 3.246)을 도입함으로써 GaN 층(108)의 결정결함(관통전위) 또한 감소시킬 수 있게 된다.

Si 기판(102)으로부터 GaN 층(108) 사이에서 다음과 같은 다양한 조합이 예시적으로 가능하다. ① SAMO의 단독 사용, ② SAMO-버퍼층, ③ AlN(O)-SAMO-버퍼층, ④ SAMO-AlN(O)-버퍼층, ⑤ AlN(O)/SAMO(다층, 초격자)-버퍼층.

기본적으로 SAMO 및 AlN(O) 물질 성장법은 PVD(Sputter, PLD, MBE) 공정을 단독 또는 연속적으로 사용하는 것이 바람직한 반면, 버퍼층의 경우는 MOCVD, HVPE, ALD 등의 CVD 공정을 사용한다. SAMO 및 AlN(O) 성장의 PVD 공정 조건은 온도는 400~1100℃, 소정의 산소(O₂) 가스량을 공급한 상태에서 압력은 10^-3 torr 이하를 유지하고, 성장 속도는 10nm/min 이하로 진행하는 것이 바람직하다. 또한, 성장 공정 전의 PVD 챔버의 베이스 진공(Base Pressure)은 7.5x10^-6 torr 이하를 갖는 것이 바람직하다. SAMO 및 AlN(O)를 성장하기 위한 소스 타겟은 기본적으로 다결정 세라믹 디스크(Polycrystalline Ceramics Disks) 형태를 사용한다. 또한 MOCVD, HVPE, ALD 등의 CVD 공정으로 버퍼층을 성장하기에 앞서, SAMO 및 AlN(O)의 성장 온도보다 높은 온도와 산소(O₂) 분위기에서 열처리(Annealing)할 수도 있다. SAMO 및 AlN(O) 물질로 구성된 단층 또는 다층의 적층체 위에 버퍼층 성장하는 MOCVD 공정은 도 1에서 언급한 것과 동일 유사하게 진행할 수 있다.

도 5 및 도 6을 통해 알 수 있는 바와 같이, SiC로 된 성장 기판의 경우에, 격자상수의 관점에서 AlN, SAMO, GaN과 열팽창계수의 차이가 크지 않고, 열팽창계수의 관점에서 Si 기판과 유사한 위치에 있으므로, 도 4 내지 도 6에 통해 설명된 기술을 SiC로 된 성장 기판을 사용하여 GaN 층을 성장할 때에도 적용할 수 있음은 물론이다.

도 7은 본 개시에 따른 3족 질화물 반도체 적층체를 비발광 3족 질화물 반도체 소자에 적용한 일 예를 나타내는 도면으로서, 3족 질화물 반도체 소자는(예: AlGaN/GaN based HEMT)는 Si 기판(11), 버퍼층(12), 채널층(20; GaN 층), 2DEG(22; two-dimensional electron gas)(22), 배리어층(18; 예: AlGaN 배리어층), 절연층(24; 예: SiN 절연층), 드레인 전극(14), 게이트 전극(16) 및 소스 전극(17)을 포함하며, 게이트 전극(16)에 게이트 필드 플레이트(25; Gate Field Plate)가 추가로 구비되어 있다. 한편, 게이트 전극(16)과 배리어층(17) 사이에 다른 도전성의 3족 질화물층(26; 예: p형 GaN)을 구비함으로써, D-mode (Depletion-mode) AlGaN/GaN HEMT(게이트 전압이 인가되지 않을 때 turn-on 상태, 즉 normally-on 상태인 소자)를 E-mode (Enhancement-mode) HEMT(게이트 전압이 인가되지 않을 상태에서 turn-off 상태, 즉 normally-off 상태인 소자)를 구현할 수 있게 된다. SAMO 층(104)이 버퍼층(12)의 일부로서 또는 Si 기판(11)과 버퍼층(12) 사이에 구비된다.

도 8 및 도 9는 본 개시에 따른 3족 질화물 반도체 적층체를 3족 질화물 반도체 발광소자에 적용한 일 예를 나타내는 도면으로서, 도 8을 참조하면, 3족 질화물 반도체 발광소자는(예: LED)는 Si 기판(11), 버퍼층(12), 제1 반도체 영역(31; 예: n형 GaN), 활성 영역(32; InGaN/(In)GaN MQWs), 제2 반도체 영역(33; 예: p형 GaN), 그리고 제1 전극(40)을 포함한다. SAMO 층(104)은 버퍼층(12)의 일부로서 또는 Si 기판(11)과 버퍼층(12) 사이에 구비된다. 도 9를 참조하면, Si 기판(11), SAMO 층(104), 버퍼층(12)이 제거되고, 전극으로 기능하는 지지 기판(50)이 접합층(51)을 통해 제1 반도체 영역(31) 측에 구비되어 있다. 접합층(51) 없이 지지 기판(50)을 제1 반도체 영역(31)에 구비할 수 있음은 물론이다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1) 3족 질화물 반도체층을 성장하는 방법에 있어서, 제1 열팽창계수를 가지는 Si으로 된 성장 기판을 준비하는 단계; Si으로 된 성장 기판 위에 제1 열팽창계수보다 큰 제2 열팽창계수를 가지는 ScAlMgO₄로 된 층을 형성하는 단계; 그리고, ScAlMgO₄로 된 층 위에 제1 열팽창계수보다 크고 제2 열팽창계수보다 작은 열팽창계수를 가지는 GaN으로 된 층을 성장하는 단계;를 포함하는 3족 질화물 반도체층을 성장하는 방법.

(2) 성장하는 단계에 앞서, Al_1-xGa_xN (0≤x≤1)으로 된 버퍼층을 형성하는 단계;를 더 포함하는 3족 질화물 반도체층을 성장하는 방법.

(3) ScAlMgO₄로 된 층을 형성하는 단계의 전, ScAlMgO₄로 된 층을 형성하는 단계의 후 또는 ScAlMgO₄로 된 층을 형성하는 단계의 전후에, 제1 열팽창계수보다 크고 제3 열팽창계수보다 작은 제4 열팽창계수를 가지는 AlN(O)로 된 층을 형성하는 단계;를 더 포함하는 3족 질화물 반도체층을 성장하는 제3 열팽창계수보다 큰 제2 열팽창계수를 가지는 ScAlMgO₄로 된 층과 제3 열팽창계수보다 작은 제4 열팽창계수를 가지는 AlN(O)로 된 층을 적절히 구성함으로써 ScAlMgO₄로 된 층/ AlN(O)로 된 층 조합의 열팽창계수를 제3 열팽창계수에 대해 조절할 수 있게 된다.

(4) 성장하는 단계에 앞서, Al_1-xGa_xN (0≤x≤1)으로 된 버퍼층을 형성하는 단계;를 더 포함하는 3족 질화물 반도체층을 성장하는 방법. Al_1-xGa_xN (0≤x≤1)는 AlN, AlGaN, GaN으로 단층, 이들의 다층구조 및/또는 이들의 초격자구조를 형성할 수 있다.

(5) GaN으로 된 층 위에, 소스 전극과 게이트 전극을 형성하는 단계;를 더 포함하는 3족 질화물 반도체층을 성장하는 방법.

본 개시에 따른 하나의 3족 질화물 반도체층을 성장하는 방법에 의하면, 성장 기판과 그 위에 성장되는 3족 질화물 반도체층의 격자상수 차이와 열팽창계수 차이를 줄여 결정결함을 줄이는 한편, 성장된 3족 질화물 반도체층의 크랙 발생가능성을 줄일 수 있게 된다.

3족 질화물 반도체 적층체(100), 성장 기판(102), SAMO 층(104), 버퍼층(106), GaN 층(108)

Claims

3족 질화물 반도체층을 성장하는 방법에 있어서,
제1 열팽창계수와 제1 격자상수를 가지는 Si으로 된 성장 기판을 준비하는 단계;
Si으로 된 성장 기판 위에 제1 열팽창계수보다 큰 제2 열팽창계수를 가지며, 제1 격자상수보다 작은 제2 격자상수를 가지는 ScAlMgO₄로 된 층을 형성하는 단계;
ScAlMgO₄로 된 층 위에 Al_1-xGa_xN (0≤x≤1)으로 된 층을 형성하는 단계; 그리고,
Al_1-xGa_xN (0≤x≤1)으로 된 층 위에 제1 열팽창계수보다 크고 제2 열팽창계수보다 작은 제3 열팽창계수를 가지며, 제2 격자상수보다 작은 제3 격자상수를 가지는 GaN으로 된 층을 성장하는 단계;를 포함하고,
ScAlMgO₄로 된 층을 형성하는 단계의 전에, 제1 열팽창계수보다 크고 제3 열팽창계수보다 작은 제4 열팽창계수를 가지며, 제3 격자상수보다 작은 제4 격자상수를 가지는 AlN(O)로 된 층을 형성하는 단계;를 더 포함하며,
제2 격자상수 및 제4 격자상수는, 제3 격자상수와의 차이가 0.2 이내이고,
Si으로 된 성장 기판 위에 형성되는 AlN(O)로 된 층, ScAlMgO₄로 된 층 및 Al_1-xGa_xN (0≤x≤1)으로 된 층은 버퍼층으로 기능하는 3족 질화물 반도체층을 성장하는 방법.
삭제
삭제
삭제
청구항 1에 있어서,
GaN으로 된 층 위에, 소스 전극과 게이트 전극을 형성하는 단계;를 더 포함하는 3족 질화물 반도체층을 성장하는 방법.