[go: up one dir, main page]

KR100436651B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR100436651B1
KR100436651B1 KR10-2001-7011850A KR20017011850A KR100436651B1 KR 100436651 B1 KR100436651 B1 KR 100436651B1 KR 20017011850 A KR20017011850 A KR 20017011850A KR 100436651 B1 KR100436651 B1 KR 100436651B1
Authority
KR
South Korea
Prior art keywords
zno
substrate
layer
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-7011850A
Other languages
English (en)
Other versions
KR20020007334A (ko
Inventor
마사시 가와사키
히데오 오노
아키라 오토모
Original Assignee
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Publication of KR20020007334A publication Critical patent/KR20020007334A/ko
Application granted granted Critical
Publication of KR100436651B1 publication Critical patent/KR100436651B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G1/00—Methods of preparing compounds of metals not covered by subclasses C01B, C01C, C01D, or C01F, in general
    • C01G1/02—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3214—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities comprising materials from other groups of the Periodic Table than the materials of the active layer, e.g. ZnSe claddings and GaAs active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/347—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIBVI compounds, e.g. ZnCdSe- laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Dram (AREA)

Abstract

본 발명은 벌크 단결정에 비교할 때 고품질의 박막을 제공하고, 우수한 특성의 반도체 소자를 제공한다. 예를 들어, 채널층(11)은 산화아연 ZnO와 같은 반도체로 형성된다. 소스(12), 드레인(13), 게이트(14), 그리고 게이트 절연층(15)은 전계효과 트랜지스터(FET)를 형성하기 위해 상기 채널층(11) 상에서 형성된다. 기판(16)의 경우, 적절한 재료가 상기 채널층(11)의 박막 재료에 의존하여 선택되는데, 양자의 격자 상수의 양립성을 고려한다. 예를 들어, 만약 ZnO가 베이스 재료로서 상기 채널층의 반도체로 사용된다면, ScAlMgO4와 같은 것이 상기 기판(16)으로 사용될 수 있다.

Description

반도체 소자 {Semiconductor Device}
기술분야
본 발명은 반도체 소자에 관한 발명으로 보다 구체적으로, 박막재료로서 Ⅱ족 산화물 또는 Ⅲ족 질화물을 이용하여 형성된 고품질 단결정 박막이 구비된 반도체 소자와 관련되며, 기판으로 박막 재료와 좋은 격자 양립성(compatibility)을 갖는 산화물 단결정과 관련된다. 또한 본 발명은 발광 소자, 표면 탄성파(SAW, Surface Acoustic Wave) 소자와 같은 반도체 소자의 적용에 관련된다.
배경기술
지금까지 반도체 소자에 있어서, 예컨데 트랜지스터에 있어서, 비결정 실리콘, 다결정 실리콘 등을 사용한 박막 트랜지스터가 사용되어 왔다. 최근, 반도체 소자를 제조하는데 박막 물질로서 ZnO을 사용하는데 관심이 집중되고 있다. 투명 트랜지스터 등과 같은 자외선 방출 소자는 광전자 소자로 적용이 대체되었을 뿐만 아니라 전체적으로 새로운 응용이 개발되고 있다. 일반적으로 발광 소자나 ZnO를 이용한 트랜지스터를 제조하기 위해 사파이어 기판이 사용된다.
게다가, 지금까지 반도체 소자를 제조하기 위해, 기판 상에서 고품질 박막을 형성하는 것이 많이 요구되었다. 다음의 인자들은 아마도 박막결정성(crystallinity밀착성)의 품질을 결정하게 될 것이다.
(a) 결정의 크기
(b) 격자면 간격의 변동(왜곡); 그리고
(c) 격자면 방향의 변동(배향성, 모자이크니스(mosaicness))
일반적으로, 고품질 결정은 (a) 결정크기가 크고, (b) 격자면 간격의 변동이 작고, (c) 작은 모자이크니스(mosaicness)의 특성이 있다.
발명의 개시
종래의 사파이어 등을 이용한 기판에 있어서, 박막 재료로서 ZnO와의 격자부정합이 커서 대략 18%에 가까웠다. 결과적으로, 결정 입계(grain boundary)가 생겨났거나 모자이크니스(mosaicness)는 증가하여 고품질 단결정 박막을 형성하는 것을 어렵게 하였다. 게다가, 종래 소자 성능에 있어서, ZnO의 고유성능은 충분히 발휘될 수 없었고, 최적의 기판을 제조하는 것이 항상 불가능하였다.
본 발명은 상술한 문제점들을 해결하기 위한 것이다. 본 발명의 목적은 기판으로 Ⅱ족 산화물 즉, ZnO 또는 Ⅲ족 질화물 즉, GaN과 같은 박막 재료와 높은 격자 양립성을 구비한 산화물 결정을 사용하여 우수한 특성의 반도체 소자를 제조하고, 그것에 의하여 박막재료의 질을 높이고, 그리고 벌크 단결정에 비해 고품질 박막을 형성하는데 있다. 본 발명의 다른 목적은 결정 입계를 거의 포함하지 않고, 결정 크기가 크며, 격자면 간격의 변동이 작으며, 모자이크니스(mosaicness)가 매우 작으며, 단결정에 비해 고품질의 ZnO, GaN 등의 반도체 박막을 형성하기 위한것이다.
상기 발명에 따라, 예컨데, ScAlMgO4(SCAM) 결정이나 ZnO에 대하여 격자 부정합은 매우 작기(약 0.13%) 때문에, 기판 상에서 단결정에 가까운 ZnO 박막을 형성하는데 목적이 있다. 상기 발명에 따른 본 발명의 또 다른 목적은 SCAM 기판 상에서 더 높은 전자 유동도를 갖고 종래 사파이어 기판 등에의 것에 비해 ZnO 단결정에 더욱 가까운 ZnO를 형성하는데 있다.
상기 발명에 따른 본 발명의 또 다른 목적은 ZnO 투명 반도체 재료와 투명하고 고전열 SCAM 기판을 결합하여 투명 반도체 소자를 제조하고, 헤테로 구조 소자의 성능을 크게 개선하는데 목적이 있다.
본 발명의 또 다른 목적은 상기 발명을 트랜지스터 등에 적용하여 고속 스위칭을 달성하는데 있다. 부가하여, 본 발명은 전계가 인가되었을 때 더 넓은 공핍층(depletion)을 얻기 위해 전계효과 트랜지스터에 상기 발명을 적용함으로써 스위칭에 게이트 전압을 낮게 하는데 목적이 있다. 본 발명의 또 다른 목적은 발광소자에 본 발명을 적용함으로써 발광효율을 상향시키는데 있다.
본 발명의 또 다른 목적은 상기 발명을 적용하여 전계효과 트랜지스터를 포함하는 소자, 양극 트랜지스터, 또는 질화물 청색 레이저(LED, laser)를 기반으로 GaN을 포함한 발광 소자, 표면탄성파(SAW) 소자, 또는 센서 등 다양한 전자 소자의 성능을 향상하는데 목적이 있다.
본 발명의 제1 구체예에 따라, 반도체 소자는 기본 구조로 LnABO4와LnAO3(BO)n(Ln: Sc, Ln, Lu, Yb, Tm, Ho, Er, Y 등으로부터 선택된 희토류 원소, A: Fe, Ga, Al로부터 선택, 그리고 B: Mn, Co, Fe, Zn, Cu, Mg, Cd로부터 선택)로부터 선택된 하나를 포함하는 재료를 사용한 기판, 그리고 산화아연 ZnO, 산화마그네슘아연 MgxZn1-xO, 산화카드뮴아연 CdxZn1-xO, 산화카드뮴 CdO 등을 포함하는 Ⅱ족 산화물 그리고 질화갈륨 GaN, 질화알루미늄 AlN, 질화인듐 InN 등을 포함하는 Ⅲ족 질화물로부터 선택된 재료를 사용하여 기판 상에서 형성된 반도체층으로 구성되며 제공된다.
게다가, 상기 발명은 발광소자, SAW 소자 등과 같은 광전자 소자에 적용된 반도체 소자가 제공된다.
도면의 간단한 설명
제1(A)도 및 제1(B)도는 본 발명의 제1 구체예에 따른 반도체 소자의 단면도이다.
제2도는 채널(channel)층으로 사용된 대표적인 박막 재료에 대한 예와 그의 격자 상수를 나타낸다.
제3도는 LnABO4에 대한 이온 반지름과 격자 상수 사이의 관계를 나타낸다.
제4도는 기본 구조로 LnABO4를 이용한 기판 재료 및 그의 격자 상수에 대한 예를 나타낸다.
제5도는 LnAO3(BO)n에 대한 격자 상수와 이온 반지름 사이의 관계를 나타낸다.
제6(A)도 및 제6(B)도는 본 발명의 제2 구체예에 따른 반도체 소자를 나타내는 각각의 단면도이다.
제7도는 산화아연 박막과 산화아연 벌크 단결정 사이의 전기적 특성에 대한 비교설명도이다.
제8도는 산화아연 박막과 산화아연 단결정 사이의 X선 역격자지도에 대한 비교설명도이다.
제9도는 X선 로킹 커브(rocking curve)의 반값폭 기판온도 의존성에 대한 비교설명도이다.
제10도는 박막 표면의 평탄성에 대한 비교설명도이다.
제11도는 질소 농도의 기판온도 의존성에 대한 비교설명도이다.
제12(A)도 및 제12(B)도는 본 발명의 제3 구체예에 따른 반도체 소자 각각의 단면도이다.
제13도는 본 발명의 제4 구체예에 따른 반도체 소자를 나타내는 단면도이다.
제14도는 본 발명의 제5 구체예에 따른 반도체 소자를 나타내는 단면도이다.
제15(A)도 및 제15(B)도는 본 발명의 제6 구체예에 따른 반도체 소자 각각의 구성도이다.
발명의 바람직한 구체예에 대한 설명
(1) 전계효과 트랜지스터 (Field Effect Transistor, FET )
제1(A)도 및 제1(B)도는 본 발명의 제1 구체예에 따른 반도체 소자를 나타내는 단면도이다. 제1(A)도에 도시된 바와 같이, 상기 제1 구체예에 따른 반도체 소자는 FET를 위한 것으로, 채널층(반도체층)(11), 소스(12), 드래인(13), 게이트(14), 게이트 절연층(15), 그리고 기판(16)으로 구성된다. 상기 채널층(11)은 상기 기판(16) 상에서 형성된다. 상기 채널층(11) 상에는 상기 게이트 절연층(15), 상기 소스(12), 그리고 상기 드레인(13)이 형성된다. 상기 게이트(14)는 상기 게이트 절연층(15) 상에서 형성된다.
제1(B)도는 특별히 상기 제1 구체예의 변형된 예를 나타낸다. 본 트랜지스터는 상기 기판(16) 상에서 형성된 상기 채녈층(11)을 포함한다. 게다가, 상기 채널층(11) 상에서 상기 소스(12)와 상기 드레인(13)은 옴 접합으로 형성되고 상기 게이트(14)는 쇼트키 접합(Schottky junction)으로 형성된다. 예를 들어, 상기 게이트 절연층(15)은 제1(A)도에 도시된 것과 다른 경우로는 존재하지 않고, 적당한 공간이 상기 소스(12)/드레인(13)과 상기 게이트(14)의 사이에 형성된다.
다음은 상기 발명의 주요 특징인 성분에 대한 재료가 설명된다.
첫째로, 상기 채널층(11)은 FET구조 상에 기반을 둔 적절한 전도성 또는 절연성 반도체로 형성된다. 채널층(11)에 사용되는 재료로서, 주지 반도체 재료 외에도 산화아연 ZnO, 산화마그네슘아연 MgxZn1-xO, 산화카드뮴아연 CdxZn1-xO, 산화카드뮴 CdO 등을 포함하는 Ⅱ족 산화물로부터 선택된 하나가 될 수 있다. 채널층(11)의 경우에는, 질화갈륨 GaN, 질화알루미늄 AlN, 질화인듐 InN, InGaN, AlInN 등을 포함하는 Ⅲ족 질화물로부터 선택된 하나가 사용될 수 있다. 상기 채널층(11)의 경우에는, 도핑되지 않고 순수한(pure) 또는 거의 순수한 박막 재료가 사용되며, 또한 도핑된 재료로 만들어진 것이 이용될 수 있다. 게다가, 이러한 박막 재료는 n 또는 p형일 수 있다.
제2도는 상기 채널층으로 사용된 대표적인 박막 재료의 예와 그의 격자 상수를 나타낸다. 상기에 대한 설명은 도면에 도시된 재료의 예로 설명한다. 그러나 이러한 사항에 한정되는 것은 아니다.
절연 재료는 기판(16)으로 사용된다. 상기 발명에 있어서, 고품질 채널층(11)은 상기 채널층(11)의 격자 상수에 가까운 격자 상수를 갖기 위해 양립성이 높은 재료를 사용하여 형성된다. 예를 들어, 만약 최고성능의 재료 즉, 산화아연 단결정 또는 ScAlMgO4단결정을 이용하여 ZnO가 채널층(11)으로 사용된다면, 기판(16)의 경우, 상기 채널층(11), 상기 소스(12), 상기 드레인(13) 등은 적층 성장(epitaxial growth)의 방법으로 상기 기판 상에서 형성될 수 있다.
다음은, 상기 채널층(11)으로 사용된 박막 재료의 격자 상수와 높은 양립성(즉, 박막 재료의 격자 상수에 가까운 격자 상수를 가짐)을 갖는 상기 기판(16) 재료의 혼합예로 설명한다.
첫째, 채널층(11)의 박막 재료가 ZnO와 같은 Ⅱ족 산화물인 경우이다. 예를들어 ZnO의 경우에, 다음에 설명되는 기판 재료로부터 하나가 선택될 수 있다.
우선 기판(16)의 경우, 예를 들어, 하기 설명되는 것과 같은 기본 구조(LnABO4의 조성을 갖고 YbFe2O4의 구조를 갖는 결정군)로 LnABO4를 포함하는 재료가 사용될 수 있다. 즉, LnABO4에 있어서 Ln은 Sc, In, Lu, Yb, Tm, Ho, Er, Y 와 같은 희토류 원소, A: Fe, Ga, Al, B: Mn, Co, Fe, Zn, Cu, Mg, Cd를 나타낸다.
기판 재료의 상기 격자 상수는 약 3.2∼3.5 Å 의 범위에 있다. 그러한 기본 구조의 재료로는 ScAlMgO4와 같은 것이 있다.
제3도는 LnABO4에 대한 격자 상수와 이온 반지름 사이의 관계를 나타낸다. 가로축은 배위수 6을 갖는 Ln 산화물의 이온 반지름을 나타내며, 세로축은 격자 상수를 나타낸다. 상기 그림에 도시된 바에 따라, 격자 상수를 분석하면 Ln 원소의 이온 반지름(원자 크기)이 더 커짐에 따라 LnABO4의 격자 상수는 증가된다는 것이 다. 게다가, ZnO, GaN 그리고 AlN의 격자 상수는 수평선(점선)에 의해 나타나고, 기본 구조로 격자 상수에 가까운 LnABO4를 포함하는 산화물이 도시되어 있다.
제4도는 기본 구조로 LnABO4를 포함하는 기판 재료의 예와 그 격자 상수를 도시한다. 비교적으로 작은 격자 상수를 갖는 전형적인 재료 즉, ScAlMgO4, ScAlZnO4, ScAlCoO4, ScAlMnO4, ScGaZnO4, 그리고 ScGaMgO4가 도시되어 있다. 제2도에 도시된 바와 같이, ZnO의 격자 상수는 3.249 Å 이기 때문에, 제6도에 도시된기판 재료 중 어는 하나가 사용된다면, 격자 상수의 양립성은 향상될 수 있다. 높은 양립성을 갖는 기판 재료로서 ScAlCuO4, InAlMgO4등 제3도에 나타난 것들이 유용하지만 이러한 사항에 한정되는 것은 아니다.
게다가, 기판(16)의 경우, ZnO와 정합(match)시키기 위해 하기 설명되는 것과 같은 산화물 재료가 첨가된 ZnO가 또한 이용될 수 있다. 일반적 방식을 이용하기 위해, 기본 구조로는 하기 설명되는 LnAO3(BO)n을 포함한 재료(LnAO3(BO)n의 조성을 갖고 Yb2Fe3O7구조를 갖는 결정군)가 필요한 경우 사용될 수 있다. 즉, LnAO3(BO)n에서 Ln은 Sc, In, Lu, Yb, Tm, Ho, Er, Y 등으로부터 선택된 희토류 원소, A: Fe, Ga, Al, B: Mn, Co, Fe, Zn, Cu, Mg, Cd를 나타낸다.
만약 ZnO가 LnABO4의 구조에 혼합된다면, 상기 ZnO는 격자 공간으로 들어가고, 이렇게 하여 ZnO의 격자 상수에 가까운 재료를 합성하는 것이 가능하다. 만약 n이 무한대로 증가한다면, 상기 격자 상수는 3.249(ZnO의 격자 상수)에 가까워진다.
제5도는 LnAO3(BO)n에 대한 격자 상수와 이온 반지름 사이의 관계를 나타낸다. 가로축은 배위수 6을 갖는 Ln산화물의 이온 반지름을 나타내며, 세로축은 격자 상수를 나타낸다. 제3도에 도시한 바와 같이, 격자 상수의 분석은 Ln원소의 이온 반지름(원자 크기)이 더 커짐에 따라서 LnAO3(BO)n의 격자 상수는 증가한다는 것을 보여준다. ZnO, GaN, 그리고 AlN의 격자 상수는 가로축선(점선)에 의해 나타나고,기본 구조로 그러한 격자 상수에 가까운 LnAO3(BO)n를 포함하는 산화물이 나타나 있다.
상기 도면에 도시된 바와 같이, 특히 격자 양립성은 하기 재료 중의 하나를 사용함으로써 개선될 수 있다. 즉, ScAlO3(ZnO)n,ScFeO3(ZnO)n,ScGaO3(ZnO)n,InFeO3(ZnO)n,InGaO3(ZnO)n,InAlO3(ZnO)n,YbAlO3(ZnO)n,LuAlO3(ZnO)n의 재료가 가능하다.
게다가, 상기 재료 중에서 ScAlZn3O6, ScAlZn4O7그리고 ScAlZn7O10로 구성되는 군, ScGaZn3O6, ScGaZn5O8그리고 ScGaZn7O10으로 구성되는 군, ScFeZn2O5, ScFeZn3O6그리고 ScFeZn6O9으로 구성되는 군과 같은 것으로부터 재료가 선택될 수 있다.
둘째, 채널층(11)의 박막 재료가 GaN, AlN와 같은 Ⅲ족 질화물인 경우를 설명한다. 예를 들어, 제2도에 도시된 바와 같이, GaN과 AlN의 격자 상수는 각각 3.112 Å 과 3.189 Å이다. 제3도와 제4도에 도시된 LnABO4구조를 갖는 산화물 결정은 최소 약 3.2 Å의 격자 상수를 갖는다. GaN와 AlN의 격자 상수를 정합할 수 있는 결정은 다른 것들 즉, ScAlMgO4, ScAlZnO4등의 최소의 격자 상수를 갖는 것 중에서 선택될 수 있다. 제3도 내지 제5도에 도시된 재료와 달리, 하기 사항은 작은 격자 상수와 GaN, AlN와 높은 양립성을 갖는 재료의 예로 들 수 있다. 즉,ScAlBeO4,ScBMgO4,ScBBeO4를 말한다.
상기 일반식 LnAO3(BO)n에 있어서, B로서 Mg을 선택한 재료는 높은 양립성을 갖는다. 바꿔 말하면, 이 기판은 MgO을 선행 산화물 기판 재료에 첨가함으로 얻을 수 있다.
바람직한 절연 재료는 상기 게이트 절연층(15)으로 사용된다. 상기 게이트 절연층(15)으로는, 상기 채널층(11)의 재료와 높은 격자 양립성을 갖는 고절연 재료가 사용된다. 상기에 설명한 바와 같이, 상기 채널층(11)의 박막 재료에 따라 높은 격자 상수 양립성을 갖는 재료가 상기 기판(16)으로 사용되었던 경우와 유사하게, 높은 격자 양립성을 갖는 바람직한 절연층(15)이 선택될 수 있다. 예를 들어, 만약 ZnO가 상기 채널층으로 사용된다면, ScAlMgO4와 같은 재료는 상기 게이트 절연층(15)으로 사용될 수 있다. 게다가, 상기 게이트 절연층(15)에 있어서, 원자가 1을 취할 수 있는 원소 또는 Ⅴ족 원소가 도핑된 절연성 ZnO와 같은 투명 절연성 재료가 또한 사용될 수 있다. 원자가 1을 취하는 원소로는Ⅰ족 원소(Li, Na, K, Rb, 그리고 Cs), Cu, Ag, Au등이 유용하고, Ⅴ족 원소로는 N, P, As, Sb, Bi 등이 유용하다. 양쪽 층에서, 전 표면내의 격자 상수는 서로 1% 또는 그 이하에서 일치한다. 따라서, 상호 에피택셜 성장이 가능하고, 그럼으로써 우수한 격자 양립성을 갖는 반도체 소자를 실현할 수 있다.
게다가, 상기 게이트 절연층(15)으로는 강유전성 재료를 사용함으로써, 상기 트랜지스터는 그 자체가 메모리 기능이 제공된다. 강유전성 재료로는 Zn1-xLixO, Zn1-x(LiyMgx-y)O 등이 유용하다. 상기 게이트 절연층(15)으로는 유리, 비닐, 플라스틱 등과 같은 절연체가 이용될 수 있다. 이러한 것들과 달리, 상기 게이트 절연층(15)으로는 절연성 산화물 즉, Al2O3, MgO, CeO2, SiO2와 같은 것이 사용될 수 있다.
이상 상기 게이트 절연층(15)에 관해 설명하였다. 다른 바람직한 절연층을 구성하기 위해, 상기와 같은 재료가 이용될 수 있다. 따라서, 높은 격자 양립성을 갖는 반도체 소자의 제조가 가능하다.
상기 소스(12), 상기 드레인(13) 또는 상기 게이트(14)에 있어서, 바람직한 전극 재료가 사용된다. 베이스로서 상기 채널층(11)의 재료와 같은 재료를 사용하고, 전극 재료로서 경우에 따라 불순물이 도핑되거나 또는 도핑되지 않은 전도성 재료가 사용된다. 베이스로서 ZnO와 같은 재료가 포함된 전극으로는 전도성 ZnO 등이 사용되는데 이는 Ⅲ족 원소 (B, Al, Ga, In, 그리고 Tl), Ⅶ족 원소 (F, Cl, Br, 그리고 I), Ⅰ족 원소(Li, Na, K, Rb ,그리고 Cs) 그리고 Ⅴ족 원소 (N, P, As, Sb, 그리고 Bi)로부터 선택된 하나가 도핑되거나 또는 그러한 다양한 원소가 도핑되지 않는다. 여기서, 그러한 원소를 도핑 할 경우에, 도핑량은 경우에 따라 정해진다(즉, 고농도로 n형을 도핑한 n++-ZnO 등이 사용될 수 있으나, 이에 한정되는 것은 아니다). 상기 채널층(11) 등과 같은 구조나 조성을 갖는 재료를 베이스로 사용함에 의해, 높은 격자 상수 양립성과 고품질의 반도체를 제조하는 것이 가능하다. 게다가, 상기 재료와 달리, Al, Cu와 같은 금속 또는 고도로 도핑된 반도체 폴리실리콘과 같은 것이 사용될 수 있다. 다른 재료 즉, In2O3, SnO2, (In-Sn)Ox등도또한 상기 소스(12), 상기 드레인(13) 또는 상기 게이트(14)로 사용될 수 있다.
(2) 버퍼(buffer)층을 갖고 기판이 구비된 FET
제6(A)도 및 제6(B)도는 본 발명의 제2 구체예에 따른 반도체 소자를 나타내는 단면도이다. 제6(A)도에 도시된 바와 같이, 상기 제2 구체예에 따른 반도체 소자는 FET를 위한 것으로 소스(12), 드레인(13), 게이트(14), 게이트 절연층(15), 채널층(17), 버퍼층(18), 그리고 기판(16)으로 구성된다.
만약 상기 채널층(11)이 도핑되지 않거나 약간의 불순물만 도핑된다면, 제1(A)도에 도시된 것과 같은 구성은 상기 기판(16)의 격자 상수와 상기 채널층(11) 사이에 양립성을 좋게 하는데 이용될 수 있다. 반면에, 상기 두 번째 실시에 따라, 상당량의 불순물(약 10∼20%)이 도핑된 재료가 상기 채널층(17) 등에 사용된 경우에는, 상기 격자 상수들 간의 양립성은 더욱 개선될 수 있다. 여기서, 그러한 목적으로, 상기 버퍼층(18)은 상기 기판(16)과 상기 채널층(17) 사이에 제공된다.
상기 채널층(17)에 있어서, 재료는 상기 제1 구체예와 유사한 조성을 가지고 있으나, 상기 제2 구체예에 있어서, 비교적 많은 양의 불순물이 도핑된 것이 사용될 수 있다. 상기 기판(16)에 있어서, 상기 제1 구체예의 경우와 유사하게 높은 양립성을 갖는 재료가 상기 채널층(17)에 따라 적절히 사용될 수 있다. 버퍼층(17)의 경우, 만약 Ⅱ족 산화물 또는 Ⅲ족 질화물이 상기 채널층(17)으로 사용된다면, 상기 채널층(17)과 같은 조성을 갖고 약간 도핑되거나 도핑되지 않은 절연성 물질이 사용될 수 있다. 예를 들어, 만약 ZnO가 상기 채널층(17)에 사용된다면,버퍼층(17)의 경우, 원자가 1을 취할 수 있는 원소나 Ⅴ족의 원소로 약간 도핑된 절연성 ZnO와 같은 절연성 재료나 도핑되지 않은 순수한 절연성 ZnO와 같은 절연성 반도체 재료가 사용될 수 있다. 원자가 1을 취하는 원소로서 즉, Ⅰ족 원소 (Li, Na, K, Rb, 그리고 Cs), Cu, Ag, Au 등이 유용하고 Ⅴ족 원소로서 즉, N, P, As, Sb, Bi 등이 유용하다. 상기 설명된 제1 구체예를 참고한 제2 구체예에 있어서, 상기 채널층(17), 조성에 있어서 상기 채널층(17)의 박막 물질과 같은 재료의 버퍼층(18) 그리고 상기 기판(16) 각각의 재료들의 조합은 상기 격자 상수의 양립성을 고려하여 적절하게 선택될 수 있다.
(3) 반도체 소자의 특성
다음은 본 발명을 적절한 예로써 설명하되, 상기 제1 구체예에 따른 ScAlMgO4기판 상에서 형성된 상기 ZnO 박막과 종래의 사파이어 기판 상에서 형성된 ZnO 박막간의 특성을 비교한다. 이 예에서, 상기 ZnO 막은 300∼1000℃의 기판 온도에서 레이저 분자빔 애피택시(epitaxy) 또는 펄스 레이저 데포지션(deposition)법을 사용하여 형성되었다.
제7도는 산화아연 박막과 산화아연 벌크 단결정의 전기적 특성의 비교설명도이다. 특별히 제7도는 산화아연 박막이 각각 상기 ScAlMgO4기판과 상기 사파이어 기판(α-Al2O3기판) 상에서 형성되는 경우와 산화아연 벌크 단결정이 열수 합성에 의해 작성되는 경우간의 전기적 특성을 비교한 것을 보여준다. 전기적 특성으로는이동도 μ와 실온에서 전자 또는 캐리어 농도를 나타내는 도너 농도 ND간의 관계가 도시된다. 저항률 ρ와 이동도 μ/도너 농도 ND간의 관계는 다음과 같다.
ρ = 1(eμND). 여기서 e는 전하소량(elementary charge quantity)을 나타낸다.
벌크 단결정의 특성은 ZnO의 고유한 물리적 특성을 나타내기 위해 보인다. 상기 벌크 ZnO 단결정은 높은 이동도, 낮은 도너 농도와 고품질 특성을 갖는다. 본 발명 목적중의 하나는 가능한 한 벌크 단결정 특성에 가까운 특성을 얻는데 있다. 반면에, 만약 상기 ZnO 막이 종래 사파이어 기판에서 형성된다면, 이동도는 낮고 도너 농도는 높게 된다. 상기 발명의 ScAlMgO4기판 상에서 형성된 ZnO 막의 경우에있어서, 종래의 경우와 비교할 때 이동도는 높고 도너 농도는 낮아, 상기 ZnO 벌크 단결정에 가까운 고품질 특성을 얻는 것이 가능하다. 게다가, 상기 그림에 도시된 바와 같이, 상기 발명에 따라 혼입되는 도너의 농도가 처음에는 낮다. 도핑되는 도너 또는 억셉터의 양을 조정하여, 제어범위 또는 설정범위는 도너 농도 또는 억셉터 농도를 위해 크게 설정될 수 있다. 상기 발명에 따라, 캐리어 농도가 약 1015cm-3이고 전자 이동도가 약 60∼70㎠/Vs 인 재현성(reproducibility)이 좋은 박막을 형성할 수 있다. 상기 특성의 차이는 결함, 불순물, 결정 입계와 같은 것에 기인할 수 있다.
제7도로부터 분명하듯이, 고속 스위칭은 상기 발명을 트랜지스터 등에 적용함에 의해 달성될 수 있다. 더욱이, 본 발명을 상기 전계효과 트랜지스터에 적용함은 전기장이 인가될 때 공핍층이 더 넓어지는 결과를 초래하기 때문에 스위칭을 위한 게이트 전압은 낮아질 수 있다. 상기 발명을 상기 발광소자에 적용하여 발광효율을 향상시킬 수 있다.
제8도는 산화아연 박막과 산화아연 벌크 단결정 사이의 X선 역격자지도의 비교설명도이다. 제8도는 특별히 ZnO 박막이 각각 ScAlMgO4기판상과 사파이어 기판 상에서 형성되는 경우와 열수 합성에 의해 형성된 산화아연 벌크 단결졍을 갖는 ZnO 박막이 형성되는 경우 사이의 X선 역격자지도의 비교설명도를 보여준다. 상기 그림은 z 방향 격자 상수인 역수 QZ(세로축)와 x방향 격자 상수인 역수 QX(가로축) 사이의 역격자 공간을 나타낸다. 상기 그림에 도시된 바에 있어, (a) 결정크기의 역수, (b) 격자면 간격의 변동, 그리고 (c) 격자면 방향의 변동(모자이크니스)이 각각 도시되어 있다. 여기서, ZnO(114)의 특성이 비대칭 회절면의 예로 나타나 있으며, 각 회절면(115), (104) 그리고 (105)에서 유사한 결과가 얻어 진다.
상기 그림에 도시된 바와 같이, 상기 발명에 따라 종래의 경우와 비교하면, 다음 사항은 분명해지는 바 즉, (a)결정 크기는 더 커지고, (b)격자면 간격의 변동은 더 작아지고, 그리고 (c)격자면 방향의 변동(모자이크니스)은 더 작아진다. 게다가, 상기 발명에 따르면 종래의 경우와 비교했을 때 결정성이 대폭 개선될 수 있고, 모자이크니스, 결정 크기 등에 있어서 벌크 단결정에 유사한 단결정 ZnO 박막이 얻어질 수 있다. 상기 그림으로부터 분명하듯이, 상기 발명에 따라, 격자 상수는 벌크 결정의 격자 상수에 가까워지고 회절 피크(peak)는 날카로워 진다.
제9도는 X선 로킹 커브의 반값폭 기판온도 의존성에 대한 비교설명도로서, 이는 ScAlMgO4기판과 사파이어 기판 상에서 ZnO 막에 대한 데포지션 온도와 반값폭 사이의 관계를 나타낸다
일반적으로, X선 록킹 커브의 상기 반값폭은 격자면 방향의 변동(모자이크니스)과 결정 크기를 나타낸다. 특히 상기 발명에 따라, X선 로킹 커브의 반값폭은 종래의 경우에 비해 더 작기 때문에 ZnO 막은 보다 우수한 특성을 갖는다. 예를 들어, 만약 ScAlMgO4기판이 상기 발명의 경우로 사용된다면, 비록 ZnO 박막이 약 300℃의 낮은 데포지션 온도에서 형성된 것이라도, 1000℃에서 종래 사파이어 기판 상에서 쌓인 박막의 것과 유사한 모자이크니스와 결정 크기가 얻어지고, 이와 같이 매우 높은 결정성을 갖는 박막을 얻는 것이 가능하다. 일반적으로, 만약에 박막이 높은 온도에서 형성된다면 층간 확산(interlayer diffusion)이 발생할 수 있다. 상기 발명에 따라, 그러한 층간 확산은 감소되거나 심지어는 예방될 수 있다.
제10도는 박막 표면의 평탄성에 대한 비교설명도이다. 상기 그림으로부터 상기 발명의 ScAlMgO4기판 상에서 ZnO 박막 표면은 볼록한 부분과 오목한 부분을 갖는데 이는 종래 사파이어 기판상의 ZnO박막 표면과 비교할 때 대단히 감소(정밀 계측에 의할 때 약 1/100)된 부분이다. 상기 발명에 따라, ZnO 박막 표면은 0.26㎚(c축 길이의 1/2) 또는 0.52㎚(c축 길이)의 스텝에 의해 표면의 원자레벨에서 자동적으로 평탄하게 형성될 수 있다.
제11도는 질소 농도의 기판온도 의존성에 대한 비교설명도이다. 특히 제11도는 질소가 도핑된 ZnO 박막이 상기 발명의 ScAlMgO4기판상과 종래 사파이어 기판 상에서 형성되는 경우에 관해서 질소 농도와 데포지션 온도간의 관계를 나타낸다. 상기 발명에 따르면 종래의 경우와 비교했을 때, 질소 도핑량은 거의 두 배가 될 수 있다(즉, 질소 도핑이 더 쉽다). 이것은 종래의 경우와 유사한 도핑량을 얻는다는 것을 의미하여, ZnO 박막은 약 50℃의 낮은 데포지션 온도에서 형성될 수 있고, 다른 말로는 도핑 특성이 향상될 수 있다는 것이다. 질소 도핑 특성은 소자의 억셉터 특성과 동등하다.
(3) 다른 FET
제12(A)도와 제12(B)도는 본 발명의 제3 구체예에 따른 반도체 소자 각각의 단면도이다. 제12(A)도에 보여진 바와 같이, 상기 제3 구체예에 따른 반도체 소자는 FET를 위한 것으로, 채널층(21), 소스(22), 드레인(23), 게이트(24), 게이트 절연층(25), 그리고 기판(26)으로 구성된다. 상기 소스(22)와 상기 드레인(23)은 기판(26) 상에서 형성된다. 상기 채널층(21)은 이러한 구성요소를 덮기 위해 형성된다. 게다가, 상기 게이트 절연층(25)은 상기 채널층(21) 상에서 형성된다. 상기 게이트(24)는 상기 게이트 절연층(25) 상에서 형성된다. 상기 게이트(24), 상기 게이트 절연층(25) 그리고 상기 채널층(21)은 MIS 구조를 만든다.
제12(B)도는 상기 제3 구체예에 따른 변형된 예를 나타낸다. 제12(A)도에 나타난 것과는 달리, 상기 게이트 절연층(25)은 형성되지 않고, 상기 게이트(24)와상기 채널층(21)은 쇼트키 접합으로 연결된다. 만약 상기 게이트 절연층(25)이 제12(A)도에 도시된 바와 같이 형성된다면, 상기 게이트에 인가되는 전압의 제한은 거의 발생하지 않을 것이다. 반면에, 만약 상기 게이트 절연층(25)이 상기 제12(B)도에 도시된 바와 같이 형성되지 않는다면, 상기 게이트와 상기 소스 사이에, 그리고 상기 게이트와 상기 드레인 사이의 내압(withstand voltage)은 더 낮아진다. 이 경우, 제조 과정은 단순하다.
전술한 제1 구체예와 제2 구체예를 참조한 상기의 구성으로, 상기 채널층(21), 상기 소스(22) 또는 상기 드레인(23)의 박막 재료, 그리고 상기 기판(26) 또는 상기 게이트 절연층(25)의 재료는 적절하게 결합되어 사용될 수 있고 양자의 격자 상수는 서로 정합될 수 있다.
제13도는 본 발명의 제4 구체예에 따른 반도체 소자를 나타내는 단면도이다. 상기 제4 구체예에 따른 상기 반도체 소자는 FET를 위한 것으로, 채널층(31), 소스(32), 드레인(33), 게이트(34), 게이트 절연층(35), 그리고 기판(36)으로 구성된다. 상기 채널층(31)은 상기 기판(36) 상에서 형성된다. 상기 게이트 절연층(35)은 상기 채널층(31) 상에서 형성되고, 그리고 상기 게이트(34)는 상기 게이트 절연층(35) 상에서 형성된다. 상기 소스(32)와 상기 드레인(33)은 마스크(mask)로서 상기 게이트 절연층(35)을 이용하여 예컨데, 확산 또는 이온 주입 등으로 형성될 수 있다. 게다가, 상기 기술된 실시의 변형된 예로서 상기 게이트(34)의 크기를 적절히 설정함에 의해 상기 게이트 절연층(35)은 생략될 수 있다.
또한, 전술한 제1 구체예와와 제2 구체예를 참조한 상기의 구성으로, 상기채널층(21)의 박막 재료와 상기 기판(26) 또는 상기 게이트 절연층(35)의 재료는 적절하게 결합되어 사용될 수 있고 격자 상수는 서로 정합될 수 있다. 게다가, 상기 제2 구체예를 참조한 기술과 같이, 버퍼층은 상기 채널층(31)의 박막 재료와 불순물의 도핑량에 따라서 상기 채널층(31)과 상기 기판(36)의 사이에 가해질 수 있다.
상술한 제3 구체예와 제4 구체예에 있어서, 만약 특별한 언급이 없다면, 상기 제1 구체예와 제2 구체예와 유사한 재료가 각각의 구성재료로 사용될 수 있다.
(4) 발광소자
제14도는 본 발명의 제5 구체예에 따른 반도체 소자를 나타내는 단면도이다. 상기 제5 구체예에 따른 반도체 소자는 레이저 다이오드와 같은 발광 소자를 위한 것으로, 발광층(41), p형 반도체층(42), n형 반도체층(43), 제1과 제2 전극(45)와 (46), 그리고 기판(47)로 구성된다.
발광층(41)은 p형 반도체층과 n형 반도체층의 사이에 있다. 상기 발광층(41)은 도핑되지 않은 ZnO, 또는 (Mg, Zn)O와 ZnO를 포함하는 매우 얇은 다층막을 이용하여 형성될 수 있다. 이 경우, 상기 ZnO층은 웰(well)층이라 하고, 상기(Mg, Zn)O층은 배리어(barrier)층이라 한다. 게다가, 배리어층의 밴드갭(bandgap)이 웰층에서의 것보다 더 큰 것이 사용된다. 발광층(41)을 위한 다른 재료로서는, (Zn, Cd)O와 ZnO의 다층구조, (Mg, Zn)O와 (Zn, Cd)O의 다층구조 등이 이용된다. 또한, 발광층(41)의 경우, 다층 반사막, 이중 헤테로 구조, 면발광 레이저 구조 등이 적절하게 이용될 수 있고, 결합되어 이용될 수도 있다.
베이스 재료로서 p형과 n형 반도체층 (42)와 (43)의 경우, 상기 제1 구체예에서의 것과 유사한 재료가 적절하게 사용될 수 있다. p형 반도체층(42)의 경우, 예컨데 p형 ZnO와 같은 Ⅱ족 산화물, p형 GaN, AlN, InGaN, AlInN와 같은 Ⅲ족 질화물로부터 하나가 선택될 수 있다. p형 ZnO인 경우에, ZnO는Ⅰ족 원소(Li, Na, K, Rb, 또는 Sc) 또는 Ⅴ족 원소(N, P, As, Sb, 또는 Bi)가 도핑된 것이다. n형 반도체층(43)의 경우, 예컨데 n형 ZnO와 같은 Ⅱ족 산화물, n형 GaN, AlN와 같은 Ⅲ족 질화물로부터 하나가 선택될 수 있다. n형 ZnO인 경우에, ZnO는 Ⅲ족 원소(B, Al, Ga, In, 또는 Tl) 또는 Ⅶ족 원소(F, Cl, Br, 또는 I)가 도핑된 것이다. 각 원소의 도핑량은 소자의 디멘전(dimension), 두께, 집적도, 성능 등과 같은 것에 따라 적절하게 설정될 수 있다. 제2 전극(n형 전극)(46)의 재료로서, 예컨데 상기 소스(12)와 유사한 것으로, 전술한 제1 구체예의 상기 드레인(13) 또는 상기 게이트(14)가 사용될 수 있다. 제 1전극(p형 전극)(45)의 경우, 예컨데 At, Pt, 그리고 Ni/Ti(다층 구조)와 같은 것을 포함하는 옴 전극 등이 사용될 수 있다.
전술한 제1 구체예를 참조한 상기의 구성으로서, n형 반도체층(43)(만약 상기 기판 47에 접합된 반도체층이 p형 이라면 p형 반도체층) 박막 재료와 기판(47)의 재료가 적절하게 결합되어 사용될 수 있고 양자의 격자 상수는 서로 정합될 수 있다. 게다가, 상기 제2 구체예에서 기술한 것과 같이, n형 반도체층(43)의 박막 재료와 불순물의 도핑량에 따라 버퍼층은 n형 반도체층(43)과 기판(47)의 사이에 가해질 수 있다. p형 반도체층(42), n형 반도체층(43), 발광층(41), 그리고기판(47)의 모든 부분 또는 일부분에 높은 격자 양립성을 갖는 재료의 조합을 사용하여 고품질 반도체 소자를 제조하는 것이 가능하다.
상기 기술한 제5 구체예에 있어서, 만약 특별한 언급이 없다면, 상기 제1 구체예와 제2 구체예에서와 유사한 재료가 각각의 구성재료로 사용될 수 있다. 게다가, 투명 반도체를 사용함으로써, 빛은 발광층에서 상기 그림의 상면 또는 하면으로 방출된다. 분명히, 본 발명은 면발광 레이저, 전기장 발광 소자 등을 포함한 다양한 발광 소자에 적용할 수 있다.
(5) 표면탄성파(SAW) 소자
제15(A)도와 제15(B)도는 본 발명의 제6 구체예에 따른 반도체 소자를 나타내는 구성도이다. 특별히, 제15(A)도는 표면탄성파 소자의 사시도를 나타낸다. 제15(B)도는 제15(A)도의 선 B-B'에 대한 단면도이다.
표면탄성파(SAW) 소자는 기판(111), 반도체층(112), 그리고 입력전극와 출력전극 (113)와 (114)로 구성된다. 상기 표면탄성파 소자는 고주파 신호가 상기 입력전극(113)으로부터 들어올 때 그것의 필터(filter) 특성에 기반을 둔 출력 전극(114)으로부터 적절한 신호를 출력하도록 설계된 반도체 소자이다.
반도체층(112)은 절연성 반도체이며, 상기 제1 구체예와 유사한 재료가 베이스로서 적절히 사용될 수 있다. 상기 반도체층(112)의 경우, 예컨데 Ⅰ족 또는 Ⅲ족 원소로 도핑되지 않거나/도핑된 절연성 ZnO가 사용될 수 있다. 결정 입계를 억제하기 위해 예컨데, Ⅲd 천이금속(Co, Ni, 등)이 불순물로서 약간 첨가가 가능하다.
전술한 제1 구체예와 제2 구체예를 참조한 상기의 구성으로, 반도체층(112)의 박막 재료와 기판(111), 입력 전극(113) 그리고 출력전극(114)의 재료는 적절하게 결합되어 사용될 수 있고 양자의 격자 졍수는 각각 정합될 수 있다.
(6) 기타 적용
본 발명은 적층 반도체 소자에 적용될 경우 매우 유용한데, 이는 각층의 표면이 매우 편평하게 형성될 수 있기 때문이다. 이 경우, 각층의 격자 상수와 거기에 결합되는 층 사이의 양립성을 고려하여 전술한 재료가 적절하게 적층(lamination)으로 선택될 수 있다. 더구나, 여러 종류의 트랜지스터가 적층으로 선택되고 혼합될 수 있다.
게다가 표면 탄성파 소자에 적용함에 있어서, 본 발명은 광 도파관, 회절 격자와 같은 광 집적회로, 그리고 광 소자에 적용이 가능하다. 또한, 본 발명은 또한 배리스터(varistor), 습도 센서, 온도 센서, 가스 센서 등을 포함한 다양한 센서에 적용이 가능하다. 본 발명은 심지어 메모리에도 적용할 수 있다. 만약 본 발명이 상기 메모리에 적용된다면, 매트릭스(matrix) 형태에서 트랜지스터와 캐패시터를 배열하고, 각 캐패시터를 구동하기 위한 각 트랜지스터를 사용하여 메모리 소자는 실현될 수 있다. 게다가, 본 발명에 따라, 발광 소자, 캐패시터 등은 같은 기판 상에서 형성될 수 있다. 더욱이, 고품질의 결정을 형성하여, 상기 발명은 여러 분야의 반도체 소자에 폭넓게 적용이 가능하다.
반도체 소자의 크기, 두께, 디멘전 등과 각각의 층은 사용, 프로세스(process) 등에 따라 적절하게 설계될 수 있다. 도핑량은 필요에 따라 즉, 제조 프로세스, 소자 성능 등에 따라 적절하게 설정될 수 있다.
n형 반도체와 p형 반도체 그리고 전도성 재료와 절연성 재료로서, 예컨데, 베이스로서 ZnO를 포함하고 각 원소로 도핑된 반도체의 예가 기술된 바 있다. 그러나 본 발명이 이러한 예에 한정되는 것은 아니다. 상기 제1 구체예와 제2 구체예에 있어서, 채널층은 기판 상에서 형성되었다. 그러나 또 다른 구체예로부터 분명한 것처럼, 상기 채널층 이외에, 절연성 또는 전도성 반도체층, 도핑되거나 도핑되지 않은 반도체층, 또는 n형 또는 p형 반도체층은 경우에 따라 기판 상에 형성될 수 있다.
산업상 이용 가능성
본 발명에 따르면, ZnO 등의 Ⅱ족 산화물, GaN 등이 Ⅲ족 질화물 등과 높은 격자 양립성을 갖는 산화물 결정이 기판으로 사용되기 때문에 박막 재료의 질은 매우 개선될 수 있다. 그러므로, 벌크 단결정에 비해 고품질을 갖는 박막을 형성하는 것이 가능하고, 우수한 특성을 갖는 반도체 소자를 제조하는 것이 가능하다. 게다가, 결정 입계를 거의 갖지 않고, 결정의 크기가 크며, 격자면 간격의 변동이 작으며, 모자이크니스가 매우 작으며 그리고 단결정에 비해 대체로 고품질의 ZnO, GaN와 같은 반도체 박막을 형성하는 것이 가능하다.
본 발명에 따를 때, ZnO에 비해 ScAlMgO4(SCAMO)결정 등의 격자 부정합은 작기(약 0.13%) 때문에, 대체로 단결정 ZnO 박막은 상기 기판 상에서 형성될 수 있다. 게다가, 사파이어 기판 등을 사용하는 종래의 경우와 비교할 때, SCAM기판 상의 ZnO는 전자 이동도가 높고, ZnO 단결정에 가까워질 수 있다.
본 발명에 따를 때, 투명 반도체 재료인 ZnO를 투명하고 고절연성 SCAM 기판과 결합하여 투명 반도체 소자를 제조하는 것이 가능하며, 헤테로 구조 소자의 성능을 개선시킬 수 있다. 게다가, FET 등에서 투명 재료는 다양한 전극 재료 즉, 절연층 등의 일부 또는 전부로 적절히 사용이 가능하다.
본 발명을 트랜지스터 등에 적용하여 고속 스위칭을 달성하는 것이 가능하다. 본 발명을 전계효과 트랜지스터와 같은 것에 적용하여 전계가 가해질 때 공핍층은 확장된다. 상기의 방법으로 스위칭을 위한 게이트 전압은 감소될 수 있다. 게다가, 본 발명을 발광 소자에 적용하여 발광 효율은 증가될 수 있다.
더구나, 본 발명은 전계효과 트랜지스터 또는 양극 반도체, GaN을 포함하고 질화물 청색 레이저를 기본으로 하는 발광 소자(LED, 레이저), 표면 탄성파(SAW) 소자 그리고 센서 등을 포함하는 다양한 전극 소자에 적용이 가능하며, 그리하여 성능을 향상시키는 것이 가능하다.

Claims (10)

  1. 기본 구조로 LnABO4와 LnAO3(BO)n(여기서 Ln: Sc, In, Lu, Yb, Tm, Ho, Er, Y와 같은 것으로부터 선택된 희토류 원소, A: Fe, Ga, 및 Al, B: Mn, Co, Fe, Zn, Cu, Mg, 및 Cd)로부터 선택된 하나를 포함하는 재료를 사용하는 기판; 및
    산화아연 ZnO, 산화마그네슘아연 MgxZn1-xO, 산화카드뮴아연 CdxZn1-xO, 산화카드뮴 CdO과 같은 Ⅱ족 산화물로부터 선택된 재료를 사용하여 상기 기판 상에서 형성된 반도체층;
    으로 이루어지는 것을 특징으로 하는 반도체 소자.
  2. 제1항에 있어서, 상기 기판의 재료로는,
    ScAlMgO4, ScAlZnO4, ScAlCoO4, ScAlMnO4, ScGaZnO4, 및 ScGaMgO4;
    ScAlZn3O6, ScAlZn4O7, 및 ScAlZn7O10;
    ScGaZn3O6, ScGaZn5O8, 및 ScGaZn7O10; 및
    ScFeZn2O5, ScFeZn3O6, 및 ScFeZn6O9;
    로 구성되는 군으로부터 선택된 하나의 재료가 사용되고, 상기 반도체층의 재료로는 ZnO가 사용되는 것을 특징으로 하는 반도체 소자.
  3. 제1항에 있어서, 상기 기판의 재료로는,
    ScAlO3(ZnO)n, ScFeO3(ZnO)n, ScGaO3(ZnO)n, InFeO3(ZnO)n, InGaO3(ZnO)n, InAlO3(ZnO)n, YbAlO3(ZnO)n, 및 LuAlO3(ZnO)n로 구성되는 군으로부터 선택된 하나의 재료가 사용되고, 상기 반도체층의 재료로는 ZnO가 사용되는 것을 특징으로 하는 반도체 소자.
  4. 기본 구조로 ScAlBeO4, ScBMgO4, ScBBeO4, 및 LnAO3(MgO)n(여기서, A: Fe, Ga, 및 Al)로부터 선택된 하나를 포함하는 재료를 사용하는 기판; 및
    GaN, AlN, InGaN, 및 AlInN로 구성되는 군으로부터 선택된 재료를 사용하여 상기 기판 상에서 형성되는 반도체층;
    으로 구성되는 것을 특징으로 하는 반도체 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기판과 상기 반도체층의 사이에, 상기 반도체층과 동일한 조성 또는 구조를 구비한 재료를 베이스(base)로 하고 약간의 불순물이 도핑되거나 또는 도핑되지 않는 절연성 재료를 사용하는 버퍼층을 더 포함하는 것을 특징으로 하는 반도체 소자.
  6. 제5항에 있어서, ZnO은 상기 반도체층으로 사용되고, 상기 버퍼층으로는 절연성 ZnO 또는 원자가 1을 취할 수 있는 원소 또는 Ⅴ족의 원소로 약간 도핑된 것과 같은 절연성 재료로부터 선택된 것이나 도핑되지 않은 순수한 절연성 ZnO를 포함하는 절연성 반도체가 사용되는 것을 특징으로 하는 반도체 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 기본 구조로 상기 기판과 동일한 재료를 이용하여 형성된 절연층을 더 포함하는 것을 특징으로 하는 반도체 소자.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 베이스로서 상기 반도체층과 조성 또는 구조가 동일한 재료를 사용하여 상기 반도체층 상에 형성된 발광층, 및 베이스로서 상기 반도체층과 조성 또는 구조가 동일한 재료를 사용하여 상기 발광층 상에 형성되고, 그리고 상기 반도체층과는 다른 채널을 갖는 제2의 반도체층을 더 포함하는 것을 특징으로 하는 반도체 소자.
  9. 제8항에 있어서, 상기 발광층은 (Mg, Zn)O와 ZnO의 다층구조, (Zn, Cd)O와 ZnO의 다층구조, 및 (Mg, Zn)O와 (Zn, Cd)O의 다층구조로 이루어진 군으로부터 선택된 하나가 사용되는 것을 특징으로 하는 반도체 소자.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 반도체층은 절연성 반도체이고, 입력 및 출력 전극이 상기 반도체층 상에서 더 형성되고, 그리고 필터 특성이 제공되는 것을 특징으로 하는 반도체 소자.
KR10-2001-7011850A 1999-03-25 2000-03-22 반도체 소자 Expired - Fee Related KR100436651B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP08204399A JP3423896B2 (ja) 1999-03-25 1999-03-25 半導体デバイス
JPJP-P-1999-00082043 1999-03-25
PCT/JP2000/001736 WO2000059039A1 (en) 1999-03-25 2000-03-22 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20020007334A KR20020007334A (ko) 2002-01-26
KR100436651B1 true KR100436651B1 (ko) 2004-06-22

Family

ID=13763501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7011850A Expired - Fee Related KR100436651B1 (ko) 1999-03-25 2000-03-22 반도체 소자

Country Status (6)

Country Link
US (1) US6878962B1 (ko)
EP (1) EP1172858A4 (ko)
JP (1) JP3423896B2 (ko)
KR (1) KR100436651B1 (ko)
TW (1) TW483147B (ko)
WO (1) WO2000059039A1 (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3441059B2 (ja) 1999-12-10 2003-08-25 スタンレー電気株式会社 半導体素子及びその製造方法
US6812483B2 (en) 2001-01-05 2004-11-02 Japan Science And Technology Agency Optical semiconductor element utilizing optical transition between ZnO heterostructure sub-bands
JP3498140B2 (ja) 2001-01-25 2004-02-16 独立行政法人産業技術総合研究所 半導体発光素子
JP2003015156A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 液晶表示装置及びこれを用いた液晶プロジェクタ装置
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
US20050163704A1 (en) * 2004-01-23 2005-07-28 Ovonic Battery Company Base-facilitated production of hydrogen from biomass
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110142A (ja) * 2001-09-28 2003-04-11 Sharp Corp 酸化物半導体発光素子およびその製造方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6846731B2 (en) 2002-01-04 2005-01-25 Rutgers, The State University Of New Jersey Schottky diode with silver layer contacting the ZnO and MgxZn1-xO films
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
AU2003236143A1 (en) 2002-05-22 2003-12-02 Masashi Kawasaki Semiconductor device and display comprising same
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4278405B2 (ja) * 2003-02-28 2009-06-17 シャープ株式会社 酸化物半導体発光素子およびその製造方法
JP4271475B2 (ja) 2003-03-31 2009-06-03 株式会社ワコー 力検出装置
CN100390329C (zh) * 2003-04-03 2008-05-28 三菱化学株式会社 氧化锌单晶
JP4284103B2 (ja) * 2003-05-08 2009-06-24 シャープ株式会社 酸化物半導体発光素子
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4210748B2 (ja) * 2003-08-27 2009-01-21 独立行政法人物質・材料研究機構 酸化亜鉛基積層構造体
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4698160B2 (ja) * 2004-03-26 2011-06-08 株式会社リコー 縦型トランジスタおよび発光素子
US7566908B2 (en) * 2004-11-29 2009-07-28 Yongsheng Zhao Gan-based and ZnO-based LED
EP1846955A4 (en) * 2005-01-25 2009-12-23 Moxtronics Inc HIGH PERFORMANCE FET DEVICES AND ASSOCIATED METHODS
WO2007078306A1 (en) * 2005-03-28 2007-07-12 Massachusetts Institute Of Technology HIGH K-GATE OXIDE TFTs BUILT ON TRANSPARENT GLASS OR TRANSPARENT FLEXIBLE POLYMER SUBSTRATE
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
CN101309864B (zh) * 2005-11-18 2012-06-27 出光兴产株式会社 半导体薄膜及其制造方法以及薄膜晶体管
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
EP2025004A1 (en) * 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR20080088284A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 플래시 메모리 소자
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
US8187976B2 (en) * 2009-08-26 2012-05-29 Indian Institute Of Technology Madras Stable P-type semiconducting behaviour in Li and Ni codoped ZnO
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102046308B1 (ko) 2009-12-11 2019-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP5368397B2 (ja) * 2010-09-07 2013-12-18 日本電信電話株式会社 電界効果トランジスタおよびその製造方法
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102761057B (zh) * 2011-04-26 2015-12-09 中国科学院福建物质结构研究所 一种腔内倍频780纳米固体激光器
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101891650B1 (ko) 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20130049620A (ko) 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치
US10026847B2 (en) * 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
CN102569486B (zh) * 2012-01-17 2014-07-09 河南大学 一种肖特基栅场效应紫外探测器及其制备方法
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
JP5965338B2 (ja) 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR101927408B1 (ko) 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9577109B2 (en) 2012-09-18 2017-02-21 Lg Chem, Ltd. Transparent conducting film and preparation method thereof
US10307734B2 (en) 2013-08-30 2019-06-04 Council Of Scientific And Industrial Research Water splitting activity of layered oxides
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP7182262B2 (ja) * 2018-12-10 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法、ならびにｉｉｉ族窒化物半導体
KR102728889B1 (ko) * 2022-02-25 2024-11-13 웨이브로드 주식회사 3족 질화물 반도체층을 성장하는 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US6057561A (en) 1997-03-07 2000-05-02 Japan Science And Technology Corporation Optical semiconductor element
JP3380422B2 (ja) 1997-03-25 2003-02-24 科学技術振興事業団 Ｉｉ族−酸化物を含む光半導体素子
JP2996928B2 (ja) 1997-03-07 2000-01-11 科学技術振興事業団 光半導体素子及びその製造方法

Also Published As

Publication number Publication date
EP1172858A1 (en) 2002-01-16
KR20020007334A (ko) 2002-01-26
JP3423896B2 (ja) 2003-07-07
JP2000277534A (ja) 2000-10-06
TW483147B (en) 2002-04-11
WO2000059039A1 (en) 2000-10-05
EP1172858A4 (en) 2005-08-03
US6878962B1 (en) 2005-04-12

Similar Documents

Publication Publication Date Title
KR100436651B1 (ko) 반도체 소자
EP1443130B1 (en) Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
Ohta et al. Transparent oxide optoelectronics
US6294274B1 (en) Oxide thin film
US20050095815A1 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
KR100583243B1 (ko) 반도체 소자, 반도체층 및 그 제조방법
WO1985003598A1 (en) Integrated circuit having dislocation-free substrate
JP2007305975A (ja) Ｉｉｉ族酸化物半導体を含む半導体素子
US7675133B2 (en) Persistent p-type group II-IV semiconductors
Hwang et al. ZnO-based light-emitting metal-insulator-semiconductor diodes
US6888156B2 (en) Thin film device
KR100711203B1 (ko) 산화아연을 이용한 ｐ형-진성-ｎ형 구조의 발광 다이오드제조방법
Ngabonziza et al. Epitaxial films and devices of transparent conducting oxides: La: BaSnO3
JP3472791B2 (ja) 導電性材料、導電性薄膜、複合膜、及び導電性材料の製造方法
KR101742073B1 (ko) 할로겐화구리 반도체 기반 전자소자 및 이를 포함하는 기억소자 및 논리소자
Cheng et al. Fabrication of tunable n-Zn1-xCdxO/p-GaN heterojunction light-emitting diodes
JP2005108869A (ja) 半導体素子及びその製造方法
US20070090390A1 (en) Light emitting diode chip
KR100801372B1 (ko) 화합물 반도체 소자, 화합물 반도체 소자의 제조 방법 및다이오드
CN100461339C (zh) 化合物半导体器件、化合物半导体器件的制造方法以及二极管
CN1956230B (zh) 发光二极管芯片
JP2000031164A (ja) Ｉｉｉ族窒化物半導体素子
JP2007042771A (ja) ｐ型ワイドギャップ半導体
Vispute et al. Wide band gap ZnO And ZnMgO heterostructures for future optoelectronic devices
Higashiwaki et al. Research and development on Ga 2 O 3 transistors and diodes

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20010918

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030829

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040429

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20040601

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040609

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040610

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080510