[go: up one dir, main page]

JP2007042771A - p型ワイドギャップ半導体 - Google Patents

p型ワイドギャップ半導体 Download PDF

Info

Publication number
JP2007042771A
JP2007042771A JP2005223846A JP2005223846A JP2007042771A JP 2007042771 A JP2007042771 A JP 2007042771A JP 2005223846 A JP2005223846 A JP 2005223846A JP 2005223846 A JP2005223846 A JP 2005223846A JP 2007042771 A JP2007042771 A JP 2007042771A
Authority
JP
Japan
Prior art keywords
semiconductor
wide gap
zno
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005223846A
Other languages
English (en)
Inventor
Shizuo Fujita
静雄 藤田
Hiroyasu Yamashita
裕泰 山下
Takashi Sakai
俊 坂井
Takahito Oshima
孝仁 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University NUC
Original Assignee
Kyoto University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University NUC filed Critical Kyoto University NUC
Priority to JP2005223846A priority Critical patent/JP2007042771A/ja
Publication of JP2007042771A publication Critical patent/JP2007042771A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】 新規な構成を有するp型ワイドギャップ半導体を提供する。
【解決手段】 本発明のp型ワイドギャップ半導体は、2.8eV以上の禁制帯幅を有する第1の半導体から成る層11、11’の上に、p型の電気特性を示す第2の半導体から成る層12が整合積層していることを特徴とする。ここで、「整合積層」とは、第1半導体と第2半導体が共にその結晶構造が乱れることなく積層していることを意味する。このp型ワイドギャップ半導体は、第1半導体の禁制帯幅に近いワイドギャップを持ち、且つ、第2半導体により正孔が注入されることにより、1個のp型ワイドギャップ半導体として機能する。第1半導体にはZnO、MgO及びそれらの混晶を用いることができ、第2半導体にはそれら第1半導体と同様の結晶構造を有するCu2O、CuAlO2、CuGaO2、CulnO2、及びCuAlO2、CuGaO2、CulnO2のうちの2種又は3種の混晶を用いることができる。
【選択図】 図1

Description

本発明は、2eV以上の禁制帯幅を有するp型ワイドギャップ半導体に関する。
従来より酸化亜鉛(ZnO)を用いた発光素子が各種提案されている。ZnOは3.37eVという広い禁制帯幅を持つ半導体であり、「ワイドギャップ半導体」と呼ばれている。これにより、ZnOを用いた発光素子は波長365nmの紫色光を発光する。このようなZnOを用いた発光素子が工業的に実用化されれば、現在同程度の波長の光を発光するものとして実用化されている窒化ガリウム(GaN)を用いた発光素子よりも低価格化及び高効率化することができると期待されている。
特許文献1には、ZnO系化合物から成るn型半導体層と、同じくZnO系化合物から成るp型半導体層を含んだ半導体積層部を有するZnO系化合物半導体発光素子が記載されている。ここで、ZnO系化合物とは、ZnOの他に、IIA族及び/又はIIB族元素とZnを含む酸化物をいうが、ZnO系化合物においては、電気的中性を保つように負の電荷を有する格子欠陥が形成されるという自己補償効果が生じてしまうため、単にZnO系化合物にアクセプタを注入しただけではp型のZnO系化合物半導体を得ることは難しい。
特許文献2〜4には、p型のZnO系化合物半導体を得るための製造方法が記載されている。
このうち特許文献2には、ドナー不純物を断続的に供給しながら、アクセプタ不純物を含むZnO系化合物半導体の結晶を成長させることが記載されている。この文献では、この方法により格子欠陥が抑制され、活性化率の高いp型ZnO系化合物半導体が得られる、としている。
特許文献3には、窒素雰囲気中でGaN系薄膜上にZnO薄膜を[0001]方向に成長させることにより、窒素原子がドープされたp型ZnO半導体層を製造することが記載されている。この文献では、このような構成により窒素原子のドープ量を増加させることができると共に、高品位な結晶が得られる、としている。
特許文献4には、P2O5(酸化リン)を注入したZnO薄膜を1秒あたり50〜100℃の速さで昇温し、600℃〜950℃で1〜3分間保持するという急速熱処理を行うことによりp型ZnO半導体が得られることが記載されている。
また、特許文献4には、正孔や電子が注入されていないアンドープZnOから成る発光層をp型及びn型のZnO系化合物半導体から成る注入層で挟んだへテロ構造、あるいはそのヘテロ構造を更に別のp型及びn型のZnO系化合物半導体から成る注入層で挟んだダブルへテロ構造を有する発光素子が記載されている。へテロ構造の発光素子においては、注入層には、発光層の半導体よりも広い禁制帯幅を持つp型及びn型半導体を用いる必要がある。そのため、特許文献4ではそのようなp型及びn型半導体として、禁制帯幅が3.4eV〜4.0eVであるMgZnO(MgxZn1-xO(0<x<1))が用いられている。
特開2001-044499号公報([0020], 図1) 特開2002-289918号公報([0009]〜[0012]) 特開2004-304166号公報([0011], 図5〜6) 特開2005-039172号公報([0024]〜[0032])
特許文献2〜4に記載のZnO系p型半導体はいずれも、様々な工夫はされているものの、ZnO系化合物に多くの不純物を添加する点では従来のものと同じであるため、自己補償効果を完全に排除することはできないうえ、不純物の添加により結晶の品質が悪くなる。自己補償効果の影響を受けず、且つ結晶の品質の優れたp型ワイドギャップ半導体を得るためには、不純物添加を必要としないZnO系p型半導体を実現する必要がある。
本発明が解決しようとする課題は、不純物添加を必ずしも必要としない新規な構成を有するp型ワイドギャップ半導体を提供することにある。そのようなp型ワイドギャップ半導体により、n型半導体であるZnOの禁制帯幅と同程度又は更に広い禁制帯幅を実現する。
上記課題を解決するために成された本発明に係るp型ワイドギャップ半導体は、2.8eV以上の禁制帯幅を有する第1の半導体から成る層の上に、p型の電気特性を示す第2の半導体が整合積層していることを特徴とする。
本願において「整合積層」とは、第1半導体と第2半導体が共に、特にその境界面付近において、結晶構造が乱れることなく積層していることを意味する。
「整合積層」には、第1半導体と第2半導体が同じ結晶系である場合や、結晶系が異なっていても第1半導体と第2半導体が接する面において同種の格子構造を有する場合が含まれる。ここで「同種の格子構造」には、第1半導体と第2半導体が接する面において、両者が共に三角格子状の構造、あるいは両者が共に正方格子状の構造を持つ場合が含まれる。例えば、両半導体のいずれか一方が六方晶、他方が面心立方格子の立方晶である場合、六方晶の(0001)面と面心立方格子の(111)面においては共に原子が三角格子状に配列されているため、その三角格子の格子定数が両半導体で近接しているならば、両半導体は共に結晶構造を乱されることなく整合積層することができる。
発明の実施の形態及び効果
第1半導体には2.8eV以上の禁制帯幅を有するワイドギャップ半導体を用いる。この半導体には真性半導体やn型半導体を用いることができる。また、第1半導体にはp型半導体を用いることもできる。その場合には、第1半導体に用いたp型半導体単独の場合よりも、半導体中の正孔濃度を高くすることができる。第1半導体の代表的な例として、ZnOやMgO、あるいはそれらの固溶体であるMgZnO(MgxZn1-xO(0<x<1))が挙げられる。ZnOは六方晶の結晶構造を有する。また、MgOは岩塩構造を示す場合が多いが、ZnO又はZnOに近い格子定数を持ち六方晶の結晶構造を有する材料から成るバッファ層上に形成した場合には、MgOも六方晶の結晶構造を示す。a軸の格子定数は、ZnOにおいては3.249Å、六方晶のMgOにおいては4.212Åである。
第2半導体層にはp型半導体を用いる。第2半導体は第1半導体ほどの広い禁制帯幅を持つ必要はない。第2半導体には、例えばCu2O、CuAlO2、CuGaO2及びCulnO2のうちのいずれかを用いることができる。また、例えばCuAlxGa1-xO2(0<x<1)のように、CuAlO2、CuGaO2、CulnO2のうちの2種又は3種の混晶を用いることもできる。
これら第2半導体のうち、Cu2Oは立方晶の面心立方格子である。Cu2Oの(111)面における三角格子の格子定数は3.01Åであり、ZnOのa軸の格子定数との差は-7.4%に過ぎないため、Cu2OはZnO等の六方晶上に整合積層することができる。なお、Cu2Oの禁制帯幅は2.0eVでありZnO等よりも小さいが、本発明ではそのことは特に問題とはならない。
なお、Cu2Oの結晶は多くの場合Cu原子の一部が欠損するが、そのような欠損を有するものであっても、立方晶の面心立方格子を有しp型の電気特性を持ちさえすれば第2半導体として用いることができる。
また、CuAlO2、CuGaO2、CulnO2又はそれらの混晶は三角格子を有するデラフォサイト型の結晶構造を示す。CuAlO2、CuGaO2、CulnO2の三角格子の格子定数はそれぞれ2.857Å、2.975Å、3.292Åであり、それらの格子定数とZnOのa軸の格子定数との差はそれぞれ-12.1%、-8.4%、+1.32%であるため、これらの第2半導体はZnO等の六方晶上に整合積層することができる。
このように第1半導体層と第2半導体層を整合積層させた積層体は、第1半導体の禁制帯幅に近いワイドギャップを持ち、且つ、第2半導体により正孔が注入されることにより、1個のp型ワイドギャップ半導体として機能する。本発明では、ワイドギャップを有する第1半導体には直接不純物を添加しないため、自己補償効果が生じることがない。
また、第1半導体層の上に第2半導体層を整合積層させることができれば、第1半導体層の材料に拘わらずp型ワイドギャップ半導体を形成することができる。そのため、MgZnOやMgOから成る第1半導体層上に第2半導体層を整合積層させることにより、ZnOに近い、あるいはZnOよりも広い禁制帯幅を有するp型ワイドギャップ半導体を得ることができる。
前述のように第1半導体に2.8eV以上の禁制帯幅を有するものを用いることにより、本発明のp型ワイドギャップ半導体では2eV以上の禁制帯幅を得ることができる。このp型ワイドギャップ半導体を用いた発光素子において紫外光(波長400nm以下)を発光させるためには、第1半導体の禁制帯幅は3.2eV以上とすることが望ましい。
整合積層は第2半導体層が厚くなると困難になり、第2半導体層が独自の電気特性を発現するようになるため、全体としてワイドギャップを形成できなくなる。そのため、第2半導体層はある程度薄くする必要がある。適当な厚さは、第1半導体層及び第2半導体層の材料により異なるが、理論計算又は予備実験により予め定めることができる。例えば、第1半導体にMgO、第2半導体にCu2Oを用いた場合について計算を行ったところ、Cu2O層の厚さが約0.2nm以下であれば、ZnOと同程度又はそれよりも大きい禁制帯幅を有するp型ワイドギャップ半導体が得られることが明らかになった。また、Cu2O層の厚さが約0.8nm以下であれば、Cu2Oよりも大きい2.0eV以上の禁制帯幅を有するp型ワイドギャップ半導体が得られる。
前述の通り第2半導体層はあまり厚くすることができないため、第1半導体層と第2半導体層が1層ずつのみの場合には、p型ワイドギャップ半導体に注入することができる正孔の量に限界がある。そこで、第1半導体層と第2半導体層を交互に複数積層(多重積層)させることにより正孔注入量を増加することができる。
また、複数の第1半導体層を用いる場合には、禁制帯幅の異なる材料から成る2種類以上の層を組み合わせてもよい。例えば、一部の第1半導体層にはZnOを用い、他の第1半導体層にはMgOを用いることができる。これら2種以上の第1半導体層の積層数の比や厚さを調節することにより、p型ワイドギャップ半導体の禁制帯幅を制御することができる。
第2半導体に、その正孔濃度を更に高くするための原子(正孔生成のためのアクセプタ原子)を添加してもよい。また、第1半導体に、正孔を生成して元の電子密度を低くするために、アクセプタ原子を添加してもよい。もちろん、第1半導体にp型の電気伝導を示す濃度でこのようなアクセプタ原子を添加してもよい。例えば第1半導体にZnO、第2半導体にCu2Oを用いた場合には、ZnO又はCu2Oのうちのいずれか一方又はその両方に窒素原子を添加する、即ちZnO及び/又はCu2Oの酸素原子の一部を窒素原子に置換することができる。これにより、ZnO及び/又はCu2Oの電子が窒素原子に捕獲され、それによりZnO及び/又はCu2Oに正孔が生成されるため、正孔濃度をより高くすることができる。
本発明に係るp型ワイドギャップ半導体を用いて発光素子を形成することができる。この発光素子は、本発明のp型ワイドギャップ半導体から成る層、発光層、n型半導体をこの順に積層したヘテロ構造を有する。更に、p型ワイドギャップ半導体層及びn型半導体層を、それぞれ異なる2種の材料から成る2つのp型ワイドギャップ半導体層及びn型半導体層から形成することにより、ダブルへテロ構造の発光素子を形成することもできる。
発光層にはZnO又はZnOとMgOの積層体を用いることができる。この場合、p型ワイドギャップ半導体にZnO、MgO、MgZnOを用いれば、発光層とp型ワイドギャップ半導体層が共に同様の結晶構造を有することとなるため、両者を確実に接合することができる。同様の理由により、発光層にZnO又はZnOとMgOの積層体を用いる場合には、n型半導体層にMgZnOを用いることができる。
本発明に係る発光素子は、発光層に用いられるZnO等と同程度の広い禁制帯幅を有するp型ワイドギャップ半導体を用いるため、青色光や紫色光を発光することができる。
本発明に係るp型ワイドギャップ半導体の実施例を図1〜図5を用いて説明する。
図1(a)に、第1半導体層11と第2半導体層12を各1層積層させたp型ワイドギャップ半導体の断面図を示す。第1半導体層11にはZnOを用いることができ、第2半導体層12には、Cu2O、CuAlO2、CuGaO2、CulnO2、及び、CuAlO2、CuGaO2、CulnO2の3種のうちのいずれか2種又は3種の混晶を用いることができる。第1半導体層11と第2半導体層12との整合積層を可能とするため、第2半導体層12の厚さは十分に薄くする。例えば、第2半導体層12の材料にCu2Oを用いる場合には、第2半導体層12の厚さが1nm以下であれば十分に整合積層を実現することが可能である。本実施例では、Cu2O層12の厚さは約0.1nmとし、ZnO層11の厚さはそれよりも厚く約0.2〜2nmとした。
図1(b)に、p型ワイドギャップ半導体の他の実施例を示す。この実施例では、第1半導体層11’にMgO及びMgZnOのうちのいずれかを用いる。第2半導体層12には上記の材料と同じものを用いることができる。第1半導体層11’にZnOバッファ層13を設ける。ZnOバッファ層13上に第1半導体層11’を設けることにより、第1半導体層11’のMgOやMgZnOはZnOと同じ六方晶の結晶構造を有するものになる。
図2(a)〜(c)に、第1半導体層と第2半導体層を繰り返し交互に積層した多重積層構造を有するp型ワイドギャップ半導体の例を示す。第2半導体層はいずれもCu2Oから成る。(a)に示したp型ワイドギャップ半導体20aでは第1半導体層211a、第2半導体層221、第1半導体層212a、第2半導体層222、第1半導体層213a、第2半導体層223、...の順に各層が積層されている。第1半導体層211a、212a、213a、...の材料にはZnOを用いる。(b)に示したp型ワイドギャップ半導体20bでは第1半導体層211b、212b、213b、...の材料にMgOを用いる。(c)に示したp型ワイドギャップ半導体20cでは第1半導体層211c、213c、215c、...の材料にZnOを、第1半導体層212c、214c、216c、...の材料にMgOを、それぞれ用いる。即ち、(c)において第1半導体層のみに着目すると、ZnOから成る層211c、213c、215c、...とMgOから成る層212c、214c、216c、...が交互に配置されている。
本実施例のp型ワイドギャップ半導体は、例えば分子線エピタキシャル(Molecular Beam Epitaxial、MBE)法により製造することができる。ここでは、p型ワイドギャップ半導体20aを例として、図3を用いてその製造方法を説明する。基板として、A面を表面とする市販のサファイアの単結晶基板33を用いた。サファイアはZnOと同様に六方晶の結晶構造を有し、そのA面では主成分であるAlが三角格子の格子点上に配置されている。
まず、サファイア単結晶基板33を940℃に加熱して基板表面を清浄化する(a)。次に、サファイア単結晶基板33の温度を500℃に設定し、Zn原子とO原子の分子線をそれぞれ基板上に照射して、LT(低温)-ZnO層34を形成し(b)、その後、920℃まで昇温してアニールする(c)。次に、基板温度を900℃に維持し、LT-ZnO層34の上にZn原子とO原子の分子線をそれぞれ照射する(d)ことにより、ZnO層311を形成する(e)。続いて、基板温度を維持しつつ、ZnO層311の上にCu原子とO原子の分子線をそれぞれ照射する(f)ことにより、Cu2O層321を形成する(g)。ここで、Cu原子の供給量(フラックス量)を1.2×10-7Torr以上且つO原子の供給量(O2ガス流量)を0.4sccm以下とすることにより、不純物であるCuOが生成されることを抑制し、Cu2Oから成る層を形成することができる。以後、同様の方法によりZnO層312、313、...とCu2O層322、323、...を交互に形成する(h)。なお、予め行った予備実験の結果に基づいて分子線の供給速度と供給時間を制御することにより、各層の厚さを調整することができる。
また、(d)の工程において基板温度を700℃に維持した場合にも、p型ワイドギャップ半導体20aを同様に製造することができた。
p型ワイドギャップ半導体20b及び20cも同様の方法により製造することができる。その場合、MgOから成る層(p型ワイドギャップ半導体20bの第1半導体層211b、212b、...やp型ワイドギャップ半導体20cの第1半導体層212c、214c、...)は、基板温度を700℃〜900℃の間に固定した状態でZnO層上にMg原子とO原子の分子線をそれぞれ照射することにより形成することができる。
図4(a)にp型ワイドギャップ半導体20aの、図4(b)にp型ワイドギャップ半導体20bの、禁制帯幅の大きさを計算した結果を示す。グラフの縦軸は禁制帯幅を、横軸はCu2O層1層あたりの厚さをそれぞれ示す。計算はZnO層又はMgO層の積層数が1, 2, 3, 5, 20の場合について行った。その結果、p型ワイドギャップ半導体20bにおいて、Cu2O層1層あたりの厚さを約0.2nm以下にすることにより、ZnOの場合(3.37eV)よりも広い禁制帯幅を得ることができる(図4(b)破線部)ことがわかった。また、p型ワイドギャップ半導体20aの禁制帯幅は、ZnOのそれよりも狭いが、Cu2O層1層あたりの厚さを約0.8nm以下にすることによりCu2Oよりも広い2.0eV以上の禁制帯幅を得ることができる(図4(a)破線部)。
図5に、p型ワイドギャップ半導体20a及び20bについて光の透過率を測定した結果を示す。この透過率から見積もった禁制帯幅は、p型ワイドギャップ半導体20aでは1.8eV、p型ワイドギャップ半導体20bでは3.0eVである。
また、p型ワイドギャップ半導体20bについて電気抵抗率を測定したところ、104Ωcmであった。
図6に、本発明に係る発光素子の一実施例を示す。この発光素子40aは、本実施例のp型ワイドギャップ半導体20cから成る層41と、n型半導体であるMgxZn1-xO(0<x<1)から成る層42の間に、電荷が注入されていないZnOから成る発光層43を配置し、これらの層41〜43から成る積層体を挟むように1対の電極44及び45を配置したものである。ここで、p型ワイドギャップ半導体層41は、Cu2O層(第2半導体層)の厚さにより定まる禁制帯幅が発光層43であるZnOの禁制帯幅よりも広い(3.37eVよりも広い)ものを用いる。
電極44と電極45の間に、電極44(p型ワイドギャップ半導体層41)側が正、電極45(n型半導体層42)側が負である電圧を印加すると、p型ワイドギャップ半導体層41から正孔が、n型半導体層42から電子が、それぞれ発光層43に注入され、それら正孔と電子が再結合することにより、紫色の発光が得られる。
本発明に係るp型ワイドギャップ半導体の一実施例を示す断面図。 本発明に係る多重積層構造を有するp型ワイドギャップ半導体の実施例を示す断面図。 本発明に係る多重積層構造を有するp型ワイドギャップ半導体の製造方法の一実施例を示す断面図。 本実施例のp型ワイドギャップ半導体(ZnO/Cu2O半導体及びMgO/Cu2O半導体)の禁制帯幅を計算した結果を示すグラフ。 本実施例のZnO/Cu2O半導体及びMgO/Cu2O半導体について光の透過率を測定した結果を示すグラフ。 本発明に係る発光素子の実施例を示す断面図。
符号の説明
11…第1半導体層(ZnO層)
11’…第1半導体層(MgO層又はMgZnO層)
12、22…第2半導体層(Cu2O層)
13…ZnOバッファ層
20a、20b、20c…p型ワイドギャップ半導体
211a、212a、213a、...…第1半導体層(ZnO層)
211b、212b、213b、...…第1半導体層(MgO層)
211c、213c、215c、...…第1半導体層(ZnO層)
212c、214c、216c、...…第1半導体層(MgO層)
311、312…ZnO層
321、322…Cu2O層
33…サファイア単結晶基板
34…LT-ZnO層
40a…発光素子
41…p型ワイドギャップ半導体層
42…n型半導体層
43…発光層
44、45…電極

Claims (10)

  1. 2.8eV以上の禁制帯幅を有する第1の半導体から成る層の上に、p型の電気特性を示す第2の半導体が整合積層していることを特徴とするp型ワイドギャップ半導体。
  2. 第1半導体層が、ZnO、MgO及びMgxZn1-xO(0<x<1)のうちのいずれかから成ることを特徴とする請求項1に記載のp型ワイドギャップ半導体。
  3. 第2半導体層が、Cu2O、CuAlO2、CuGaO2、CulnO2、及び、CuAlO2、CuGaO2、CulnO2の3種のうちの2種又は3種の混晶、のうちのいずれかから成ることを特徴とする請求項1又は2に記載のp型ワイドギャップ半導体。
  4. 第1半導体層と第2半導体層が交互に複数積層していることを特徴とする請求項1〜3のいずれかに記載のp型ワイドギャップ半導体。
  5. 禁制帯幅の異なる材料から成る2種類以上の第1半導体層を有することを特徴とする請求項4に記載のp型ワイドギャップ半導体。
  6. ZnOとMgOの2種類の第1半導体層を有することを特徴とする請求項5に記載のp型ワイドギャップ半導体。
  7. 第1半導体層及び/又は第2半導体層に正孔生成のためのアクセプタ原子が添加されていることを特徴とする請求項1〜6のいずれかに記載のp型ワイドギャップ半導体。
  8. 請求項1〜7のいずれかに記載のp型ワイドギャップ半導体から成る層、発光層、n型半導体層、の順にこれらが積層していることを特徴とする発光素子。
  9. 前記発光層がZnO又はZnOとMgOの積層体から成ることを特徴とする請求項8に記載の発光素子。
  10. 前記n型半導体層がMgxZn1-xO(0<x<1)から成ることを特徴とする請求項9に記載の発光素子。
JP2005223846A 2005-08-02 2005-08-02 p型ワイドギャップ半導体 Pending JP2007042771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005223846A JP2007042771A (ja) 2005-08-02 2005-08-02 p型ワイドギャップ半導体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005223846A JP2007042771A (ja) 2005-08-02 2005-08-02 p型ワイドギャップ半導体

Publications (1)

Publication Number Publication Date
JP2007042771A true JP2007042771A (ja) 2007-02-15

Family

ID=37800494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005223846A Pending JP2007042771A (ja) 2005-08-02 2005-08-02 p型ワイドギャップ半導体

Country Status (1)

Country Link
JP (1) JP2007042771A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211513A (ja) * 2012-02-28 2013-10-10 Stanley Electric Co Ltd ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法
JP2014165419A (ja) * 2013-02-27 2014-09-08 Stanley Electric Co Ltd p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2014207397A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2015073041A (ja) * 2013-10-04 2015-04-16 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法
US9761673B2 (en) 2011-03-31 2017-09-12 Ricoh Company, Ltd. Amorphous p-type oxide for a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761673B2 (en) 2011-03-31 2017-09-12 Ricoh Company, Ltd. Amorphous p-type oxide for a semiconductor device
US10236349B2 (en) 2011-03-31 2019-03-19 Ricoh Company, Ltd. P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
US10923569B2 (en) 2011-03-31 2021-02-16 Ricoh Company, Ltd. P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system
JP2013211513A (ja) * 2012-02-28 2013-10-10 Stanley Electric Co Ltd ZnO系半導体層とその製造方法、及びZnO系半導体発光素子の製造方法
JP2014165419A (ja) * 2013-02-27 2014-09-08 Stanley Electric Co Ltd p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2014207397A (ja) * 2013-04-16 2014-10-30 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、ZnO系半導体素子の製造方法、及び、n型ZnO系半導体積層構造
JP2015073041A (ja) * 2013-10-04 2015-04-16 スタンレー電気株式会社 p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法

Similar Documents

Publication Publication Date Title
KR101319512B1 (ko) 질화물계 반도체 소자 및 그 제조방법
TWI402998B (zh) 氮化物半導體元件
US7960727B2 (en) Zinc oxide based compound semiconductor device
TWI403002B (zh) 半導體發光元件
JP2890390B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP2010532926A (ja) 放射線放出半導体ボディ
US8946727B2 (en) Zinc oxide based compound semiconductor device
JP2005340765A (ja) 半導体発光素子
JP2002305323A (ja) n型窒化物半導体積層体およびそれを用いる半導体素子
JPH0268968A (ja) 化合物半導体発光素子
WO2004086521A1 (ja) 発光素子および発光素子の製造方法
US7786550B2 (en) P-type semiconductor and semiconductor hetero material and manufacturing methods thereof
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
TW200414569A (en) Group-III nitride semiconductor device, production method thereof and light-emitting diode
JP2007042771A (ja) p型ワイドギャップ半導体
US5714014A (en) Semiconductor heterojunction material
JP2007123938A (ja) 酸化亜鉛系化合物半導体素子
US7732832B2 (en) Compound semiconductor light-emitting device including p-type undoped boron-phosphide-based semiconductor layer joined to thin-film layer composed of an undoped hexagonal group III nitride semiconductor
US20070246719A1 (en) P-N Junction-Type Compound Semiconductor Light-Emitting Diode
JP4284103B2 (ja) 酸化物半導体発光素子
JPH11220172A (ja) 窒化ガリウム系化合物半導体発光素子
JP2010098338A (ja) 半導体発光素子、半導体基板および窒化物基板
JP4277246B2 (ja) 発光素子
JP2883504B2 (ja) 積層半導体
JP4282332B2 (ja) 酸化物半導体発光素子