[go: up one dir, main page]

JP4826994B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4826994B2
JP4826994B2 JP2004265901A JP2004265901A JP4826994B2 JP 4826994 B2 JP4826994 B2 JP 4826994B2 JP 2004265901 A JP2004265901 A JP 2004265901A JP 2004265901 A JP2004265901 A JP 2004265901A JP 4826994 B2 JP4826994 B2 JP 4826994B2
Authority
JP
Japan
Prior art keywords
heat treatment
wafer
soi
layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004265901A
Other languages
English (en)
Other versions
JP2006080461A (ja
Inventor
浩司 阿賀
徳弘 小林
正幸 今井
辰男 榎本
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004265901A priority Critical patent/JP4826994B2/ja
Priority to US11/662,285 priority patent/US7902042B2/en
Priority to EP05778598.2A priority patent/EP1806769B1/en
Priority to PCT/JP2005/016582 priority patent/WO2006030699A1/ja
Priority to KR1020077007945A priority patent/KR101111436B1/ko
Publication of JP2006080461A publication Critical patent/JP2006080461A/ja
Application granted granted Critical
Publication of JP4826994B2 publication Critical patent/JP4826994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、SOIウェーハの製造方法に関する。
特開平9−64319号公報
CMOS−ICや高耐圧型IC等の半導体デバイス等の製造に、シリコン単結晶基板(以下、ベースウェーハともいう)上にシリコン酸化膜層を形成し、その上に別のシリコン単結晶層をSOI(Silicon on Insulator)層として積層形成した、いわゆるSOIウェーハが使用されている。SOIウェーハの製造方法としては、貼り合わせ法やSIMOX法等が知られている。貼り合わせ法は、シリコン酸化膜層を介してシリコン単結晶からなるベースウェーハとボンドウェーハとを結合熱処理により貼り合わせた後、ボンドウェーハを研磨加工、エッチング又はイオン注入層を用いた分離処理(いわゆるスマートカット(登録商標)法)により減厚してSOI層を形成する方法である。一方、SIMOX法は、シリコン単結晶基板中に高濃度の酸素イオンを注入した後で、内部酸化熱処理を行うことにより埋め込み酸化膜を形成する方法である。
従来、SOIウェーハにおいては、シリコン単結晶からなるベースウェーハ及びSOI層と、二酸化珪素からなるシリコン酸化膜層との熱膨脹係数が互いに異なるため、基板の反りが発生しやすいという欠点があった。SOIウェーハの反りが大きくなると、フォトリソグラフィー工程で焦点を合わせ難くなることにより、素子の形成が困難になることがある。なお、この欠点は、集積回路の集積率が大きくなるほど顕著となる。
上記のようなSOIウェーハの反りは、従来、上記の貼り合わせ法における結合熱処理や、SIMOX法での内部酸化熱処理時に発生する反りに主眼が置かれ、種々の防止対策が講じられてきた。例えば、特許文献1には、ベースウェーハのシリコン酸化膜層と接する領域に酸素析出部の形成密度がゼロの無欠陥層を作り、残部のウェーハ領域を該無欠陥層よりも高い酸素析出物密度を有する酸素析出物層とするSOIウェーハ構造が開示され、前述の熱膨張率差に起因したウェーハの反りを防止できるとしている。
しかしながら、本発明者らが検討したところ、SOIウェーハの反りの原因は、シリコン酸化膜とベースウェーハやSOI層をなすシリコンとの線膨張係数差のみに必ずしも帰着されるものではないことがわかった。例えば、本発明者らは、デバイス化の処理に供する前の状態では反りがそれほど顕著でなかったSOIウェーハの反りが、デバイス化における熱処理時に顕在化するという、上記の反り発生機構では理解できない現象にしばしば直面している。この現象は、線膨張係数差に由来した反りがむしろ生じにくい、SOI層やシリコン酸化物層の厚さが薄膜化(例えば、それぞれ2μm以下)した場合に多く見られ、ウェーハの直径が大きい場合(例えば200mm以上の場合)に特に顕著となる。
本発明の課題は、比較的薄いシリコン酸化膜とSOI層とを有し、デバイス工程で実施される熱処理時に反りを発生しにくいSOIウェーハの製造方法と、それによって製造されるSOIウェーハとを提供することにある。
上記課題を解決するために、本発明のSOIウェーハの製造方法は、シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有し、かつ、SOI層側において、ピーク波長λが0.7μm以上2μm以下の赤外線照射による熱処理を行うSOIウェーハの製造方法であって、
シリコン単結晶からなるベースウェーハの第一主表面と、半導体単結晶からなるボンドウェーハの第二主表面とを、それら各主表面の少なくともいずれかに形成されたシリコン酸化膜を介して貼り合わせる貼り合わせ工程と、ボンドウェーハの厚みを減じてSOI層となす減厚工程と、シリコン酸化膜を介したSOI層のベースウェーハに対する結合を増加するための結合熱処理工程とを有し、
貼り合わせ後のシリコン酸化膜の厚さt1とSOI層の厚さt2とが、シリコン酸化膜をなすSiOの赤外波長域の屈折率をn1、SOI層をなす半導体の屈折率をn2とし、それらシリコン酸化膜とSOI層との赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下の範囲内に設定され、
さらに、結合熱処理工程に先立って、ベースウェーハ中の酸素析出物の析出核を消滅又は減少させるための核キラー熱処理を実施し、核キラー熱処理前のベースウェーハ中の酸素析出物の析出核の密度が1×10 /cm 以上であり、核キラー熱処理を実施することにより、結合熱処理後のベースウェーハ中の酸素析出物の形成密度を1×10/cm未満に調整し、
赤外線照射による熱処理がSOI層の第一主表面側にのみ配置された赤外線光源により行われることを特徴とする。なお、本発明におけるSOI層とは、シリコン単結晶からなる典型的なSOI層のほか、SiGe1−X(0≦X<1)にて表されるSiGe層やGe層、あるいは、その他の半導体薄層を含む広義のSOI(Semiconductor On Insulator)層を意味する。
また、本発明に関連するSOIウェーハは、シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有し、かつ、SOI層側において、ピーク波長λが0.7μm以上2μm以下の赤外線照射による熱処理が予定されたSOIウェーハであって、
シリコン酸化膜の厚さt1とSOI層の厚さt2とが、シリコン酸化膜をなすSiOの赤外波長域の屈折率をn1、SOI層をなす半導体の屈折率をn2とし、それらシリコン酸化膜とSOI層との赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下の範囲内に設定され、
さらに、ベースウェーハ中の酸素析出物の形成密度が1×10/cm未満に調整されてなることが想定される。
なお、本発明において、ベースウェーハ中の酸素析出物の形成密度は、ベースウェーハの第二主表面を鏡面研磨面として、周知の赤外干渉法を用いた装置であるOPP(Optical Precipitate Profiler:High Yield Technology社製)により検出される寸法直径50nm以上の微小析出物(Bulk
Micro-Defect:BMD)の1cm当たりの個数をいう。以下、本発明において単に「酸素析出物」と称する場合はBMDを意味するものとする。また、貼り合わせに際しては、ベースウェーハとボンドウェーハとの一方のみにシリコン酸化膜を形成してもよいし、双方に形成して貼り合わせにより両酸化膜を一体化してもよい。後者の場合、貼り合わせ後のシリコン酸化膜の厚さは、双方に形成したシリコン酸化膜の合計厚さに対応するものとなる。
本発明者は、SOIウェーハをデバイス化する際の熱処理条件と、発生するウェーハの反りとの関係を詳細に検討した結果、次の事実を把握するに至った。
(1)デバイス化の処理に供する前の状態では反りがそれほど顕著でなかったSOIウェーハの反りが、デバイス化における熱処理時に顕在化することがある。具体的には、SOI層側からの赤外線照射により熱処理加熱を行なう場合である。
(2)反りの発生が顕著なのは、照射する赤外線の波長(以下、ピーク波長λで代表させる)と、シリコン酸化膜とSOI層との赤外波長域における上記光学的厚さtOPとが一定の関係を満たす場合であり、特にtOP=0.5λに近い関係を充足する場合の反り発生が顕著である。
(3)反りが発生したSOIウェーハは、ベースウェーハの酸素析出物の形成密度がいずれも1×10以上と高いレベルを示す。
そして、さらに鋭意検討を重ねた結果、ベースウェーハ全体の酸素析出物の形成密度を1×10/cm未満に調整するとき、上記(1)及び(2)の状況下においても、デバイス化の熱処理時におけるSOIウェーハの反り発生を効果的に抑制できることを見出し、本発明を完成させるに至った。
赤外線照射の熱処理時に、上記(2)の条件を充足する場合に特に反りが発生しやすかった原因としては、以下のように考えられる。まず、熱処理に使用する赤外線源としてはハロゲンランプなどの抵抗発熱型ランプが使用されることが多い。図12に示すごとく、そのピーク波長λは光源温度に応じて異なるが、0.7μm以上2μm以下に収まるものがほとんどである。また、その光学的なスペクトルは概してブロードであるが、加熱に寄与する赤外領域の主要な成分は0.5μm以上3μm以下の波長域内に収まっている。
上記のピーク波長λとの関係において、シリコン酸化膜とSOI層との赤外波長域における光学的厚さtOP(=n1×t1+n2×t2)が、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下という状況は、シリコン酸化膜とSOI層とが共に4μm未満の小厚に形成されることを意味する(好適にはシリコン酸化膜の厚さt1は例えば10nm以上500nm以下であり、SOI層の厚さt2は例えば10nm以上500nm以下である)。ベースウェーハの厚さが通常のSOIウェーハ並(例えば直径200mmで600μm以上800μm以下)であれば、この程度のシリコン酸化膜の厚さでは、Siとの線膨張係数差に基づく反り発生の程度は、例えば特許文献1等に記載の構成と比較してはるかに小さいと考えられる。しかしながら、ベースウェーハの酸素析出物の形成密度が1×10以上に高い状態では、SOI層側からの赤外線照射により熱処理を行なうと、その反り量は予想外に大きく、例えば直径200mmのSOIウェーハでは、200μm〜300μmもの大きな反りが発生することもある。従って、当該の反りの主要因は、従来想定されていた層間の線膨張係数差でないことは明らかである。本発明者は、この反りの要因が、酸素析出物の形成によるベースウェーハの強度低下と、SOI層側での赤外線反射による加熱不均一にあるのではないか、と考えている。以下、さらに詳しく説明する。
SOI層表面での赤外線反射は、周囲の雰囲気(例えば空気)とSOI層との屈折率差に由来した全反射が考えられるが、これは、赤外線の入射角度が一定の臨界角度以上に大きい場合にのみ生ずるものであって、面内に広い光源にてウェーハの全面に均一に赤外線が照射できる場合には、それ程問題になることではない。しかし、屈折率が互いに大きく相違するシリコン酸化膜とSOI層との組み合わされた場合には、その層厚と入射赤外線の波長との関係によっては、赤外線の入射方向が面法線方向に近い場合であっても非常に強い反射が生ずることがある。
例えば、シリコン酸化膜とシリコン層とが交互に積層された構造のように、周期的に屈折率が変化する積層体の層厚方向には、光量子化された電磁波エネルギーに対し、結晶内の電子エネルギーと類似したバンド構造が形成され、屈折率変化の周期に応じた特定波長の電磁波が積層体構造中に侵入することが妨げられることが知られている。このような構造をフォトニックバンド構造と称し、多層膜の場合、屈折率変化が層厚方向にのみ形成されるので、狭義には一次元フォトニックバンドギャップ構造ともいう。
このようなフォトニックバンドギャップ構造は、積層周期数が多くなるほど、入射が禁じられる波長域(つまり、反射率が大きくなる波長域:以下、フォトニックバンドギャップ域という)が広くなる傾向になるが、積層周期数が1であっても、フォトニックバンドギャップ域が相対的に狭くなるだけであって、ギャップ中心波長付近で非常に大きな反射が生ずることに変わりはない。典型的なSOIウェーハ構造、つまり、ベースウェーハ上にシリコン酸化膜とSOI層とが1層ずつ形成された構造はこれに該当し、一次元フォトニックバンドギャップ構造が生ずるための条件は、シリコン酸化膜とSOI層との赤外波長域における光学的厚さtOP=n1×t1+n2×t2が、入射赤外線の波長λの1/2(つまり、0.5λ)を充足する場合である。実際には、tOP=0.5λ付近で反射率が極大値を示すものの、この条件から多少ずれた波長域でも反射率は依然大きく、また、入射赤外線スペクトルのピーク波長がλであっても、実際には図12に示すように、λを含む広い範囲に入射線の波長が分布しているため、これらの影響を考慮すれば比較的強い反射が生ずる波長域も、0.1λ<tOP<2λ程度に拡張されるのである。また、両層の光学的厚さの比(t1×n1)/(t2×n2)は、0.2以上3以下のときに比較的強い反射が生じやすくなり、特に該比が1付近のとき(つまり、両層の光学的厚さが互いに等しいとき)に、強反射の起こる波長域が最も広くなり反射率も高くなる。なお、シリコン酸化膜の赤外波長域の屈折率n1は1.5、SOI層の屈折率n2は、シリコン単結晶の場合は3.5、Ge(ゲルマニウム)の場合は4.0であり、SiGe1−xの場合は、Siを3.5、Geを4.0として、混晶比xの値により線形補間した屈折率を用いる。
図13は、種々の厚さのSOI層とシリコン酸化膜との組み合わせにおける、入射線の波長と反射率の関係を示すものであり、各々層の合計光学的厚さtOPと、これに対応するフォトニックバンドギャップの中心波長λPBG(≡2tOP)とを合せて示している(入射角は5゜)。いずれの条件においても、λPBG付近で反射率が極大化していることが明らかであるが、50%以上反射が生ずる波長域は、少なくとも700nm付近から1.6μm付近までの広い範囲に及んでいることがわかる。本発明は、このように入射波長に対する反射率がλPBG付近で極大化し、かつ、λPBGを含む広い波長領域(少なくとも500nm以上の領域内)において50%以上の反射率を有する構造のSOIウェーハに対して極めて効果的である。
シリコン酸化膜とSOI層とが形成するフォトニックバンドギャップの中心波長が、入射赤外線の波長λに接近していると、SOI層表面に均一に赤外線が照射されていても反射による影響でウェーハの層厚方向の加熱分布が不均一となる(この不均一は、後に詳述する通り、必ずしも反射が生じているSOI層側が低温となるように生ずるものではない)。ベースウェーハの層厚方向の温度不均一が生じた場合、ベースウェーハの面内熱応力も層厚方向に分布を生じ、反り発生応力として作用する。他方、ベースウェーハ内に酸素析出物が形成されていると、該酸素析出物の周囲においてウェーハを構成するシリコン単結晶バルク領域では、多数のスリップ転位などの結晶欠陥が導入され、強度が低下した状態になっている。そして、ベースウェーハの内部に高密度に酸素析出物が形成されていると、上記加熱不均一に由来した層厚方向の反り応力にベースウェーハの剛性が抗し切れなくなり、顕著な反りが発生するものと考えられる。そこで、ベースウェーハ全体の酸素析出物の形成密度を1×10/cm未満に抑制すれば、フォトニックバンドギャップ効果により加熱不均一が生じても、熱処理後のSOIウェーハに強い反りが発生することを効果的に抑制することができる。ベースウェーハ中の酸素析出物の形成密度は、望ましくは5×10/cm未満、より望ましくは5×10/cm未満であるのがよい。
特にSOIウェーハの熱処理が、SOI層の第一主表面側にのみ配置された赤外線光源により行われる、いわゆる片面加熱方式の熱処理装置を用いて行われる場合は、本発明の効果が特に顕著に発揮される。このような熱処理装置では、通常、ベースウェーハの第二主表面側に配置された温度センサ(例えば放射温度計)により、該ベースウェーハの温度を測定しつつ、測定されるベースウェーハの温度が設定熱処理温度に昇温・保持されるよう、前記赤外線光源の発熱出力を制御して加熱を行なう。このとき、SOI層がシリコン酸化膜とともにフォトニックバンドギャップ構造を形成していると、次のような状況を招来する。
すなわち、初期段階では温度センサが検知するベースウェーハの温度は設定温度よりも低いから、赤外線光源のパワーは増加方向に制御され昇温が開始する。しかし、SOI層側では到来した赤外線の多くが反射されるため、ベースウェーハの第二主表面側で検知される温度もなかなか上昇しない。その結果、光源の制御部は、検知温度を目標値に近づけようとして赤外線パワーをますます増加させる。つまり、反射があまり生じていない場合(例えば、SOI層を形成しない鏡面研磨ウェーハなどに熱処理する場合)と比較して、赤外線光源のパワーはオーバー側にシフトした状態で制御されることとなる。他方、SOI層表面からベースウェーハ側への熱伝達は、赤外線の直接入射による輻射熱伝達だけでなく、当然、周囲雰囲気からの熱伝導も関与する。そして、赤外線光源のパワーがオーバー側にシフトしていると、反射の影響を受けない周囲雰囲気の温度が異常に高まり、これと接するSOI層側の温度が過昇して、ベースウェーハの表裏の温度差も非常に大きくなる。その結果、SOIウェーハにはますます反りが生じやすくなる。しかし、本発明のごとく、ベースウェーハ全体の酸素析出物の形成密度を1×10/cm未満に抑制すれば、このような加熱方式を採用して熱処理を行った場合においても、SOIウェーハの反りを十分に抑制することができる。
この効果は、熱処理設定温度が例えば1000℃以上1200℃以下と高く、また、その設定温度までの昇温速度が例えば50℃/秒以上100℃/秒以下と大きい場合に特に顕著である。つまり、昇温速度が大きく設定されている場合、ウェーハの厚さ方向の熱伝導が十分進行しないうちに、赤外線光源のパワーが強められ、温度測定されるベースウェーハの第二主表面上での温度上昇は、SOI層側の温度に対してますます遅れることになる。その結果、赤外線光源のパワーがよりオーバーシュートしやすくなり、反りも生じやすいからである。
ベースウェーハ中の酸素析出物は、酸素含有率の比較的高いシリコン単結晶によりベースウェーハを構成した場合に特に発生しやすく、具体的には、石英るつぼを用いたチョクラルスキー法(CZ法)により製造されたものである場合に、SOIウェーハの製造途上で加わる種々の熱履歴によって、反りの原因となる多量の酸素析出物を生じやすい。従って、SOIウェーハの製造工程において、酸素析出物を減少させる熱処理を適宜実施することが、最終的なSOIウェーハの酸素析出物の形成密度を低減する観点において望ましい。
CZウェーハなど、酸素濃度が比較的高いシリコン単結晶ウェーハ(バルクのシリコン単結晶の酸素濃度が例えば12ppma以上25ppma以下)は、結晶引上後の冷却時や、1000℃以上の高温熱処理にて酸素を固溶化したあとの冷却時において、500℃付近、具体的にはサーマルドナーが形成される450℃よりも少し高い480℃を形成中心温度とする温度域を通過する際に、微小酸素析出物(BMD)の析出核(エンブリオ:寸法は通常1nm以下)を生成することが知られ、上記中心温度付近での保持時間が長いほど形成される析出核の密度も高くなる。そして、この析出核は、上記核生成温度以上であってSi単結晶バルクへの再固溶に係るある臨界温度以下に保持された場合は核がBMDへと成長するが、上記臨界温度よりも高温に保持すれば消滅することが知られている。SOIウェーハの製造工程上注意する必要があるのは、SOI層とベースウェーハとの結合強度を高めるための結合熱処理が、処理能率を高めるために、バッチ式熱処理炉により、熱処理保持温度を1000℃以上1200℃以下に設定して、複数枚のSOIウェーハに対し一括して行なう形でなされていることである。この結合熱処理は、処理温度こそ核が消滅する温度域であるが、処理容量の比較的大きいバッチ熱処理であるために、当該の設定処理温度までの昇温速度は10〜40℃/分と小さく、該昇温時に析出核があらかたBMDに成長してしまうことになる。なお、本明細書において酸素濃度の単位は、JEIDA(社団法人日本電子工業振興会の略称。現在はJEITA(社団法人電子情報技術産業協会)に改称された)の基準を用いて示すものとする。
そこで、この結合熱処理工程に先立って、ベースウェーハ中の酸素析出物の析出核を消滅又は減少させるための核キラー熱処理を実施すると、結合熱処理時にBMDに成長する析出核が大幅に減じられ、最終的に得られるSOIウェーハのベースウェーハ中のBMDの形成密度を容易に1×10/cm未満とすることができる。この、核キラー熱処理は、結合熱処理よりも大きな昇温速度で設定温度に到達させる必要がある。また、熱処理保持温度は900℃以上1200℃以下とすることが望ましい。900℃未満では析出核を十分に再固溶・消滅させることが困難となり、1200℃を超える熱処理はSOIウェーハの変形につながる場合がある。また、熱処理保持温度まで加熱する際には、5℃/秒以上100)℃/秒以下の速度で昇温することが望ましい。昇温速度が5℃/秒未満では析出核がBMDに成長する惧れがあり、通常の加熱装置では100℃/秒を超える昇温速度は困難である。このような昇温速度が要求される核キラー熱処理は、赤外線ランプ加熱を用いた枚葉式の急速熱処理(Rapid Thermal Processing:RTP)装置を用いて行なうことが好都合である。該加熱は、SOIウェーハの両面を赤外線ランプにより同時に加熱して行なうとより望ましいが、片面のみの加熱で行なうことも可能である。
核キラー熱処理の雰囲気は、例えば水素雰囲気又はAr雰囲気あるいはこれらの混合雰囲気を採用でき、この場合の熱処理保持温度は、900℃以上1100℃以下に設定して行なうことが望ましい。水素雰囲気又はAr雰囲気の場合、1100℃を超える熱処理を行なうと、熱処理中においてシリコン単結晶中への原子空孔(酸素析出の際の拡散を媒介する)の導入が促進され、BMDの形成密度を却って増加させる場合があるからである。他方、核キラー熱処理は酸素雰囲気にて行なうこともできる。酸素雰囲気下では原子空孔の導入が抑制されるため、熱処理保持温度の設定温度は、高温側により拡張された900℃以上1200℃以下に設定して行なうことが可能である。
次に、減厚工程は、貼り合わせ工程に先立って、ボンドウェーハの第二主表面側のイオン注入表面からイオンを打ち込むことにより、剥離用イオン注入層を形成する剥離用イオン注入層形成工程と、貼り合わせ工程の後、SOI層となるべきシリコン単結晶薄層を、ボンドウェーハより剥離用イオン注入層において剥離する剥離工程とを含むものとして実施することができる(いわゆるスマートカット(商標名)法)。この場合、核キラー熱処理は、該剥離工程のあとで実施することが望ましい。剥離工程前に核キラー熱処理を実施すると、剥離用イオン注入層において一旦分離したSOI層となるべきシリコン単結晶薄層が、ボンドウェーハの残余部分と融着し、再度の分離が困難となる場合があるからである。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は本発明に係るSOIウェーハの製造方法の基本的な実施形態を説明するものである。まず、工程(a)に示すように、例えばシリコン単結晶からなるベースウェーハ7と、工程(b)に示すシリコン単結晶基板からなるボンドウェーハ1とを用意する。これらのシリコン単結晶は、石英るつぼを用いた周知のチョクラルスキー法にて製造されたものであり、初期酸素含有量が例えば12ppma以上25ppma以下と比較的高いものが使用される。また、ボンドウェーハ1として、シリコン単結晶ウェーハ上に、Si、SiGe、Geなどの半導体単結晶をエピタキシャル成長したエピタキシャルウェーハを用いることもできる。
次に、工程(c)に示すように、ボンドウェーハ1の少なくとも第一主表面J側に絶縁膜としてシリコン酸化膜2を形成する。このシリコン酸化膜2の形成は、例えば、ウェット酸化やドライ酸化などの熱酸化により形成することができるが、CVD(Chemical Vapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚txは、例えば、10nm以上500nm以下の値とする。そして、工程(d)に示すように、ボンドウェーハ1の第一主表面J側、本実施形態ではシリコン酸化膜2の表面をイオン注入面として、例えば水素イオンビームを照射することによりイオンを打ち込み、剥離用イオン注入層4を形成する。剥離用イオン注入層4を形成するためのイオンは、水素イオン及び希ガス(He、Ne、Ar、Kr、Xe)イオンよりなるイオン群から選ばれる少なくとも1種類とすることができる。本実施形態では水素イオンを用いるが、水素イオンに代えて、ヘリウムイオン、ネオンイオンあるいはアルゴンイオンなどの希ガスイオンを打ち込むことにより剥離用イオン注入層4を形成してもよい。
剥離用イオン注入層4を形成したボンドウェーハ1とベースウェーハ7とは、洗浄液にて洗浄され、さらに、工程(e)に示すように、両ウェーハ1,7をイオン注入層4の形成側(すなわち第一主表面J,K側)にて貼り合わせる。そして、工程(f)に示すように、その積層体を400〜600℃の低温にて分離熱処理することにより、ボンドウェーハ1は前記した剥離用イオン注入層4の概ね濃度ピーク位置において剥離し、ベースウェーハ7側に残留した部分がSOI層15となる(剥離工程)。なお、剥離用イオン注入層4を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプラズマ処理を行なって表面を活性化したりすることにより、剥離熱処理を省略できる場合もある。また、剥離後の残余のボンドウェーハ部分3は、剥離面を再研磨後、再びボンドウェーハ又はベースウェーハとして再利用が可能である。なお、上記の剥離熱処理の温度範囲は、既に説明した微小酸素析出物(BMD)の析出核の生成温度と重なっており、該熱処理の間に析出核が増加する可能性が有る。しかし、後述の核キラー熱処理をその後実施すれば、BMDの析出核は問題なく減少させることができる。
SOI層の厚さは10nm以上500nm以下であり、剥離用イオン注入層の形成深さによって調整できる。図10に示すように、貼り合わせ後のシリコン酸化膜2の厚さt1とSOI層15の厚さt2とは、シリコン酸化膜2をなすSiOの赤外波長域の屈折率をn1=1.5、SOI層15をなすSiの屈折率n2を3.5とし、それらシリコン酸化膜2とSOI層15との赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下の範囲内に設定される。
そして、最終的なSOIウェーハを得るには、上記剥離工程後、ベースウェーハ7とSOI層15とをシリコン酸化膜2を介して強固に結合する結合熱処理が必要である。この結合熱処理は、図6に示すように、複数枚(図では1枚のみを描いている)のウェーハ50’をバッチ式の熱処理炉BF中にて、1000℃以上1250℃以下で実施される。処理容量の比較的大きいバッチ熱処理であるために、設定処理温度までの昇温速度は10〜40℃/分と小さく、該昇温時に、ベースウェーハ7中の析出核Nが酸素析出物(BMD)Pに成長する。酸素析出物P周囲においてウェーハを構成するシリコン単結晶バルク領域では、多数のスリップ転位などの結晶欠陥Dが導入され、強度が低下した状態となる。
そこで、上記の結合熱処理に先立って(かつ、剥離工程の後に)、図3に示すような核キラー熱処理を行なう。すなわち、熱処理前の工程Aの状態では、貼り合わせ体50’のベースウェーハ7内には比較的高密度(例えば1×10/cm以上)のBMDの核Nが形成されている。次いで、工程Bに示す核キラー熱処理は、熱処理保持温度は900℃以上1200℃以下(望ましくは1000℃以上1200℃以下)とし、熱処理保持温度までの昇温を5℃/秒以上100℃/秒以下にて行なう。この熱処理は、前述のRTP装置により行なうことができる。
図2は、片面加熱式のRTP装置の一例を示すもので、被処理物たる貼り合わせ体50’を1枚のみ収容する収容空間14が形成された容器2と、収容空間14内の貼り合わせ体50’を加熱するためのタングステン−ハロゲンランプなどで構成された加熱ランプ46とを有する。加熱ランプ46は貼り合わせ体50’の上面側と、加熱空隙25を介して対向配置されている。貼り合わせ体50’の裏面側には、反射板28が貼り合せ体50’と対向するように配置され、反射空隙35を形成している。反射板28には、貼り合わせ体50’の裏面側(つまりベースウェーハの第二主表面側)の温度を測定するためのグラスファイバ30(図示しない放射温度計に接続されている)の末端が露出している。そして、グラスファイバ30を介して反射空隙35より取り出される熱線が、温度検出部をなす周知の放射温度計により個別に検出され、温度信号に変換される。複数の加熱ランプ46は、グラスファイバ30による各測温位置に対応して配置されたものが、独立して出力制御できるようにしてある。
上記のような急速昇温により、図3の工程Bに示すように、ベースウェーハ中に形成されていた析出核Nは、BMDに成長する前にシリコン単結晶バルクに固溶できる温度に到達するので、熱処理後の核の形成密度を大幅に低減できる。その結果、図3の工程Cのように結合熱処理を行った後も、析出核Nの数が減じられているために、その成長により顕在化する酸素析出物Pの形成密度も1×10/cm以下(望ましくは、5×10/cm以下)に低減することができる。
核キラー熱処理を上記のような片面RTP装置にて行なう場合は、図3に示すように、SOI層15側で赤外線照射を行なうこともできるし、SOI層側での反射の影響を軽減する観点からは、図4に示すように、ベースウェーハ7の第二主表面(裏面)側にて赤外線IRを照射することがより望ましい。また、より均一な加熱を行なうために、図5に示すように、貼り合わせ体50’の両面に赤外線IRを照射して加熱を行なうようにしてもよい。核キラー熱処理の雰囲気は水素雰囲気又はAr雰囲気あるいはこれらの混合雰囲気とすることができる(圧力は例えば10Pa以上10Pa以下)。この場合核キラー熱処理の保持温度は1100℃以下とするのがよい。一方、核キラー熱処理の雰囲気として酸素含有雰囲気(圧力は例えば1気圧)を用いることもでき、この場合は、望ましい保持温度範囲の上限を1200℃まで拡張できる。なお、酸素含有雰囲気としては、例えばO/N混合雰囲気やO100%雰囲気とすることができる。
結合熱処理により得られたSOIウェーハ50は、デバイス化に際して種々の熱処理が実施される。例えばイオン注入法によりドーピング領域をパターニング形成する場合、イオン注入直後のドーパントはキャリア源として活性化していないので、これを活性化するための熱処理が行われる。例えば、Bドープの場合、活性加熱処理の温度は例えば1100℃以上1200℃以下である。この熱処理も、図2と同様のRTP装置1を用いて行われ(被処理物はSOIウェーハ50である)、熱処理温度までの昇温速度が50℃/秒以上100℃/秒以下(例えば、75℃/秒)に設定される急速加熱とされる。SOIウェーハ50は、SOI層が加熱ランプ46側に面するよう上面側に配置される。加熱ランプ46が発する赤外線は、例えば図12に示すような連続スペクトルを有する、ピーク波長λが0.7μm以上2μm以下の近赤外線である(核キラー熱処理でも同じ赤外線が使用される)。
図9は、昇温プロファイルと加熱ランプ46のパワー制御プロファイルとの一例(ウェーハ面内を複数点測定)を、SOIウェーハと参考用の鏡面ウェーハ(シリコン単結晶ウェーハ)とで対比して示すグラフである。鏡面ウェーハでは、75℃/秒の昇温プロファイルを実現するのに、パワー制御プロファイルは、瞬時的な値を除いては、フルパワーのほぼ70%以下に収まっており、加熱ランプ46が過昇している気配はない。しかし、SOIウェーハの場合は、昇温途上でフルパワーの80%を超える著しいオーバーシュートが生じていること事がわかる。この理由は、以下のようなものであると考えられる。
ベースウェーハ7上にシリコン酸化膜2とSOI層15とが1層ずつ形成された構造において、前述のごとく、シリコン酸化膜2の厚さt1とSOI層15の厚さt2とが、シリコン酸化膜2をなすSiOの赤外波長域の屈折率をn1=1.5、SOI層15をなすSiの屈折率n2を3.5とし、それらシリコン酸化膜2とSOI層15との、熱処理に使用する赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2としたとき、使用する赤外線のピーク波長をλ(図12参照)として、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下となるように、各層厚t1とt2とが選択されている場合、図10に示すような前述の一次元フォトニックバンドギャップ構造の形成により、SOI層15側で赤外線IRの強い反射が起こる。図2のような片面加熱方式のRTP装置1では、図11に示すように、SOI層15側では到来した赤外線の多くが反射されるため、ベースウェーハ7の第二主表面側で検知される温度もなかなか上昇しない。その結果、加熱ランプ46の制御部は、検知温度を目標値に近づけようとしてパワーをますます増加させ、前述のようなオーバーシュートが生ずるのである。SOI層15表面からベースウェーハ7側への熱伝達は、赤外線の直接入射による輻射熱伝達だけでなく、当然、周囲雰囲気からの熱伝導も関与する。そして、加熱ランプ46のパワーがオーバー側にシフトしていると、反射の影響を受けない周囲雰囲気の温度が異常に高まり、これと接するSOI層15側の温度が過昇して、ベースウェーハ7の表裏の温度差も非常に大きくなる。
このとき、図6に示すように、ベースウェーハ7の酸素析出物Pの形成密度が高くなっていると、酸素析出物Pの周囲への結晶欠陥導入により強度の低下したSOIウェーハ50は、図11に示すように、高温側となるSOI層15側の面内方向の熱膨張が大きくなり、上に凸となるように強い反りを生ずる。例えば、図8に示すように、フォトリソグラフィー工程により第一導電型のイオン注入領域(例えばBの場合はp型の領域)をパターニング形成し、次にこれを活性化させるために急速加熱熱処理を実施すると反りが発生する。この反りが発生した状態で、さらに第二導電型のイオン注入領域(例えばPの場合はn型の領域)をパターニング形成しようとすると、反り発生による面内変位によってマスクがSOI層に対して相対的な位置ずれを起こし、形成される第二導電型のイオン注入領域の位置もずれやすくなる問題がある。
しかし、図3のように、ベースウェーハ7全体の酸素析出物Pの形成密度を1×10/cm未満に抑制すれば、このような加熱方式を採用してデバイス化時の熱処理を行った場合においても、SOIウェーハ50の反りを十分に抑制することができ、ひいては図8のごときパターンずれ不良などの発生も効果的に抑制することができる。
以下、本発明の効果を確認するために行なった実験結果について説明する。まず、酸素濃度が16ppma及び20ppmaの2種のCZシリコン単結晶基板(直径200mm、厚さ625μm)をベースウェーハとして用意した。そして、該ベースウェーハを用いて図1の工程に従い、シリコン酸化膜の厚さt1を0.15μmとし、SOI層の厚さt2が0.05μm((t1×n1)/(t2×n2)=1.29)となるように水素イオン注入した後、ボンドウェーハを貼り合せ、500℃にて剥離熱処理(図1の工程(f))を行なった。そして、該剥離熱処理後の貼り合せ体に、水素雰囲気下でRTP装置により、種々の温度及び時間にて核キラー熱処理を行ない、次いで図6に示すようなバッチ式の熱処理炉中にて1100℃で120分結合熱処理することにより、種々のSOIウェーハサンプルを得た。結合熱処理後のベースウェーハは、周知のOPP(Optical Precipitate Profiler)にてBMDを計測し、その形成密度を算出した。結果を図7に示す。核キラー熱処理温度900度℃以上でBMD密度の減少効果が生じ始め、特に、1000℃以上1100℃以下で効果が最も顕著であることがわかる。
上記のSOIウェーハサンプルのうち核キラー熱処理を30秒行なったものに対し、模擬デバイス化工程として、片面加熱式のRTP装置(赤外線の中心波長:1μm)を用いて、昇温速度75℃/秒で1100℃まで昇温し、60秒保持した後加熱停止する処理を行なった。そして、その模擬デバイス化工程が終了したSOIウェーハサンプル反り量を、市販のフラットネス測定機(ADE社製)により測定した。以上の結果を表1に示す。
Figure 0004826994
この結果によると、適正な温度範囲で核キラー熱処理を施したサンプルは、反り量が顕著に少なくなっていることがわかる。
SOIウェーハの製造工程の一例を示す説明図。 RTP装置の一例を示す断面斜視図。 核キラー熱処理の効果説明図。 核キラー熱処理のより望ましい実施形態を示す模式図。 核キラー熱処理の別のより望ましい実施形態を示す模式図。 結合熱処理と酸素析出物生成との関係を説明する模式図。 核キラー熱処理温度と酸素析出物の形成密度との関係を示すグラフ。 デバイス化時の熱処理によるSOI基板の反りが引き起こす問題点を説明する図。 片面加熱型RTP装置による昇温プロファイルと加熱パワーの制御プロファイルとの関係を、SOIウェーハと鏡面研磨ウェーハとで比較して示すグラフ。 フォトニックバンドギャップ構造の形成によるSOI層側での赤外線反射の様子を模式的に示す図。 片面加熱型RTP装置においてSOIウェーハに反りが発生する機構を説明する模式図。 RTP装置に使用する赤外線光源のスペクトルを幾つか例示して示す図。 種々の層厚関係を満たすSOI層/シリコン酸化膜の入射赤外線の波長と反射率との関係を示すグラフ。
符号の説明
1 ボンドウェーハ
2 シリコン酸化膜
7 ベースウェーハ
15 SOI層
50 SOIウェーハ

Claims (8)

  1. シリコン単結晶からなるベースウェーハの第一主表面に、シリコン酸化膜を介して半導体単結晶からなるSOI層が結合された構造を有し、かつ、前記SOI層側において、ピーク波長λが0.7μm以上2μm以下の赤外線照射による熱処理を行うSOIウェーハの製造方法であって、
    シリコン単結晶からなるベースウェーハの第一主表面と、半導体単結晶からなるボンドウェーハの第二主表面とを、それら各主表面の少なくともいずれかに形成されたシリコン酸化膜を介して貼り合わせる貼り合わせ工程と、前記ボンドウェーハの厚みを減じてSOI層となす減厚工程と、前記シリコン酸化膜を介した前記SOI層の前記ベースウェーハに対する結合を増加するための結合熱処理工程とを有し、
    貼り合わせ後の前記シリコン酸化膜の厚さt1と前記SOI層の厚さt2とが、前記シリコン酸化膜をなすSiOの赤外波長域の屈折率をn1、SOI層をなす半導体の屈折率をn2とし、それらシリコン酸化膜とSOI層との前記赤外波長域における光学的厚さtOPをtOP=n1×t1+n2×t2として、0.1λ<tOP<2λを充足し、かつ、(t1×n1)/(t2×n2)が0.2以上3以下の範囲内に設定され、
    さらに、前記結合熱処理工程に先立って、前記ベースウェーハ中の酸素析出物の析出核を消滅又は減少させるための核キラー熱処理を実施し、前記核キラー熱処理前の前記ベースウェーハ中の酸素析出物の析出核の密度が1×10 /cm 以上であり、前記核キラー熱処理を実施することにより、前記結合熱処理後の前記ベースウェーハ中の酸素析出物の形成密度を1×10/cm未満に調整し、
    前記赤外線照射による熱処理が前記SOI層の第一主表面側にのみ配置された赤外線光源により行われることを特徴とするSOIウェーハの製造方法。
  2. 前記SOI層がシリコン単結晶からなることを特徴とする請求項1記載のSOIウェーハの製造方法。
  3. 前記ベースウェーハとして、石英るつぼを用いたチョクラルスキー法により製造されたものを使用することを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
  4. 前記核キラー熱処理は、熱処理保持温度を1000℃以上1200℃以下として、前記熱処理保持温度まで加熱する際に5℃/秒以上100℃/秒以下の速度で昇温することを特徴とする請求項1ないし3のいずれか1項に記載のSOIウェーハの製造方法。
  5. 前記核キラー熱処理を、赤外線ランプ加熱を用いた枚葉式の急速熱処理装置を用いて行なうことを特徴とする請求項記載のSOIウェーハの製造方法。
  6. 前記核キラー熱処理を、水素雰囲気又はAr雰囲気あるいはこれらの混合雰囲気にて、前記熱処理保持温度を1000℃以上1100℃以下に設定して行なうことを特徴とする請求項又は請求項に記載のSOIウェーハの製造方法。
  7. 前記核キラー熱処理を、酸素含有雰囲気にて、前記熱処理保持温度を1000℃以上1200℃以下に設定して行なうことを特徴とする請求項又は請求項に記載のSOIウェーハの製造方法。
  8. 前記減厚工程は、前記貼り合わせ工程に先立って、前記ボンドウェーハの前記第二主表面側のイオン注入表面からイオンを打ち込むことにより、剥離用イオン注入層を形成する剥離用イオン注入層形成工程と、前記貼り合わせ工程の後、前記SOI層となるべき半導体単結晶薄層を、前記ボンドウェーハより前記剥離用イオン注入層において剥離する剥離工程とを含み、前記核キラー熱処理を該剥離工程のあとで実施することを特徴とする請求項ないし請求項のいずれか1項に記載のSOIウェーハの製造方法。
JP2004265901A 2004-09-13 2004-09-13 Soiウェーハの製造方法 Expired - Fee Related JP4826994B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004265901A JP4826994B2 (ja) 2004-09-13 2004-09-13 Soiウェーハの製造方法
US11/662,285 US7902042B2 (en) 2004-09-13 2005-09-09 Method of manufacturing SOI wafer and thus-manufactured SOI wafer
EP05778598.2A EP1806769B1 (en) 2004-09-13 2005-09-09 Soi wafer manufacturing method
PCT/JP2005/016582 WO2006030699A1 (ja) 2004-09-13 2005-09-09 Soiウェーハの製造方法及びsoiウェーハ
KR1020077007945A KR101111436B1 (ko) 2004-09-13 2005-09-09 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004265901A JP4826994B2 (ja) 2004-09-13 2004-09-13 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2006080461A JP2006080461A (ja) 2006-03-23
JP4826994B2 true JP4826994B2 (ja) 2011-11-30

Family

ID=36159635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004265901A Expired - Fee Related JP4826994B2 (ja) 2004-09-13 2004-09-13 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4826994B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387451B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Soiウェーハの設計方法及び製造方法
JP5387450B2 (ja) * 2010-03-04 2014-01-15 信越半導体株式会社 Soiウェーハの設計方法及び製造方法
JP7345245B2 (ja) 2018-11-13 2023-09-15 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022044B2 (ja) * 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法およびシリコンウエハ
JP2669358B2 (ja) * 1994-10-03 1997-10-27 日本電気株式会社 半導体装置の加熱方法
JP3172389B2 (ja) * 1995-03-09 2001-06-04 東芝セラミックス株式会社 シリコンウエーハの製造方法
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Soi基板とその製造方法
US6544656B1 (en) * 1999-03-16 2003-04-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon wafer and silicon wafer
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
JP4526818B2 (ja) * 2001-07-17 2010-08-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne

Also Published As

Publication number Publication date
JP2006080461A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
KR101111436B1 (ko) Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP5168788B2 (ja) Soiウエーハの製造方法
JP5567569B2 (ja) 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法
JP3750526B2 (ja) シリコンウエーハの製造方法及びシリコンウエーハ
US11804818B2 (en) Method of manufacturing composite substrate
KR100750978B1 (ko) 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법
CN104488081B (zh) Sos基板的制造方法和sos基板
JP4826994B2 (ja) Soiウェーハの製造方法
JP4696510B2 (ja) Soiウェーハの製造方法
JP4587034B2 (ja) Soiウェーハの設計方法
JP4816856B2 (ja) Soiウェーハの製造方法
TWI401727B (zh) An impurity introduction method using an electronic component thereof and a semiconductor manufacturing apparatus
JP2004031715A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP4666217B2 (ja) フォトニック結晶の製造方法
JPH04123435A (ja) 半導体装置の製造方法
JP2007242972A (ja) Soiウェーハの製造方法
JP2007073878A (ja) Soiウエーハおよびsoiウエーハの製造方法
CN111033719A (zh) 绝缘体上半导体结构的制造方法
JP2004288790A (ja) Soi基板の製造方法及びsoi基板
JPH08316444A (ja) 半導体多層材料及びその製造方法
JP5738145B2 (ja) Soiウェーハの製造方法
JPH0650739B2 (ja) 半導体装置のゲッタリング方法
JP2009027206A (ja) 半導体集積回路の製造方法
JPS6022316A (ja) 化合物半導体装置の製造方法
JP2001284559A (ja) 張り合わせ基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110904

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees