[go: up one dir, main page]

CN104488081B - Sos基板的制造方法和sos基板 - Google Patents

Sos基板的制造方法和sos基板 Download PDF

Info

Publication number
CN104488081B
CN104488081B CN201380039471.7A CN201380039471A CN104488081B CN 104488081 B CN104488081 B CN 104488081B CN 201380039471 A CN201380039471 A CN 201380039471A CN 104488081 B CN104488081 B CN 104488081B
Authority
CN
China
Prior art keywords
substrate
sos
silicon
sapphire substrate
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380039471.7A
Other languages
English (en)
Other versions
CN104488081A (zh
Inventor
小西繁
久保田芳宏
川合信
秋山昌次
永田和寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN104488081A publication Critical patent/CN104488081A/zh
Application granted granted Critical
Publication of CN104488081B publication Critical patent/CN104488081B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H10D30/6759—Silicon-on-sapphire [SOS] substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及能够再现性好地制作缺陷数少并且不存在其波动的SOS基板、而且能够投入半导体生产线的SOS基板的制造方法，即，从硅基板1的表面注入离子从而形成离子注入区域3，将上述硅基板1的经离子注入的表面与蓝宝石基板4的表面直接或经由绝缘膜2贴合后，在上述离子注入区域3使硅基板1剥离而得到在蓝宝石基板4上具有硅6层的SOS基板8的SOS基板的制造方法，其特征在于，上述蓝宝石基板4的面方位为偏离角1度以下的C面。

Description

SOS基板的制造方法和SOS基板
技术领域
本发明涉及采用贴合法在蓝宝石基板上形成单晶硅层的SOS基板的制造方法和采用该制造方法制造的价格低、无金属污染并且单晶硅层的缺陷少的SOS基板。
背景技术
目前为止，以高绝缘性、热导率也高并且具有高频区域中的损失小的特性的蓝宝石作为支持基板，蓝宝石上硅(SOS)基板的混合基板已作为高频区域的器件使用。
作为SOS的制法，众所周知使硅异质外延生长于蓝宝石基板，该方法具有起因于蓝宝石与硅的晶格常数差的缺陷大量产生的缺点(例如，非专利文献1)。
鉴于上述问题，提出了通过将注入了氢离子的硅基板与蓝宝石基板贴合，使氢离子注入层脆化，剥离，从而将单晶硅薄膜转印到蓝宝石基板上的方法(例如，特开2010-278337号公报(专利文献1))。
对于SOS基板，由于蓝宝石基板与硅层的晶格常数接近，因此作为蓝宝石基板，经常使用R面作为基板的面方位的基板，作为硅基板，经常使用(100)面作为基板的面方位的基板，对于R面的蓝宝石基板，由于存在各向异性，因此指出了在热膨胀系数、热传导系数出现各向异性，MOS-FET制作后的阈值电压在面内产生波动等问题(国际公开第2011/077608号(专利文献2))。
因此，专利文献2中，论述了C面的蓝宝石基板的各向异性小，能够提高器件的面内均一性。此外还论述了如下优点：C面蓝宝石基板，由于多用在LED等光学器件中，因此与R面蓝宝石基板相比，能够以低价获得，能够实现SOS基板和使用了其的器件的低成本化等。
现有技术文献
专利文献
专利文献1：特开2010-278337号公报
专利文献2：国际公开第2011/077608号
专利文献3：特开平11-74562号公报
专利文献4：特开2004-111848号公报
非专利文献
非专利文献1：Yoshii等，Japanese Journal of Applied Physics第21卷Supplement 21-1、第175-179页(1982)
发明内容
发明要解决的课题
但是，即使使用C面蓝宝石基板，通过专利文献1中记载的贴合来制作SOS基板，因使用的晶片的不同，在单晶硅膜的缺陷，例如空隙、OSF(Oxidation induced StackingFault；氧化诱导层叠缺陷)状的缺陷的数上存在波动，难以再现性好地制作缺陷少的SOS基板。
此外，还存在蓝宝石基板自身的金属浓度，特别是基板表面的Fe的浓度高的问题。典型的蓝宝石基板中的Fe的浓度为1×1011～1×1012原子/cm2，与硅器件等要求的值1×1010原子/cm2相比，为高1～2个数量级的值。因此，具有上述金属浓度的SOS由于污染半导体生产线，因此存在不能投入该半导体生产线的问题。此外，为了降低金属浓度，考虑了进行例如硅晶片的清洗中使用的SC-2(HCl+H2O2+H2O)清洗，即使实施该清洗，蓝宝石基板中的金属浓度也不减少，为了达到1×1010原子/cm2以下，必须反复清洗，存在清洗所需的成本、时间増大的问题。此外，因蓝宝石基板的不同，存在即使反复清洗，Fe的浓度也不降低的问题。
本发明鉴于上述实际情况而完成，目的在于提供能够再现性好地制作缺陷数少并且不存在其波动的SOS基板、而且能够投入半导体生产线的SOS基板的制造方法和采用该制造方法制造的SOS基板。
用于解决课题的手段
本发明人为了解决上述课题深入研究，结果发现，由于C面蓝宝石基板的偏离角的大小不同，单晶硅膜的缺陷数存在差异，其波动的主要原因是面方位，将其维持在一定的范围以下极其重要。此外，如果偏离角的大小超过1度，则单晶硅膜的缺陷数增多，通过使使用的C面蓝宝石基板的偏离角为1度以下，能够再现性好地制作缺陷数少并且不存在其波动的SOS基板。还发现，对于蓝宝石基板中的金属杂质、特别是Fe的浓度，通过对蓝宝石基板在还原性气氛、特别是含氢的气氛下进行热处理，从而能够大幅度地降低蓝宝石基板表面的金属杂质浓度。还发现，如果使用进行了上述热处理的蓝宝石基板，采用贴合法制作SOS，加工线的污染极少，并且硅薄膜转印后的硅薄膜上的缺陷数与使用了没有进行热处理的基板时相比，显著减少，完成了本发明。
再有，对于设置偏离角于C面蓝宝石基板，例如，如特开平11-74562号公报(专利文献3)中记载那样，使氮化物半导体层等进行异质外延生长而形成的情况下，为了改善结晶性而有意地形成，如本发明中那样采用贴合法将单晶的膜转印的情况下，偏离角的效果决非显而易见。
此外，将蓝宝石基板在含氢的气氛中热处理的方法，已知例如在蓝宝石基板上直接使氮化物半导体层外延生长前进行处理，记载于例如特开2004-111848号公报(专利文献4)。但是，其是以提高外延生长的膜的结晶性为目的，膜的形成方法与如本发明那样通过结晶性好的单晶基板之间的贴合将单晶的膜转印而形成的方法不同。此外，关于在还原气氛中进行热处理对金属杂质浓度的减少具有效果，没有提及。此外，对于使用实施了上述热处理的蓝宝石基板制造SOS基板也没有记载，关于此时对在蓝宝石支持基板上形成的硅层的缺陷数减少具有效果也并非显而易见。即，进行贴合前，对蓝宝石基板在含氢的气氛中在贴合前进行热处理是重要的，由此，首先能够除去金属杂质，作为附带效果，也将有机物等异物除去。其结果，能够减少贴合后的缺陷数。
这些效果是由本发明人首次发现的。
因此，本发明为了实现上述目的，提供下述的SOS基板的制造方法和SOS基板。
[1]SOS基板的制造方法，是从硅基板的表面注入离子而形成离子注入区域，将上述硅基板的经离子注入的表面与蓝宝石基板的表面直接或经由绝缘膜贴合后，在上述离子注入区域使硅基板剥离而得到在蓝宝石基板上具有硅层的SOS基板的SOS基板的制造方法，其特征在于，上述蓝宝石基板的面方位为偏离角1度以下的C面。
[2][1]所述的SOS基板的制造方法，其特征在于，将上述蓝宝石基板预先在还原性气氛中进行热处理后，与上述硅基板贴合。
[3][2]所述的SOS基板的制造方法，其特征在于，上述还原性气氛中的热处理温度为700～1000℃。
[4][2]或[3]所述的SOS基板的制造方法，其特征在于，上述还原性气氛为氢或含氢的非活性气体气氛。
[5][1]～[4]的任一项所述的SOS基板的制造方法，其特征在于，上述绝缘膜的厚度为300nm以下。
[6][1]～[5]的任一项所述的SOS基板的制造方法，其特征在于，上述绝缘膜为SiOxNy(式中，x＝0～2，y＝0～1.5，x+y＞0。)。
[7]采用[1]～[6]的任一项所述的SOS基板的制造方法得到的SOS基板。
发明的效果
根据本发明，由于将基板的面方位为偏离角1度以下的C面的C面蓝宝石基板与硅基板贴合，因此能够制造硅层中的缺陷数少并且其波动小的SOS基板。此外，如果将蓝宝石基板预先在还原性气氛中进行热处理后与硅基板贴合，则能够进一步减少硅层中的缺陷数，也能够在没有清洗的情况下将蓝宝石基板的金属杂质除去，成为能够投入半导体生产线的水平。
附图说明
图1为表示本发明涉及的SOS基板的制造方法中的制造工序的一 例的简要图，(a)为经离子注入的硅基板的断面图，(b)为蓝宝石基板的断面图，(c)为氢气氛下的热处理后的蓝宝石基板的断面图，(d)为表示将硅基板与蓝宝石基板贴合的状态的断面图，(e)为表示在离子注入区域使硅基板剥离的状态的断面图，(f)为SOS基板的断面图。
具体实施方式
以下基于图1对本发明涉及的SOS基板的制造方法进行说明，但本发明并不限于此。
本发明涉及的SOS基板的制造方法，如图1中所示，按对于硅基板的氢离子(稀有气体离子)注入工序(工序1)、蓝宝石基板的氢气氛下的热处理工序(工序2)、硅基板和/或蓝宝石基板的表面活性化处理工序(工序3)、硅基板与蓝宝石基板的贴合工序(工序4)、可见光照射、剥离处理工序(工序5)、硅层薄化工序(工序6)的顺序进行处理。
(工序1：对于硅基板的氢离子(稀有气体离子)注入工序)
首先，从单晶硅基板(给体基板)1的表面注入氢离子或稀有气体(即，氦、氖、氩、氪、氙、氡)离子，在基板中形成层状的离子注入区域(也称为离子注入层)3(图1(a))。
其中，作为半导体基板即单晶硅基板(以下也称为硅基板)1，并无特别限定，可列举例如将采用切克劳斯基单晶拉制(CZ)法育成的单晶切割得到的基板，例如直径为100～300mm、导电型为P型或N型、电阻率为10Ω·cm左右的基板。
此外，硅基板1的表面可预先形成薄的绝缘膜2。这是因为，如果通过绝缘膜2进行离子注入，可获得抑制注入离子的沟流的效果。作为绝缘膜2，能够使用例如SiOxNy(式中，x＝0～2，y＝0～1.5，x+y＞0。)所示的氧化物、氧氮化物、氮化物等。
绝缘膜2的厚度，优选为300nm以下，更优选为50nm以下，进一步优选为20nm以下。如果绝缘膜2的厚度超过300nm，该绝缘膜2与蓝宝石、硅相比，由于热膨胀系数之差，如果在高温下处理SOS 基板，容易发生膜的开裂、剥离。此外，使用SiO2作为绝缘膜2的情况下，由于其热导率低，因此制作高功率的器件的情况下放热性差，成为问题。这种情况下，可使用与SiO2相比热传导性良好的氧氮化物、氮化物，例如Si3N4等作为绝缘膜2。再有，对绝缘膜2的厚度的下限值并无特别规定，为了抑制SOS基板制造时发生的空隙产生，优选为20nm以上。
对离子注入区域3的形成方法并无特别限定，例如，以能够从硅基板1的表面到所需的深度形成离子注入区域3的注入能量，注入规定的线量的氢离子或稀有气体离子。作为此时的条件，例如注入能量能够为50～100keV，注入线量能够为2×1016～1×1017/cm2。作为注入的氢离子，优选2×1016～1×1017(原子/cm2)的剂量的氢离子(H+)，或1×1016～5×1016(原子/cm2)的剂量的氢分子离子(H2 +)。特别优选为8.0×1016(原子/cm2)的剂量的氢离子(H+)、或4.0×1016(原子/cm2)的剂量的氢分子离子(H2 +)。
从经离子注入的基板表面到离子注入区域3的深度(即，离子注入深度)对应于在作为支持基板的蓝宝石基板上设置的硅薄膜的所需的厚度，优选为300～500nm，更优选为400nm左右。此外，离子注入区域3的厚度(即，离子分布厚度)优选能够通过机械冲击等容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
(工序2：蓝宝石基板的氢气氛下的热处理工序)
接下来，预先在还原性气氛中对蓝宝石基板4进行热处理(图1(b)、(c))。
其中，蓝宝石基板4为成为SOS基板的支持基板(处理基板)的绝缘性的透明基板，是基板的面方位为偏离角1度以下的C面的C面蓝宝石基板(图1(b))。即，构成蓝宝石基板4的单晶蓝宝石，其结晶面(0001)面(C面)与基板的主面平行，并且作为结晶轴的c轴的相对于基板的主面的倾斜的偏离角为1度以下，优选为0.6度以下。如果偏离角比1度大，后述的SOS基板中的单晶硅层的缺陷数增加，或者其波动变大，而且容易发生膜的剥离。此外，蓝宝石基板4 优选为直至可见光区域(波长400～700nm)的光到达贴合的硅基板1的离子注入区域3、能量损失少的基板，上述可见光区域的透过率优选为70％以上。
作为还原性气氛，可列举例如从一氧化碳、硫化氢、二氧化硫、氢、甲醛中选择的气体种类或它们的组合构成的还原性气体、或者该还原性气体和非活性气体的混合气体构成的气氛，这些中，优选为至少包含氢的气氛、即氢单独或含氢的非活性气体构成的气氛，更优选为只包含氢的气氛。
热处理温度的下限优选为600℃以上，更优选为700℃以上。如果热处理温度不到600℃，有时蓝宝石基板4表面的金属除去的效果和硅薄膜表面的缺陷数减少效果变得不充分。
热处理温度的上限优选为1100℃以下，更优选为1000℃以下，进一步优选为900℃以下。如果热处理温度超过1100℃，有可能SOS基板的硅薄膜表面的缺陷数反而增加，不适合作为SOS基板。
热处理时间优选为10秒～12小时，更优选为1分钟～1小时。如果热处理时间比10秒短，有可能蓝宝石基板4表面的金属除去变得不充分，SOS基板的硅薄膜表面的缺陷数的减少变得不充分，如果比12小时长，有时热处理成本增加。
作为进行本热处理的炉，只要是为了成为还原性气氛而能够导入氢的炉，能够使用管式炉、外延生长炉、RTA(快速热退火)炉等，并无特别限定。
通过实施以上的热处理，能够从最初开始就降低蓝宝石基板4表面的金属浓度，例如能够成为1×1010原子/cm2以下(图1(c))。此外，通过上述范围的热处理不会使蓝宝石基板4的表面粗糙度恶化，与硅基板1的贴合不会变得困难。
此外，使用偏离角1度以下的C面蓝宝石基板，热处理温度为700～1000℃的情况下，能够使后述的SOS基板的硅薄膜中的缺陷数比以往减少。通过本热处理，发生蓝宝石基板4表面的微观的形状变化、化学变化，而且由于将颗粒、其他的附着物除去，因此推测可实现贴合的密合力的增加和/或均一化，但其原因尚不十分清楚。
(工序3：硅基板和/或蓝宝石基板的表面活性化处理工序)
热处理后贴合前，对硅基板1的经离子注入的表面和热处理后的蓝宝石基板4的表面这两者或一者实施表面活性化处理。
表面活性化处理通过使反应性高的未键合端(悬空键)在基板表面露出或者对该未键合端赋予OH基，从而实现活性化，例如通过等离子体处理或采用离子束照射的处理进行。
用等离子体进行处理的情况下，例如，将硅基板1和/或蓝宝石基板4载置于真空室中，导入等离子体用气体后，暴露于100W左右的高频等离子体5～10秒左右，对表面进行等离子体处理。作为等离子体用气体，对硅基板1进行处理的情况下，将表面氧化的情况下可列举氧气的等离子体，不氧化的情况下可列举氢气、氩气、或这些的混合气体或者氢气和氦气的混合气体等。对蓝宝石基板4进行处理的情况下，使用氢气、氩气、或这些的混合气体或者氢气与氦气的混合气体等。通过该处理，硅基板1和/或蓝宝石基板4的表面的有机物氧化而被除去，而且表面的OH基增加，从而进行了活性化。
此外，采用离子束照射的处理是将使用了等离子体处理中使用的气体的离子束照射于硅基板1和/或蓝宝石基板4而对表面进行溅射的处理，能够使表面的未键合端露出，增加结合力。
(工序4：硅基板与蓝宝石基板的贴合工序)
接下来，将硅基板1的经离子注入的表面与热处理后的蓝宝石基板4的表面贴合(图1(d))。此时，可边加热到150～200℃左右边贴合。以下将该接合体称为贴合基板5。如果对硅基板1的离子注入面和蓝宝石基板的表面的至少一方进行了活性化处理，则能够更强地接合。再有，将硅基板1的绝缘膜2与蓝宝石基板4贴合前，可采用蚀刻、研磨等，使其变薄或除去。
贴合后，对贴合基板5加热，进行热处理(第2热处理)。通过该热处理，使硅基板1与蓝宝石基板4的结合增强。此时的热处理选择贴合基板5不因硅基板1与蓝宝石基板4的热膨胀率之差的影响(热 应力)而破损的温度。该热处理温度优选为300℃以下，更优选为150～250℃，进一步优选为150～200℃。此外，热处理的时间为例如1～24小时。
(工序5：可见光照射、剥离处理工序)
接下来，向贴合基板5中的硅基板1的离子注入区域3照射可见光，实施退火。此时，优选从透明的蓝宝石基板4侧照射。此外，可见光是在400～700nm的范围具有极大波长的光，可以是相干、不相干的任何光，波长区域为优选地400～700nm、更优选地500～600nm的激光为宜。
作为可见光，照射激光的情况下，由于激光透过蓝宝石基板4，几乎没有被吸收，因此在没有将蓝宝石基板4加热的情况下到达硅基板1。到达的激光选择性地只将硅基板1的与蓝宝石基板4的贴合界面的附近、特别地例如通过氢离子注入而无定形化的部分即离子注入区域3加热，促进离子注入区域3的脆化。
接下来，可见光照射后，对贴合基板5的离子注入区域3从外部给予机械的冲击等冲击，沿脆化的离子注入区域3剥离，作为使硅基板1的一部分成为半导体层的硅薄膜6(设置绝缘膜2而没有除去的情况下具有绝缘膜2)，转印于蓝宝石基板4而成为晶片7。即，将与蓝宝石基板4结合的硅薄膜6从硅基板1剥离，形成SOI层(硅层)。再有，剥离优选采用沿离子注入区域3从贴合基板5的一端向另一端的劈开。
其中，作为用于硅薄膜的剥离的从外部给予冲击的方法，有各种方法，可列举例如采用热冲击进行剥离的方法、采用机械冲击进行剥离的方法、采用振动冲击进行剥离的方法等，但采用本方法在硅薄膜6与蓝宝石基板4界面不发生剥离以及本方法的工艺温度不会成为对SOS基板过剩的温度是必要条件。
再有，作为采用热冲击进行剥离的方法，可列举下述方法：通过将贴合基板5的任一面，例如硅基板1侧的面加热，使与蓝宝石基板4之间产生温度差，从而利用硅基板1侧的急剧的膨胀在两基板间产 生大的应力，利用该应力使离子注入区域3中的剥离发生。
此外，作为采用机械冲击进行剥离的方法，可列举从硅基板1的侧面喷射以射流状喷出的气体、液体等流体而给予冲击的方法，将叶片的前端部压靠离子注入区域3的附近区域等给予冲击的方法等。
再有，剥离处理时，优选在贴合基板5的硅基板1侧配置补强材料，施加机械冲击。作为上述补强材料，优选地选自保护带、静电吸盘和真空吸盘组成的组。通过在硅基板1侧，为了防止开裂，将保护带粘贴于硅基板1侧进行剥离的方法，或者使硅基板1侧密合于静电吸盘或真空吸盘进行剥离，能够更可靠地进行剥离。保护带对材质、厚度等没有特别限定，能够使用在半导体制造工序中使用的切割带、BG带等。对静电吸盘没有特别限定，可列举碳化硅、氮化铝等陶瓷静电吸盘等。对真空吸盘并无特别限定，可列举多孔聚乙烯、氧化铝等真空吸盘。
此外，作为采用振动冲击进行剥离的方法，可列举利用从超声波振荡器的振动板振荡的超声波赋予振动冲击而发生离子注入区域3中的剥离的方法。
(工序6：硅层薄化(离子注入损伤层除去)工序)
接下来，在晶片7的蓝宝石基板4上的硅薄膜6表层中，将通过上述离子注入而受到损伤并产生结晶缺陷的层除去。
在此，离子注入损伤层的除去优选通过湿蚀刻或干蚀刻进行。作为湿蚀刻，可使用例如KOH溶液、NH4OH溶液、NaOH溶液、CsOH溶液、由氨水(28质量％)、过氧化氢水(30～35质量％)、水(其余部分)组成的SC-1溶液、EDP(乙二胺焦性儿茶酚)溶液、TMAH(四甲基氢氧化铵)溶液、肼溶液中的至少1种蚀刻溶液进行。此外，作为干蚀刻，可列举例如使蓝宝石基板4上的硅薄膜6暴露于氟系气体中进行蚀刻的反应性气体蚀刻；用等离子体使氟系气体离子化、自由基化而将硅薄膜6蚀刻的反应性离子蚀刻等。
此外，本工序中成为除去对象的区域是至少与结晶缺陷有关的硅薄膜6的离子注入损伤层全体，为硅薄膜6表层的优选地120nm以上 的厚度部分、更优选地150nm以上的厚度部分。蓝宝石基板4上的硅薄膜6的厚度成为100～400nm。
最后，对蓝宝石基板4上的硅薄膜6表面进行镜面精加工。具体地，对硅薄膜6实施化学机械研磨(CMP研磨)而精加工成镜面。在此，可以是用于硅晶片的平坦化等的以往公知的CMP研磨。再有，可通过该CMP研磨同时将上述离子注入损伤层除去。
经过以上的工序，能够制造将蓝宝石基板4(支持基板)的金属杂质除去、能够投入半导体生产线的SOS基板8。此外，能够减少硅薄膜6表面的缺陷数。
实施例
以下列举本发明的试验例，更具体地说明，但本发明并不限定于这些。
[试验例1]
按照图1中所示的制造工序，制作SOS基板。再有，硅基板1与实施了热处理的蓝宝石基板4的贴合以及硅薄膜6的转印(硅薄膜形成)按照特开2010-278337号公报(专利文献1)记载的方法。具体地，如下所述。
(工序1)对预先作为绝缘膜2使厚100nm的硅氧化物膜生长的外径150mmφ、厚625μm的硅基板1，以57keV、剂量6.0×1016原子/cm2注入氢离子。
(工序2)作为支持基板，使用了外径150mmφ、厚0.6mm的偏离角0.3度的C面蓝宝石基板4。将该蓝宝石基板4配置于扩散炉内，形成氢和Ar的混合气体(氢：Ar＝5：95)气氛后，在900℃下保持5分钟，从而进行热处理。热处理后的蓝宝石基板4表面的金属浓度，对于以采用TRXF(Total Reflection X-ray Fluorescence)法检测的代表性的金属元素Fe进行了测定(其检测下限浓度为0.6×1010原子/cm2)。其结果，对象元素Fe为检测极限(0.6×1010原子/cm2)以下(DL(Detection Limit))。
(工序3)对于上述硅基板1和实施了热处理的蓝宝石基板4，对 各自的贴合面进行了离子束活性化处理。
(工序4)接下来，通过将上述硅基板1的离子注入侧的面和蓝宝石基板4加热到150℃并贴合，得到了作为接合体的贴合基板5。接下来，对贴合基板5在225℃下进行了24小时热处理。
(工序5)接下来，边将贴合基板5加热到200℃，边从蓝宝石基板4侧照射波长532nm的绿色激光。对贴合基板5全体面照射该激光后，对贴合界面附近的离子注入区域3施加机械冲击，剥离，从而制作将硅薄膜6转印于蓝宝石基板4的晶片7。
(工序6)最后，通过CMP研磨使晶片7上的硅薄膜6变薄到厚200nm，从而得到了作为SOS基板的SOS基板8。将得到的SOS基板8浸渍于50质量％氟化氢中10分钟，用纯水冲洗后，采用缺陷检查装置(KURABO社制造)对硅薄膜6表面的缺陷数进行计数，结果1个晶片中为38个。
[试验例2]
试验例1中，代替试验例1中使用的蓝宝石基板而使用偏离角0.5度的C面蓝宝石基板4，除此以外与试验例1同样地制作SOS基板。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果为检测极限(0.6×1010原子/cm2)以下(DL)。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果在1个晶片中为61个，与试验例1相比，缺陷数增加，显示出偏离角变大则缺陷数也增加的倾向。
[试验例3]
试验例1中，代替试验例1中使用的蓝宝石基板而使用偏离角1.0度的C面蓝宝石基板4，除此以外与试验例1同样地制作SOS基板。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果为检测极限(0.6×1010原子/cm2)以下(DL)。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果1个晶片中为217个，与试验例2相比，显示出缺陷数变得更多的倾向，但如果与后述的偏离角1.5度的试验例4相 比，是小一个数量级的数值。
[试验例4]
试验例1中，代替试验例1中使用的蓝宝石基板而使用偏离角1.5度的C面蓝宝石基板4，除此以外与试验例1同样地制作SOS基板。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果为检测极限(0.6×1010原子/cm2)以下(DL)。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果1个晶片中为2000个，与没有进行热处理的试验例9(后述)相比，缺陷数多。
[试验例5]
试验例1中，使工序2的热处理温度为600℃，除此以外与试验例1同样地制作SOS基板8。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果Fe浓度为20×1010原子/cm2，如果使热处理温度比700℃(试验例6(后述))进一步降低，可知表面的Fe浓度升高，金属杂质除去效果变得更小。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果1个晶片中为500个，与没有热处理的试验例9(后述)相比，是缺陷数略有减少的程度，推测这是因为，如果热处理温度低，则蓝宝石基板表面的结构与热处理前的情形几乎没有变化。
[试验例6]
试验例1中，使工序2的热处理温度为700℃，除此以外与试验例1同样地制作SOS基板8。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果Fe浓度为1.9×1010原子/cm2，显示出处理温度降低则Fe的除去效果变小的倾向。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果1个晶片中为302个，使用了与试验例1相同的偏离角的C面蓝宝石基板，但与试验例1相比缺陷数多。不过，与偏离角1.5度的试验例4相比，缺陷数是小一个数量级的数值。
[试验例7]
试验例1中，使工序2的热处理温度为1000℃，除此以外与试验例1同样地制作SOS基板8。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果为检测极限(0.6×1010原子/cm2)以下(DL)，确认了处理温度稍高产生的Fe的除去效果。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果在1个晶片中为279个，使用了与试验例1相同的偏离角的C面蓝宝石基板，但与试验例1相比，缺陷数多。不过，与偏离角1.5度的试验例4相比，缺陷数是小一个数量级的数值。
[试验例8]
试验例1中，使工序2的热处理温度为1100℃，除此以外与试验例1同样地制作SOS基板8。再有，采用TRXF法测定含氢的气氛中的热处理后的蓝宝石基板4表面的金属(Fe)浓度，结果为检测极限(0.6×1010原子/cm2)以下(DL)，确认了处理温度稍高产生的Fe的除去效果。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果在1个晶片中为4200个，使用了与试验例1相同的偏离角的C面蓝宝石基板，但与试验例1相比，缺陷数显著地多。原因不确定，但认为如果处理温度过高，则蓝宝石基板表面反而变粗，此外，在表面凹坑产生等，这些成为原因，缺陷数增加。
[试验例9]
试验例1中，不进行工序2的含氢的气氛中的热处理，除此以外与试验例1同样地制作SOS基板。再有，采用TRXF法测定没有热处理(即，热处理前)的蓝宝石基板4表面的金属(Fe)浓度，结果Fe浓度显示430×1010原子/cm2这样的高浓度。如果对其如试验例1那样在含氢气氛中热处理，则为检测极限以下的浓度，确认了退火产生的金属杂质浓度降低的效果。此外，采用上述缺陷检查装置对得到的SOS基中的硅薄膜6表面的缺陷数进行计数，结果1个晶片中为523个，与偏离角1.5度的试验例4相比，缺陷数少。再有，试验例9 的缺陷数比在含氢气氛中热处理的情形(试验例1、6、7)多，认为这是蓝宝石基板4表面的异物的影响，认为在试验例1、6、7中通过热处理该异物被除去。
将以上的结果示于表1。
[表1]
由以上可知，对于使用了C面蓝宝石基板的贴合SOS基板，因C面蓝宝石基板的偏离角不同，在硅层的缺陷数上产生差异。此外，可知，为了保持缺陷数小，必须使偏离角为1度以下。此外可知，在贴合前在还原性气氛中只对蓝宝石基板进行热处理，具有蓝宝石基板表面的金属杂质、异物的除去效果。此外，虽然原因不很清楚，但可知通过使此时的热处理温度为适当的范围，从而减少SOS化后的缺陷数。
应予说明，目前为止用附图中所示的实施方案对本发明进行了说明，但本发明并不限定于附图中所示的实施方案，其他的实施方案、追加、变更、删除等，能够在本领域技术人员想到的范围内变更，只要在任何方案中发挥本发明的作用效果，就包含在本发明的范围内。
附图标记的说明
1 硅基板
2 绝缘膜(硅氧化物膜)
3 离子注入区域
4 蓝宝石基板
5 贴合基板(接合体)
6 硅薄膜
7 晶片
8 SOS基板

Claims (7)

1.SOS基板的制造方法，其中，从硅基板的表面注入离子从而形成离子注入区域，将上述硅基板的经离子注入的表面与绝缘性的蓝宝石基板的表面直接或经由绝缘膜贴合后，在上述离子注入区域使硅基板剥离而得到在蓝宝石基板上具有硅层的SOS基板，该SOS基板的制造方法特征在于，上述蓝宝石基板的面方位为偏离角1度以下的C面，将该蓝宝石基板预先在还原性气氛中在700～1000℃的热处理温度下进行热处理后，与上述硅基板贴合。
2.权利要求1所述的SOS基板的制造方法，其特征在于，上述蓝宝石基板的热处理为降低该蓝宝石基板表面的金属杂质的浓度、并降低SOS基板的硅层表面的缺陷数的处理。
3.权利要求1所述的SOS基板的制造方法，其特征在于，上述还原性气氛为氢或含氢的非活性气体气氛。
4.权利要求1所述的SOS基板的制造方法，其特征在于，上述绝缘膜的厚度为300nm以下。
5.权利要求1所述的SOS基板的制造方法，其特征在于，上述绝缘膜为SiOxNy，式中，x＝0～2，y＝0～1.5，x+y＞0。
6.采用权利要求1～5的任一项所述的SOS基板的制造方法得到的SOS基板，其在绝缘性的蓝宝石基板上具有直接贴合或者通过绝缘膜贴合的硅层。
7.权利要求6所述的SOS基板，上述蓝宝石基板表面的Fe的浓度为1.9×1010原子/cm2以下，浸渍于氟化氢溶液后检测的硅层的表面缺陷数在SOS基板的外径为150mmφ的情形下为302个以下。
CN201380039471.7A 2012-07-25 2013-07-18 Sos基板的制造方法和sos基板 Expired - Fee Related CN104488081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012164673 2012-07-25
JP2012-164673 2012-07-25
PCT/JP2013/069480 WO2014017368A1 (ja) 2012-07-25 2013-07-18 Ｓｏｓ基板の製造方法及びｓｏｓ基板

Publications (2)

Publication Number Publication Date
CN104488081A CN104488081A (zh) 2015-04-01
CN104488081B true CN104488081B (zh) 2017-09-19

Family

ID=49997182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380039471.7A Expired - Fee Related CN104488081B (zh) 2012-07-25 2013-07-18 Sos基板的制造方法和sos基板

Country Status (7)

Country Link
US (1) US9646873B2 (zh)
EP (1) EP2879177B1 (zh)
JP (1) JP6160616B2 (zh)
KR (1) KR102138949B1 (zh)
CN (1) CN104488081B (zh)
TW (1) TWI609434B (zh)
WO (1) WO2014017368A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105190835B (zh) * 2013-05-01 2018-11-09 信越化学工业株式会社 混合基板的制造方法和混合基板
FR3034252B1 (fr) * 2015-03-24 2018-01-19 Soitec Procede de reduction de la contamination metallique sur la surface d'un substrat
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
GB2591348B (en) * 2018-08-09 2023-02-08 Shinetsu Chemical Co Method for producing GaN laminate substrate
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133805A (en) * 2009-12-25 2011-10-01 Panasonic Corp Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416043A (en) 1993-07-12 1995-05-16 Peregrine Semiconductor Corporation Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
JPH1174562A (ja) 1997-06-30 1999-03-16 Nichia Chem Ind Ltd 窒化物半導体素子
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3609661B2 (ja) * 1999-08-19 2005-01-12 株式会社東芝 半導体発光素子
JP2004111848A (ja) 2002-09-20 2004-04-08 Kyocera Corp サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP4371202B2 (ja) 2003-06-27 2009-11-25 日立電線株式会社 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
EP1667218B9 (en) 2003-09-08 2019-11-20 SUMCO Corporation Soi wafer and its manufacturing method
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP2010278337A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5304448B2 (ja) * 2009-06-01 2013-10-02 コニカミノルタ株式会社 有機光電変換素子
US20120132922A1 (en) 2009-07-08 2012-05-31 Soitec Composite substrate with crystalline seed layer and carrier layer with a coincident cleavage plane
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5370279B2 (ja) * 2010-06-11 2013-12-18 豊田合成株式会社 ｎ型ＩＩＩ族窒化物半導体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201133805A (en) * 2009-12-25 2011-10-01 Panasonic Corp Semiconductor device, high-frequency integrated circuit, high-frequency wireless communication system, and process for production of semiconductor device

Also Published As

Publication number Publication date
TWI609434B (zh) 2017-12-21
EP2879177A4 (en) 2016-03-23
WO2014017368A1 (ja) 2014-01-30
KR102138949B1 (ko) 2020-07-28
CN104488081A (zh) 2015-04-01
TW201413832A (zh) 2014-04-01
EP2879177A1 (en) 2015-06-03
US20150179506A1 (en) 2015-06-25
EP2879177B1 (en) 2020-08-19
US9646873B2 (en) 2017-05-09
KR20150037896A (ko) 2015-04-08
JPWO2014017368A1 (ja) 2016-07-11
JP6160616B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
KR102104147B1 (ko) 하이브리드 기판의 제조 방법 및 하이브리드 기판
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
CN104488081B (zh) Sos基板的制造方法和sos基板
CN100517724C (zh) Soi晶片及其制造方法
EP2770525B1 (en) Method for producing transparent soi wafers
CN102986020A (zh) 对绝缘体基材上的硅进行精整的方法
CN105190835B (zh) 混合基板的制造方法和混合基板
CN104040686B (zh) 热氧化异种复合基板及其制造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
EP4432331A2 (en) Method of manufacture of a semiconductor on insulator structure
JP2009111347A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170919

CF01 Termination of patent right due to non-payment of annual fee