[go: up one dir, main page]

CN111033719A - 绝缘体上半导体结构的制造方法 - Google Patents

绝缘体上半导体结构的制造方法 Download PDF

Info

Publication number
CN111033719A
CN111033719A CN201880044300.6A CN201880044300A CN111033719A CN 111033719 A CN111033719 A CN 111033719A CN 201880044300 A CN201880044300 A CN 201880044300A CN 111033719 A CN111033719 A CN 111033719A
Authority
CN
China
Prior art keywords
donor
wafer
silicon
single crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880044300.6A
Other languages
English (en)
Other versions
CN111033719B (zh
Inventor
H·F·埃尔克
S·奎斯金
J·L·利贝特
M·布勒萨拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Pty Ltd
Original Assignee
SunEdison Semiconductor Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Pty Ltd filed Critical SunEdison Semiconductor Pty Ltd
Priority to CN202311011285.4A priority Critical patent/CN117038572A/zh
Publication of CN111033719A publication Critical patent/CN111033719A/zh
Application granted granted Critical
Publication of CN111033719B publication Critical patent/CN111033719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种用于制备包括多层电介质层的绝缘体上半导体结构的方法。

Description

绝缘体上半导体结构的制造方法
相关申请案的交叉参考
本申请案主张2017年7月14日申请的第62/532,417号美国临时专利申请案的优先权，所述申请案的全部揭示内容以引用方式并入本文中。
技术领域
本发明大体上涉及半导体晶片制造领域。更具体来说，本发明涉及一种制造绝缘体上半导体(例如，绝缘体上硅)结构的方法。
背景技术
半导体晶片通常由单晶锭(例如，硅锭)制备，所述单晶锭经修整及研磨以具有一或多个平边或凹痕用于在后续程序中正确定向晶片。接着将所述锭切片成个别晶片。虽然本文中将参考由硅建构的半导体晶片，然而其它材料也可用于制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓，及III族及V族元素的其它合金(例如氮化镓或磷化铟)，或II族及VI族元素的合金(例如硫化镉或氧化锌)。
半导体晶片(例如，硅晶片)可用于制备复合层结构。复合层结构(例如，绝缘体上半导体，且更具体来说，绝缘体上硅(SOI)结构)通常包括处置晶片或层、装置层及处置晶片与装置层之间的绝缘(即，电介质)膜(通常氧化物层)。通常，装置层的厚度在0.01微米与20微米之间，例如厚度在0.05微米与20微米之间。厚膜装置层可具有在约1.5微米与约20微米之间的装置层厚度。薄膜装置层可具有在约0.01微米与约0.20微米之间的厚度。一般来说，复合层结构(例如绝缘体上硅(SOI)、蓝宝石上硅(SOS)及石英上硅)是通过将两个晶片放置成紧密接触，由此通过范德华力起始接合，接着进行热处理以加强接合而产生。退火可将末端硅醇基转化为两个界面之间的硅氧烷键，由此加强接合。
在热退火之后，经接合结构经受进一步处理以移除施体晶片的实质部分以实现层转移。例如，可使用晶片薄化技术(例如，蚀刻或研磨)，通常被称为背蚀刻SOI(即，BESOI)，其中将硅晶片黏结到处置晶片且接着将硅晶片缓慢蚀除直到处置晶片上仅保留薄硅层。例如，参见第5,189,500号美国专利，所述案宛如全文阐那样以引用方式并入本文中。这种方法是耗时且高成本的，浪费衬底中的一者且对于薄于几微米的层通常不具有合适厚度均匀性。
实现层转移的另一常见方法利用氢植入，接着是热诱发层分割。粒子(原子或经离子化原子，例如，氢原子或氢原子及氦原子的组合)经植入在施体晶片的前表面下方的指定深度处。经植入粒子在施体晶片中在植入其的指定深度处形成分裂平面。清洁施体晶片的表面以移除在植入过程期间沉积在晶片上的有机化合物或其它污染物，例如硼化合物。
接着通过亲水接合过程将施体晶片的前表面接合到处置晶片以形成经接合晶片。在接合之前，施体晶片及/或处置晶片是通过使所述晶片的表面暴露到含有(例如)氧或氮的等离子体而活化。暴露到等离子体在通常被称为表面活化的过程中修饰表面的结构，所述活化过程使施体水及处置晶片中的一者或两者的表面亲水。所述晶片的表面可另外通过湿法处理(例如SC1清洁或氢氟酸)而化学活化。湿法处理及等离子体活化可以任一顺序发生，或所述晶片可经受仅一种处理。接着将所述晶片按压在一起，且在所述晶片之间形成接合。这个接合由于范德华力而相对较弱，且必须在进一步处理可发生之前进行加强。
在一些过程中，施体晶片与处置晶片(即，经接合晶片)之间的亲水接合是通过加热经接合晶片对或使经接合晶片对退火而加强。在一些过程中，晶片接合可发生在低温下(例如在近似300℃与500℃之间)。在一些过程中，晶片接合可发生在高温下(例如在近似800℃与1100℃之间)。高温致使在施体晶片与处置晶片的邻接表面之间形成共价键，因此固化施体晶片与处置晶片之间的接合。在加热经接合晶片或使经接合晶片退火的同时，先前植入在施体晶片中的粒子弱化分裂平面。
接着施体晶片的部分沿着分裂平面与经接合晶片分离(即，分裂)以形成SOI晶片。可通过将经接合晶片放置在固定架中而执行分裂，在所述固定架中垂直于经接合晶片的相对侧施加机械力以将施体晶片的部分拉离经接合晶片。根据一些方法，吸杯用于施加机械力。通过在分裂平面处的经接合晶片的边缘处施加机械楔入以起始裂纹沿着分裂平面的传播而起始施体晶片的部分的分离。通过吸杯施加的机械力接着将施体晶片的部分从经接合晶片拉离，从而形成SOI晶片。
根据其它方法，经接合对可代替地在一段时间内经受高温以使施体晶片的部分与经接合晶片分离。暴露到高温致使裂纹的起始及沿着分裂平面的传播，因此使施体晶片的部分分离。裂纹由于由经植入离子形成空隙而形成，所述空隙通过奥斯华熟化而生长。空隙是用氢及氦填充。空隙变为薄片。薄片中的经加压气体传播微腔及微裂纹，所述微腔及微裂纹弱化植入平面上的硅。如果退火在适当时间停止，那么经弱化的经接合晶片可通过机械过程分裂。然而，如果热处理继续较长持续时间及/或处于较高温度，那么微裂纹传播达到其中所有裂纹沿着分裂平面合并的程度，因此使施体晶片的部分分离。这种方法允许经转移层的更好均匀性及允许施体晶片的再循环，但通常需要将经植入及经接合对加热到接近500℃的温度。
发明内容
本发明涉及一种制备多层结构的方法，所述方法包括：(a)在单晶硅处置晶片的前处置表面上形成前处置二氧化硅层及在单晶硅处置晶片的后处置表面上形成后处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；(b)在所述前处置二氧化硅层上形成前处置氮化硅层及在所述后处置二氧化硅层上形成后处置氮化硅层；(c)将所述前处置氮化硅层接合到单晶硅施体晶片的前施体表面上的施体二氧化硅层以由此形成经接合结构，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间，且进一步其中所述单晶硅施体晶片包括通过离子植入形成的损坏层；(d)移除所述后处置氮化硅层；及(e)移除所述后处置二氧化硅层。
本发明进一步涉及一种制备多层结构的方法，所述方法包括：(a)在单晶硅处置晶片的前处置表面上形成前处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；(b)在所述前处置二氧化硅层上形成前处置氮化硅层；(c)使包括所述前处置二氧化硅层及所述前处置氮化硅层的所述单晶硅处置晶片在足以致密化所述前处置二氧化硅层、所述前处置氮化硅层或两者的温度及持续时间下退火；及(d)将所述前处置氮化硅层接合到单晶硅施体晶片的前施体表面上的施体二氧化硅层以由此形成经接合结构，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间，且进一步其中所述单晶硅施体晶片包括通过离子植入形成的损坏层。
本发明又进一步涉及一种制备多层结构的方法，所述方法包括：(a)在单晶硅施体晶片的前施体表面上形成前施体二氧化硅层，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；(b)在所述前施体二氧化硅层上形成前施体氮化硅层；(c)通过所述前施体氮化硅层及所述前施体二氧化硅层植入离子且将离子植入到所述单晶硅施体晶片的所述块体区域中以由此形成损坏层；及(d)将所述前施体氮化硅层接合到单晶硅处置晶片的前处置表面上的处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间。
其它目的及特征将在下文部分显而易见及部分指出。
附图说明
图1A到1C描绘根据本发明的一些实施例的工艺流程。
图2描绘根据本发明的一些实施例的多层结构。
图3描绘根据本发明的一些实施例的多层结构。
图4描绘根据本发明的一些实施例的工艺流程。
图5A及5B描绘根据实例2中所描述的方法制备的两个晶片的光点缺陷密度图。
图6A及6B是根据实例2中所描述的方法制备的两个晶片的处置氮化物与施体氧化物之间的接合界面的TEM横截面图像。
图7A及7B描绘根据实例3中所描述的方法制备的两个晶片的光点缺陷密度图。
图8A及8B是根据实例3中所描述的方法制备的两个晶片的处置氮化物与施体氧化物之间的接合界面的TEM横截面图像。
图9A及9B描绘根据实例3中所描述的方法制备的两个晶片的光点缺陷密度图。
所述图说明本发明的非限制性实施例。
具体实施方式
本发明涉及一种多层绝缘体上半导体结构(SOI，例如，绝缘体上硅结构)的制造方法。绝缘体上半导体结构中的电介质层可包括定位在处置晶片与施体晶片或装置层之间的一或多个绝缘层。根据本发明的SOI结构中的一或多个绝缘层可包含氮化硅、二氧化硅、氮氧化硅及这些材料的组合。优选地，电介质层包括多层，所述多层包括包含这些材料的至少两个绝缘层或至少三个绝缘层或更多绝缘层。根据本发明的一些实施例，绝缘层可包括氧化物-氮化物-氧化物(ONO)电介质层，其中第一氧化物层与处置晶片界面接触且第二氧化物层与施体晶片或装置层界面接触。氮化物层是在所述两个氧化物层之间。
包括ONO电介质的SOI晶片可经制造以在处置晶片的背侧上具有层(例如，氧化物及/或氮化物层)。本文中所揭示的方法在后段制程产生不具有背侧层的晶片。根据本发明的方法的一些实施例，SOI结构可经制造以具有拥有稍后被移除的背侧层的处置晶片。根据本发明的方法的实施例，SOI结构可以其中处置晶片不具有沉积在背侧上的电介质层的方式制造。在此类实施例中，背侧层移除是不必要的。
包括ONO电介质的SOI晶片可用于制造射频装置。两个氧化物层之间的氮化物层用作蚀刻停止层。在顶部硅层上制造装置后，经制造的装置晶片暂时接合到支撑衬底且处置晶片被移除。氮化物层用作处置移除过程的蚀刻停止层。接着，装置层接合到另一衬底，这实现在较低谐波失真下操作装置。理想地，处置晶片的背侧无氮化物及氧化物层，这使处置移除过程容易。而且，在顶部硅层中制造装置时，可能存在其中晶片背侧发射率可更改工艺控制(例如，温度测量)的晶片处理操作。在制造ONO SOI晶片的进程中，如果处置晶片包括氧化物背侧层及/或氮化物背侧层，或甚至单个氧化物背侧层，那么工艺变动可导致(若干)层厚度的可变性，这可更改发射率且导致批次间工艺可变性；或甚至晶片内局部变动。因此，期望具有以下制造过程，其中在所述制造过程不产生或消除背侧层。
I.半导体处置晶片及半导体施体晶片
用于本发明中的晶片包含半导体处置晶片(例如，单晶半导体处置晶片)及半导体施体晶片(例如，单晶半导体施体晶片)。绝缘体上半导体复合结构中的半导体装置层是源自单晶半导体施体晶片。半导体装置层可通过晶片薄化技术(例如蚀刻半导体施体晶片)或通过分裂包括损坏平面的半导体施体晶片而转移到半导体处置晶片上。根据本发明的方法，可在单晶半导体处置晶片及单晶半导体施体晶片中的任一者或两者的表面上制备一或多个绝缘层。
参考图1A，描绘实例性、非限制性单晶半导体处置晶片100。单晶半导体施体晶片可具有基本上相同初始结构。一般来说，单晶半导体处置晶片100包括两个主要、大体上平行表面。所述平行表面中的一者是单晶半导体处置晶片100的前表面102，且另一平行表面是单晶半导体处置晶片100的后表面104。单晶半导体处置晶片100包括结合前表面102与后表面104的圆周边缘106。单晶半导体处置晶片100包括中心轴108，中心轴108垂直于两个主要、大体上平行表面102、104且也垂直于通过前表面102与后表面104中间的点界定的中心平面。单晶半导体处置晶片100包括在两个主要、大体上平行表面102、104之间的块体区域110。因为半导体晶片(例如，硅晶片)通常具有一定总厚度变动(TTV)、翘曲及弯曲，所以前表面102上的每个点与后表面104上的每个点之间的中点可能无法精确地落在平面内。然而，作为实际问题，TTV、翘曲及弯曲通常如此轻微使得近似地，所述中点可被称作落在前表面102与后表面104之间近似等距的假想中心平面内。
在如本文中所描述的任何操作之前，单晶半导体处置晶片100的前表面102与后表面104可基本上相同。仅为方便起见且通常为区分上方执行本发明的方法的操作的表面，表面被称为“前表面”或“后表面”。在本发明的上下文中，单晶半导体处置晶片100(例如，单晶硅处置晶片)的“前表面”是指所述晶片中的成为经接合结构的内表面的主要表面。因此，单晶半导体处置晶片100(例如，处置晶片)的“后表面”是指成为经接合结构的外表面的主要表面。类似地，单晶半导体施体晶片(例如，单晶硅施体晶片)的“前表面”是指单晶半导体施体晶片中的成为经接合结构的内表面的主要表面，且单晶半导体施体晶片(例如，单晶硅施体晶片)的“后表面”是指成为经接合结构的外表面的主要表面。在本发明的上下文中，一或多个绝缘层可制备在单晶半导体处置晶片100及单晶半导体施体晶片中的任一者或两者的前表面上。某些沉积技术将绝缘层沉积在处置晶片及/或施体晶片的前表面及后表面上。此类技术用绝缘层材料包封所述晶片。在完成常规接合及晶片薄化步骤之后，单晶半导体施体晶片形成绝缘体上半导体(例如，绝缘体上硅)复合结构的半导体装置层。
单晶半导体处置晶片及单晶半导体施体晶片可为单晶半导体晶片。在优选实施例中，半导体晶片包括选自由以下项组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。本发明的单晶半导体晶片(例如，单晶硅处置晶片及单晶硅施体晶片)通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。晶片厚度可从约100微米与约5000微米之间变动，例如在约100微米与约1500微米之间、例如在约250微米到约1500微米之间、例如在约300微米与约1000微米之间、适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在尤其优实施例中，单晶半导体晶片包括已从根据常规丘克拉斯基晶体生长方法或浮区生长方法生长的单晶锭切片的单晶硅晶片。此类方法以及标准硅切片、磨薄、蚀刻及抛光技术是揭示在例如(以引用方式并入本文中的)1989年学术出版社出版的F.志村(F.Shimura)的半导体硅晶体技术及1982年纽约施普林格出版公司出版的硅化学蚀刻(J.格拉博美尔(J.Grabmaier)编辑)中。优选地，通过所属领域技术人员已知的标准方法抛光且清洁晶片。例如，参见W.C.O’玛拉(W.C.O’Mara)等人的诺伊斯出版物《半导体硅技术手册(Handbook of Semiconductor Silicon Technology)》。如果需要，那么可(例如)在标准SC1(5份水:1份氢氧化铵水溶液(29重量％):1份过氧化氢水溶液(30重量％))/SC2溶液(6份水:1份盐酸水溶液(37重量％):1份过氧化氢水溶液(30重量％))中清洁晶片。在一些实施例中，本发明的单晶硅晶片是已从根据常规丘克拉斯基(“Cz”)晶体生长方法生长的单晶锭切片的单晶硅晶片，所述单晶硅晶片通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。优选地，单晶硅处置晶片及单晶硅施体晶片两者具有无表面缺陷(例如刮痕、大颗粒等)的经镜面抛光的前表面光洁度。晶片厚度可从约250微米到约1500微米变动，例如在约300微米与约1000微米之间、适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可在约725微米与约800微米之间、例如在约750微米与约800微米之间。在一些实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在一些实施例中，单晶半导体晶片(即，单晶半导体处置晶片及单晶半导体施体晶片)包括通常通过丘克拉斯基生长方法实现的浓度的间隙氧。在一些实施例中，单晶半导体晶片包括在约4PPMA与约18PPMA之间的浓度的氧。在一些实施例中，半导体晶片包括在约10PPMA与约35PPMA之间的浓度的氧。在一些实施例中，单晶硅晶片包括不大于约10PPMA的浓度的氧。可根据SEMI MF 1188-1105测量间隙氧。
单晶半导体处置晶片100可具有可通过丘克拉斯基或浮区方法获得的任何电阻率。因此，单晶半导体处置晶片100的电阻率是基于本发明的结构的最终用途/应用的要求。电阻率可因此从毫欧姆或更小到兆欧姆或更大变动。在一些实施例中，单晶半导体处置晶片100包括p型或n型掺杂物。合适掺杂物包含硼(p型)、镓(p型)、磷(n型)、锑(n型)及砷(n型)。掺杂物浓度是基于处置晶片的所要电阻率而选择。在一些实施例中，单晶半导体处置晶片包括p型掺杂物。在一些实施例中，单晶半导体处置晶片是包括p型掺杂物(例如硼)的单晶硅晶片。
在一些实施例中，单晶半导体处置晶片100具有相对较低最小块体电阻率，例如低于约100ohm-cm、低于约50ohm-cm、低于约1ohm-cm、低于约0.1ohm-cm或甚至低于约0.01ohm-cm。在一些实施例中，单晶半导体处置晶片100具有相对较低最小块体电阻率，例如低于约100ohm-cm或在约1ohm-cm与约100ohm-cm之间。低电阻率晶片可包含电活性掺杂物，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。
在一些实施例中，单晶半导体处置晶片100具有相对较高最小块体电阻率。高电阻率晶片是通常从通过丘克拉斯基方法或浮区方法生长的单晶锭切片。高电阻率晶片可包括一般来说极低浓度的电活性掺杂物，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。Cz生长的硅晶片可在从约600℃到约1000℃的范围内的温度下经受热退火以消灭由晶体生长期间并入的氧所致使的热施体。在一些实施例中，单晶半导体处置晶片具有如下最小块体电阻率：至少100Ohm-cm或甚至至少约500Ohm-cm，例如在约100Ohm-cm与约100,000Ohm-cm之间、或在约500Ohm-cm与约100,000Ohm-cm之间、或在约1000Ohm-cm与约100,000Ohm-cm之间、或在约500Ohm-cm与约10,000Ohm-cm之间、或在约750Ohm-cm与约10,000Ohm-cm之间，在约1000Ohm-cm与约10,000Ohm-cm之间、在约1000Ohm-cm与约6000Ohm-cm之间、在约2000Ohm-cm与约10,000Ohm-cm之间、在约3000Ohm-cm与约10,000Ohm-cm之间或在约3000Ohm-cm与约5,000Ohm-cm之间。在一些优选实施例中，单晶半导体处置晶片具有在约1000Ohm-cm与约6,000Ohm-cm之间的块体电阻率。所属领域中已知用于制备高电阻率晶片的方法，且可从商业供货商(例如爱迪生半导体有限公司(密苏里州圣彼得(St.Peters,MO)；前身是MEMC电子材料公司(MEMC Electronic Materials,Inc.)))获得此类高电阻率晶片。
单晶半导体处置晶片100可包括单晶硅。单晶半导体处置晶片100可具有(例如)(100)、(110)或(111)晶向中的任一者，且晶向的选择可通过结构的最终用途指定。
II.包括一或多个绝缘层的电介质层
参考图2，描绘非限制性、实例性多层绝缘体上半导体结构(SOI，例如，绝缘体上硅结构)。根据本发明的方法，在单晶半导体处置晶片100与单晶半导体施体晶片500之间制备包括一或多个绝缘层(例如，三个或更多绝缘层，其中数字为200、300及400)的电介质层420。根据图2，根据本发明的一些实施例，所述SOI结构包括电介质层420，电介质层420包括三个绝缘层，例如，氧化物-氮化物-氧化物电介质层(ONO)。在一些实施例中，多层绝缘体上半导体结构包括单晶半导体处置晶片100、第一半导体氧化物层200、半导体氮化物层300、第二半导体氧化物层400及单晶半导体施体晶片500。绝缘层的其它配置落在本发明的范围内。例如，可从电介质层排除一或多个绝缘层，或可包含额外绝缘层。参考图2，接合界面可为以下中的任一者：(1)在单晶半导体处置晶片100与第一半导体氧化物层200之间；(2)在第一半导体氧化物层200与半导体氮化物层300之间；(3)在半导体氮化物层300与半导体第二氧化物层400之间；(4)如果结构缺少氮化物层，那么在第一半导体氧化物层200与第二半导体氧化物层400之间；及(5)在第二半导体氧化物层400与单晶半导体施体晶片500之间。
电介质层420可包括如图2中所描绘的ONO层，或可包括包含一或多个绝缘材料层的其它结构。电介质层420可形成在单晶半导体处置晶片100的前表面上或其可形成在单晶半导体施体晶片500的前表面上。在又进一步实施例中，电介质层420的部分可通过形成在单晶半导体处置晶片100的前表面及单晶半导体施体晶片500的前表面两者上的绝缘层而促成。
根据本发明的电介质层可包括选自二氧化硅、氮化硅、氮氧化硅及其任何组合的绝缘材料。在一些实施例中，电介质层包括选自由以下项组成的群组的一或多个绝缘材料：二氧化硅、氮化硅、氮氧化硅及其任何组合。在一些实施例中，电介质层具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。
在一些实施例中，电介质层420包括(例如)如图2中所描绘的多个绝缘材料层，但其它配置也在本发明的范围内。电介质层可包括两个绝缘层、三个绝缘层或更多。在一些实施例中，每一绝缘层可包括选自由以下项组成的群组的材料：二氧化硅、氮化硅、氮氧化硅及其任何组合。每一绝缘层可具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。
在一些实施例中，电介质层包括两个绝缘层，其中两个绝缘层包括：二氧化硅层、氮化硅、氮氧化硅或其任何组合。在一些实施例中，电介质层包括制备在单晶半导体施体晶片的前表面上的两个绝缘层。例如，所述两个层包括与单晶半导体施体晶片(在分裂过程之前)或单晶半导体装置层(在分裂过程之后)的前表面界面接触的二氧化硅层及与二氧化硅层界面接触的氮化硅层。在一些实施例中，电介质层包括制备在单晶半导体处置晶片的前表面上的两个绝缘层。在一些实施例中，电介质层包括两个绝缘层，所述两个绝缘层中的一者是制备在单晶半导体处置晶片的前表面上，且所述两个绝缘层中的另一者是制备在单晶半导体施体晶片的前表面上。双层电介质层内的每一绝缘层可具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。
在一些实施例中且如图2中所描绘，电介质层420包括三个绝缘层。在一些实施例中，三个绝缘层包括二氧化硅层、与二氧化硅层界面接触的氮化硅层及与氮化硅层界面接触的二氧化硅层。在一些实施例中，电介质层包括制备在单晶半导体施体晶片的前表面上的三个绝缘层。例如，电介质层420包括三个绝缘层，其中三个绝缘层包括与单晶半导体施体晶片(在分裂过程之前)或单晶半导体装置层(在分裂过程之后)的前表面界面接触的二氧化硅层、与二氧化硅层界面接触的氮化硅层及与氮化硅层界面接触的二氧化硅层。在一些实施例中，电介质层包括制备在单晶半导体处置晶片的前表面上的三个绝缘层。在一些实施例中，电介质层包括三个绝缘层，所述三个绝缘层中的一者或两者是制备在单晶半导体处置晶片的前表面上，且所述三个绝缘层中的另一者或两者是制备在单晶半导体施体晶片的前表面上。三层电介质层内的每一绝缘层可具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。
III.绝缘层的热沉积
在一些实施例中，可通过热沉积工艺在单晶半导体处置晶片100的前表面上制备一或多个绝缘层及/或在单晶半导体施体晶片的前表面上制备一或多个绝缘层。一般来说，热氧化方法使单晶半导体处置晶片100的前表面102及后表面104两者或单晶半导体施体晶片氧化，除非采用掩蔽技术来抑制晶片的侧或侧部分的氧化。在一些实施例中，晶片的前侧及背侧两者的氧化有利于抵消压缩应力，否则所述压缩应力可导致在晶片的仅一侧上具有氧化层的所述晶片发生晶片弯曲。在一些实施例中，毯覆式氮化方法可用于在热沉积的二氧化硅层上方沉积氮化硅。因此，在一些实施例中，单晶半导体处置晶片100包括包封所述晶片的二氧化硅层及与二氧化硅层接触的包封二氧化硅层的氮化硅层。在稍后步骤中，根据本发明的方法，可移除背侧氮化物层及氧化物层中的一或多者。
在一些实施例中，晶片的前表面及后表面可在炉(例如ASM A400或ASM A400XT)中热氧化。热氧化通常发生在高温下(例如在约800℃与约1200℃之间)。氧化可为湿法氧化(例如，在水蒸气(例如用于氧化的超高纯度蒸汽)环境氛围)或干法氧化(例如，在氧气氛围中)。任选地，环境氛围可含有盐酸(例如，高达约10容积％)以在氧化期间移除表面杂质。单晶半导体处置晶片100的前表面102、后表面104或两者或单晶半导体施体晶片上的氧化层(二氧化硅SiO2)可为至少约1纳米厚，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、75纳米、100纳米、150纳米、175纳米或200纳米。在其中使前表面及后表面两者氧化的热氧化方法中，二氧化硅层通常前后为相同厚度，但可使用例如蚀刻或抛光的技术来变动厚度。
在一些实施例中，氧化层相对较薄，例如在约5埃与约25埃之间、例如在约10埃与约15埃之间。可在半导体晶片的两侧上通过暴露到标准清洁溶液(例如SC1/SC2清洁溶液)而获得薄氧化物层。在一些实施例中，SC1溶液包括5份去离子水、1份NH4OH水溶液(氢氧化铵，29重量％的NH3)及1份H2O2水溶液(过氧化氢，30％)。在一些实施例中，处置晶片可通过暴露到包括氧化剂的水溶液(例如SC2溶液)而被氧化。在一些实施例中，SC2溶液包括5份去离子水、1份HCl水溶液(盐酸，39重量％)及1份H2O2水溶液(过氧化氢，30％)。
在一些实施例中，可在单晶半导体处置晶片的前侧、背侧或两者及/或单晶半导体施体晶片上方沉积氮化物层。氮化物层通常在ONO层的制造中沉积在氧化层上方。尽管掩蔽技术可用于将氮化物层沉积在晶片的一侧上，然在一些实施例中，晶片的前侧及背侧两者的氮化有利于抵消拉伸应力，否则所述拉伸应力可导致在晶片的仅一侧上具有氮化物层的所述晶片发生晶片弯曲。热氮化通常发生在高温(例如高于约1200℃)下。合适氮化氛围包含氮气及氨气。单晶半导体处置晶片100的前表面102、后表面104或两者或单晶半导体施体晶片上的氮化层(氮化硅Si3N4)可为至少约1纳米厚，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、75纳米、100纳米、150纳米、175纳米或200纳米。在其中使前表面及后表面两者氮化的热氮化方法中，氮化硅层通常前后为相同厚度，但可使用例如蚀刻或抛光的技术来变动厚度。
IV.绝缘层的化学气相沉积
在一些实施例中，一或多个绝缘层可通过化学气相沉积工艺(例如等离子体增强化学气相沉积或低压化学气相沉积)而制备在单晶半导体处置晶片100的前表面、后表面或前表面及后表面两者上，或制备在单晶半导体施体晶片的前表面、后表面或前表面及后表面两者上。在一些实施例中，包括半导体氧化物(例如，二氧化硅)的绝缘层是通过氧化学气相沉积处理而沉积。在一些实施例中，包括半导体氮化物(例如，氮化硅)的绝缘层是通过氮化学气相沉积处理而沉积。在一些实施例中，包括半导体氮氧化物(例如，氮氧化硅)的绝缘层是通过包括氮及氧前驱体的化学气相沉积处理而沉积。多种晶片配置可经受氧化学气相沉积处理及/或氮化学气相沉积处理。例如，等离子体增强化学气相沉积实现单晶半导体处置晶片及/或单晶半导体施体晶片的单侧(优选前侧)的等离子体氧化或氮化。低压化学气相沉积通常为毯覆式沉积技术，其等离子体氧化及/或氮化晶片的两个表面。一或多个绝缘层可通过化学气相沉积而沉积在单晶半导体处置晶片100的前表面102上。在本发明的又进一步实施例中，一或多个绝缘层可通过化学气相沉积而沉积在单晶半导体施体晶片上。在晶片的单侧上沉积实现消除稍后背侧氧化物层或背侧氮化物层移除步骤。
在一些实施例中，单侧沉积可通过等离子体增强化学气相沉积实现。氧等离子体及/或氮等离子体表面活化工具是市售工具，例如可购自依威集团(EV Group)的工具，例如
Figure BDA0002348008290000121
低温等离子体活化系统。等离子体增强CVD腔室的一般要求包含具有各种电极设计的反应器、发电电子器件、将电力传送到气体负载的阻抗匹配网络、用于输入气体的质量流控制器及压力控制系统。典型系统是通过电感耦合RF源供电的垂直管反应器。单晶半导体处置晶片100及/或施体晶片经装载到所述腔室中且放置在经加热支撑腔室上。所述腔室经抽空且用载气(例如氩气)中的氧气源及/或氮气源回填到小于大气压的压力以由此产生等离子体。氧气及/或水是适用于等离子体氧化物处理的源气体。氨气及/或氮气及/或氧化氮(NO)及/或氧化亚氮(N2O)气体是适用于等离子体氮化物处理的源气体。氮氧化物膜可通过包含氧气源及氮气源而沉积。此外，使用氧化氮或氧化亚氮另外并入氧到绝缘层中，由此沉积氮氧化物膜。为沉积氮化硅或二氧化硅等离子体膜，合适硅前驱体包含甲硅烷、四氢化硅(硅烷)、丙硅烷、乙硅烷、正五硅烷、新戊硅烷、四硅烷、二氯甲硅烷(SiH2Cl2)、三氯甲硅烷(SiHCl3)、四氯化硅(SiCl4)、原硅酸四乙酯(Si(OCH2CH3)4)等等。气态硅前驱体及气态氧及/或氮前驱体的流速比率可在约1/200与约1/50之间，例如约1/100。
在一些实施例中，用硅烷及氧化亚氮沉积的层产生其中膜应力随着沉积条件(温度及频率)的可变性较小的较少保形层；而基于TEOS的氧化物更加保形，具有膜应力随着沉积条件的较高变动。一般来说，氧化物膜展现压缩应力，但对于一些基于TEOS的工艺氧化物膜展现拉伸应力。在一些实施例中，PECVD氮化物沉积是使用硅烷(或DCS)及氨气(NH3)完成。膜应力可用工艺条件(温度及等离子体频率)调整。一般来说，氮化物膜展现拉伸应力。应注意，取决于氧化物及氮化物沉积工艺，可平衡整体晶片应力，这是因为氧化物是压缩的且氮化物是拉伸的。期望使处置晶片的应力平衡，使得晶片翘曲(弯曲)不会过多。严重高翘曲可导致关于接合、层转移、后SOI晶片制造处理或客户晶片厂的问题。
适当地，Ar是作为载气添加。等离子体沉积可发生在约20℃与约400℃之间的温度下。绝缘层可为至少约1纳米厚，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约500纳米之间或在约100纳米与约400纳米之间，例如约50纳米、75纳米、100纳米、150纳米、175纳米或200纳米。可通过PECVD实现的沉积速率可在约100埃/分钟与约1000埃/分钟之间。
在一些实施例中，尤其氮化硅层的PECVD沉积可通过微波激发增强。微波激发的PECVD是有利的，这是因为放电区域可与反应区域分离，这导致较低损坏沉积层。前驱体化合物(例如，硅烷、氧气及氨气)是通过微波放电(例如，在2.45GHz微波中)激发，且经激发气体从等离子体腔室扩散到反应腔室。此类膜可经调整为理想配比(例如，Si3N4)或接近所述理想配比。
可变动等离子体沉积以调整半导体氧化物(例如，二氧化硅)、半导体氮化物(例如，氮化硅)或半导体氮氧化物(例如，氮氧化硅)的性质。例如，前驱体的压力、流速、温度及相对比率(例如，NH3相对于N2O气体的比率)可调整等离子体沉积的氮化物层的硅及氮化物摩尔比率。此外，包含氧前驱体会并入氧以制备氮氧化物层。在一些实施例中，等离子体沉积可发生在包括硅及氮前驱体的环境氛围中，以由此将氮化硅层沉积在处置晶片及/或施体晶片上。在足以沉积氮化物的持续时间之后，可将氧前驱体引入到氛围中以由此沉积氮氧化物。处置半导体氮氧化物层中的氧浓度可根据梯度变动，由此氧浓度在与处置半导体氮化物层的界面处为低且在远离处置半导体氮氧化物层的表面的垂直方向上增加。在足以沉积氮氧化物层的持续时间之后，氮前驱体的流动可停止且沉积可仅运用硅前驱体及氧气源继续进行以由此沉积包括半导体氧化物(例如，二氧化硅)的绝缘层。在一些实施例中，可通过等离子体技术沉积包括半导体氮化物(例如，氮化硅)层及半导体氮氧化物(例如，氮氧化硅)层的电介质层。在一些实施例中，可通过等离子体技术沉积包括半导体氮化物(例如，氮化硅)层、半导体氮氧化物(例如，氮氧化硅)层及半导体氧化物(例如，二氧化硅)层的电介质层。有利的是，包括多个绝缘层的电介质层的等离子体沉积可通过变动工艺气体的比率及身份而连续(即，无中断)发生。
在一些实施例中，双侧沉积可通过低压化学气相沉积实现。LPCVD工艺可在冷或热壁石英管反应器中完成。热壁炉允许批量处理及因此高产量。热壁炉还提供良好热均匀性，且因此导致均匀膜。热壁系统的缺点在于，沉积也发生在炉壁上，使得需要频繁清洁或更换管以避免沉积材料片状剥落及后续颗粒污染。冷壁反应器维护较少，这是因为在反应器壁上无膜沉积。低压化学气相半导体氮化物(例如，氮化硅)、半导体氮氧化物(例如，氮氧化硅)或半导体氧化物(例如，二氧化硅)可在低压化学气相沉积时在约0.01托与约100托之间(例如在约0.1托与约1托之间)的压力下形成。温度可在425℃与900℃之间的范围内。合适前驱体包含对于PECVD列出的前驱体。即，对于二氧化硅层、氮化硅层及氮氧化硅层在处置晶片及/或施体晶片的前表面及后表面上的毯覆式沉积，LPCVD可为有用的。
绝缘层的折射率可在约1.2与约3之间(例如在约1.4与约2之间或在约1.5与约2之间)的范围内调整。二氧化硅SiO2的后处理退火及化学气相沉积可进一步调整膜的接合界面或氢含量。根据在2微米×2微米表面积内的均方根方法RMS2x2 um2，处置晶片与施体晶片之间的接合受益于小于约5埃的粗糙度。通常这可在运用受控电感耦合的等离子体且将偏压功率降低到粗糙化阈值以下的等离子体沉积中实现。已在具有约5埃或更小的粗糙度的等离子体沉积膜上证明成功层转移。
氮氧化硅包括具有组合物的材料，所述组合物具有化学式SixOyNz。在其非晶形式中，x、y及z的值可在SiO2(二氧化硅)与Si3N4(氮化硅)之间不断变动。因此，在氮氧化硅层中，y及z的值都大于0。氮氧化硅的已知结晶形式是Si2ON2。根据一些实施例，氮氧化硅可以梯度形式沉积，使得膜的组合物及因此膜的折射率可以梯度形式变动。在一些实施例中，氮氧化硅可通过将氧前驱体(例如，氧气、水、N2O)逐渐引入到可包括硅前驱体及氮前驱体(例如，氨气)的沉积环境氛围中而沉积在氮化硅膜上。NH3:N2O的比率可在沉积期间变动(即，降低)以逐渐增加氮氧化硅层中的氧含量。在一些实施例中，在沉积梯度氮氧化硅层之后，从沉积氛围排除所有氮前驱体，且氛围含有硅前驱体及氧前驱体，这实现将二氧化硅层沉积在氮氧化硅层上。根据一些实施例中，氮氧化硅膜的折射率范围可在氮化硅的2.0与二氧化硅的1.45之间变动。
由PECVD产生的氮化硅在结构上不同于根据常规化学或物理气相沉积技术沉积的氮化硅。常规CVD或PVD沉积通常导致具有Si3N4的理想配比的氮化硅层。可控制等离子体工艺以取决于输入的反应物气体、功率电平、晶片温度及总体反应器压力而沉积具有组合物(例如SixNyHz)的膜。存在等离子体系统中的通路以形成Si-N、Si＝N及Si≡N键。这是由于等离子体能量是产生SixHz及NyHz物种的击锤的事实。例如，折射率及光学间隙随着Si/N比率显著改变。在较高硅烷浓度下，膜变得富含Si且可达到高达3.0(相较于LPCVD的2)的折射率。可受影响的其它性质包含介电常数、击穿、机械及化学(蚀刻速率)。
V.致密化退火
包括一或多个氧化物及氮化物层的处置晶片及/或施体晶片可经受致密化退火。致密化退火可发生在约10分钟与约10小时之间(例如在约30分钟与约6小时之间或在约1小时与约4小时之间，例如约4小时)的持续时间内。致密化退火的环境氛围优选为惰性的，例如氮或氩氛围。致密化退火的温度可为至少约900℃，例如在约900℃与约1100℃之间或在约1000℃与约1100℃之间。有利的是，经致密化的热或CVD氧化物具有低于沉积态氧化物的应力。此外，致密化退火降低电介质层的表面粗糙度。
在一些实施例中，致密化退火可将氮化物层的层厚度减小多达约20％，例如15％、或约14％或约13％。在一些特定实施例中，致密化退火可将氮化物层的层厚度减小达在约13.4％到约13.8％之间。所述厚度减小是根据以下方程式计算：100X[(退火之后的平均氮化物厚度–退火之前的平均氮化物厚度)/(退火之前的平均氮化物厚度)]。在一些实施例中，致密化退火可将氧化物层的层厚度减小多达约2％或约1％。这些层厚度变化应用于热氧化物上方的PECVD氮化物及PECVD氧化物上方的PECVD氮化物两者。处置晶片的翘曲可随着致密化退火而增加。在其中处置晶片包括PECVD氧化物层上方的PECVD氮化物层的一些特定实施例中，晶片弯曲的增加可多达约25微米，例如约20微米。在其中处置晶片包括热氧化物层上方的PECVD氮化物层的一些特定实施例中，晶片弯曲的增加可多达40微米，例如约30微米。然而，致密化诱发的晶片弯曲或翘曲可由于后续CMP步骤中的氮化物层薄化而减少。翘曲(或弯曲)因为膜经致密化而增加且因此来自这个层的应力增加。关于PECVD氧化物，所述应力是压缩的，而对于PECVD氮化物所述应力是拉伸的；因此在PECVD氧化物上方的PECVD氮化物的情况中，氧化物及氮化物致密化部分取消，从而导致较低差量翘曲。
VI.平整工艺
施体晶片与处置晶片之间的接合是在接合表面平整且具有低缺陷密度时加强。平整表面使接合能够幸免于机械分裂步骤。甚至在其中晶片经受致密化退火的实施例中，接合的强度是直接与接合表面的平整度有关。一般来说，裸硅的表面粗糙度足够平整以产生足够强接合。包括一或多个层(例如，氧化物层及氮化物层)的晶片可具有比裸硅粗糙的表面，这可影响接合强度。热沉积的氧化物层具有比裸硅粗糙的表面，但所述表面通常足够平整以产生可接受接合。通过LPCVD氮化物沉积的氮化物层或通过PECVD沉积的氧化物或氮化物层通常不够平整以致无法产生足够强接合。
因此，在一些实施例中，晶片经受化学机械抛光以由此提供具有足够平整用于接合的表面的晶片。在抛光期间，晶片的前表面及/或后表面是与包括研磨剂及聚合物流变修饰剂的含水浆液接触。一般来说，抛光浆液的研磨组分包括研磨颗粒，例如，胶态硅石、氧化铝、碳化硅、金刚石、碳化硼、碳化钨、氮化钛、氧化铯等。聚合物流变修饰剂包含：聚合物，例如聚醚多元醇、果胶衍生物、聚丙烯酰胺、聚甲基丙烯酸；纤维素稳定剂，例如纤维素、修饰纤维素衍生物、纤维素醚类、淀粉修饰纤维素衍生物、纤维素醚类、淀粉衍生物、羧乙基纤维素、羧丙基纤维素及六乙基纤维素。其它组分可包含在CMP液体中，如所属领域中已知。经抛光晶片可在SC1/SC2溶液中清洁并冲洗。
化学机械抛光可产生足够平整表面用于晶片接合。然而，这需要沉积额外厚度的层，因为CMP移除至少一些经沉积层，这降低产量且增加制造成本。
因此，在一些实施例中，可通过离子铣削而使晶片表面平整。离子铣削使用物理蚀刻来移除材料。通常，氩离子及/或氦离子可在真空下加速以撞击在要铣削的表面上。在真空放电腔室中通过电子发射阴极与周围阳极之间在高达约2000伏特的电压下的放电产生离子。氩、氮等的非氧化性氛围通常在1×10-3到1×10-6托数量级的压力下在约1ma/cm2或更小的电流密度下用于所述真空腔室中。基本上，这个处理在高达约2keV的能量下使离子加速到所铣削表面。离子是通过准直格栅及射束中和细丝而加速进入真空工作腔室中。准直离子形成撞击在通常安置在水冷却支撑件上的工件上的射束。在宽广值范围内可独立调整射束电流及离子能量的情况下，可获得高达约每分钟300埃的蚀刻速率。如果离子束角度相对于表面较浅，那么可移除表面上的高点而不移除表面上的最低点处的材料。这有效地使表面平整且抛光表面，而不过度移除经沉积材料。为了经济性，氧化物或氮化物沉积的表面应尽可能平整。这可通过使用(例如)通过微波激发的等离子体源而实现(例如，参见金永汉(Byungwhan Kim)、金始源(Suyean Kim)、徐永和(Yong Ho Seo)、金东焕(Dong Hwan Kim)、金显载(Sun Jae Kim)及君项哲(Sang Chul Jung)的“通过在室温下的脉冲-等离子体增强化学气相沉积所沉积的SiN膜的表面形态学(Surface Morphology of SiN FilmDeposited by a Pulsed-Plasma Enhanced Chemical Vapor Deposition at RoomTemperature)”；NANOSCI NANOTECHNO杂志；第(8)期；第1到4页；2008年)。
因此，在本发明的方法的一些实施例中，处置晶片首先经受氧化物沉积，包含热氧化或PECVD氧化物沉积。接着，平整氮化硅文件是通过氮化物沉积技术(例如热氮化或微波激发的PECVD)而沉积。所得晶片可经受任选致密化退火。在任选退火之后，在接合之前通过化学机械抛光或离子铣削而使氮化物表面平整。
VII.背侧层移除
在其中采用毯覆式沉积工艺(例如，热氧化及/或LPCVD)的实施例中，将在SOI多层结构的制造期间的某个时间点移除背侧氧化物及/或氮化物层。背侧层的移除可(例如)发生在晶片接合之前，在晶片接合之后但在机械分裂之前及在机械分裂之后。背侧移除过程的时序可变动，且每一选项具有优点及缺点。当背侧氧化物及氮化物是在接合之前(及在CMP之前)从处置晶片剥除时，晶片可由于接合侧(具有层)与背侧(不具有层)之间的应力差而增加翘曲。对接合表面的任何损坏(例如，由于可用于移除背侧的HF酸性蒸汽)可在CMP工艺中复原。必须注意防止接合侧上的层被背侧蚀刻剂蚀刻。
替代地，可接合处置与施体，通过在植入界面处分裂且之后移除背侧层而形成SOI晶片。这具有以下优点：处置晶片的接合表面是完整的且在晶片的最边缘处未损坏。然而，如果需要对于背侧移除夹箝或安装SOI晶片，那么可能会损坏SOI面，所述SOI面最终需要为干净、平整及无损坏的。
如果在CMP及接合之前移除背侧层，那么存在若干可能性：
i.掩蔽前侧、等离子体蚀刻背侧(氮化物)、湿法蚀刻氧化物、剥除抗蚀剂、CMP氮化物层；或
ii.使用自旋处理器以湿法蚀刻背侧膜(谨慎行事以防止蚀刻剂卷绕到前侧)，且在接合界面处CMP氮化物层。
如果接合SOI晶片且在稍后剥除背侧层，那么这可通过使用自旋处理器完成，其中晶片是安装(SOI面朝下)在边缘夹持卡盘或伯努利(Bernoulli)型卡盘上。
在两个实施例中，通过将“斯托尼方程式”用于膜应力，可使应力平衡且最小化净应力，由此导致最小晶片弯曲。所述斯托尼方程式是：
Figure BDA0002348008290000171
其中r是翘曲曲率，tS是衬底厚度，tf是膜厚度，σf是膜应力，ES是衬底的杨氏模量，且ν是衬底的泊松比。背侧层的沉积是有利的，这是因为层应力可平衡。一般来说，氮化物层展现拉伸应力，而氧化物层展现压缩应力。具有相等厚度的前侧及背侧氧化物层上的压缩应力基本上平衡，由此最小化晶片弯曲。在其中沉积仅在前侧上发生的实施例中，前侧氧化物及氮化物层的应力可通过仔细考虑所述层的组合物及层厚度而平衡。又进一步，具有适当厚度及组合物的背侧层及前侧层两者的晶片可甚至在移除背侧层之后使应力平衡。
图4描绘根据本发明的一些实施例的工艺流程。根据图4中所描绘的实施例的背侧层的移除发生在接合之前。施体晶片可通过任何毯覆式沉积工艺(例如，热氧化)而氧化。处置晶片可通过任何毯覆式沉积工艺(例如，热氧化)而氧化，所述毯覆式沉积工艺之后接着毯覆式氮化(例如，LPCVD)。在沉积之后，任一或两个晶片可经受致密化退火。如果需要致密化退火，那么退火优选地发生在背侧层剥除之前，这是因为晶片的翘曲将被稳定且接合面上的氮化物层将更耐受来自酸(HF)烟雾的损坏。而且，这个过程优选在CMP或离子铣削步骤之前执行，使得氮化物接合表面是经CMP或离子铣削，作为在接合之前对接合表面的最后机械操作(在等离子体活化及接合之前可仍需要清洁及检验)。接着，氮化物层及氧化物层是通过适当方法(例如，单侧自旋蚀刻；或掩蔽、干法蚀刻移除及/或浸湿法蚀刻，及掩蔽移除)剥除。对于湿法蚀刻，使用标准氢氟酸蚀刻溶液有效地剥除氧化物。例如，二氧化硅的湿法蚀刻可使用缓冲HF溶液(6份氟化铵(40％溶液)及1份氟化氢(49％溶液))发生。对于通过湿法蚀刻的氮化物移除，浓缩HF(50％HF水溶液)或包括HF(50％HF水溶液)及硝酸(70％硝酸)及水(例如，3:2:5体积份溶液)的溶液。为了更快移除速率，可加热组合物(例如，60℃到90℃)。蚀刻溶液可另外包括可经添加以改进在界面处从蚀刻边缘到未蚀刻边缘的过渡部分的尖锐度的醋酸(HNA蚀刻溶液)。优选地，防止蚀刻溶液围绕处置晶片的边缘且破坏将形成SOI晶片的阶台的晶片的区域上的层(或施体晶片与处置晶片在阶台处的接合将不够强且包含顶部硅的层可片状剥落或在分裂中未适当转移)。氮化物接合表面经受适当平整过程(例如CMP或离子铣削)。最后，施体晶片及处置晶片两者可经受清洁及检验。所述晶片可在常规线性湿法清洗台中使用臭氧水及SC1/SC2化学品清洁。清洁槽(尤其SC1)具有超高频音波传感器以有助于通过空穴化及/或声致流移除颗粒。最后，晶片是经等离子体活化。等离子体是在减小的压力下产生。这个等离子体更改要接合的晶片的表面以加强接合(还增加表面的亲水性(水接触角度))。经处理的处置晶片接着准备用于接合到施体晶片。
VIII.工艺变动
本发明因此涉及用于产生包括ONO电介质层且在处置晶片背侧上无绝缘层的SOI结构的若干工艺变动。
在一些实施例中，SOI制造可具有以下步骤：
1.通过PECVD单侧沉积氧化物层；
2.通过PECVD单侧沉积氮化物层；
3.任选致密化退火；
4.通过CMP或离子铣削的任选晶片平整；及
5.接合到经氧化施体晶片。
在一些实施例中，SOI制造可具有以下步骤：
1.通过热氧化双侧沉积氧化物层；
2.通过PECVD单侧沉积氮化物层；
3.任选致密化退火；
4.通过CMP离子铣削的任选晶片平整；
5.接合到经氧化施体晶片；及
6.通过蚀刻的背侧氧化物移除。
在一些实施例中，SOI制造可具有以下步骤：
1.通过热氧化双侧沉积氧化物层；
2.通过LPCVD双侧沉积氮化物层；
3.等离子体蚀刻背侧以移除LPCVD氮化物；
4.通过蚀刻的背侧氧化物移除；
5.任选致密化退火；
6.通过CMP离子铣削的任选晶片平整；及
7.接合到经氧化施体晶片。
在一些实施例中，SOI制造可具有以下步骤：
1.通过热氧化双侧沉积氧化物层；
2.在掩蔽处置晶片的前侧的情况下通过LPCVD单侧沉积氮化物层；
3.通过蚀刻的背侧氧化物移除；
4.剥除掩蔽；
5.任选致密化退火；
6.通过CMP离子铣削的任选晶片平整；及
7.接合到经氧化施体晶片。
又其它工艺变动落在本发明的范围内。
IX.经接合结构的制备
参考图2，根据本文中所描述的方法制备的单晶半导体处置晶片100(例如单晶硅处置晶片)接着接合到根据常规层转移方法制备的单晶半导体施体晶片500。在优选实施例中，单晶半导体施体晶片500包括选自由以下项组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。取决于最终集成电路装置的所要性质，单晶半导体(例如，硅)施体晶片500可包括电活性掺杂物，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。单晶半导体(例如，硅)施体晶片的电阻率可在1Ohm-cm到50Ohm-cm(通常从5Ohm-cm到25Ohm-cm)的范围内。单晶半导体施体晶片500可经受标准工艺步骤，包含氧化、植入及植入后清洁。因此，已经蚀刻及抛光及任选地氧化的单晶半导体施体晶片500经受离子植入以在施体衬底中形成损坏层。
在一些实施例中，单晶半导体施体晶片500包括电介质层。电介质层可包括形成在单晶半导体施体晶片500的前表面上的一或多个绝缘层。在一些实施例中，电介质层420包括(例如)如图2中所描绘的多个绝缘材料层，但其它配置也在本发明的范围内。每一绝缘层可包括选自由二氧化硅、氮化硅及氮氧化硅组成的群组的材料。每一绝缘层可具有至少约10纳米厚的厚度，例如在约10纳米与约10,000纳米之间、在约10纳米与约5,000纳米之间、在约50纳米与约400纳米之间或在约100纳米与约400纳米之间，例如约50纳米、100纳米或200纳米。如图2中所描绘，电介质层420包括三个层。所述层中的一者、两者或三者可形成在单晶半导体处置晶片100上。所述层中的一者、两者或三者可形成在单晶半导体施体晶片500上。又进一步，所述层中的一者或两者可形成在单晶半导体处置晶片100上，且所述层中的一者或两者可形成在单晶半导体施体晶片500上。
离子植入可在市售仪器(例如应用材料量子二号(Applied Materials QuantumII)、量子跳跃(Quantum LEAP)或量子X(Quantum X))中执行。植入的离子包含He、H、H2或其组合。离子植入是以足以在半导体施体衬底中形成损坏层的密度及持续时间执行。植入密度可在从约1012个离子/平方厘米到约1017个离子/平方厘米的范围内，例如从约1014个离子/平方厘米到约1017个离子/平方厘米、例如从约1015个离子/平方厘米到约1016个离子/平方厘米。植入能量可在从约1keV到约3,000keV的范围内，例如从约10keV到约3,000keV。植入能量可在从约1keV到约3,000keV的范围内，例如从约5keV到约1,000keV、或从约5keV到约200keV、或从5keV到约100keV或从5keV到约80keV。植入的深度确定最终SOI结构中的单晶半导体装置层的厚度。离子可经植入到在约100埃与约30,000埃之间的深度，例如在约200埃与约20,000埃之间、例如在约2000埃与约15,000埃之间或在约15,000埃与约30,000埃之间。在一些实施例中，可需要使单晶半导体施体晶片(例如，单晶硅施体晶片)在植入之后经受清洁。在一些优选实施例中，清洁可包含Piranha清洁其后接着DI水冲洗，及SC1/SC2清洁。
在本发明的一些实施例中，其中具有通过He+、H+、H2 +及其任何组合的离子植入物形成的离子植入区域的单晶半导体施体晶片500是在足以在单晶半导体施体衬底中形成热活化的分裂平面的温度下退火。合适工具的实例可为简单箱式炉，例如蓝M(Blue M)型号。在一些优选实施例中，经离子植入的单晶半导体施体衬底是在从约200℃到约350℃、从约225℃到约325℃，优选约300℃的温度下退火。热退火可发生达从约2小时到约10小时(例如从约2小时到约8小时)的持续时间。这些温度范围内的热退火足以形成热活化的分裂平面。在热退火以活化分裂平面之后，优选清洁单晶半导体施体衬底表面。
在一些实施例中，经离子植入及任选地清洁及任选地退火的单晶半导体施体晶片500经受氧等离子体及/或氮等离子体表面活化。在一些实施例中，氧等离子体表面活化工具是市售工具，例如可购自依威集团的工具，例如
Figure BDA0002348008290000211
低温等离子体活化系统。经离子植入及任选地清洁的单晶半导体施体晶片经装载到腔室中。所述腔室是经抽空且用O2回填到小于大气压的压力以由此产生等离子体。单晶半导体施体晶片经暴露到这个等离子体达所要时间(其可在从约1秒到约120秒的范围内)。执行氧等离子体表面氧化以使单晶半导体施体衬底的前表面亲水且适于接合到根据上文所描述的方法制备的单晶半导体处置衬底。
接着使单晶半导体施体晶片500的亲水前表面与单晶半导体处置晶片100的前表面紧密接触以由此形成经接合结构。根据本发明的方法，单晶半导体施体晶片500的前表面及单晶半导体处置晶片100的前表面中的每一者可包括一或多个绝缘层。所述绝缘层形成经接合结构的电介质层。参考图2，展示实例性电介质层420。如其中所描绘，经接合结构的电介质层420可包括第一氧化物层200、氮化物层300、第二氧化物层400。进一步配置是在本发明的范围内。
因为机械接合可能相对较弱，所以可进一步使经接合结构退火以固化单晶半导体施体晶片500与单晶半导体处置晶片100之间的接合。在本发明的一些实施例中，经接合结构是在足以在单晶半导体施体衬底中形成热活化的分裂平面的温度下退火。合适工具的实例可为简单箱式炉，例如蓝M(Blue M)型号。在一些实施例中，经接合结构是在从约200℃到约400℃、从约300℃到约400℃，例如从约350℃到约400℃的温度下退火。
在一些实施例中，退火可发生在相对较高压力下，例如在约0.5MPa与约200MPa之间，例如在约0.5MPa与约100MPa之间、例如在约0.5MPa与约50MPa之间或在约0.5MPa与约10MPa之间或在约0.5MPa与约5MPa之间。在常规接合方法中，温度有可能受“自动分裂”限制。这发生在植入平面处的薄片的压力超过外部等静压力时。因此，常规退火可由于自动分裂而限于在约350℃与约400℃之间的接合温度。在植入及接合之后，晶片是较弱地固持在一起。但晶片之间的间隙足以防止气体穿透或逸出。弱接合可通过热处理加强，但在植入期间形成的空腔是用气体填充。在加热时，空腔内部的气体加压。估计压力可达到0.2GPa到1GPa(切尔卡欣(Cherkashin)等人，《应用物理杂志(J.Appl.Phys.)》118,245301(2015年))，这取决于剂量。当压力超过临界值时，层分层。这被称为自动分裂或热分裂。其防止退火中的较高温度或较长时间。根据本发明的一些实施例中，接合发生在高压下，例如在约0.5MPa与约200MPa之间，例如在约0.5MPa与约100MPa之间、例如在约0.5MPa与约50MPa之间或在约0.5MPa与约10MPa之间或在约0.5MPa与约5MPa之间，这由此实现高温下的接合。在一些实施例中，经接合结构是在从约300℃到约700℃、从约400℃到约600℃的温度下退火，例如在约400℃到约450℃之间或甚至在约450℃到约600℃之间或在约350℃到约450℃之间。增加热预算将对接合强度具有积极影响。热退火可发生达从约0.5小时到约10小时(例如在约0.5小时与约3小时之间)的持续时间，优选约2小时的持续时间。这些温度范围内的热退火足以形成热活化的分裂平面。在常规接合退火中，处置晶片及施体晶片两者的边缘可由于边缘下降而远离。在这个区域中，不存在层转移。其被称为阶台。经加压接合预期减小这个阶台，以使SOI层进一步向外朝向边缘延伸。所述机制是基于经压缩及向外“拉链运动”的经截阻气囊。在热退火以活化分裂平面之后，经接合结构可分裂。
在热退火之后，单晶半导体施体晶片500与单晶半导体处置晶片100之间的接合足够强以经由在分裂平面处分裂经接合结构而起始层转移。分裂可根据所属领域中已知的技术而发生。在一些实施例中，经接合结构可放置在一侧上贴附到固定吸杯且在另一侧上通过额外吸杯贴附到铰链臂上的常规分裂台中。裂纹是在吸杯附接附近起始且可移动臂围绕铰链枢转以使晶片分裂开。分裂移除半导体施体晶片的部分，由此在绝缘体上半导体复合结构上留下单晶半导体装置层600(优选硅装置层)。参见图3。
在分裂之后，经分裂结构可经受高温退火以进一步加强经转移的装置层600与单晶半导体处置晶片100之间的接合。合适工具的实例可为立式炉，例如ASM A400。在一些优选实施例中，经接合结构是在从约1000℃到约1200℃、优选约1000℃的温度下退火。热退火可发生达从约0.5小时到约8小时的持续时间，优选约4小时的持续时间。这些温度范围内的热退火足以加强经转移的装置层与单晶半导体处置衬底之间的接合。
在分裂及高温退火之后，经接合结构可经受经设计以从表面移除薄的热氧化物且清洁颗粒的清洁工艺。在一些实施例中，可通过在使用H2作为载气的水平流单晶片外延反应器中经受气相HCl蚀刻工艺而使单晶半导体装置层达到所要厚度及平整度。在一些实施例中，半导体装置层600可具有在约20纳米与约3微米之间的厚度，例如在约20纳米与约2微米之间、例如在约20纳米与约1.5微米之间或在约1.5微米与约3微米之间。
在一些实施例中，外延层可沉积在经转移的单晶半导体装置层600上。经沉积外延层可包括基本上与下层单晶半导体装置层600相同的电特性。替代地，所述外延层可包括不同于下层单晶半导体装置层600的电特性。外延层可包括选自由以下项组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。取决于最终集成电路装置的所要性质，外延层可包括电活性掺杂物，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。外延层的电阻率可在1Ohm-cm到50Ohm-cm(通常从5Ohm-cm到25Ohm-cm)的范围内。在一些实施例中，外延层可具有在约20纳米与约3微米之间的厚度，例如在约20纳米与约2微米之间、例如在约20纳米与约1.5微米之间或在约1.5微米与约3微米之间。
成品SOI晶片包括单晶半导体处置晶片100、电介质层420及半导体装置层600，可接着经受后段制程计量检验且在最后时间使用典型SC1-SC2工艺清洁。
以下非限制性实例说明本发明的实施例。
实例
比较实例1.在无背侧移除的情况下制造SOI晶片
这个比较实例说明缺少用于移除背侧层的任何过程步骤的SOI制造。制备具有15Ω-cm到16Ω-cm的电阻率的二十五(25)个200mm直径单晶硅p型(硼掺杂)晶片。氧浓度经测量为8.0PPMA(SEMI MF 1188-1105)。这些晶片是最终ONO SOI结构的处置晶片。通过在ASMA400XT垂直管中的湿法热氧化而氧化处置晶片以用具有200nm的标称氧化物厚度的二氧化硅层包封所述晶片。所述晶片在管式炉中经受LPCVD氮化物沉积以用厚度目标为175nm的经沉积氮化物包封所述晶片。使用Mirra Mesa 200mm CMP工具运用硅石抛光浆液将二十五个晶片中的每一者的接合表面化学机械抛光到目标厚度75nm。对于设置，将所述批次的前六个晶片抛光达不同持续时间，清洁且接着测量氮化物层厚度以确立移除速率及设置CMP抛光时间。接着，按所述设置的抛光时间抛光剩余19个晶片。清洁且测量所述晶片用于氮化物层厚度、平坦度、翘曲及KLA Tencor SP1表面检验。一个晶片(原始六个经抛光速率设置的晶片中的一者)经受金属取样，从而留下24个晶片用于接合。
制备具有9.5Ω-cm的电阻率的二十五(25)个200mm直径施体硅p型(硼掺杂)晶片的平行群组。氧浓度经测量为8.0PPMA(SEMI MF 1188-1105)。通过在ASM A400XT垂直管中的湿法热氧化而氧化所述施体晶片以用具有200nm的标称氧化物厚度的二氧化硅层包封所述晶片。紧接着进行清洁及表面检验过程以移除在氧化物计量及平坦度/翘曲测量期间由氧化过程或晶片处置所生成的任何颗粒。接着，使用应用材料量子X离子植入机，首先用氦(剂量1.1E16个原子/平方厘米，使用60KeV的能量)且接着用H2 +离子(剂量0.55E16个原子/平方厘米，使用71KeV的能量)植入三个施体晶片。施体晶片通过一系列粗糙及精细清洁及检验以移除由植入过程或处置所产生的任何污染物或颗粒。这产生良好接合所需的均匀、干净无颗粒表面。
将如上文所描那样制备的包括NO电介质层的二十四个处置晶片接合到如上文所描那样产生的24个施体晶片。制备SOI结构的协议如下：
(a)配对：将一对晶片序列化使得施体晶片与处置晶片匹配；
(b)等离子体活化：使用EVG 800低温系列等离子体活化将每一对的施体晶片的接合界面与处置晶片的接合界面等离子体活化，所述EVG 800低温系列等离子体活化使用低压(～0.45mbar)下的氮气及～400kHz的频率下的～60W的顶部电极功率及～50kHz的频率下的～500W的底部电极功率。使所述电极(在操作压力下)通电达总共15s。对于施体接合表面及处置接合表面而按顺序完成(每次一个接合表面)等离子体活化；
(c)冲洗：从等离子体活化腔室移除每一晶片且在去离子晶片中冲洗经活化的接合表面。自旋干燥经冲洗晶片；
(d)接触接合：将施体及处置接合对布置在接合腔室中，其中接合表面面向彼此。将接合腔室压力降低到约150mbar，且使晶片紧密接触。晶片分离是受范德华排斥力限制。在边缘附近将接触接针施加到施体晶片的外表面。接触力是大于局部范德华排斥力。接触接针力致使接合波从接触点发出且在所述波的范围内两个接合表面接合。接合波在所有方向上向外移动到边缘。一旦所述波完全移动到接合对的整个圆周处的边缘，那么接合过程(对于这个阶段)完成；
(e)退火：在处理匣中收集二十四个接合对。在林德伯格(Lindbergh)蓝M(Blue M)对流烘箱中在从约250℃到约375℃的范围内的温度下使所述接合对退火达在1小时到4小时之间以加强接合。此外，退火使氢及氦填充的薄片成核并沿着施体晶片中的植入平面生长。在425℃到475℃或更高的范围内的温度下的退火可致使薄片生长并彼此合并以形成可导致热分裂的分裂平面。在这个实例中，晶片在350℃下接合退火达2小时(其中升温时间及降温时间共计35分钟)；
(f)机械分裂：在充分冷却之后，将接合对机械分裂以形成具有ONO BOX结构的SOI晶片。通过以处置侧向下卡紧接合对而分裂所述结构。安装在枢转上臂上的一系列吸杯(通过施加真空)施加向上力到施体晶片。移动刮刀以接触边缘轮廓之间的接合对且施加力。所述刮刀的力起始施体晶片中的裂纹。裂纹到达填充有薄片及微破裂的植入平面(区)的深度。裂纹凭借来自上臂在施体晶片的背侧上牵拉的所施加应力而在所有方向上扩散。施体晶片的剩余部分与新形成的SOI晶片分离且这个剩余/用过的施体晶片在分裂波传播时从SOI晶片剥离；
(g)表面清洁及检验：清洁及检验新形成的SOI晶片以移除可能已在分裂或晶片处置中产生的任何颗粒。测量层(底部氧化物、氮化物、顶部氧化物及顶部硅)的厚度及平坦度或翘曲；
(h)加强退火：在1000℃下使结构退火达4小时以进一步加强接合界面(预外延平整退火或PESA)。清洁结构以移除在所述退火期间可能形成的氧化物；及
(i)外延薄化：移除分裂损坏且在外延反应器中薄化顶部硅层。将顶部硅从约225nm薄化到148nm的目标。之后，清洁及检验晶片。清洁工艺移除约3nm以留下145nm的最终顶部硅厚度。顶部氧化物厚度是约200nm，氮化物厚度是约75nm且底部氧化物厚度是约200nm。
使用这个工艺的氮化物到氧化物接合质量是极佳的。接合界面的TEM横截面图像未展示明显空隙或不完整接合表面。而且，HF底切数据(接合界面处的HF的向内芯吸作用的检查)非常低，平均约2.5微米。通常，使用较低温度的所谓PESA工艺制成的SOI晶片展现至少10微米及通常50微米左右或更高的较高HF底切。这是由于在较低温度PESA工艺下氧化物并不流动而在较高温度(例如，1125℃)下氧化物流动的事实。然而，在较高温度下，晶片更容易滑动且可能对于一些SOI产品(例如，电荷捕获层(CTL)SOI晶片)，较高温度将迫使多晶硅CTL层再结晶，从而导致功能性损耗(HD2损耗减小)。
实例2.制造具有经受单侧氧化物及氮化物沉积的处置衬底的SOI晶片
三个处置硅晶片(200mm直径)经受PECVD氧化物沉积工艺，所述PECVD氧化物沉积工艺将具有200nm的厚度的PECVD氧化物层沉积在接合表面上。沉积工具是LAM Sequel C2。使用相同PECVD沉积工具将175nm厚PECVD氮化物层沉积在PECVD氧化物层顶上。一个晶片经受致密化退火，其中晶片在1100℃下在大气压力氮环境中经受退火达4小时。在Mira MesaCMP工具上化学机械抛光两个晶片(其中的一者经致密化)以留下约75nm的氮化物层厚度。因此，未致密化也未抛光一个处置晶片。紧接着进行抛光后清洁工艺以产生干净、干燥表面。接着执行精细清洁及表面检验以产生良好接合所需的均匀、干净、无颗粒表面。
通过在ASM A400XT垂直管中的湿法热氧化而氧化三个施体晶片以用具有200nm的标称氧化物厚度的二氧化硅层包封所述晶片。紧接着进行清洁及表面检验过程以移除在氧化物计量及平坦度/翘曲测量期间由氧化过程或晶片处置所生成的任何颗粒。接着，使用应用材料量子X离子植入机，首先用氦(剂量1.1E16个原子/平方厘米，使用60KeV的能量)且接着用H2 +离子(剂量0.55E16个原子/平方厘米，使用71KeV的能量)植入三个施体晶片。施体晶片通过一系列粗糙及精细清洁及检验以移除由植入过程或处置所产生的任何污染物或颗粒。这产生良好接合所需的均匀、干净无颗粒表面。
制备SOI结构的协议如下：
(a)配对：将一对晶片序列化使得施体晶片与处置晶片匹配；
(b)等离子体活化：使用EVG 800低温系列等离子体活化将每一对的施体晶片的接合界面与处置晶片的接合界面等离子体活化，所述EVG 800低温系列等离子体活化使用低压(～0.45mbar)下的氮气及～400kHz的频率下的～60W的顶部电极功率及～50kHz的频率下的～500W的底部电极功率。使所述电极(在操作压力下)通电达总共15s。对于施体接合表面及处置接合表面而按顺序完成(每次一个接合表面)等离子体活化；
(c)冲洗：从等离子体活化腔室移除每一晶片且在去离子晶片中冲洗经活化的接合表面。自旋干燥经冲洗晶片；
(d)接触接合：将施体及处置接合对布置在接合腔室中，其中接合表面面向彼此。将接合腔室压力降低到约150mbar，且使晶片紧密接触。晶片分离是受范德华排斥力限制。在边缘附近将接触接针施加到施体晶片的外表面。接触力是大于局部范德华排斥力。接触接针力致使接合波从接触点发出且在所述波的范围内两个接合表面接合。接合波在所有方向上向外移动到边缘。一旦所述波完全移动到接合对的整个圆周处的边缘，那么接合过程(对于这个阶段)完成；
(e)退火：在处理匣中收集接合对。在林德伯格(Lindbergh)蓝M(Blue M)对流烘箱中在从约250℃到约375℃的范围内的温度下使接合对退火达在1小时到4小时之间以加强接合。此外，退火使氢及氦填充的薄片成核并沿着施体晶片中的植入平面生长。在425℃到475℃或更高的范围内的温度下的退火可致使薄片生长并彼此合并以形成可导致热分裂的分裂平面。在这个实例中，晶片在350℃下接合退火达2小时(其中升温时间及降温时间共计35分钟)；
(f)机械分裂：在充分冷却之后，将接合对机械分裂以形成具有ONO BOX结构的SOI晶片。通过以处置侧向下卡紧接合对而分裂所述结构。安装在枢转上臂上的一系列吸杯(通过施加真空)施加向上力到施体晶片。移动刮刀以接触边缘轮廓之间的接合对且施加力。所述刮刀的力起始施体晶片中的裂纹。裂纹到达填充有薄片及微破裂的植入平面(区)的深度。裂纹凭借来自在施体晶片的背侧上牵拉的上臂的所施加应力而在所有方向上扩散。施体晶片的剩余部分与新形成的SOI晶片分离且这个剩余/用过的施体晶片在分裂波传播时从SOI晶片剥离；
(g)表面清洁及检验：清洁及检验新形成的SOI晶片以移除可能已在分裂或晶片处置中产生的任何颗粒。表面检验(例如，KLA Tencor SP1)及视觉检验揭露使用沉积在PECVD氧化物上方的PECVD氮化物制成且在接合之前未抛光的ONO SOI晶片具有层转移缺陷(空隙)。测量层(底部氧化物、氮化物、顶部氧化物及顶部硅)的厚度及平坦度或翘曲；
(h)加强退火：在1125℃下使结构退火达4小时以进一步加强接合界面(预外延平整退火或PESA)。这个退火可在从1000℃到1125℃的范围内的温度下达从2小时到4小时的范围内的时间。清洁结构以移除在退火期间可能形成的氧化物；及
(i)外延薄化：移除分裂损坏且在外延反应器中薄化顶部硅层。将顶部硅从约225nm薄化到148nm的目标。之后，清洁及检验晶片。清洁工艺移除约3nm以留下145nm的最终顶部硅厚度。顶部氧化物厚度是约200nm，氮化物厚度是约75nm且底部氧化物厚度是约200nm。
图5A及5B描绘根据这个实例制备的两个晶片的光点缺陷密度图。使用科磊公司(KLA Tencor)SP1表面检验工具测量LPD。图5A描绘经受致密化及抛光的晶片的LPD密度。图5B描绘在抛光之前未经致密化的晶片的LPD密度。所述图展示良好层转移及低缺陷率。
表1展示在后段制程的晶片的翘曲。晶片将由于前侧(具有层)与背侧(不具有层)之间的膜应力差而翘曲。退火工艺看似减少翘曲。这可通过理解退火工艺将缩小层厚度而进行解释。如果这个退火工艺在CMP之前完成，那么对于CMP的材料移除将更少(在这种情况中约少20nm)。
表1实例2晶片的翘曲
工艺 翘曲μm
A PECVD氧化物+PECVD氮化物+退火+CMP 16.46
B PECVD氧化物+PECVD氮化物+CMP 22.06
图6A及6B是处置氮化物与施体氧化物之间的接合界面的TEM横截面图像。图6A描绘经受致密化及抛光的晶片的界面。图6B描绘在抛光之前未经致密化的晶片的界面。氮化物(处置)与氧化物(施体)之间的接合是良好的且界面处不存在明显裂纹、空隙或裂口。界面看似类似于处置(PECVD)氧化物与沉积在PECVD氧化物顶上的处置(PECVD)氮化物之间的界面。由于通过PECVD氧化物产生的粗糙表面(且无使这个层平整的CMP)，PECVD氧化物与氮化物之间的界面比经抛光的氮化物与(相对平整)热氧化物之间的相对界面更粗糙。
实例3.制造具有经受双侧氧化物及单侧氮化物沉积的处置衬底的SOI晶片
三个处置硅晶片(200mm直径)经受热氧化过程，所述热氧化过程用具有200nm的厚度的热氧化物层包封所述晶片。使用相同PECVD沉积工具将175nm厚PECVD氮化物层沉积在所述热氧化物层顶上。一个晶片经受致密化退火，其中晶片在1100℃下在大气压力氮环境中经受退火达4小时。在Mira Mesa CMP工具上化学机械抛光两个晶片(其中的一者经致密化)以留下约75nm的氮化物层厚度。因此，未致密化也未抛光一个处置晶片。紧接着进行抛光后清洁工艺以产生干净、干燥表面。接着执行精细清洁及表面检验以产生良好接合所需的均匀、干净、无颗粒表面。
通过在ASM A400XT垂直管中的湿法热氧化而氧化三个施体晶片以用具有200nm的标称氧化物厚度的二氧化硅层包封所述晶片。紧接着进行清洁及表面检验过程以移除在氧化物计量及平坦度/翘曲测量期间由氧化过程或晶片处置所生成的任何颗粒。接着，使用应用材料量子X离子植入机，首先用氦(剂量1.1E16个原子/平方厘米，使用60KeV的能量)且接着用H2 +离子(剂量0.55E16个原子/平方厘米，使用71KeV的能量)植入三个施体晶片。施体晶片通过一系列粗糙及精细清洁及检验以移除由植入过程或处置所产生的任何污染物或颗粒。这产生良好接合所需的均匀、干净无颗粒表面。
接着在相同于实例2中所揭示的协议下将三个处置晶片接合到三个经氧化施体晶片。图7A及7B描绘根据这个实例制备的两个晶片的光点缺陷密度图。使用科磊公司(KLATencor)SP1表面检验工具测量LPD。图7A描绘经受致密化及抛光的晶片的LPD密度。图7B描绘在抛光之前未经致密化的晶片的LPD密度。如相较于根据实例2的方法制备的晶片，这些晶片的表面缺陷率较高。使未致密化退火晶片热分裂。当晶片在接合退火期间分裂时发生热分裂。如果减小接合加强退火工艺的温度及/或时间，那么可防止热分裂。
表2展示在后段制程的晶片的翘曲。晶片将由于前侧(具有层)与背侧(不具有层)之间的膜应力差而翘曲。退火工艺看似减少翘曲。这可通过理解退火工艺将缩小层厚度而进行解释。如果这个退火工艺在CMP之前完成，那么对于CMP的材料移除将更少(在这种情况中约少20nm)。
表2实例3晶片的翘曲
工艺 翘曲μm
A 热氧化物+PECVD氮化物+退火+CMP 5.36
B 热氧化物+PECVD氮化物+CMP 9.45
比较表1与2，很明显具有热氧化物的晶片具有较少翘曲，这是因为膜应力在两侧上相同。如果从晶片的背侧移除氧化物，那么翘曲将增加。背侧热氧化层可通过自旋处理器使用伯努利卡盘(用于保护SOI顶部硅表面)移除。
图8A及8B是处置氮化物与施体氧化物之间的接合界面的TEM横截面图像。图8A描绘经受致密化及抛光的晶片的界面。图8B描绘在抛光之前未经致密化的晶片的界面。氮化物(处置)与氧化物(施体)之间的接合是良好的且在界面处不存在明显裂纹、空隙或裂口。
实例4.制造具有经受双侧氧化物及双侧氮化物沉积的处置衬底的SOI晶片
三个处置硅晶片(200mm直径)经受热氧化过程，所述热氧化过程用具有200nm的厚度的热氧化物层包封所述晶片。175nm厚LPCVD氮化物层沉积在热氧化物层顶上。在前侧上掩蔽所述晶片。通过等离子体蚀刻移除处置晶片的背侧上的氮化物层。在移除氧化物之前停止等离子体蚀刻(以防止通过等离子体蚀刻在外观上更改裸背侧表面)。接着使用湿法HF蚀刻剥除氧化物。最后，移除前侧掩蔽。这产生在背侧上不具有层的晶片。
一个晶片经受致密化退火，其中晶片在1100℃下在大气压力氮环境中经受退火达4小时。在Mira Mesa CMP工具上化学机械抛光两个晶片(其中的一者经致密化)以留下约75nm的氮化物层厚度。因此，未致密化也未抛光一个处置晶片。紧接着进行抛光后清洁工艺以产生干净、干燥表面。接着执行精细清洁及表面检验以产生良好接合所需的均匀、干净、无颗粒表面。
过在ASM A400XT垂直管中的湿法热氧化而氧化三个施体晶片以用具有200nm的标称氧化物厚度的二氧化硅层包封所述晶片。紧接着进行清洁及表面检验过程以移除在氧化物计量及平坦度/翘曲测量期间由氧化过程或晶片处置所生成的任何颗粒。接着，使用应用材料量子X离子植入机，首先用氦(剂量1.1E16个原子/平方厘米，使用60KeV的能量)且接着用H2 +离子(剂量0.55E16个原子/平方厘米，使用71KeV的能量)植入三个施体晶片。施体晶片通过一系列粗糙及精细清洁及检验以移除由植入过程或处置所产生的任何污染物或颗粒。这产生良好接合所需的均匀、干净无颗粒表面。
接着在相同于实例2中所揭示的协议下将三个处置晶片接合到三个经氧化施体晶片。图9A及9B描绘根据这个实例制备的两个晶片的光点缺陷密度图。使用科磊公司SP1表面检验工具测量LPD。图9A描绘经受致密化及抛光的晶片的LPD密度。图9B描绘在抛光之前未经致密化的晶片的LPD密度。图8B中所描绘的晶片具有在左下侧的表面图中揭露的氮化物层中的刮痕。
表3展示在剥除背侧层之后及在后段制程的裸晶片的翘曲。很明显，翘曲随着背侧层剥除而增加。
表3实例4晶片的翘曲
Figure BDA0002348008290000301
已详细描述本发明，将明白，修改及变动在不脱离所附权利要求书中所定义的本发明的范围的情况下是可行的。
当介绍本发明或其(若干)优选实施例的元件时，冠词“(a/an)”及“所述(the/said)”意指存在所述元件中的一或多者。术语“包括”、“包含”及“具有”旨在包含性且意指可能存在除所列元件以外的额外元件。
鉴于上文，将看到实现本发明的若干目标且获得其它有利结果。
因为可在不脱离本发明的范围的情况下对上述产品及方法做出各种改变，所以在上文描述中所含且在附图中所展示的所有事项应旨在被解释为说明性而非限制意义。

Claims (31)

1.一种制备多层结构的方法，所述方法包括：
(a)在单晶硅处置晶片的前处置表面上形成前处置二氧化硅层及在单晶硅处置晶片的后处置表面上形成后处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；
(b)在所述前处置二氧化硅层上形成前处置氮化硅层及在所述后处置二氧化硅层上形成后处置氮化硅层；
(c)将所述前处置氮化硅层接合到单晶硅施体晶片的前施体表面上的施体二氧化硅层以由此形成经接合结构，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间，且进一步其中所述单晶硅施体晶片包括通过离子植入形成的损坏层；
(d)移除所述后处置氮化硅层；及
(e)移除所述后处置二氧化硅层。
2.根据权利要求1所述的方法，其中步骤(c)发生在步骤(d)之前及在步骤(e)之前。
3.根据权利要求2所述的方法，其中所述后处置氮化硅层是通过等离子体蚀刻移除。
4.根据权利要求2或3所述的方法，其中所述后处置二氧化硅层是通过湿法蚀刻移除。
5.根据权利要求1所述的方法，其中步骤(d)及步骤(e)发生在步骤(c)之前。
6.根据权利要求5所述的方法，其中所述后处置氮化硅层是通过等离子体蚀刻移除。
7.根据权利要求5或6所述的方法，其中所述后处置二氧化硅层是通过湿法蚀刻移除。
8.根据权利要求1到7中任一权利要求所述的方法，其中通过热氧化在所述单晶硅处置晶片的所述前处置表面上形成所述前处置二氧化硅层及在所述单晶硅处置晶片的后处置表面上形成所述后处置二氧化硅层。
9.根据权利要求1到8中任一权利要求所述的方法，其中通过低压化学气相沉积在所述前处置二氧化硅层上形成所述前处置氮化硅层及在所述后处置二氧化硅层上形成所述后处置氮化硅层。
10.根据权利要求1到9中任一权利要求所述的方法，其进一步包括使包括所述前处置二氧化硅层及所述前处置氮化硅层的所述单晶硅处置晶片在足以致密化所述前处置二氧化硅层、所述前处置氮化硅层或两者的温度及持续时间下退火，其中所述退火发生在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前。
11.根据权利要求1到10中任一权利要求所述的方法，其进一步包括在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前离子铣削所述前处置氮化硅层的表面。
12.根据权利要求1到10中任一权利要求所述的方法，其进一步包括在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前化学机械抛光所述前处置氮化硅层的所述表面。
13.根据权利要求1到12中任一权利要求所述的方法，其进一步包括使所述经接合结构在足以加强所述前处置氮化硅层与所述施体二氧化硅层之间的接合的温度下退火且达足以加强所述前处置氮化硅层与所述施体二氧化硅层之间的所述接合的持续时间。
14.根据权利要求1到13中任一权利要求所述的方法，其进一步包括在所述单晶硅施体晶片的所述损坏层处机械分裂所述经接合结构以由此制备包括所述单晶硅处置晶片、所述处置二氧化硅层、所述处置氮化硅层、所述施体二氧化硅层及单晶硅装置层的经分裂结构。
15.一种制备多层结构的方法，所述方法包括：
(a)在单晶硅处置晶片的前处置表面上形成前处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；
(b)在所述前处置二氧化硅层上形成前处置氮化硅层；
(c)使包括所述前处置二氧化硅层及所述前处置氮化硅层的所述单晶硅处置晶片在足以致密化所述前处置二氧化硅层、所述前处置氮化硅层或两者的温度及持续时间下退火；及
(d)将所述前处置氮化硅层接合到单晶硅施体晶片的前施体表面上的施体二氧化硅层以由此形成经接合结构，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间，且进一步其中所述单晶硅施体晶片包括通过离子植入形成的损坏层。
16.根据权利要求15所述的方法，其中通过等离子体增强化学气相沉积在所述单晶硅处置晶片的所述前处置表面上形成所述前处置二氧化硅层及在所述单晶硅处置晶片的后处置表面上形成所述后处置二氧化硅层。
17.根据权利要求15或16所述的方法，其中通过等离子体增强化学气相沉积在所述前处置二氧化硅层上形成所述前处置氮化硅层及在所述后处置二氧化硅层上形成所述后处置氮化硅层。
18.根据权利要求15到17中任一权利要求所述的方法，其进一步包括使包括所述前处置二氧化硅层及所述前处置氮化硅层的所述单晶硅处置晶片在足以致密化所述前处置二氧化硅层、所述前处置氮化硅层或两者的温度及持续时间下退火，其中所述退火发生在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前。
19.根据权利要求15到18中任一权利要求所述的方法，其进一步包括在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前离子铣削所述前处置氮化硅层的表面。
20.根据权利要求15到18中任一权利要求所述的方法，其进一步包括在将所述前处置氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述施体二氧化硅层之前化学机械抛光所述前处置氮化硅层的所述表面。
21.根据权利要求15到20中任一权利要求所述的方法，其进一步包括使所述经接合结构在足以加强所述前处置氮化硅层与所述施体二氧化硅层之间的接合的温度下退火且达足以加强所述前处置氮化硅层与所述施体二氧化硅层之间的所述接合的持续时间。
22.根据权利要求15到21中任一权利要求所述的方法，其进一步包括在所述单晶硅施体晶片的所述损坏层处机械分裂所述经接合结构以由此制备包括所述单晶硅处置晶片、所述处置二氧化硅层、所述处置氮化硅层、所述施体二氧化硅层及单晶硅装置层的经分裂结构。
23.一种制备多层结构的方法，所述方法包括：
(a)在单晶硅施体晶片的前施体表面上形成前施体二氧化硅层，其中所述单晶硅施体晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅施体晶片的所述前施体表面且所述两个表面中的另一者是所述单晶硅施体晶片的所述后施体表面；圆周边缘，其结合所述单晶硅施体晶片的所述前施体表面与所述后施体表面；中心平面，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；及块体区域，其在所述单晶硅施体晶片的所述前施体表面与所述后施体表面之间；
(b)在所述前施体二氧化硅层上形成前施体氮化硅层；
(c)通过所述前施体氮化硅层及所述前施体二氧化硅层植入离子且将离子植入到所述单晶硅施体晶片的所述块体区域中以由此形成损坏层；及
(d)将所述前施体氮化硅层接合到单晶硅处置晶片的前处置表面上的处置二氧化硅层，其中所述单晶硅处置晶片包括：两个主要、大体上平行的表面，所述两个表面中的一者是所述单晶硅处置晶片的所述前处置表面且所述两个表面中的另一者是所述单晶硅处置晶片的所述后处置表面；圆周边缘，其结合所述单晶硅处置晶片的所述前处置表面与所述后处置表面；中心平面，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间；及块体区域，其在所述单晶硅处置晶片的所述前处置表面与所述后处置表面之间。
24.根据权利要求23所述的方法，其中通过等离子体增强化学气相沉积或通过热氧化在所述单晶硅处置晶片的所述前处置表面上形成所述前处置二氧化硅层。
25.根据权利要求23所述的方法，其中通过等离子体增强化学气相沉积或通过热氧化在所述单晶硅施体晶片的所述前施体表面上形成所述前施体二氧化硅层。
26.根据权利要求23到25中任一权利要求所述的方法，其中通过低压化学气相沉积或通过等离子体增强化学气相沉积在所述前施体二氧化硅层上形成所述前施体氮化硅层。
27.根据权利要求23到26中任一权利要求所述的方法，其进一步包括使包括所述前施体二氧化硅层及所述前施体氮化硅层的所述单晶硅施体晶片在足以致密化所述前施体二氧化硅层、所述前施体氮化硅层或两者的温度及持续时间下退火，其中所述退火发生在将所述前施体氮化硅层接合到单晶硅处置晶片的所述前处置表面上的所述处置二氧化硅层之前。
28.根据权利要求23到27中任一权利要求所述的方法，其进一步包括在将所述前施体氮化硅层接合到单晶硅施体晶片的所述前施体表面上的所述处置二氧化硅层之前离子铣削所述前施体氮化硅层的表面。
29.根据权利要求23到27中任一权利要求所述的方法，其进一步包括在将所述前施体氮化硅层接合到单晶硅施体晶片的所述前处置表面上的所述处置二氧化硅层之前化学机械抛光所述前施体氮化硅层的所述表面。
30.根据权利要求23到29中任一权利要求所述的方法，其进一步包括使所述经接合结构在足以加强所述处置二氧化硅层与所述施体氮化硅层之间的接合的温度下退火且达足以加强所述处置二氧化硅层与所述施体氮化硅层之间的所述接合的持续时间。
31.根据权利要求23到30中任一权利要求所述的方法，其进一步包括在所述单晶硅施体晶片的所述损坏层处机械分裂所述经接合结构以由此制备包括所述单晶硅处置晶片、所述处置二氧化硅层、所述施体氮化硅层、所述施体二氧化硅层及单晶硅装置层的经分裂结构。
CN201880044300.6A 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法 Active CN111033719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311011285.4A CN117038572A (zh) 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762532417P 2017-07-14 2017-07-14
US62/532,417 2017-07-14
PCT/US2018/036091 WO2019013904A1 (en) 2017-07-14 2018-06-05 METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311011285.4A Division CN117038572A (zh) 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN111033719A true CN111033719A (zh) 2020-04-17
CN111033719B CN111033719B (zh) 2023-08-18

Family

ID=62751565

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880044300.6A Active CN111033719B (zh) 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法
CN202311011285.4A Pending CN117038572A (zh) 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311011285.4A Pending CN117038572A (zh) 2017-07-14 2018-06-05 绝缘体上半导体结构的制造方法

Country Status (8)

Country Link
US (2) US10475696B2 (zh)
EP (4) EP3989272A1 (zh)
JP (2) JP7034186B2 (zh)
KR (1) KR102390772B1 (zh)
CN (2) CN111033719B (zh)
SG (2) SG11201913769RA (zh)
TW (1) TWI750389B (zh)
WO (1) WO2019013904A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742138A (zh) * 2019-01-02 2019-05-10 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077150A (ja) * 1999-06-30 2001-03-23 Seiko Epson Corp 半導体装置およびその製造方法
US6506663B1 (en) * 1998-12-10 2003-01-14 Stmicroelectronics S.R.L. Method for producing an SOI wafer
JP2008210909A (ja) * 2007-02-26 2008-09-11 Toshiba Corp 半導体装置の製造方法
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010515254A (ja) * 2006-12-26 2010-05-06 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 半導体オンインシュレータ構造体を製造する方法
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US20130011996A1 (en) * 2011-07-05 2013-01-10 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2017087393A1 (en) * 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
KR100268800B1 (ko) * 1997-06-26 2000-10-16 김영환 접합형 soi기판의 제조방법
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
EP1665367A2 (en) 2003-09-26 2006-06-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
JP2006114847A (ja) * 2004-10-18 2006-04-27 Sony Corp 半導体装置、及び貼り合わせ基板の製造方法
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP4621613B2 (ja) * 2006-03-09 2011-01-26 株式会社東芝 半導体装置の製造方法
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
WO2008105101A1 (ja) * 2007-02-28 2008-09-04 Shin-Etsu Chemical Co., Ltd. 貼り合わせ基板の製造方法および貼り合わせ基板
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2926672B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
EP2105957A3 (en) 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
JP5663150B2 (ja) 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2942911B1 (fr) 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) * 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8377799B2 (en) * 2010-03-31 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US20120003475A1 (en) * 2010-06-30 2012-01-05 Uop Llc Synthesis Methodology to Produce Nano Metal Organic Framework Crystals
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
KR101913322B1 (ko) 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8735263B2 (en) * 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US8846493B2 (en) 2011-03-16 2014-09-30 Sunedison Semiconductor Limited Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
FR2984597B1 (fr) 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8853054B2 (en) * 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US9922866B2 (en) * 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US20170087393A1 (en) * 2015-09-25 2017-03-30 Gravity Wells Technology, Inc. Fire suppression and/or extinguishment systems and devices
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6506663B1 (en) * 1998-12-10 2003-01-14 Stmicroelectronics S.R.L. Method for producing an SOI wafer
JP2001077150A (ja) * 1999-06-30 2001-03-23 Seiko Epson Corp 半導体装置およびその製造方法
JP2010515254A (ja) * 2006-12-26 2010-05-06 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 半導体オンインシュレータ構造体を製造する方法
JP2008210909A (ja) * 2007-02-26 2008-09-11 Toshiba Corp 半導体装置の製造方法
US20090111236A1 (en) * 2007-10-31 2009-04-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010080834A (ja) * 2008-09-29 2010-04-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20120034758A1 (en) * 2010-08-05 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US20130011996A1 (en) * 2011-07-05 2013-01-10 Renesas Electronics Corporation Method of manufacturing semiconductor device
WO2017087393A1 (en) * 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742138A (zh) * 2019-01-02 2019-05-10 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管
CN109742138B (zh) * 2019-01-02 2022-12-16 北京工业大学 具有低温度敏感性的SOI SiGe异质结双极晶体管

Also Published As

Publication number Publication date
JP7034186B2 (ja) 2022-03-11
JP7274631B2 (ja) 2023-05-16
EP3989272A1 (en) 2022-04-27
EP3652780A1 (en) 2020-05-20
CN117038572A (zh) 2023-11-10
US10796946B2 (en) 2020-10-06
SG10201913850VA (en) 2020-03-30
SG11201913769RA (en) 2020-01-30
US20200035544A1 (en) 2020-01-30
EP4432331A2 (en) 2024-09-18
TWI750389B (zh) 2021-12-21
WO2019013904A1 (en) 2019-01-17
JP2022084662A (ja) 2022-06-07
JP2020526918A (ja) 2020-08-31
KR20200026836A (ko) 2020-03-11
EP3993018A1 (en) 2022-05-04
EP3993018B1 (en) 2024-09-11
CN111033719B (zh) 2023-08-18
EP3652780B1 (en) 2022-01-05
US10475696B2 (en) 2019-11-12
US20190019721A1 (en) 2019-01-17
KR102390772B1 (ko) 2022-04-25
TW201909289A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US11145538B2 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
CN107533953B (zh) 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
TWI626690B (zh) 使半導體表面平整之製造方法
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
EP3427293B1 (en) Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
JP7274631B2 (ja) 絶縁体上半導体構造の製造方法
US20240258155A1 (en) Methods of manufacturing semiconductor-on-insulator wafers having charge trapping layers with controlled stress
TW202503979A (zh) 製造具有受控應力之電荷捕捉層之絕緣體上半導體晶圓之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant