[go: up one dir, main page]

JP4718134B2 - 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法 - Google Patents

相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法 Download PDF

Info

Publication number
JP4718134B2
JP4718134B2 JP2004186458A JP2004186458A JP4718134B2 JP 4718134 B2 JP4718134 B2 JP 4718134B2 JP 2004186458 A JP2004186458 A JP 2004186458A JP 2004186458 A JP2004186458 A JP 2004186458A JP 4718134 B2 JP4718134 B2 JP 4718134B2
Authority
JP
Japan
Prior art keywords
current
write
phase change
voltage
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004186458A
Other languages
English (en)
Other versions
JP2005158221A (ja
Inventor
趙柏衡
郭忠根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005158221A publication Critical patent/JP2005158221A/ja
Application granted granted Critical
Publication of JP4718134B2 publication Critical patent/JP4718134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、半導体メモリに係るもので、特に相変化メモリ装置におけるライトドライバ回路及びライト電流印加方法に関する。
通常、RAMは、コンピューターシステム、通信用機器などのような電子的システム内でデータを保持するための素子として用いられる。
特別なRAMメモリセルは相変化物質を含む。相変化物質を二つの物理的状態中の一つにセッティングすることにより、相変化物質から構成された相変化メモリセル内にデータが保持することができる。例えば、相変化物質の第１物理的状態は高抵抗状態を含み、第２物理的状態は低抵抗状態を含むことができる。ここで、前記高抵抗状態がバイナリ１を表現し、前記低抵抗状態はバイナリ０を表現するようになる。
複数の相変化メモリセルを有するメモリセルアレイを含む相変化メモリ装置は、DRAMの代用として電子的システム内に採用されることになる。
図９は、通常の相変化メモリ素子の適用例を示した携帯用電子システムの回路ブロック図である。バスラインL3を通じてマイクロプロセッサ４に連結された相変化メモリ装置１０は、携帯用電子システムのメインメモリとして機能する。バッテリ２は、電源ラインL４を通じてマイクロプロセッサ４、I/O（入出力部）６及び相変化メモリ装置１０に電力を供給する。受信データがラインL１を通じてI/O６に提供される場合、マイクロプロセッサ４は、ラインL２を通じてその受信データを受信し処理した後に、バスラインL３を通じて相変化メモリ装置１０に受信または処理されたデータを印加する。相変化メモリ装置１０は、バスラインL３を通じてそのデータをメモリセルに格納する。また、メモリセルに格納されたデータは、マイクロプロセッサ４によりリードされてI/O６を通じて外部に出力されう。
バッテリ２の電力が電源ラインL４に供給されていない場合でも、相変化メモリ装置１０のメモリセルに格納されたデータは、相変化物質の特性により、消失しないで保持される。即ち、相変化メモリ装置１０は、DRAMとは異なって不揮発性メモリである。さらに、高速動作及び低消費電力特性は、相変化メモリ装置１０が有する他の長所である。 図１０は、図９の相変化メモリ装置１０の概略的回路ブロック図である。図示したように、相変化メモリセル５２の他は、通常のDRAMが有する回路機能ブロック、例えば、アドレスバッファと信号発生回路２０、ローデコーダー３０、コラムパスとコラムデコーダー４０、ライトドライバ回路１００、リード増幅回路６０、及びデータ入出力バッファ７０が示される。しかし、このような回路機能ブロックの細部的構成及び動作は、相変化メモリセル５２のリード及びライト動作特性に基因してDRAMの対応するブロックとは少し異なる。
図１０において、メモリセルアレイ及びセンスアンプ５０内でメモリセルアレイを構成する単位メモリセル５２は、一つのアクセストランジスタNTと一つの可変抵抗体GSTで構成される。可変抵抗体GSTは、相変化物質に相当する。アクセストランジスタNTのゲートは、メモリセルアレイの行を構成するワードラインWLと連結され、可変抵抗体GSTの一端はメモリセルアレイの列を構成するビットラインBLと連結される。可変抵抗体GSTは、他の方式においては、DRAMセルを構成するキャパシタの位置にも連結されうる。
可変抵抗体GSTとして機能する相変化物質は、図１１に示すような状態変化を有する。図１０の相変化メモリセル５２内の相変化物質に対応する状態変化を示す図１１を参照すると、上部電極５６と下部電極５４との間に挟まれた相変化物質膜５５が示される。相変化物質膜５５は、温度及びヒーティング時間に従って相が結晶化または非晶質化されることにより、抵抗値が変化する相変化物質、例えばGexSbyTez（以下、GST）などで構成されうる。
図１２は、図１１の相変化物質についての時間対温度に対する相変化の特性を示す。図面において横軸は時間を示し、縦軸は温度Tを示す。相変化物質GSTの非晶質化状態は、グラフ中の参照符号１２、１０、１４で示されるように、相変化物質GSTを溶融点Tｍ以上に加熱した後、急速に冷却させることにより達成される。また、結晶化状態はグラフ符号２２、２０、２４で示されるように、相変化物質を一定時間の間に結晶化温度Tx以上に加熱した後、冷却させることにより達成される。図１１の符号ST1、ST2で示されるように、相変化物質GSTの状態が非晶質化状態から結晶化状態に変わる場合をセット（SET）と定義し、結晶化状態から非晶質化状態に再度変わる場合をリセット（RESET）と定義する。相変化物質GSTが非晶質化状態として存在する場合、抵抗値は結晶化状態として存在する場合の抵抗値に比べ顕著に大きい。
図１１の相変化物質膜５５を加熱する方法は、レーザービームを用いる方法と電流を用いる方法などがあり、メモリチップの実現容易性の側面から電流を用いる方法の方が有利である。電流を用いる方法を適用する際、相変化物質膜５５は、電流の強さ及び電流の印加時間に従い発生するジュール熱（joule heating）によりセットまたはリセット状態にすることができる。
図１３は、図１１の相変化物質をジュール熱により第１、第２状態に変化させるための電流パルスの波形を示す図である。図１２と同様に、横軸は時間Tを示し、縦軸は電流Iを示す。図１３において電流の強さを示す電流レベルを比較すると、リセットパルスG１のレベルはセットパルスG２のレベルよりも高い。電流の印加時間を比較すると、セットパルスG２の印加時間はリセットパルスG１の印加時間よりも長い。つまり、ここで、図１３のリセットパルスG１とセットパルスG２は、ライト動作モードでバイナリ１またはバイナリ０を格納するためにメモリセルに印加されるべきライト電流を意味する。
以下、より具体的な例を例供するために、図１０ないし図１３を参照して相変化メモリセル５２にデータを格納する動作、即ち、ライト動作（あるいは、プログラム動作）を概略的に説明し、次いで、格納されたデータを感知して外部に出力するリード動作を説明する。
図９のメモリセルアレイ及びセンスアンプ５０内の第1ワードラインWL１と第１ビットラインBL１との間に連結された相変化メモリセル５２にライトデータWDATAを格納する場合と仮定すると、ローデコーダー３０のアドレスデコーディング動作により第１ワードラインWL1が活性化される。一方、コラムパス及びコラムデコーダー４０のデコーディング動作により第１ビットラインBL１が選択される。データ入出力バッファ７０を通じて印加されるライトデータWDATAは、ライトドライバ回路１００に印加される。ライトドライバ回路１００は、ライトデータWDATAが論理１である場合、図１３に示されるリセットパルスG1をシングルデータラインSDLにライト電流として印加する。ライトドライバ回路１００は、ライトデータWDATAが論理０である場合、図１３に示されるようなセットパルスG２をシングルデータラインSDLにライト電流として印加する。リセットパルスG１が第1ビットラインBL１に印加されると、選択された相変化メモリセル５２の相変化物質膜５５は、図１２の温度グラフ１０のような温度に加熱されてから冷却されるため、図１１のメモリセル５２−１のようにリセットされる。つまり、リセットされたメモリセル５２は高抵抗状態を有するため、データ１を保持するメモリセルとして機能する。一方、セットパルスG１が第1ビットラインBL１に印加されると、選択された相変化メモリセル５２の相変化物質膜５５は、図１２の温度グラフ２０のような温度に加熱されてから冷却されるため、図１１のメモリセル５２−２のようにセットされる。つまり、セットされたメモリセル５２は、相対的に低抵抗状態を有するため、データ０を保持するメモリセルとして機能する。
データ１または０としてメモリセル５２に保持されたデータは、第1ワードラインWL１と第1ビットラインBL１が選択される場合に、第1ビットラインBL１を通じてリードされる。データ１が保持された場合には、メモリセル５２は高抵抗状態であるため、ビットラインBL１から接地へ流れるセル貫通電流のレベルは相対的に低い。また、データ０が保持された場合には、メモリセル５２は低抵抗状態であるため、セル貫通電流のレベルは相対的に高い。従って、セル貫通電流による電流変化を感知する電流センスアンプをビットラインに連結して駆動させるか、または、セル貫通電流による電圧変化を感知する電圧センスアンプを前記ビットラインに連結して駆動させることにより、メモリセル５２に保持されたデータが１であるか０であるかを判読することができる。１または０としてリードされたデータは、コラムパス及びコラムデコーダー４０、並びにリード増幅回路６０を経てデータ入出力バッファ７０に出力される。ここで、リード増幅回路６０は、ビットラインセンスアンプから出力されたデータを再度増幅する役割を果たす回路である。
相変化メモリセルからデータをリードする回路についての技術が、特許文献１（Lowrey等に２００３年８月１９日付で付与された米国特許第６，６０８，７７３号）に開示されている。
また、相変化メモリセルを形成する回路についての技術が、特許文献２（Heon Lee等に２００３年８月１２日付で付与された米国特許第６，６０５，８２１号）に開示されている。
そして、相変化メモリ素子においてライト動作を行う技術の例が、特許文献３（Lowrey等に２００３年４月８日付で付与された米国特許第６，５４５，９０７号）に開示されている。特許文献３には、ライト電流としてのリセットパルスとセットパルスによりライト動作を行う方法が開示されているが、ライトドライバ回路などのようなライト電流生成回路において電流出力シフトが発生するか、または相変化物質を有する相変化メモリセルが外部要因及び工程変化に基因して相変化特性シフトを有する場合におけるライト電流の出力調節に対する対策が不足している。
即ち、外部要因及び工程変化に基因してライトドライバ回路などのようなライト電流生成回路の電流出力が規定した値で発生しない場合に、リセットパルス及びセットパルスの電流レベルも規定した値で生成しないため、ライト動作の信頼性が低下することになる。また、相変化物質を有する相変化メモリセルが外部要因及び工程変化に基因して相変化特性シフトを有する場合に、リセットまたはセットパルスの電流レベルが規定した値に印加されるとしてもライト動作の信頼性は保障されにくい。ライト動作の信頼性が低い場合、相変化メモリ装置の製造収率は低下しうる。
従って、ライトドライバ回路から出力されるライト電流をメモリセルアレイブロック別にまたはメモリチップ別に調節してライト動作をより正確に行い得る技術が必要とされる。
米国特許第６，６０８，７７３号公報 米国特許第６，６０５，８２１号公報 米国特許第６，５４５，９０７号公報
そこで、本発明の第１の目的は、このような従来の問題点を解決することができる相変化メモリ装置におけるライトドライバ回路及びライト電流印加方法を提供することにある。
本発明の第２の目的は、ライト電流生成回路で電流出力シフトが発生する場合においてもライト動作の信頼性を保障または最大化し得る相変化メモリ装置におけるライトドライバ回路及びライト電流印加方法を提供することにある。
本発明の第３の目的は、相変化物質を有する相変化メモリセルが外部要因及び工程変化に基因して相変化特性シフトを有する場合にライト電流の出力を調節することができる相変化メモリ素子におけるライトドライバ回路及びライト電流印加方法を提供することにある。
本発明の第４の目的は、相変化メモリセルをリセットまたはセットするためのライト電流の強さを調節することができるライトドライバ回路を提供することにある。
本発明の第５の目的は、製造工程及び外部要因により出力シフトされたセット電流及びリセット電流を補正し得る相変化メモリ装置におけるライトドライバ回路及びライト電流印加方法を提供することにある。
本発明の第６の目的は、セット電流とリセット電流のレベルをヒューズプログラムにより増減出力することができるライトドライバ回路を提供することにある。
このような目的を達成するため、本発明の実施形態に従うライトドライバ回路は、第１または第２抵抗状態を有する相変化メモリセルが複数のワードラインとビットラインとの交差するインターセクションごとに連結されたマトリックス形態のメモリセルアレイを備えた相変化メモリ装置におけるライト動作のための回路に係り、前記相変化メモリセルの抵抗状態を変化させるために印加される第１及び第２状態パルスのうち一つを印加されるライトデータの論理状態に応じて選択し、第１または第２選択パルスとして出力するパルス選択部と、前記第１選択パルス信号が印加される場合は、プログラムされた第１電流パスを形成して電流出力シフト及び相変化特性シフトに従って調節された第１レベルの電圧を出力し、前記第２選択パルス信号が印加される場合は、プログラムされた第２電流パスを形成して電流出力シフト及び相変化特性シフトに従って調節された第２レベルの電圧を出力するライト電流制御部と、前記ライト電流制御部の出力電圧に応じてライト電流を生成する電流駆動部と、を備える。
好ましくは、前記ライト電流制御部は、前記第１選択パルス信号に応じて前記第１電流パスを形成し、前記第１電流パスを通じて流れる電流がヒューズプログラムにより減少されるようにするリセット電流調節部と、前記第２選択パルス信号に応じて前記第２電流パスを形成し、前記第２電流パスを通じて流れる電流がヒューズプログラムにより減少されるようにするセット電流調節部と、前記第１、第２電流パスの電流供給端に電圧出力ノードが連結され、ヒューズプログラムにより前記電圧出力ノードの電圧レベルが減少されるようにし、前記第１または第２電流パスを通じて流れる電流量に従って調節された前記第１または第２レベルの電圧を前記電圧出力ノードを通じて出力する出力電圧調節部と、を含む。
また、本発明による相変化メモリセルを備える相変化メモリ装置におけるライト電流印加方法は、前記相変化メモリセルをライト動作モードに進入させる段階と、ライト電流の強さをライトデータの論理状態に従って決定して前記相変化メモリセルに提供するときに、電流出力シフト及び前記相変化メモリセルに対する相変化特性シフトが補償されるようにするため、前記ライト電流の強さを設定されたプログラムにより増加または減少的に調節する段階と、を含む。
上記のような本発明の相変化メモリ装置におけるライトドライバ回路及びライト電流印加方法によると、ライト電流生成回路に電流出力シフトが存在するか、または相変化物質を有する相変化メモリセルが外部要因及び工程変化に起因して相変化特性シフトを有する場合においても、ライト動作がより正確に行われるという効果がある。
以下、図面を参照しながら本発明の望ましい実施形態を詳しく説明する。図面において同一または類似した機能を有する構成要素には、同一または類似した参照符号が付されている。以下では、本発明の望ましい実施形態として多くの具体例が図面とともに説明されているが、これは本分野の通常の知識を有するものに本発明の理解を助けることを目的とするものであり、本発明を限定することを意図したものではない。
図１は、本発明の望ましい実施形態のライトドライバ回路のブロック図である。図１示すライトドライバ回路１００は、パルス選択部１１０、ライト電流制御部１５０、及び電流駆動部１６０を含む。ライト電流制御部１５０は、リセット電流調節部１２０、セット電流調節部１３０及び出力電圧調節部１４０を含む。
パルス選択部１１０は、相変化メモリセルの抵抗状態を変化させるために印加される第１、第２状態パルスP_RESET、P_SETのうち一つを印加されるライトデータWDATAの論理状態に応じて選択し、第１または第２選択パルス信号PRESET、PSETとして出力する。
ライト電流制御部１５０は、第１選択パルス信号PRESETが印加された場合には、プログラムされた第１電流パスを形成して、調節された第１レベルの電圧を電圧出力端V０に出力し、第２選択パルス信号PSETが印加された場合には、プログラムされた第２電流パスを形成して、調節された第２レベルの電圧を電圧出力端V０に出力する。
電流駆動部１６０は、ライト電流制御部１５０の出力電圧に応答してライト電流を発生しラインSDLに印加する。
図２は、図１のパルス選択部１１０の構成例である。図示に示す構成では、パルス選択部１１０は、第１伝送ゲート１１２、第２伝送ゲート１１３及びインバーター１１４を含んで構成される。インバーター１１４は、ライトデータWDATAの論理状態を反転するために連結されたものである。第１伝送ゲート１１２、第２伝送ゲート１１３は、第１及び第２状態パルスP_RESET、P_SETを入力端でそれぞれ受信し、ライトデータを制御端で受信する。従って、ライトデータWDATAの論理状態がハイである場合、第１伝送ゲート１１２がイネーブルされて第１選択パルス信号PRESETが活性化される。反対に、ライトデータWDATAの論理状態がローである場合、第２伝送ゲート１１３がイネーブルされて第２選択パルス信号PSETが活性化される。
図３は、図１のライト電流制御部及び電流駆動部の第１構成例を示した回路図である。図３に示すように、リセット電流調節部１２０は、第１〜第４N型MOSトランジスタ１２１〜１２４と、第１〜第３ヒューズ１２５〜１２７とから構成される。ドレイン−ソースチャンネルが直列連結された第１〜第４N型MOSトランジスタ１２１〜１２４は、それぞれのゲート端子を通じて第１選択パルス信号PRESETを共通に受信する。第１〜第３ヒューズ１２５〜１２７は、第２〜第４N型MOSトランジスタ１２２〜１２４にそれぞれ対応して連結される。例えば、第１ヒューズ１２５がカッティングされた場合は、第１N型MOSトランジスタ１２１のソースに流れる電流は、第２N型MOSトランジスタ１２２を通じてのみ流れる。しかし、第１ヒューズ１２５がカッティングされなかった場合は、第１N型MOSトランジスタ１２１のソースに流れる電流は、第２N型MOSトランジスタ１２２を通過しなくても前記第３N型MOSトランジスタ１２３のドレインに流れることができる。
同様に、セット電流調節部１３０も第１〜第４N型MOSトランジスタ１３１〜１３４と、第１〜第３ヒューズ１３５〜１３７とから構成される。ドレイン−ソースチャンネルが直列連結された第１〜第４N型MOSトランジスタ１３１〜１３４は、それぞれのゲート端子を通じて第２選択パルス信号PSETを共通に受信する。第１〜第３ヒューズ１３５〜１３７は、第２〜第４N型MOSトランジスタ１３２〜１３４にそれぞれ対応して連結される。例えば、第１ヒューズ１３５がカッティングされた場合は、第１N型MOSトランジスタ１３１のソースに流れる電流は、第２N型MOSトランジスタ１３２を通じてのみ接地へ流れる。しかし、第１ヒューズ１３５がカッティングされなかった場合は、第１N型MOSトランジスタ１３１のソースに流れる電流は、第２N型MOSトランジスタ１３２を通過しなくても第３N型MOSトランジスタ１３３のドレインに流れることができる。ノードN０１は電流供給端に相当する。
出力電圧調節部１４０は、第１〜第４P型MOSトランジスタ１４１〜１４４と、第１〜第３ヒューズ１４５〜１４７とから構成される。第１〜第４P型MOSトランジスタ１４１〜１４４のソース端子は共通に電源電圧VDDに連結され、ゲート端子は共通に電圧出力端VOに連結される。第２〜第４P型MOSトランジスタ１４２〜１４４のドレイン端子はそれぞれ対応する第１〜第３ヒューズ１４５〜１４７を通じて電圧出力端VOに共通に連結される。第１P型MOSトランジスタ１４１のドレイン端子は、電圧出力端VOに連結される。例えば、第１ヒューズ１４５がカッティングされた場合は、第２P型MOSトランジスタ１４２のドレイン端子は、電圧出力端VOと電気的に分離された状態であるため、第２P型MOSトランジスタ１４２による駆動電流はなくなる。つまり、第２P型MOSトランジスタ１４２が電流駆動を担わなくなるので、ノードN０１の電圧レベルは、その分だけ低くなる。
図３において、電流駆動部１６０は、P型MOSトランジスタMPDから構成される。P型MOSトランジスタMPDのライト電流の出力レベル、即ち、ライト電流の大きさは、ノードN０１に現れる電圧レベルに依存する。
図４は、図１のライトドライバ回路のライト電流出力に係る動作タイミング図である。図４に示すように、ライトデータWDATAが論理ハイ（１）として印加されるタイム区間内で第１選択パルス信号PRESETが図２の第１伝送ゲート１１２を通じて出力される。第１選択パルス信号PRESETは、図４のタイミング図において矢印符号A1として表示されたように、第１状態パルスP_RESETのライジングエッジに応じて生成される。
一方、ライトデータWDATAが論理ロー（０）として印加されるタイム区間内では、第２選択パルス信号PSETが図２の第２伝送ゲート１１３を通じて出力される。第２選択パルス信号PSETは、図４のタイミング図において矢印符号A2として表示されたように、第２状態パルスP_SETのライジングエッジに応じて生成される。
ライトデータWDATAの論理状態に従ってパルス選択部１１０が第１選択パルス信号PRESETまたは第２選択パルス信号PSETを出力すると、ライト電流制御部１５０内のリセット電流調節部１２０またはセット電流調節部１３０が出力電圧調節部１４０により生成された電圧を接地を通じて一定レベルに放電し始める。このとき、接地を通じて流れる電流量に従って出力電圧調節部１４０の出力電圧V０のレベルが決定される。出力電圧調節部１４０の出力電圧V０のレベルが高い場合は、図３のP型MOSトランジスタMPDの電流ドライビング能力が減少されて、出力ラインSDLに現われるライト電流の出力レベルは低くなる。一方、出力電圧調節部１４０の出力電圧V０のレベルが低い場合は、図５のP型MOSトランジスタMPDの電流ドライビング能力が増加されて、出力ラインSDLに現われるライト電流の出力レベルは高くなる。
図４の波形SDLに示されるように、リセット電流のレベルが参照符号H２のレベルとして出力される場合には、リセット電流のレベルを低くする必要がある。このような場合において、図３のリセット電流調節部１２０内の第１〜第３ヒューズ１２５〜１２７がカッティングの対象となる。例えば、第１ヒューズ１２５をレーザービームなどの光源でカッティングする場合、第１及び第２N型MOSトランジスタ１２１、１２２と、第２及び第３ヒューズ１２６、１２７を通じて電流パスが形成される。このとき、第２N型MOSトランジスタ１２２のターンオン抵抗が電流の流れを妨げるため、接地VSSを通じて流れる電流量は減り、その結果としてノードNO１の電圧レベルは第１ヒューズ１２５がカッティングされなかった場合に比べて高くなる。よって、図５のP型MOSトランジスタMPDの電流ドライビング能力が減少されて、出力ラインSDLに表われるライト電流の出力レベルは、参照符号H１のレベルに低くなる。もし、参照符号H３のレベルまでリセット電流のレベルを低くしなければならない場合は、第２ヒューズ１２６及び第３ヒューズ１２７が追加的にカッティングされる。従って、第１〜第３ヒューズ１２５〜１２７が全てカッティングされた場合、第１〜第４N型MOSトランジスタ１２１〜１２４のドレイン−ソースチャンネルを通じてのみ電流パスが形成されるため、放電電流量は一層減少される。その結果として、P型MOSトランジスタMPDのゲート端子の電圧レベルは以前の場合に比べて高くなり、出力ラインSDLに現われるライト電流の出力レベルは参照符号H３のレベルに低くなることができる。
一方、図４の波形SDLに示されるように、リセット電流のレベルが参照符号H３のレベルとして出力される場合は、リセット電流のレベルを高くする必要がある。そのような場合に図３の出力電圧調節部１４０内の第１〜第３ヒューズ１４５〜１４７がカッティングの対象となる。例えば、第１ヒューズ１４５をレーザービームなどの光源でカッティングする場合は、第２P型MOSトランジスタ１４２は、電源電圧VDDのドライビング動作に寄与しなくなる。よって、ノードNO１の電圧レベルは、第１ヒューズ１４５がカッティングされなかった場合に比べて低くなるため、P型MOSトランジスタMPDの電流ドライビング能力が増加して出力ラインSDLに現われるライト電流の出力レベルは参照符号H１のレベルに上昇する。また、参照符号H２のレベルまでリセット電流のレベルを高くする場合は、第２及び第３ヒューズ１４６、１４７が追加的にカッティングされることができる。よって、第１〜第３ヒューズ１４５〜１４７が全てカッティングされた場合は、第１P型MOSトランジスタ１４１のソース−ドレインチャンネルを通じてのみ電流がドライビングされるため、P型MOSトランジスタMPDのゲート端子の電圧レベルは以前の場合に比べて低くなる。従って、出力ラインSDLに現われるリセット電流の出力レベルは参照符号H２のレベルに上昇されることができる。
続いて、セット電流の調節動作を説明する。図４の波形SDLから示されるように、セット電流のレベルが参照符号H２０のレベルとして出力される場合には、セット電流のレベルを低める必要がある。この場合は、図３のセット電流調節部１３０内の第１〜第３ヒューズ１３５〜１３７がカッティングの対象となる。例えば、第１ヒューズ１３５をレーザービームなどの光源でカッティングする場合は、第１及び第２N型MOSトランジスタ１３１、１３２と、第2及び第３ヒューズ１３６、１３７を通じて電流パスが形成される。このとき、第２N型MOSトランジスタ１３２のターンオン抵抗が電流の流れを妨げるように作用するため、接地VSSを通じて流れる電流量が減り、その結果としてノードN０１の電圧レベルは、第１ヒューズ１３５がノーカッティングされた場合に比べて高くなる。よって、図５のP型MOSトランジスタMPDの電流ドライビング能力が減少されて出力ラインSDLに現われるセット電流の出力レベルは、参照符号H１０のレベルに低くなる。もし、参照符号H３０のレベルまでセット電流のレベルを低める場合は、第２及び第３ヒューズ１３６、１３７が追加的にカッティングされる。従って、第１ヒューズ１３５〜第３ヒューズ１３７が全てカッティングされた場合は、第１N型MOSトランジスタ１３１〜第４N型MOSトランジスタ１３４のドレイン−ソースチャンネルを通じてのみ電流パスが形成されるため、放電電流量は一層減少される。その結果として、P型MOSトランジスタMPDのゲート端子の電圧レベルは以前の場合に比べ高くなり、出力ラインSDLに表われるセット電流の出力レベルは参照符号H３０のレベルまで低くなることができる。一方、セット電流のレベルが参照符号H３０のレベルとして出力される場合には、セット電流のレベルを高くする必要がある。このような場合において、図３の出力電圧調節部１４０内の第１ヒューズ１４５〜第３ヒューズ１４７がカッティングの対象になることができる。例えば、第１ヒューズ１４５をカッティングする場合は、第２P型MOSトランジスタ１４２が電源電圧VDDのドライビング動作に寄与しないため、ノードNO１の電圧レベルは第１ヒューズ１４５がカッティングされなかった場合に比べて低くなる。従って、P型MOSトランジスタMPDの電流ドライビング能力が増加されて、出力ラインSDLに現われるセット電流の出力レベルは参照符号H１０のレベルに上昇する。
上述のように、ライト電流生成回路に電流出力シフトが存在し、または相変化物質を有する相変化メモリセルが外部要因及び工程変化に基因して相変化特性シフトを有する場合においても、増加または減少によって補償されたリセットまたはセット電流をヒューズプログラムにより出力することができる。カッティングの可能なヒューズは、ライト電流の強さがライトデータの論理状態に従って決定されて相変化メモリセルに提供される場合において、ライト電流の強さが増加または減少されるようにする補償プログラム部として機能する。
図５は、図４のライト電流制御部及び電流駆動部の第２構成例を示した回路図である。図５に示すように、リセット電流調節部１２０−１は、第１N型MOSトランジスタ１２１〜第４N型MOSトランジスタ１２４と、第５及び第６N型トランジスタ１２８、１２９とから構成される。ドレイン−ソースチャンネルが直列連結された第１N型MOSトランジスタ１２１〜第４N型トランジスタ１２４は、それぞれのゲート端子を通じて第１選択パルス信号PRESETを共通に受信する。第５N型MOSトランジスタ１２８は、第１及び第２N型MOSトランジスタ１２１、１２２に対応して並列に連結され、第６N型MOSトランジスタ１２９は、第３及び第４N型MOSトランジスタ１２３、１２４に対応して並列に連結される。例えば、第５N型MOSトランジスタ１２８がターンオンされる場合は、第１N型MOSトランジスタ１２１のドレインに現われる電流は、第５N型MOSトランジスタ１２８のドレイン−ソースチャンネルを通じても流れることになる。第５及び第６N型MOSトランジスタ１２８、１２９のゲート端子には、それぞれ対応する制御信号C、Dが印加される。
同様に、セット電流調節部１３０−１も、第１N型MOSトランジスタ１３１〜第４N型MOSトランジスタ１３４と、第５及び第６N型MOSトランジスタ１３８、１３９とから構成される。ドレイン−ソースチャンネルが直列連結された第１N型MOSトランジスタ１３１〜第４N型MOSトランジスタ１３４は、それぞれのゲート端子を通じて第２選択パルス信号PSETを共通に受信する。第５N型MOSトランジスタ１３８は、第１N型MOSトランジスタ１３１及び第２N型MOSトランジスタ１３２に対応して並列に連結され、第６N型MOSトランジスタ１３９は、第３及び第４N型MOSトランジスタ１３３、１３４に対応して並列に連結される。第５及び第６N型MOSトランジスタ１３８、１３９のゲート端子には、それぞれ対応する制御信号C、Dが印加される。第５N型MOSトランジスタ１３８がターンオンされる場合、第１N型MOSトランジスタ１３１のドレインに現われる電流は、第５N型MOSトランジスタ１３８のドレイン−ソースチャンネルを通じても流れることになる。
出力電圧調節部１４０−１は、第１P型MOSトランジスタ１４１〜第４P型MOSトランジスタ１４４と、第５P型MOSトランジスタ１４５〜第７P型MOSトランジスタ１４７とから構成される。第１及び第５〜７P型MOSトランジスタ１４１、１４５〜１４７のソース端子は、共通に電源電圧VDDに連結され、第１〜第４P型MOSトランジスタ１４１〜１４４のゲート端子は、共通に電圧出力端VOに連結される。第５P型MOSトランジスタ１４５〜第７P型MOSトランジスタ１４７のゲート端子には、それぞれ対応する制御信号E、F、Gが印加される。例えば、第５P型MOSトランジスタ１４５がターンオンされる場合、第２P型MOSトランジスタ１４２もターンオンされる。従って、第１P型MOSトランジスタ１４１のターンオン動作と第５P型MOSトランジスタ１４５及び第２P型MOSトランジスタ１４２のターンオン動作に従ってノードNO１の電圧レベルがその分だけ高くなる。
図５において、電流駆動部１６０は、図３の場合と同様にP型MOSトランジスタMPDから構成される。
図５において、リセット電流調節部１２０−１内の第１N型MOSトランジスタ１２１〜第４N型MOSトランジスタ１２４は第１電流パスを動作的に形成し、第５及び第６N型MOSトランジスタ１２８、１２９はダミー電流パスを動作的に形成する。前記ダミー電流パスは、ヒューズプログラムに応答した制御信号A、Bにより制御される。従って、リセット電流調節部１２０−１は、図３のリセット電流調節部１２０の役割とは反対に、リセット電流を増加させる。即ち、前記ダミー電流パスの形成によりノードNO１の電圧レベルは低くなるため、MOSトランジスタMPDの電流ドライビング能力を増加させる。
また、セット電流調節部１３０−１内の第１N型MOSトランジスタ１３１〜第４N型MOSトランジスタ１３４は第１電流パスを動作的に形成し、第５及び第６N型MOSトランジスタ１３８、１３９はダミー電流パスを動作的に形成する。前記ダミー電流パスは、ヒューズプログラムに応答した制御信号C、Dにより制御される。従って、セット電流調節部１３０−１は、図３のセット電流調節部１３０の役割とは反対に、セット電流を増加させる。即ち、前記ダミー電流パスの形成によりノードNO１の電圧レベルは低くなるため、P型MOSトランジスタMPDの電流ドライビング能力を増加させる。
一方、図５において、出力電圧調節部１４０−１内の第５P型MOSトランジスタ１４５〜第７P型MOSトランジスタ１４７は、ダミー電圧供給パスを動作的に形成する。前記ダミー電圧供給パスの遮断または連結は、ヒューズプログラムに応答した制御信号E、F、Gにより制御される。従って、出力電圧調節部１４０−１は、図３の出力電圧調節部１４０の役割とは反対に、電圧出力ノードVOの電圧レベルを増加させる。出力電圧調節部１４０−１のダミー電圧供給パスの動作的連結によりP型MOSトランジスタMPDのゲート端子に印加される電圧レベルは高くなるため、ライト電流としてのリセット電流またはセット電流の出力レベルは低くなる。
図６は、図５の制御信号A、B〜Gを生成するための制御信号発生部の構成例を示した回路図である。図６において、符号１１aは、出力電圧調節部１４０−１に印加される制御信号E、F、Gを生成するための回路で、符号１１ｂは、リセット電流調節部１２０−１及びセット電流調節部１３０−１に印加される制御信号A、B、C、Dを生成するための回路である。
制御信号E、F、Gのうち一つを生成するための回路１１aは、ヒューズFU１、FU２と、互いに従属接続されたダイオード機能のN型MOSトランジスタNM1〜NM４と、インバーターIN１、IN２とから構成される。例えば、制御信号Eを論理ローとして生成する場合、即ち、リセット電流またはセット電流の出力レベルを低める必要がある場合は、ヒューズFU１、FU２がカッティングされる。従って、電源電圧VDDがインバーターIN１の入力ノードに提供されないため、インバーターIN２の出力は論理ローとなる。
制御信号A、B、C、Dのうち一つを生成するための回路１１ｂは、ヒューズFU1、FU2と、互いに従属接続されたダイオード機能のN型MOSトランジスタNM1〜NM4と、インバーターIN１〜IN３とからなる。例えば、制御信号Aを論理ハイとして生成する場合、即ち、リセット電流の出力レベルを高める必要がある場合には、ヒューズFU1、FU2がカッティングされる。従って、電源電圧VDDがインバーターIN１の入力ノードに提供されないため、インバーターIN３の出力は論理ハイとなる。
図７は、図１のライト電流制御部及び電流駆動部の第３構成例を示した回路図である。図７に示すように、リセット電流調節部１２０−２は、第１〜第４N型MOSトランジスタ１２１〜１２４と、第５及び第６N型MOSトランジスタ１２７、１２８と、から構成される。ドレイン−ソースチャンネルが直列連結された第１〜第５N型MOSトランジスタ１２１〜１２４、１２７は、それぞれのゲート端子を通じて第１選択パルス信号PRESETを共通に受信する。第６N型MOSトランジスタ１２８のソース端子は接地に連結され、ドレイン端子は第５N型MOSトランジスタ１２７のソース端子に連結され、ゲート端子は増減制御信号DC-RESETに連結される。例えば、第６N型MOSトランジスタ１２８のゲート端子に印加される増減制御信号DC-RESETの電圧レベルに従って第６N型MOSトランジスタ１２８のドレイン−ソースチャンネルを通じて流れる電流量が増加または減少的に調節される。リセット電流調節部１２０−２内の第１〜第４N型MOSトランジスタ１２１〜１２４は第１電流パスを動作的に形成し、第５及び第６N型MOSトランジスタ１２７、１２８はダミー電流パスを動作的に形成する。前記ダミー電流パスは、ヒューズプログラムに応答した増減制御信号DC-RESETにより制御される。従って、リセット電流調節部１２０−２は、リセット電流を増加または減少させる機能を有する。即ち、前記ダミー電流パスの形成によりノードNO１の電圧レベルは高くなるか又は低くなるため、P型MOSトランジスタMPDの電流ドライビング能力は減少または増加される。
同様に、セット電流調節部１３０−２も、第１〜第４N型MOSトランジスタ１３１〜１３４と、第５及び第６N型MOSトランジスタ１３７、１３８とから構成される。ドレイン−ソースチャンネルが直列連結された第１〜第５N型MOSトランジスタ１３１〜１３４、１３７は、それぞれのゲート端子を通じて第２選択パルス信号PSETを共通に受信する。第６N型MOSトランジスタ１３８のソース端子は接地に連結され、ドレイン端子は第５N型MOSトランジスタ１３７のソース端子に連結され、ゲート端子は増減制御信号DC-SETに連結される。例えば、第６N型MOSトランジスタ１３８のゲート端子に印加される増減制御信号DC-SETの電圧レベルに従って第６N型MOSトランジスタ１３８のドレイン−ソースチャンネルを通じて流れる電流量が増加または減少的に調節される。ここで、リセット電流調節部１３０−２内の第１〜第４N型MOSトランジスタ１３１〜１３４は第１電流パスを動作的に形成し、第５及び第６N型MOSトランジスタ１３７、１３８はダミー電流パスを動作的に形成する。前記ダミー電流パスは、ヒューズプログラムに応答した増減制御信号DC-SETにより制御される。従って、セット電流調節部１３０−２は、セット電流を増加または減少させる機能を有する。即ち、前記ダミー電流パスの形成によりノードNO１の電圧レベルは高くなるか低くなるため、P型MOSトランジスタMPDのドレイン端子を通じて出力されるセット電流のレベルは減少または増加される。
図７において、出力電圧調節部１４０−２は、一つのP型MOSトランジスタ１４１から構成される。P型MOSトランジスタ１４１のソース端子は、電源電圧VDDに連結され、ゲート端子及びドレイン端子は共通に電圧出力端VOに連結される。従って、P型MOSトランジスタ１４１は、ノーマリーターンオンされて、設定された駆動能力に従った電圧をノードNO１に提供する。
図７の電流駆動部１６０は、図３の場合と同様に、P型MOSトランジスタMPDから構成されている。
図８は、図５の増減制御信号を生成するための増減制御信号発生部の構成例を示した回路図である。図８において、符号１３aは、リセット電流調節部１２０−２に印加される増減制御信号DC-RESETを生成するための回路で、符号１３ｂは、セット電流調節部１３０−２に印加される増減制御信号DC-SETを生成するための回路である。
増減制御信号DC-RESETを生成するための回路１３aは、直列に連結された抵抗R1〜R4と、直流電圧の増減をプログラムするためのヒューズF1〜F4と、互いに従属接続されたN型MOSトランジスタNM1〜NM4と、P型MOSトランジスタPM1と、からなる。ここで、レベルダウン部LD内のヒューズF1、F2がカッティングされる場合は、抵抗R3、R4がノードND1から接地VSSに流れる電流を妨げるように作用するため、P型MOSトランジスタPM1のゲート端子に印加される電圧が低くなる。これにより、P型MOSトランジスタPM1はノードND１の電圧を、ヒューズがカッティングされる以前の場合に比べて、低くする役割をする。従って、増減制御信号DC-RESETの直流レベルは低くなる。増減制御信号DC-RESETの直流レベルが低くなる場合は、リセット電流調節部１２０−２内のダミー電流パスを通じて流れる電流が減少されるため、ライト動作のためのリセット電流は減少される。
一方、レベル増加部LU内のヒューズF３、F４がカッティングされる場合は、N型MOSトランジスタNM２、NM３が抵抗を増加させるため、P型MOSトランジスタPM１のゲート端子に印加される電圧は高くなる。よって、P型MOSトランジスタPM１がノードND１の電圧をヒューズF３、F４がカッティングされる以前の場合に比べて弱くターンオンさせるため、増減制御信号DC-RESETの直流レベルが高くなる。増減制御信号DC-RESETの直流レベルが高くなる場合は、リセット電流調節部１２０−２内のダミー電流パスを通じて流れる電流が増加され、ライト動作のためのリセット電流が増加されるようになる。
同様に、増減制御信号DC-SETを生成するための回路１３ｂは、直列に連結された抵抗R１〜R４と、直流電圧の増減をプログラムするためのヒューズF１〜F４と、互いに従属されたN型MOSトランジスタNM１〜NM４と、P型MOSトランジスタPM１と、からなる。ここで、レベルダウン部LD内のヒューズF１、F２がカッティングされる場合は、抵抗R３、R４がノードND１から接地VSSへ流れる電流を妨げるように作用するため、P型MOSトランジスタPM１のゲート端子に印加される電圧が低くなる。それで、P型MOSトランジスタPM１はノードND１の電圧を、ヒューズがカッティングされる以前の場合に比べて低くする役割をする。従って、増減制御信号DC-SETの直流レベルは低くなる。増減制御信号DC-SETの直流レベルが低くなった場合は、セット電流調節部１３０−２内のダミー電流パスを通じて流れる電流が減少するため、ライト動作のためのセット電流が減少される。
一方、レベル増加部LU内のヒューズF３、F４がカッティングされる場合、N型MOSトランジスタNM２、NM３が抵抗を増加させるため、P型MOSトランジスタPM１のゲート端子に印加される電圧は高くなる。従って、P型MOSトランジスタPM１は、ノードND１の電圧を、ヒューズF３、F４がカッティングされる以前の場合に比べて弱くターンオンさせるため、増減制御信号DC-SETの直流レベルが高くなる。増減制御信号DC-SETの直流レベルが高くなる場合、セット電流調節部１３０−２内のダミー電流パスを通じて流れる電流が増加され、ライト動作のためのセット電流が増加されるようになる。
図８の回路から発生する増減制御信号DC-RESET、DC-SETの直流レベルは、リセット電流とセット電流の生成特性に基因して互いに異なる。その場合、前記回路内の抵抗値の適切な調節が行われる必要がある。
上述のような実施形態の説明を通じて明らかに分かるように、ライト電流生成回路が製造要因及び微弱な欠陥により規定されたリセット電流とセット電流を出力できなくて若干の電流出力シフトを有する場合において、上記のようなヒューズプログラムを通じてライト電流の出力レベルをアップまたはダウンに調節して正確に出力することができるようになる。また、相変化物質を有する相変化メモリセルが外部要因及び工程変化に基因して相変化特性シフトを有する場合においても、増加または減少によって補償されたライト電流が本発明のライトドライバ回路を通じて生成されることができる。
以上の説明では、本発明の実施形態に基づき図面を用いて例示的に説明したが、本発明の技術的思想の範囲内で本発明を多様に変形または変更できることは本発明が属する分野の当業者には明白なものである。例えば、思案の異なった場合にライトドライバ回路内の回路構成及びヒューズの個数と結線関係を本発明の技術的思想を逸脱しない範囲で多様な形態に変更できるのは勿論のことである。そして、相変化メモリ装置の適用先は、携帯用電子機器に限定されず、電子的システムに幅広く採用されることができる。
本発明の実施形態によるライトドライバ回路のブロック図である。 図１のパルス選択部の構成例を示した回路図である。 図１のライト電流制御部及び電流駆動部の第１構成例を示した回路図である。 図１のライトドライバ回路のライト電流出力に係る動作タイミング図である。 図１のライト電流制御部及び電流駆動部の第２構成例を示した回路図である。 図５の制御信号を生成する制御信号発生部の構成例を示した回路図である。 図１のライト電流制御部及び電流駆動部の第３構成例を示した回路図である。 図５の増減制御信号を生成する増減制御信号発生部の構成例を示した回路図である。 通常の相変化メモリ装置の適用例を示した携帯用電子システムの回路ブロック図である。 図９の相変化メモリ装置の概略的回路ブロック図である。 図１０の相変化メモリセル内の相変化物質に対する状態変化を示した図である。 図１１の相変化物質の時間対温度に従う相変化特性を示す図である。 図１１の相変化物質を第１、第２状態に変化させるための電流パルスの波形を示した図である。

Claims (17)

  1. 相変化メモリセルを備えた相変化メモリ装置におけるライト動作に関する回路であって、
    ライト電流の強さがライトデータの論理状態に従って決定されて前記相変化メモリセルに提供される場合に、前記相変化メモリセルの状態に対応して前記ライト電流の強さが増加または減少されるようにする補償プログラム部を前記相変化メモリ装置内に備え、
    前記補償プログラム部は、前記ライト電流の強さが増加または減少されるようにするためにカッティング可能なヒューズを含む
    ことを特徴とする回路。
  2. 前記相変化メモリセルが相対的に高抵抗状態を有するようにする場合に印加される前記ライト電流の強さは、前記相変化メモリセルが相対的に低抵抗状態を有するようにする場合に印加される電流の強さよりも大きい
    ことを特徴とする請求項１に記載の回路。
  3. 前記高抵抗状態がデータ”１”に設定される場合に、前記低抵抗状態はデータ”０”に設定される
    ことを特徴とする請求項２に記載の回路。
  4. 第１または第２抵抗状態を有する相変化メモリセルが複数のワードラインとビットが交差するインターセクションごとに連結されたマトリックス形態のメモリセルアレイを備えた相変化メモリ装置におけるライト動作のためのライトドライバ回路であって、
    前記相変化メモリセルの抵抗状態を変化させるために印加される第１及び第２状態パルス中の一つを印加されるライトデータの論理状態に応じて選択し、第１または第２選択パルス信号として出力するパルス選択部と、
    前記第１選択パルス信号が印加される場合に、プログラムされた第１電流パスを形成して調節された第１レベルの電圧を出力し、前記第２選択パルス信号が印加される場合に、プログラムされた第２電流パスを形成して調節された第２レベルの電圧を出力するライト電流制御部と、
    前記ライト電流制御部の出力電圧に応じてライト電流を生成する電流駆動部と、を備える
    ことを特徴とする回路。
  5. 前記パルス選択部は、前記第１及び第２状態パルス入力端にそれぞれ受信し、前記ライトデータを制御端で共通に受信する第１、第２伝送ゲートを含む
    ことを特徴とする請求項４に記載の回路。
  6. 前記ライト電流制御部は、前記第１選択パルス信号に応じて前記第１電流パスを形成し、前記第１電流パスを通じて流れる電流がヒューズプログラムにより減少されるようにするリセット電流調節部と、
    前記第２選択パルス信号に応じて前記第２電流パスを形成し、前記第２電流パスを通じて流れる電流がヒューズプログラムにより減少されるようにするセット電流調節部と、
    前記第１、第２電流パスの電流供給端に電圧出力ノードが連結され、ヒューズプログラムにより前記電圧出力ノードの電圧レベルが減少されるようにし、前記第１または第２電流パスを通じて流れる電流量に従って調節された前記第１または第２レベルの電圧を前記電圧出力ノードを通じて出力する出力電圧調節部と、を含む
    ことを特徴とする請求項４または５に記載の回路。
  7. 前記電流駆動部は、前記出力電圧調節部の前記電圧出力ノードにゲート端子が連結され、ソース端子で電源電圧を受信し、ドレイン端子で前記ライト電流を出力するＰ型ＭＯＳトランジスタから構成される
    ことを特徴とする請求項６に記載の回路。
  8. 第１または第２抵抗状態を有する相変化メモリセルが複数のワードラインとビットラインが交差するインターセクションごとに連結されたマトリックス形態のメモリセルアレイを備えた相変化メモリ装置におけるライト動作のためのライトドライバ回路であって、
    前記相変化メモリセルの抵抗状態を変化させるために印加される第１及び第２状態パルスのうち一つを印加されるライトデータの論理状態に応じて選択し、第１または第２選択パルス信号として出力するパルス選択部と、
    前記第１選択パルス信号が印加される場合に、増加プログラムされた第１電流パスを形成して電流出力シフトまたは前記相変化メモリセルの相変化特性シフトに従って調節された第１レベルの電圧を出力し、前記第２選択パルス信号が印加される場合に、増加プログラムされた第２電流パスを形成して電流出力シフトまたは前記相変化メモリセルの相変化特性シフトに従い調節された第２レベルの電圧を出力するライト電流制御部と、
    前記ライト電流制御部の出力電圧に応じてライト電流を生成する電流駆動部と、を備える
    ことを特徴とする回路。
  9. 前記パルス選択部は、前記第１及び第２状態パルスを入力端でそれぞれ受信し、前記ライトデータを制御端で共通に受信する第１、第２伝送ゲートを含む
    ことを特徴とする請求項８に記載の回路。
  10. 前記ライト電流制御部は、前記第１選択パルス信号に応じて前記第１電流パスを形成し、前記第１電流パスを通じて流れる電流がヒューズプログラムに応答したダミー電流パスにより増加されるようにするリセット電流調節部と、
    前記第２選択パルス信号に応じて前記第２電流パスを形成し、前記第２電流パスを通じて流れる電流がヒューズプログラムに応答したダミー電流パスにより増加されるようにするセット電流調節部と、
    前記第１、第２電流パスの電流供給端に電圧出力ノードが連結され、ヒューズプログラムに応答したダミー電圧供給パスにより前記電圧出力ノードの電圧レベルが増加されるようにし、前記第１または第２電流パスを通じて流れる電流量に従って調節された前記第１または第２レベルの電圧を前記電圧出力ノードを通じて出力する出力電圧調節部と、を含む
    ことを特徴とする請求項８または９に記載の回路。
  11. 前記電流駆動部は、前記出力電圧調節部の前記電圧出力ノードにゲート端子が連結され、ソース端子で電源電圧を受信し、ドレイン端子で前記ライト電流を出力するＰ型ＭＯＳトランジスタから構成される
    ことを特徴とする請求項１０に記載の回路。
  12. 第１または第２抵抗状態を有する相変化メモリセルが複数のワードラインとビットラインが交差するインターセクションごとに連結されたマトリックス形態のメモリセルアレイを備えた相変化メモリ装置におけるライト動作のためのライトドライバ回路であって、
    前記相変化メモリセルの抵抗状態を変化させるために印加される第１及び第２状態パルスのうち一つを印加されるライトデータの論理状態に応じて選択し、第１または第２選択パルス信号として出力するパルス選択部と、
    前記第１選択パルス信号が印加される場合に、増加または減少プログラムされた第１電流パスを形成して調節された第１レベルの電圧を出力し、前記第２選択パルス信号が印加される場合に、増加または減少プログラムされた第２電流パスを形成して調節された第２レベルの電圧を出力するライト電流制御部と、
    前記ライト電流制御部の出力電圧に応じてライト電流を生成する電流駆動部と、を備える
    ことを特徴とする回路。
  13. 前記パルス選択部は、前記第１及び第２状態パルスを入力端でそれぞれ受信し、前記ライトデータを制御端で共通に受信する第１、第２伝送ゲートを含む
    ことを特徴とする請求項１２に記載の回路。
  14. 前記ライト電流制御部は、前記第１選択パルス信号に応じて前記第１電流パスを形成し、前記第１電流パスを通じて流れる電流がヒューズプログラムに応答したダミー電流パスにより増加または減少されるようにするリセット電流調節部と、
    前記第２選択パルス信号に応じて前記第２電流パスを形成し、前記第２電流パスを通じて流れる電流がヒューズプログラムに応答したダミー電流パスにより増加または減少されるようにするセット電流調節部と、
    前記第１、第２電流パスの電流供給端に電圧出力ノードが連結され、前記第１または第２電流パスを通じて流れる電流量に従って調節された前記第１または第２レベルの電圧を前記電圧出力ノードを通じて出力する出力電圧調節部と、を含む
    ことを特徴とする請求項１３に記載の回路。
  15. 前記電流駆動部は、前記出力電圧調節部の前記電圧出力ノードにゲート端子が連結され、ソース端子で電源電圧を受信し、ドレイン端子で前記ライト電流を出力するＰ型ＭＯＳトランジスタから構成される
    ことを特徴とする請求項１４に記載の回路。
  16. 前記ダミー電流パスは、ＤＣ出力回路のプログラムされた出力電圧に応じて前記電流供給端に印加される電流を通過させる
    ことを特徴とする請求項１５に記載の回路。
  17. 相変化メモリセルを備えた相変化メモリ装置におけるライト電流印加方法であって、前記相変化メモリセルをライト動作モードに進入させる段階と、
    ライト電流の強さをライトデータの論理状態に従って決定して前記相変化メモリセルに提供するときに、前記ライト電流の強さを設定されたプログラムにより前記相変化メモリセルの状態に対応して増加または減少的に調節する段階と、を含み、
    ライト電流の強さがライトデータの論理状態に従って決定されて前記相変化メモリセルに提供される場合に、前記相変化メモリセルの状態に対応して前記ライト電流の強さが増加または減少されるようにする補償プログラム部を前記相変化メモリ装置内に備え、前記補償プログラム部は、前記ライト電流の強さが増加または減少されるようにするためにカッティング可能なヒューズを含む
    ことを特徴とするライト電流の提供方法。
JP2004186458A 2003-11-27 2004-06-24 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法 Expired - Fee Related JP4718134B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030084873A KR100558548B1 (ko) 2003-11-27 2003-11-27 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
KR2003-084873 2003-11-27

Publications (2)

Publication Number Publication Date
JP2005158221A JP2005158221A (ja) 2005-06-16
JP4718134B2 true JP4718134B2 (ja) 2011-07-06

Family

ID=34617297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186458A Expired - Fee Related JP4718134B2 (ja) 2003-11-27 2004-06-24 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法

Country Status (3)

Country Link
US (1) US6928022B2 (ja)
JP (1) JP4718134B2 (ja)
KR (1) KR100558548B1 (ja)

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498493B1 (ko) * 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
US7166934B2 (en) * 2003-05-20 2007-01-23 Nvidia Corporation Package-based voltage control
US6965521B2 (en) * 2003-07-31 2005-11-15 Bae Systems, Information And Electronics Systems Integration, Inc. Read/write circuit for accessing chalcogenide non-volatile memory cells
KR100574975B1 (ko) * 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7499306B2 (en) * 2004-09-11 2009-03-03 Samsung Electronics Co., Ltd. Phase-change memory device and method that maintains the resistance of a phase-change material in a set state within a constant resistance range
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
US7272037B2 (en) * 2004-10-29 2007-09-18 Macronix International Co., Ltd. Method for programming a multilevel phase change memory device
US7113424B2 (en) * 2004-11-23 2006-09-26 Infineon Technologies Ag Energy adjusted write pulses in phase-change memories
JP2006210718A (ja) * 2005-01-28 2006-08-10 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8072971B2 (en) * 2005-02-25 2011-12-06 Lsi Corporation Platform architecture and method for making same
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
US7511532B2 (en) * 2005-11-03 2009-03-31 Cswitch Corp. Reconfigurable logic structures
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) * 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7423901B2 (en) * 2006-03-03 2008-09-09 Marvell World Trade, Ltd. Calibration system for writing and reading multiple states into phase change memory
US7499316B2 (en) * 2006-03-31 2009-03-03 Samsung Electronics Co., Ltd. Phase change memory devices and program methods
KR100857742B1 (ko) * 2006-03-31 2008-09-10 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 전류 인가 방법
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
US8134866B2 (en) * 2006-04-06 2012-03-13 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
US7830699B2 (en) 2006-04-12 2010-11-09 Samsung Electronics Co., Ltd. Resistance variable memory device reducing word line voltage
KR100719383B1 (ko) * 2006-04-12 2007-05-18 삼성전자주식회사 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치
KR101258284B1 (ko) * 2006-05-22 2013-04-25 삼성전자주식회사 메모리 소자 구동 회로
US7626858B2 (en) * 2006-06-09 2009-12-01 Qimonda North America Corp. Integrated circuit having a precharging circuit
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
KR100809337B1 (ko) 2006-09-06 2008-03-05 삼성전자주식회사 비휘발성 메모리 장치 및 그 구동 방법
US7859894B2 (en) * 2006-09-20 2010-12-28 Qimonda Ag Energy adjusted write pulses in phase-change memory cells
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) * 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
KR100809339B1 (ko) 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR100890042B1 (ko) * 2006-12-29 2009-03-25 주식회사 하이닉스반도체 입력 버퍼 회로
KR100855966B1 (ko) 2007-01-04 2008-09-02 삼성전자주식회사 멀티 디코딩이 가능한 양방향성 ｒｒａｍ 및 이를 이용하는데이터 기입 방법
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7719899B2 (en) 2007-02-13 2010-05-18 Micron Technology, Inc. Circuits, systems and methods for driving high and low voltages on bit lines in non-volatile memory
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
KR100819061B1 (ko) 2007-03-06 2008-04-03 한국전자통신연구원 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
US8063448B2 (en) * 2007-03-16 2011-11-22 Infineon Technologies Ag Resistive memory and method
TWI331343B (en) * 2007-03-28 2010-10-01 Nanya Technology Corp A compensation circuit and a memory with the compensation circuit
JP5062251B2 (ja) * 2007-03-28 2012-10-31 富士通株式会社 可変抵抗メモリ及びそのデータ書込み方法
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7599211B2 (en) * 2007-04-10 2009-10-06 Infineon Technologies Ag Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
DE102008021093A1 (de) 2007-04-30 2008-11-06 Samsung Electronics Co., Ltd., Suwon Mehrpegelzellen-Phasenänderungsspeicher mit Vor-Leseoperations-Widerstandsdriftausgleich, Speichersysteme mit solchen Speichern und Verfahren zum Lesen von Speichern
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
TWI352359B (en) * 2007-06-13 2011-11-11 Ind Tech Res Inst A writing circuit for a phase change memory
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
KR100919582B1 (ko) * 2007-08-10 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100905169B1 (ko) * 2007-08-10 2009-06-29 주식회사 하이닉스반도체 상 변화 메모리 장치의 동작방법
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7593255B2 (en) 2007-12-07 2009-09-22 Qimonda North America Corp. Integrated circuit for programming a memory element
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
KR100907018B1 (ko) 2008-01-22 2009-07-08 주식회사 하이닉스반도체 라이트 제어 회로를 포함하는 반도체 집적 회로
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
KR100979348B1 (ko) 2008-03-13 2010-08-31 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 제조 방법
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US7729163B2 (en) * 2008-03-26 2010-06-01 Micron Technology, Inc. Phase change memory
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
KR20100013645A (ko) * 2008-07-31 2010-02-10 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US7897954B2 (en) * 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
KR101549979B1 (ko) 2009-03-02 2015-09-03 삼성전자주식회사 양방향 저항성 메모리 장치, 이를 포함하는 메모리 시스템,및 그것의 데이터 입력 방법
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8243497B1 (en) * 2009-11-30 2012-08-14 Micron Technology, Inc. Phase change memory device with reduced programming disturbance
US20130033929A1 (en) * 2010-04-26 2013-02-07 Mosaid Technologies Incorporated Write scheme in a phase change memory
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
JP5306283B2 (ja) * 2010-05-20 2013-10-02 株式会社東芝 不揮発性記憶装置及びその駆動方法
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
JP2012014769A (ja) 2010-06-30 2012-01-19 Elpida Memory Inc 半導体装置およびそのテスト方法
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
KR101212747B1 (ko) 2010-10-28 2012-12-14 에스케이하이닉스 주식회사 커런트 제어 장치 및 이를 포함하는 상변화 메모리
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US9525007B2 (en) 2010-12-28 2016-12-20 Micron Technology, Inc. Phase change memory device with voltage control elements
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9257177B2 (en) 2013-02-19 2016-02-09 Agency For Science, Technology And Research Write control circuits and write control methods
US9520554B2 (en) 2013-03-04 2016-12-13 Micron Technology, Inc. Clamp elements for phase change memory arrays
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
KR20160016386A (ko) * 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
KR101607616B1 (ko) * 2015-05-15 2016-03-30 부경대학교 산학협력단 메모리 저항 스위칭 방법
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
US9570169B1 (en) * 2016-06-03 2017-02-14 International Business Machines Corporation Resistive memory device
KR102313601B1 (ko) * 2017-03-24 2021-10-15 삼성전자주식회사 메모리 장치의 동작 방법
US10373682B2 (en) 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
KR102429421B1 (ko) * 2018-02-14 2022-08-04 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 클럭 분주 회로 및 반도체 장치
CN108597558B (zh) * 2018-04-23 2020-10-20 中国科学院上海微系统与信息技术研究所 优选相变存储器写操作电流的系统及方法
KR102711537B1 (ko) 2019-10-22 2024-09-30 삼성전자주식회사 메모리 장치
TWI751537B (zh) * 2020-04-24 2022-01-01 華邦電子股份有限公司 電阻式記憶體儲存裝置及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171730A (ja) * 2002-10-31 2004-06-17 Renesas Technology Corp 半導体装置および半導体記憶装置
JP2004342291A (ja) * 2003-02-21 2004-12-02 Stmicroelectronics Srl 相変化メモリデバイス
JP2005050424A (ja) * 2003-07-28 2005-02-24 Renesas Technology Corp 抵抗値変化型記憶装置
JP2005108395A (ja) * 2003-09-12 2005-04-21 Renesas Technology Corp 記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6605821B1 (en) * 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6781907B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Temperature compensated T-RAM memory device and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171730A (ja) * 2002-10-31 2004-06-17 Renesas Technology Corp 半導体装置および半導体記憶装置
JP2004342291A (ja) * 2003-02-21 2004-12-02 Stmicroelectronics Srl 相変化メモリデバイス
JP2005050424A (ja) * 2003-07-28 2005-02-24 Renesas Technology Corp 抵抗値変化型記憶装置
JP2005108395A (ja) * 2003-09-12 2005-04-21 Renesas Technology Corp 記憶装置

Also Published As

Publication number Publication date
US20050117388A1 (en) 2005-06-02
KR100558548B1 (ko) 2006-03-10
US6928022B2 (en) 2005-08-09
JP2005158221A (ja) 2005-06-16
KR20050051135A (ko) 2005-06-01

Similar Documents

Publication Publication Date Title
JP4718134B2 (ja) 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法
KR100587702B1 (ko) 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
US7414915B2 (en) Memory device with reduced word line resistance
US7123535B2 (en) Semiconductor integrated circuit device
US8537598B2 (en) Nonvolatile semiconductor memory device and method for resetting the same
US7511993B2 (en) Phase change memory device and related programming method
US7957180B2 (en) Phase change memory device having decentralized driving units
JP2007164964A (ja) 相変化メモリ装置及びそのプログラム方法
JP2006318635A (ja) 相変化メモリ装置の駆動方法及び相変化メモリ装置
JP2007109381A (ja) 相変化メモリ装置及び相変化メモリ装置の読み出し動作の制御方法
JP2010067332A (ja) 相補型相変化メモリセル及びメモリ回路
US7317655B2 (en) Memory cell array biasing method and a semiconductor memory device
US8134858B2 (en) Semiconductor device for supplying stable voltage to control electrode of transistor
US8325514B2 (en) Phase change memory device
US7710767B2 (en) Memory cell array biasing method and a semiconductor memory device
US8102702B2 (en) Phase change memory and operation method of the same
KR20050046041A (ko) 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
EP1733398B1 (en) Circuit for accessing a chalcogenide memory array
KR100895399B1 (ko) 상 변화 메모리 장치
KR20090037765A (ko) 상 변화 메모리 장치
KR20100008624A (ko) 상 변화 메모리 장치 및 제어 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110331

R150 Certificate of patent or registration of utility model

Ref document number: 4718134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees