JP4619822B2

JP4619822B2 - スイッチングレギュレータ及びその電圧制御方法

Info

Publication number: JP4619822B2
Application number: JP2005059210A
Authority: JP
Inventors: 淳二西田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-03-03
Filing date: 2005-03-03
Publication date: 2011-01-26
Anticipated expiration: 2025-03-03
Also published as: US7605573B2; JP2006246626A; KR100830483B1; TW200701615A; US20070285073A1; KR20070063471A; CN1954480A; WO2006093335A1; TWI314807B; CN1954480B

Description

本発明は、電流モード制御を備えたスイッチングレギュレータに関し、特に入力電圧や負荷変動に高速に応答することができる電流モード制御型のスイッチングレギュレータ及びその電圧制御方法に関する。

従来、スイッチングレギュレータは、電圧モード制御方式が一般的であった。電圧モード制御方式のスイッチングレギュレータでは、出力電圧と基準電圧の電圧差に応じて、スイッチング素子に対しＰＷＭ制御を行うことで出力電圧を安定化していた。しかし、電圧モード制御方式のスイッチングレギュレータは帰還信号を出力電圧から検出しているため、出力電圧変動に対する応答速度が遅く、出力電圧と基準電圧の電圧差を増幅する誤差増幅回路の位相補償が複雑になる等の問題があった。
そこで、これらの欠点を克服する技術として、近年、電流モード制御方式のスイッチングレギュレータが多く用いられるようになってきた。しかし、電流モード制御方式のスイッチングレギュレータでは、ＰＷＭ制御のオンデューティサイクルが５０％を超えるとサブハーモニック発振を起こし、制御不能になることが知られている。この対策として、通常、ＰＷＭ制御にスロープ補償を行ってサブハーモニック発振を防止していた。

図３は、このようなスロープ補償回路を備えた電流モード制御型のスイッチングレギュレータの例を示した図である（例えば、特許文献１参照。）。
図３のスイッチングレギュレータ１００は、定電圧制御帰還ループと定電流制御帰還ループを備えている。負荷１０５に供給される出力電圧Ｖｏと基準電圧Ｖｒとの電圧差を誤差増幅回路１０９で増幅する。誤差増幅回路１０９の出力電圧は、ピーク電流制御回路１０７に含まれている電圧比較回路１０８の反転入力端に入力される。電圧比較回路１０８の非反転入力端には電流検出器１０６の出力電圧が印加されている。電流検出器１０６は、カレントトランス等からなり、カレントトランスの２次側に流れる傾きを有する電流パルスを検出して、該電流パルスを電圧に変換し電圧比較回路１０８の非反転入力端に出力する。

ピーク電流制御回路１０７は、電圧比較回路１０８、フリップフロップ回路１１０及び発振回路（図ではＯＳＣと示している。）１１２で構成されている。フリップフロップ回路１１０は発振回路１１２から出力されるクロック信号でセットされ、電圧比較回路１０８の出力信号でリセットされる。フリップフロップ回路１１０は、出力端Ｑがドライバ回路１１１の入力端に接続され、ドライバ回路１１１を介してスイッチング素子１０３のゲート電圧を制御して、スイッチング素子１０３をオン／オフ制御する。ドライバ回路１１１はＮＰＮトランジスタ１１７とＰＮＰトランジスタ１１８のエミッタフォロア回路で構成され、その出力端はスロープ補償回路１１６にも接続されている。

スロープ補償回路１１６は、抵抗１１９とコンデンサ１２０の積分回路と、コンデンサ１２０の電荷を急速放電するためのダイオード１２１と、コンデンサ１２０の電圧を電流検出器１０６の出力電圧に加算するための抵抗１２２とで構成されている。ドライバ回路１１１の出力信号がハイ（Ｈｉｇｈ）レベルのときは、スイッチング素子１０３がオンすると共に、抵抗１１９を介してコンデンサ１２０を充電してスロープ電圧を生成する。ドライバ回路１１１の出力信号がロー（Ｌｏｗ）レベルのときは、スイッチング素子１０３がオフすると共に、ダイオード１２１を介してコンデンサ１２０の電荷を短時間に放電して鋸歯状波電圧を生成する。スロープ補償回路１１６は、該鋸歯状波電圧を電流検出器１０６の出力電圧に加算してスロープ補償を行っている。
実公平７−３９３４６号公報

しかし、スロープ補償回路１１６で補償されたスロープの傾斜は、電源電圧Ｖｃｃと、抵抗１１９及びコンデンサ１２０の固有の値とで決定されているため、電源電圧Ｖｃｃが一定であれば、生成されるスロープ電圧は、高さが一定であり、しかも時間と共にスロープの傾斜が緩くなる。このため、出力電圧Ｖｏを変更した場合でも、スロープ補償量が変わらないため、出力電圧と負荷電流の組み合わせによっては、スロープ補償が過剰になったり、又は不足してサブハーモニック発振を起こしたりする場合があった。更に、サブハーモニック発振は、ＰＷＭ制御のオンデューティサイクルが５０％以上の場合に発生するため、スロープの傾斜は一定か、時間と共に増加するのが望ましい。これに対して、前記従来例では時間と共にスロープ傾斜が減少しているため、スロープ補正の不要であるＰＷＭ制御のオンデューティが５０％未満の場合に、スロープ補償が過剰になって出力電流が少ない領域では出力電圧の精度を損なう結果になっていた。

本発明は、上記のような問題を解決するためになされたものであり、直線性の良いスロープ電圧を生成し、入力電圧や出力電圧を変更した場合にも適正なスロープ補償が行うことができる電流モード制御型のスイッチングレギュレータ及びその電圧制御方法を得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、設定された基準電圧に比例した電圧に変換して出力端子から出力する電流モード制御型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１スイッチング素子と、
前記第１スイッチング素子から出力された電圧を平滑して前記出力端子に出力する平滑回路と、
前記出力端子の電圧を所定の比率で分圧する分圧回路と、
前記基準電圧と、該分圧回路で分圧された分圧電圧との電圧差を増幅する誤差増幅回路と、
前記基準電圧に応じたスロープ電圧を生成すると共に前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正し、前記第１スイッチング素子に流れる電流の検出を行って該検出した電流に応じた電圧を生成し、該電圧と前記補正したスロープ電圧とを加算して出力するスロープ電圧生成回路と、
前記誤差増幅回路の出力電圧と該スロープ電圧生成回路の出力電圧に応じた時間幅のパルスを生成して出力するパルス発生回路と、
該パルス発生回路からの信号に応じて前記第１スイッチング素子のスイッチング制御を行うスイッチング制御回路と、
を備えるものである。

具体的には、前記スロープ電圧生成回路は、前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、前記スロープ電圧のスロープの傾斜を小さくするようにした。

具体的には、前記スロープ電圧生成回路は、
前記第１スイッチング素子に流れる電流を検出する電流検出回路部と、
該電流検出回路部で検出された電流に応じた電圧を生成する電圧生成回路部と、
前記基準電圧に応じたスロープ電圧を生成するスロープ電圧生成回路部と、
前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、該スロープ電圧生成回路部で生成されたスロープ電圧のスロープの傾斜が小さくなるように補正するスロープ補正回路部と、
前記電圧生成回路部と該スロープ電圧生成回路部の各出力電圧を加算して出力する電圧加算回路部と、
を備え、
前記パルス発生回路は、前記誤差増幅回路の出力電圧と前記電圧加算回路部の出力電圧に応じた時間幅のパルスを生成して出力するようにした。

また、前記電圧加算回路部は、前記電圧生成回路部と前記スロープ電圧生成回路部の各出力電圧を加算した電圧にオフセットを設けて出力するようにした。

具体的には、前記電流検出回路部は、抵抗と第２スイッチング素子の直列回路が前記第１スイッチング素子に並列に接続されてなり、該第２スイッチング素子の制御電極は前記第１スイッチング素子の制御電極に接続され、該抵抗の電圧降下から前記第１スイッチング素子に流れる電流の検出を行うようにした。

一方、前記スロープ電圧生成回路部は、
前記基準電圧に比例した電流を生成する第１電圧電流変換回路と、
該第１電圧電流変換回路からの出力電流によって充電される第１コンデンサと、
を備え、
前記第１コンデンサに充電された電圧を前記スロープ電圧として出力するようにした。

また、前記スロープ電圧生成回路部は、前記第１コンデンサと並列に接続した第３スイッチング素子を備え、該第３スイッチング素子は、前記第１スイッチング素子と相反するスイッチング動作を行い、前記第１スイッチング素子がオフしている期間に、前記第１コンデンサに充電された電荷を放電させるようにした。

また、前記スロープ補正回路部は、
前記入力電圧と前記出力端子の電圧との電圧差を電流に変換する第２電圧電流変換回路を備え、
該第２電圧電流変換回路は、前記第１電圧電流変換回路によって前記第１コンデンサが充電されている期間に、該第１コンデンサから電荷を放電させ、前記スロープ電圧を補正するようにした。

また、設定された前記基準電圧を生成する基準電圧発生回路を備え、該基準電圧発生回路の基準電圧の設定を変更することにより、前記出力端子から出力する電圧を変えるようにした。

前記第１スイッチング素子、分圧回路、誤差増幅回路、スロープ電圧生成回路、パルス発生回路及びスイッチング制御回路は、１つのＩＣに集積されるようにした。

前記平滑回路は、
前記第１スイッチング素子の出力端と前記出力端子との間に接続されたインダクタと、
制御電極に入力された制御信号に応じて該インダクタに蓄積されたエネルギーの放出を行う同期整流用の第４スイッチング素子と、
前記出力端子に接続された平滑用の第２コンデンサと、
を備え、
前記第１スイッチング素子、第４スイッチング素子、分圧回路、誤差増幅回路、スロープ電圧生成回路、パルス発生回路及びスイッチング制御回路は、１つのＩＣに集積されるようにしてもよい。

また、この発明に係るスイッチングレギュレータの電圧制御方法は、出力端子から出力した電圧を所定の比率で分圧し、該分圧電圧が、設定された基準電圧になるように、第１スイッチング素子を使用して、入力端子に入力された入力電圧の出力制御を行い、該第１スイッチング素子から出力された電圧を平滑して前記出力端子から出力する電流モード制御型のスイッチングレギュレータの電圧制御方法において、
前記基準電圧と前記分圧電圧との電圧差を増幅し、
前記基準電圧に応じたスロープ電圧を生成すると共に前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正し、
前記第１スイッチング素子に流れる電流の検出を行って該検出した電流に応じた電圧を生成し、
該電圧と前記補正したスロープ電圧とを加算し、
前記増幅して得られた電圧と該加算して得られた電圧に応じた時間幅のパルスを生成し、
該生成したパルスに応じて前記第１スイッチング素子のスイッチングを行うようにした。

具体的には、前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、前記スロープ電圧のスロープの傾斜を小さくするようにした。

本発明のスイッチングレギュレータによれば、第１スイッチング素子に流れる電流に応じた電圧を生成すると共に、基準電圧に応じたスロープ電圧を生成し、前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正して、第１スイッチング素子に流れる電流に応じた電圧と該補正したスロープ電圧を加算し、基準電圧と出力端子の電圧を分圧した分圧電圧との電圧差を増幅し、前記加算した電圧と該増幅した電圧に応じた時間幅のパルスを生成し、該生成したパルスに応じて前記第１スイッチング素子のスイッチング制御を行うようにした。このことから、直線性の良いスロープ電圧を得ることができ、入力電圧や出力電圧を変更した場合にも適正なスロープ補償が行うことができると共に、入力電圧及び出力電圧変動に対する応答速度の改善を図ることができる。

また、電圧加算回路部の出力電圧にオフセット電圧を設けたことから、パルス発生回路の動作が安定し、該オフセット電圧量によってパルス発生回路の定常偏差誤差の補正を行うことができる。

また、前記電流検出回路部は、抵抗と第２スイッチング素子の直列回路が前記第１スイッチング素子に並列に接続されてなり、該第２スイッチング素子の制御電極は前記第１スイッチング素子の制御電極に接続され、該抵抗の電圧降下から前記第１スイッチング素子に流れる電流の検出を行うようにしたことから、第１スイッチング素子に直列に電流検出用抵抗を挿入した場合と比較して損失を少なくすることができ、電源効率を向上させることができる。

また、前記スロープ電圧生成回路部は、前記基準電圧に比例した電流を生成する第１電圧電流変換回路と、該第１電圧電流変換回路からの出力電流によって充電される第１コンデンサとを備え、該第１コンデンサに充電された電圧を前記スロープ電圧として出力するようにしたことから、直線性の良いスロープ電圧を生成できる。

前記スロープ電圧生成回路部は、前記第１コンデンサと並列に接続した第３スイッチング素子を備え、該第３スイッチング素子は、前記第１スイッチング素子と相反するスイッチング動作を行い、前記第１スイッチング素子がオフしている期間に、前記第１コンデンサに充電された電荷を放電させるようにしたことから、前記第１コンデンサの電荷をほぼ０まで放電させることができる。

前記スロープ補正回路部は、前記入力電圧と前記出力端子の電圧との電圧差を電流に変換する第２電圧電流変換回路を備え、該第２電圧電流変換回路は、前記第１電圧電流変換回路によって前記第１コンデンサが充電されている期間に、該第１コンデンサから電荷を放電させ、前記スロープ電圧を補正するようにしたことから、スロープ電圧のスロープの直線性を損なうことなく補正を行うことができ、入力電圧の変動に対する応答速度を改善することができる。

基準電圧の設定を変更することにより、前記出力端子から出力する電圧を変えるようにしたことから、出力電圧の変更に応じてスロープ電圧の傾斜も変わるようになるため、常に最適のスロープ補償を行うことができる。

また、本発明のスイッチングレギュレータの電圧制御方法によれば、スイッチング素子に流れる電流に応じた電圧を生成すると共に、基準電圧に応じたスロープ電圧を生成し、前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正して、スイッチング素子に流れる電流に応じた電圧と該補正したスロープ電圧を加算し、基準電圧と出力端子の電圧を分圧した分圧電圧との電圧差を増幅し、前記加算した電圧と該増幅した電圧に応じた時間幅のパルスを生成し、該生成したパルスに応じて前記スイッチング素子のスイッチング制御を行うようにした。このことから、直線性の良いスロープ電圧を得ることができ、入力電圧や出力電圧を変更した場合にも適正なスロープ補償が行うことができると共に、入力電圧及び出力電圧変動に対する応答速度の改善を図ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型のスイッチングレギュレータの例を示した回路図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の電圧に変換して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。
スイッチングレギュレータ１は、入力端子ＩＮからの電流の出力制御を行うＰＭＯＳトランジスタからなるスイッチング素子Ｍ１と、ＮＭＯＳトランジスタからなる同期整流用のスイッチング素子Ｍ２と、平滑用のインダクタＬ１及びコンデンサＣ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。

また、スイッチングレギュレータ１は、スイッチング素子Ｍ１に並列に接続された、抵抗Ｒ１とスイッチング素子Ｍ１４との直列回路からなるスイッチング素子Ｍ１に流れる電流を検出するための電流検出回路２と、設定された基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路３と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して電圧Ｖｅを生成し出力する誤差増幅回路４と、基準電圧Ｖｒｅｆに応じたスロープ電圧Ｖｃを生成するスロープ電圧生成回路５とを備えている。

更に、スイッチングレギュレータ１は、誤差増幅回路４の出力電圧Ｖｅとスロープ電圧Ｖｃとの電圧比較を行い、出力電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ比較回路６と、セット入力端Ｓに所定のクロック信号ＣＬＫが、リセット入力端Ｒに該ＰＷＭ比較回路６からのパルス信号Ｓｐｗがそれぞれ入力されたフリップフロップ回路７と、該フリップフロップ回路７からの出力信号に応じて、スイッチング素子Ｍ１のスイッチング制御を行うための制御信号ＰＤを生成してスイッチング素子Ｍ１を駆動すると共に、同期整流用のスイッチング素子Ｍ２のスイッチング制御を行うための制御信号ＮＤを生成して同期整流用のスイッチング素子Ｍ２を駆動するドライバ回路８とを備えている。

なお、スイッチング素子Ｍ１は第１スイッチング素子を、スイッチング素子Ｍ２、インダクタＬ１及びコンデンサＣ１は平滑回路を、電流検出回路２は電流検出回路部を、抵抗Ｒ１，Ｒ２は分圧回路をそれぞれなし、ＰＷＭ比較回路６はパルス発生回路を、フリップフロップ回路７及びドライバ回路８はスイッチング制御回路をそれぞれなす。

入力電圧Ｖｉｎと接地電圧との間にはスイッチングＭ１及びＭ２が直列に接続され、スイッチング素子Ｍ１のドレインと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗Ｒ１とＲ２との直列回路及びコンデンサＣ１が並列に接続されている。抵抗Ｒ１とＲ２との接続部の電圧である分圧電圧Ｖｄ１は誤差増幅回路４の非反転入力端に入力され、誤差増幅回路４の反転入力端には基準電圧Ｖｒｅｆが入力されている。また、ＰＷＭ比較回路６の反転入力端には、誤差増幅回路４の出力電圧Ｖｅが入力され、ＰＷＭ比較回路６の非反転入力端にはスロープ電圧Ｖｃが入力されている。フリップフロップ回路７の出力信号はドライバ回路８に入力され、ドライバ回路８は、制御信号ＰＤをスイッチング素子Ｍ１のゲートに出力すると共に制御信号ＮＤを同期整流用のスイッチング素子Ｍ２のゲートに出力する。

一方、電流検出回路２は、抵抗Ｒ３とスイッチング素子Ｍ１４の直列回路で構成され、該直列回路はスイッチング素子Ｍ１と並列に接続されている。スイッチング素子Ｍ１４のゲートにはドライバ回路８からの制御信号ＰＤが入力され、抵抗Ｒ３とスイッチング素子Ｍ１４との接続部の電圧はスロープ電圧生成回路５に出力される。スイッチング素子Ｍ１４はスイッチング素子Ｍ１と同型のＭＯＳトランジスタで構成されており、ドライバ回路８からの制御信号ＰＤによって、スイッチング素子Ｍ１と同期してオン／オフする。

電流検出回路２に流れる検出電流ｉｓは以下のようになる。例えば、スイッチング素子Ｍ１のオン抵抗を０.１Ω、スイッチング素子Ｍ１４のオン抵抗を５Ω、抵抗Ｒ３の抵抗値を５Ωとする。また、スイッチング素子Ｍ１及びＭ１４がそれぞれオンしているときの出力端子ＯＵＴから出力される出力電流をｉｏとすると、検出電流ｉｓは、下記（１）式のようになる。
ｉｓ＝ｉｏ×０.１／（０.１＋５＋５）≒ｉｏ／１００………………（１）
（１）式より、検出電流ｉｓは出力電流ｉｏに比例した電流であることがわかる。検出電流ｉｓによる抵抗Ｒ３の電圧降下を測定することにより出力電流ｉｏを調べることができる。ただし、抵抗Ｒ１，Ｒ２及びコンデンサＣ１に流れる電流並びに後述する演算増幅回路ＡＭＰ４に流れる電流は無視できるほど小さいものである。

スロープ電圧生成回路５は、電流検出回路２で検出した電流値を所定の倍率で増幅して電圧に変換する電圧生成回路部１１、基準電圧Ｖｒｅｆに応じたスロープ電圧を生成するスロープ電圧生成回路部１２、電圧生成回路部１１とスロープ電圧生成回路部１２の各出力電圧を加算してスロープ電圧Ｖｃとして出力する電圧加算回路部１３、及び入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じてスロープ電圧生成回路部１２で生成されるスロープ電圧の傾斜を補正するスロープ補正回路部１４で構成されている。

電圧生成回路部１１は、演算増幅回路ＡＭＰ１、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ６，Ｒ７で構成されている。演算増幅回路ＡＭＰ１の非反転入力端は、電流検出回路２の出力端である抵抗Ｒ１とスイッチング素子Ｍ１４のソースとの接続部に接続されている。また、入力電圧Ｖｉｎと接地電圧との間には、抵抗Ｒ６、ＰＭＯＳトランジスタＭ６及び抵抗Ｒ７が直列に接続されており、演算増幅回路ＡＭＰ１の反転入力端は、ＰＭＯＳトランジスタＭ６のソースに接続されている。演算増幅回路ＡＭＰ１の出力端は、ＰＭＯＳトランジスタＭ６のゲートに接続されている。この結果、抵抗Ｒ７の両端電圧は、検出電流ｉｓに比例した電圧、すなわち出力電流ｉｏに比例した電圧になる。

スロープ電圧生成回路部１２は、演算増幅回路ＡＭＰ２、ＮＭＯＳトランジスタＭ７，Ｍ１０、カレントミラー回路を形成しているＰＭＯＳトランジスタＭ８，Ｍ９、抵抗Ｒ１０、及びコンデンサＣ２で構成されている。演算増幅回路ＡＭＰ２において、非反転入力端には基準電圧Ｖｒｅｆが入力され、反転入力端はＮＭＯＳトランジスタＭ７のソースに接続され、出力端はＮＭＯＳトランジスタＭ７のゲートに接続されている。ＮＭＯＳトランジスタＭ７のソースは抵抗Ｒ１０を介して接地されており、ＮＭＯＳトランジスタＭ７のドレインはＰＭＯＳトランジスタＭ８のドレインに接続されている。

ＰＭＯＳトランジスタＭ８，Ｍ９の各ソースには入力電圧Ｖｉｎが入力され、ＰＭＯＳトランジスタＭ８，Ｍ９の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ８のドレインに接続されている。ＰＭＯＳトランジスタＭ９のドレインはコンデンサＣ２を介して接地され、ＮＭＯＳトランジスタＭ１０のドレインはコンデンサＣ２とＰＭＯＳトランジスタＭ９のドレインとの接続部に接続されている。ＮＭＯＳトランジスタＭ１０において、ソースは接地され、ゲートにはドライバ回路８からの制御信号ＰＤが入力されている。

電圧加算回路部１３は、演算増幅回路ＡＭＰ３、カレントミラー回路を形成しているＰＭＯＳトランジスタＭ３，Ｍ４、ＮＭＯＳトランジスタＭ５、電流源ｉ１及び抵抗Ｒ４，Ｒ５，Ｒ８，Ｒ９で構成されている。演算増幅回路ＡＭＰ３の非反転入力端は、抵抗Ｒ８を介して電圧生成回路部１１の出力端であるＰＭＯＳトランジスタＭ６のドレインに接続されると共に、抵抗Ｒ９を介してスロープ電圧生成回路部１２の出力端であるＰＭＯＳトランジスタＭ９のドレインに接続されている。また、演算増幅回路ＡＭＰ３の反転入力端は、ＮＭＯＳトランジスタＭ５のソースに接続されており、演算増幅回路ＡＭＰ３の出力端は、ＮＭＯＳトランジスタＭ５のゲートに接続されている。

ＮＭＯＳトランジスタＭ５のソースは抵抗Ｒ５を介して接地されており、ドレインはＰＭＯＳトランジスタＭ４のドレインに接続されている。ＰＭＯＳトランジスタＭ３及びＭ４の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ４のドレインに接続されている。ＰＭＯＳトランジスタＭ３及びＭ４の各ソースは入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ３のドレインは抵抗Ｒ４を介して接地されている。また、ＰＭＯＳトランジスタＭ３に並列に電流源ｉ１が接続され、電流源ｉ１は、抵抗Ｒ４に所定の電流を供給してオフセット電圧を発生させている。

スロープ補正回路部１４は、演算増幅回路ＡＭＰ４、カレントミラー回路を形成しているＮＭＯＳトランジスタＭ１１とＭ１２、ＰＭＯＳトランジスタＭ１３及び抵抗Ｒ１１で構成されている。演算増幅回路ＡＭＰ４において、非反転入力端には出力電圧Ｖｏｕｔが入力され、反転入力端はＰＭＯＳトランジスタＭ１３のソースに接続され、出力端はＰＭＯＳトランジスタＭ１３のゲートに接続されている。ＰＭＯＳトランジスタＭ１３のソースは抵抗Ｒ１１を介して入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ１３のドレインはＮＭＯＳトランジスタＭ１２のドレインに接続されている。ＮＭＯＳトランジスタＭ１１及びＭ１２の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されている。ＮＭＯＳトランジスタＭ１１のドレインは、コンデンサＣ２とＰＭＯＳトランジスタＭ９のドレインとの接続部に接続され、ＮＭＯＳトランジスタＭ１１及びＭ１２の各ソースはそれぞれ接地されている。

このような構成において、図２は、図１の各部の波形例を示した図であり、図２を参照しながら図１のスロープ電圧生成回路５の動作について説明する。
フリップフロップ回路７のセット入力端ＳにはクロックパルスＣＬＫが入力されており、フリップフロップ回路７は、クロックパルスＣＬＫの立ち上がり又は立ち下がりでセットされ、出力端Ｑをハイレベルにする。フリップフロップ回路７のリセット入力端ＲにはＰＷＭ比較回路６の出力端が接続されており、フリップフロップ回路７は、セットされた後、ＰＷＭ比較回路６からの出力信号Ｓｐｗでリセットされ、出力端Ｑをローレベルに戻す。フリップフロップ回路７の出力端Ｑはドライバ回路８の入力端Ｉに接続され、ドライバ回路８は、フリップフロップ回路７から入力された信号のレベルに応じたパルス信号である制御信号ＰＤを生成して出力すると共に、制御信号ＰＤの信号レベルを反転させたパルス信号である制御信号ＮＤを生成して出力する。

ドライバ回路８からの制御信号ＰＤがローレベルのときは、スイッチング素子Ｍ１及びＭ１４が共にオンすることにより抵抗Ｒ３に検出電流ｉｓが流れて電圧降下が発生し、該電圧が電圧生成回路部１１に入力される。電圧生成回路部１１では、抵抗Ｒ３の両端電圧を接地基準の電圧に変換し、更に所定の倍率ｍで増幅して出力する。倍率ｍは、抵抗Ｒ６と抵抗Ｒ７との抵抗値の比で決まり、抵抗Ｒ６及びＲ７の各抵抗値をｒ６及びｒ７とすると、ｍ＝ｒ７／ｒ６で表される。なお、本実施の形態では、ｒ６＝ｒ７とし倍率ｍは１に設定している。図２では、図１のＣ点の信号である電圧生成回路部１１の出力信号を信号ＳＣとして示している。

スロープ電圧生成回路部１２では、ＮＭＯＳトランジスタＭ７のソースと接地電圧との間に接続された抵抗Ｒ１０の電圧降下が、基準電圧Ｖｒｅｆと同じになるように、演算増幅回路ＡＭＰ２がＮＭＯＳトランジスタＭ７のゲート電圧を制御する。このため、ＮＭＯＳトランジスタＭ７のドレイン電流ｉｄ７は、抵抗Ｒ１０の抵抗値をｒ１０とするとＶｒｅｆ／ｒ１０で表され、基準電圧Ｖｒｅｆに比例した電流値になる。該電流がＰＭＯＳトランジスタＭ８とＭ９で構成されたカレントミラー回路で折り返され、コンデンサＣ２を充電する。

コンデンサＣ２には、ゲートがスイッチング素子Ｍ１のゲートに接続されたＮＭＯＳトランジスタＭ１０が並列に接続されている。このため、スイッチング素子Ｍ１がオフしている期間は、ＮＭＯＳトランジスタＭ１０はオンし、コンデンサＣ２を充電する電流をバイパスすることから、コンデンサＣ２の電圧は上昇しない。スイッチング素子Ｍ１がオンすると、ＮＭＯＳトランジスタＭ１０はオフし、コンデンサＣ２はＰＭＯＳトランジスタＭ８とＭ９で構成されたカレントミラー回路で折り返された電流で充電され、図１のＢ点の信号ＳＢは、図２で示すように、時間の経過と共に電圧が上昇する。該電圧上昇のスロープの角度は一定であり、基準電圧Ｖｒｅｆに比例している。基準電圧Ｖｒｅｆが高くなると、信号ＳＢは、一点鎖線で示すようにスロープの角度が大きくなる。

電圧生成回路部１１の出力信号ＳＣとスロープ電圧生成回路部１２の出力信号ＳＢは、対応する抵抗Ｒ８と抵抗Ｒ９を介して、電圧加算回路部１３の演算増幅回路ＡＭＰ３の非反転入力端に入力される。演算増幅回路ＡＭＰ３の非反転入力端に入力される信号ＳＤの波形を図２では実線で示し、図２の信号ＳＤにおける一点鎖線で示した波形は、スロープ電圧生成回路部１２からの出力信号ＳＢが入力されなかった場合を示している。図１のＤ点では、電圧生成回路部１１とスロープ電圧生成回路部１２の各出力信号の電圧が加算された電圧になる。演算増幅回路ＡＭＰ３は、抵抗Ｒ５の両端電圧がＤ点と同じ電圧になるようにＮＭＯＳトランジスタＭ５のゲート電圧を制御することから、ＮＭＯＳトランジスタＭ５のドレイン電流ｉｄ５は、Ｄ点の電圧に比例する。

ドレイン電流ｉｄ５は、ＰＭＯＳトランジスタＭ３及びＭ４で形成されたカレントミラー回路を介して抵抗Ｒ４に供給され、抵抗Ｒ４の両端に発生する電圧もＤ点の電圧に比例する。なお、本実施の形態では、ＰＭＯＳトランジスタＭ３及びＭ４で形成されたカレントミラー回路の電流比を１：１、抵抗Ｒ４と抵抗Ｒ５の各抵抗値が等しくなるようにしたことから、抵抗Ｒ４の両端電圧はＤ点の電圧と同じになり、該電圧がＰＷＭ比較回路６の非反転入力端に入力される。

ＰＷＭ比較回路６の反転入力端には、誤差増幅回路４からの出力電圧Ｖｅが入力されている。誤差増幅回路４は、基準電圧Ｖｒｅｆと分圧電圧Ｖｄ１との電圧差を増幅し、ＰＷＭ比較回路６は、電圧加算回路部１３からのスロープ電圧Ｖｃが誤差増幅回路４の出力電圧Ｖｅを超えると、リセットパルスをフリップフロップ回路７のリセット入力端Ｒに出力する。
このように、クロックパルスＣＬＫでオンしたスイッチング素子Ｍ１は、ＰＷＭ比較回路６からの出力信号によってオフする。この動作を繰り返すことにより、出力電圧Ｖｏｕｔが一定電圧になるように制御される。

一方、電圧加算回路部１３に設けられた電流源ｉ１から抵抗Ｒ４に所定の電流が供給されると、信号ＳＤにオフセット電圧が加わり、信号ＳＤの電圧波形が該オフセット電圧分上昇する。このように、信号ＳＤにオフセット電圧を加えることで、ＰＷＭ比較回路６の動作を安定させることができる。また、誤差増幅回路４は、周波数進み成分を持っているため、この進み分だけ出力電圧Ｖｅに誤差が生じる。該出力偏差分に相当するオフセット電圧を加えて補正することにより、出力電圧Ｖｏｕｔの精度向上を図ることができる。
また、スロープ電圧生成回路部１２は、基準電圧Ｖｒｅｆを元にしてスロープ電圧ＶＢを生成するようにしたことから、出力電圧Ｖｏｕｔを変更する場合は、基準電圧Ｖｒｅｆを変更することで出力電圧Ｖｏｕｔを変えると共に、スロープ電圧ＶＢの傾斜も変えることができる。このため、出力電圧Ｖｏｕｔの変更に伴って、スロープ電圧生成回路部１２の回路定数を変更する必要がなくなり、出力電圧Ｖｏｕｔの変更を容易に行うことができる。

次に、スロープ補正回路部１４について説明を行う。
スロープ補正回路部１４において、演算増幅回路ＡＭＰ４は、ＰＭＯＳトランジスタＭ１３のソース電圧が出力電圧Ｖｏｕｔと同じ電圧になるようにＰＭＯＳトランジスタＭ１３のゲート電圧を制御する。ＰＭＯＳトランジスタＭ１３のソースと入力電圧Ｖｉｎとの間には抵抗Ｒ１１が接続されていることから、抵抗Ｒ１１には入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差電圧が印加されることになり、ＰＭＯＳトランジスタＭ１３のドレイン電流ｉｄ１３は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した電流となる。

ドレイン電流ｉｄ１３は、ＮＭＯＳトランジスタＭ１１及びＭ１２で形成されたカレントミラー回路により折り返される。ＮＭＯＳトランジスタＭ１１のドレインはＰＭＯＳトランジスタＭ９のドレインに接続されていることから、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１は、ＰＭＯＳトランジスタＭ９のドレイン電流ｉｄ９、すなわちコンデンサＣ２の充電電流をバイパスしたものになる。ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１は、前述したように入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて変化することから、コンデンサＣ２の充電電流は入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差に応じて変化することになる。

入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差が小さい場合は、ＮＭＯＳトランジスタＭ１１のドレイン電流ｉｄ１１が小さくなるため、図２の信号ＳＢの波形は一点鎖線で示したように高くなる。このようなスロープ補正によって、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの変動分が直ちに信号ＳＢの波形に反映されるため、入力電圧の変動に対する応答特性を大幅に改善することができる。また、基準電圧Ｖｒｅｆを大きくした場合も、図２の信号ＳＢの波形は一点鎖線で示したように高くなる。

なお、図１において、インダクタＬ１及びコンデンサＣ１を除く各回路は１つのＩＣに集積するようにしてもよい。また、同期整流用のスイッチング素子Ｍ２の代わりにフライホイールダイオードを使用してもよく、この場合、フライホイールダイオードが集積可能な素子であるか否かに応じて、フライホイールダイオードはインダクタＬ１及びコンデンサＣ１を除く各回路と共に１つのＩＣに集積するようにしてもよい。

このように、本第１の実施の形態におけるスイッチングレギュレータは、スイッチング素子Ｍ１に流れる電流に応じた電圧を生成すると共に、基準電圧Ｖｒｅｆに応じたスロープを有する信号ＳＢを生成し、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に応じて該信号ＳＢのスロープの傾斜を補正して、スイッチング素子Ｍ１に流れる電流に応じた電圧の信号ＳＣと該補正したスロープを有する信号ＳＢを加算し、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄ１との電圧差を増幅し、前記加算した電圧と該増幅した電圧に応じた時間幅のパルスを生成し、該生成したパルスに応じてスイッチング素子Ｍ１のスイッチング制御を行うようにした。このことから、直線性の良いスロープ電圧を生成し、入力電圧や出力電圧を変更した場合にも適正なスロープ補償が行うことができる。

本発明の第１の実施の形態における電流モード制御型のスイッチングレギュレータの例を示した回路図である。図１の各部の波形例を示した図である。電流モード制御型のスイッチングレギュレータの従来例を示した図である。

符号の説明

１スイッチングレギュレータ
２電流検出回路
３基準電圧発生回路
４誤差増幅回路
５スロープ電圧生成回路
６ＰＷＭ比較回路
７フリップフロップ回路
８ドライバ回路
１１電圧生成回路部
１２スロープ電圧生成回路部
１３電圧加算回路部
１４スロープ補正回路部
Ｍ１スイッチング素子
Ｍ２同期整流用のスイッチング素子
Ｌ１インダクタ
Ｃ１コンデンサ
Ｒ１，Ｒ２抵抗

Claims

入力端子に入力された入力電圧を、設定された基準電圧に比例した電圧に変換して出力端子から出力する電流モード制御型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１スイッチング素子と、
前記第１スイッチング素子から出力された電圧を平滑して前記出力端子に出力する平滑回路と、
前記出力端子の電圧を所定の比率で分圧する分圧回路と、
前記基準電圧と、該分圧回路で分圧された分圧電圧との電圧差を増幅する誤差増幅回路と、
前記基準電圧に応じたスロープ電圧を生成すると共に前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正し、前記第１スイッチング素子に流れる電流の検出を行って該検出した電流に応じた電圧を生成し、該電圧と前記補正したスロープ電圧とを加算して出力するスロープ電圧生成回路と、
前記誤差増幅回路の出力電圧と該スロープ電圧生成回路の出力電圧に応じた時間幅のパルスを生成して出力するパルス発生回路と、
該パルス発生回路からの信号に応じて前記第１スイッチング素子のスイッチング制御を行うスイッチング制御回路と、
を備えることを特徴とするスイッチングレギュレータ。
前記スロープ電圧生成回路は、前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、前記スロープ電圧のスロープの傾斜を小さくすることを特徴とする請求項１記載のスイッチングレギュレータ。
前記スロープ電圧生成回路は、
前記第１スイッチング素子に流れる電流を検出する電流検出回路部と、
該電流検出回路部で検出された電流に応じた電圧を生成する電圧生成回路部と、
前記基準電圧に応じたスロープ電圧を生成するスロープ電圧生成回路部と、
前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、該スロープ電圧生成回路部で生成されたスロープ電圧のスロープの傾斜が小さくなるように補正するスロープ補正回路部と、
前記電圧生成回路部と該スロープ電圧生成回路部の各出力電圧を加算して出力する電圧加算回路部と、
を備え、
前記パルス発生回路は、前記誤差増幅回路の出力電圧と前記電圧加算回路部の出力電圧に応じた時間幅のパルスを生成して出力することを特徴とする請求項１又は２記載のスイッチングレギュレータ。
前記電圧加算回路部は、前記電圧生成回路部と前記スロープ電圧生成回路部の各出力電圧を加算した電圧にオフセットを設けて出力することを特徴とする請求項３記載のスイッチングレギュレータ。
前記電流検出回路部は、抵抗と第２スイッチング素子の直列回路が前記第１スイッチング素子に並列に接続されてなり、該第２スイッチング素子の制御電極は前記第１スイッチング素子の制御電極に接続され、該抵抗の電圧降下から前記第１スイッチング素子に流れる電流の検出を行うことを特徴とする請求項３又は４記載のスイッチングレギュレータ。
前記スロープ電圧生成回路部は、
前記基準電圧に比例した電流を生成する第１電圧電流変換回路と、
該第１電圧電流変換回路からの出力電流によって充電される第１コンデンサと、
を備え、
前記第１コンデンサに充電された電圧を前記スロープ電圧として出力することを特徴とする請求項３、４又は５記載のスイッチングレギュレータ。
前記スロープ電圧生成回路部は、前記第１コンデンサと並列に接続した第３スイッチング素子を備え、該第３スイッチング素子は、前記第１スイッチング素子と相反するスイッチング動作を行い、前記第１スイッチング素子がオフしている期間に、前記第１コンデンサに充電された電荷を放電させることを特徴とする請求項６記載のスイッチングレギュレータ。
前記スロープ補正回路部は、
前記入力電圧と前記出力端子の電圧との電圧差を電流に変換する第２電圧電流変換回路を備え、
該第２電圧電流変換回路は、前記第１電圧電流変換回路によって前記第１コンデンサが充電されている期間に、該第１コンデンサから電荷を放電させ、前記スロープ電圧を補正することを特徴とする請求項６又は７記載のスイッチングレギュレータ。
設定された前記基準電圧を生成する基準電圧発生回路を備え、該基準電圧発生回路の基準電圧の設定を変更することにより、前記出力端子から出力する電圧を変えることを特徴とする請求項１記載のスイッチングレギュレータ。
前記第１スイッチング素子、分圧回路、誤差増幅回路、スロープ電圧生成回路、パルス発生回路及びスイッチング制御回路は、１つのＩＣに集積されることを特徴とする請求項１記載のスイッチングレギュレータ。
前記平滑回路は、
前記第１スイッチング素子の出力端と前記出力端子との間に接続されたインダクタと、
制御電極に入力された制御信号に応じて該インダクタに蓄積されたエネルギーの放出を行う同期整流用の第４スイッチング素子と、
前記出力端子に接続された平滑用の第２コンデンサと、
を備え、
前記第１スイッチング素子、第４スイッチング素子、分圧回路、誤差増幅回路、スロープ電圧生成回路、パルス発生回路及びスイッチング制御回路は、１つのＩＣに集積されることを特徴とする請求項１記載のスイッチングレギュレータ。
出力端子から出力した電圧を所定の比率で分圧し、該分圧電圧が、設定された基準電圧になるように、第１スイッチング素子を使用して、入力端子に入力された入力電圧の出力制御を行い、該第１スイッチング素子から出力された電圧を平滑して前記出力端子から出力する電流モード制御型のスイッチングレギュレータの電圧制御方法において、
前記基準電圧と前記分圧電圧との電圧差を増幅し、
前記基準電圧に応じたスロープ電圧を生成すると共に前記入力電圧と前記出力端子の電圧との電圧差に応じて該スロープ電圧のスロープの傾斜を補正し、
前記第１スイッチング素子に流れる電流の検出を行って該検出した電流に応じた電圧を生成し、
該電圧と前記補正したスロープ電圧とを加算し、
前記増幅して得られた電圧と該加算して得られた電圧に応じた時間幅のパルスを生成し、
該生成したパルスに応じて前記第１スイッチング素子のスイッチングを行うことを特徴とするスイッチングレギュレータの電圧制御方法。
前記入力電圧と前記出力端子の電圧との電圧差が大きいほど、前記スロープ電圧のスロープの傾斜を小さくすることを特徴とする請求項１２記載のスイッチングレギュレータの電圧制御方法。