JP5386801B2

JP5386801B2 - スイッチングレギュレータ及びその動作制御方法

Info

Publication number: JP5386801B2
Application number: JP2007195865A
Authority: JP
Inventors: 将太郎相馬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2007-07-27
Filing date: 2007-07-27
Publication date: 2014-01-15
Anticipated expiration: 2027-07-27
Also published as: TWI405062B; US8207721B2; US20100181977A1; WO2009016898A1; KR20090048638A; KR101055339B1; CN101548456B; CN101548456A; JP2009033883A; TW200921317A

Description

本発明は、広い入出力電圧範囲で安定動作可能なスイッチングレギュレータ及びその動作制御方法に関するものである。

基本となるスイッチングレギュレータの制御方法は出力電圧を帰還させるのみである電圧制御方式であった。
また、このような電圧制御方式のスイッチングレギュレータの周波数特性を改善するために、出力電圧と出力電流を帰還する電流制御方式が用いられてきた（例えば、特許文献１参照。）。更に、同様の手法としては、出力電圧帰還から近似微分器を用いて安定性を向上させるＰＩＤ制御方式があった。

電圧制御方式のスイッチングレギュレータは、インダクタ電流を制御しており、該インダクタ電流を出力平滑コンデンサに充電することにより、所定の定電圧である出力電圧を生成している。このようなスイッチングレギュレータでは、出力電圧を帰還させて出力電流を発生させ該出力電圧を制御しているため、スイッチングレギュレータ本来の特性として二次の共振周波数特性を有している。該共振周波数特性は、制御ループの安定性を劣化させ、スイッチングレギュレータの構成を困難なものにしており、安定性を保つために制御ループのゲインを下げる必要があり、過渡応答特性が低下するという問題があった。

また、出力電圧帰還型である電圧制御方式のスイッチングレギュレータの周波数特性を改善するために、出力電圧と出力電流を帰還する電流制御方式が用いられてきた。出力電流を帰還させて出力電流を制御しているため、スイッチングレギュレータは一次の周波数特性を有することになり、制御が簡単になる。したがって、制御ループのゲインを上げることができるため、スイッチングレギュレータの過渡応答特性をよくすることができる。
特開２００６−３３９５８号公報

しかし、電流制御方式では、電流を電圧に変換して帰還するため、電流センス抵抗が必要であった。電流センス抵抗の抵抗値が大きいとスイッチングレギュレータの効率が悪化するため、電流センス抵抗に数十ｍΩレベルの抵抗を使用する必要があるが、このような抵抗は高価であった。また、電流センス抵抗によるセンス電圧が微小電圧になるため、ノイズの影響を受けやすいという問題があった。更に、このような電流センス抵抗を使用しない方法として、ドライバトランジスタのオン抵抗を使用する方式（ドライバトランジスタのドレイン電圧を使用する方式）が採用されていた。この方式は、抵抗を使用しないため、コストや効率の面では電流センス抵抗を使用する場合よりも有利であった。

しかし、ドライバトランジスタはスイッチングするため、ドライバトランジスタがオンしたときのドレイン電圧を検出するタイミング調整が難しかった。またドライバトランジスタのスイッチングサージの発生によりドライバトランジスタがオンした直後の電圧を検出することができず、該検出タイミングに遅延が発生するという問題があった。また、電流センス抵抗を使用する方法と同様に、微小電圧を扱うため、非常にノイズの影響を受けやすいという問題があった。更に、前記電流制御方式のスイッチングレギュレータでは、ＰＷＭ制御のオンデューティサイクルが５０％を超えると低調波発振が発生し、該低調波発振を除去するためにはスロープ補償回路が必要であり、このようなスロープ補償回路は構成が複雑で調整が非常に困難であった。

また、出力電圧帰還から近似微分器を用いて安定性を向上させるＰＩＤ制御方式では、理論的には出力電圧の微分値、即ち出力電流とインダクタ電流の差分を帰還させていることに近いことから、電流制御方式に近い周波数特性を有することができる。ただし、ＰＩＤ制御方式のスイッチングレギュレータでは、出力電圧は平滑容量によるＥＳＲやスイッチングレギュレータの出力ノードによるサージ電圧によって、大きな高周波ノイズが重畳する。微分器を用いるという構成上、このような高周波ノイズが誤動作の原因になることは明らかである。
このように、電流制御方式は、応答特性が良いというメリットがある反面、電圧制御方式に対してのデメリットも多い。ＰＩＤ制御方式は、微分器を用いるためノイズに弱い。このようなことから、電圧制御方式のスイッチングレギュレータが多いというのが現状である。

本発明は、このような問題を解決するためになされたものであり、制御の安定性が高く、かつ周波数特性を改善させることができるスイッチングレギュレータ及びその動作制御方法を得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された電源電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記電源電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成し、該誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し前記スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、前記パルス信号のデューティサイクルに基づいてフィードバック電圧を生成し、該生成したフィードバック電圧と前記誤差電圧との電圧差に応じたデューティサイクルの前記パルス信号を生成し、該電圧差を前記パルス信号のデューティサイクルに応じて可変するフィードバック制御を行うものである。

具体的には、前記制御回路部は、前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成するようにした。

この場合、前記制御回路部は、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成して出力する誤差電圧生成回路部と、
前記誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し該スイッチング素子のスイッチング制御を行うパルス変調回路部と、
前記パルス信号のデューティサイクルに応じたフィードバック電圧を生成して出力するフィードバック回路部と、
を備え、
前記パルス変調回路部は、前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成するようにした。

また、前記フィードバック回路部は、前記パルス信号を積分して前記フィードバック電圧を生成するようにした。

具体的には、前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
コンデンサと、
前記第１スイッチのスイッチングに応じて所定の定電流を該コンデンサに供給して充電を行う定電流源と、
前記第２スイッチのスイッチングに応じて前記コンデンサを放電する際に所定の時定数を形成する抵抗と、
を備えるようにした。

また、前記フィードバック回路部は、前記パルス信号を積分し、該積分して得られたリプルを有する信号に、前記パルス信号のデューティサイクルに応じた電圧傾斜を有するスロープ電圧を加算して前記フィードバック電圧を生成するようにしてもよい。

この場合、前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
コンデンサと、
前記第１スイッチのスイッチングに応じて所定の定電流を該コンデンサに供給して充電を行う定電流源と、
前記第２スイッチのスイッチングに応じて前記コンデンサを放電する際に所定の時定数を形成する抵抗と、
前記スロープ電圧を生成して、前記コンデンサの充放電端の充電時における電圧に、該生成したスロープ電圧を加算して前記フィードバック電圧を生成するスロープ電圧生成回路と、
を備えるようにした。

また、前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
抵抗と
前記第１スイッチのスイッチングに応じて、該抵抗を介して電流が供給されて充電されるコンデンサと、
前記第２スイッチのスイッチングに応じて、該コンデンサの放電を行う定電流源と、
前記スロープ電圧を生成して、前記コンデンサの充放電端の充電時における電圧に、該生成したスロープ電圧を加算して前記フィードバック電圧を生成するスロープ電圧生成回路と、
を備えるようにしてもよい。

また、前記誤差電圧生成回路部は、
前記出力電圧を分圧して前記比例電圧を生成し出力する出力電圧検出回路と、
前記基準電圧を生成して出力する基準電圧発生回路と、
前記比例電圧と前記基準電圧との電圧差を増幅して前記誤差電圧を生成し出力する誤差増幅回路と、
を備えるようにした。

また、前記パルス変調回路部は、
前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該電圧比較結果を示す２値の信号を生成して出力する電圧比較回路と、
一方の入力端に所定のクロック信号が入力されると共に他方の入力端に該電圧比較回路の出力信号が入力され、該出力信号と前記クロック信号の各信号レベルに応じた前記パルス信号を生成し出力するＲＳフリップフロップ回路と、
を備えるようにした。

また、この発明に係るスイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成し、該誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し該スイッチング素子のスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力電圧として出力するスイッチングレギュレータの動作制御方法において、
前記パルス信号のデューティサイクルに基づいてフィードバック電圧を生成し、
該生成したフィードバック電圧と前記誤差電圧との電圧差に応じたデューティサイクルの前記パルス信号を生成し、
該電圧差を前記パルス信号のデューティサイクルに応じて可変するフィードバック制御を行うようにした。

具体的には、前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成するようにした。

また、前記パルス信号を積分して前記フィードバック電圧を生成するようにした。

また、前記パルス信号を積分し、該積分して得られたリプルを有する信号に、前記パルス信号のデューティサイクルに応じた電圧傾斜を有するスロープ電圧を加算して前記フィードバック電圧を生成するようにしてもよい。

本発明のスイッチングレギュレータ及びその動作制御方法によれば、前記パルス信号のデューティサイクルに応じたフィードバック電圧を生成し、該生成したフィードバック電圧と前記誤差電圧との電圧差に応じたデューティサイクルの前記パルス信号を生成し、該電圧差を前記パルス信号のデューティサイクルに応じて可変するフィードバック制御を行うようにした。このことから、出力電圧の変動に対する誤差電圧の変動の遅れを補償することができ、制御の安定性を向上させることができると共に周波数特性の改善を図ることができる。

また、前記パルス信号を積分し、該積分して得られたリプルを有する信号に、前記パルス信号のデューティサイクルに応じた電圧傾斜を有するスロープ電圧を加算して前記フィードバック電圧を生成するようにしたことから、パルス信号のデューティサイクルが５０％以上になってもフィードバック電圧を生成する動作を安定させることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する降圧型のスイッチングレギュレータをなしている。
スイッチングレギュレータ１は、入力端子ＩＮからの電流の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３とを備えている。

更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スイッチングトランジスタＭ１のゲートに入力されるパルス信号のデューティサイクルに応じたフィードバック電圧Ｖｄｆｂを生成して出力するフィードバック回路４とを備えている。また、スイッチングレギュレータ１は、誤差増幅回路３からの誤差電圧Ｖｅとフィードバック電圧Ｖｄｆｂとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのＰＷＭパルス信号Ｓｐｗｍを生成して出力するＰＷＭコンパレータ５と、所定のクロック信号ＣＬＫを生成して出力する発振回路６と、ＲＳフリップフロップ回路７とを備えている。

なお、スイッチングトランジスタＭ１はスイッチング素子を、同期整流用トランジスタＭ２は整流素子をそれぞれなし、基準電圧発生回路２、誤差増幅回路３、フィードバック回路４、ＰＷＭコンパレータ５、発振回路６、ＲＳフリップフロップ回路７、抵抗Ｒ１〜Ｒ３及びコンデンサＣ２，Ｃ３は制御回路部をなす。また、基準電圧発生回路２、誤差増幅回路３、抵抗Ｒ１〜Ｒ３及びコンデンサＣ２，Ｃ３は誤差電圧生成回路部を、ＰＷＭコンパレータ５、発振回路６及びＲＳフリップフロップ回路７はパルス変調回路部を、フィードバック回路４はフィードバック回路部をそれぞれなす。また、抵抗Ｒ１，Ｒ２は出力電圧検出回路を、ＰＷＭコンパレータ５は電圧比較回路をそれぞれなす。

入力電圧Ｖｉｎと同期整流用トランジスタＭ２のドレインとの間にはスイッチングトランジスタＭ１が接続され、同期整流用トランジスタＭ２のソースは接地電圧に接続されている。スイッチングトランジスタＭ１のドレインと同期整流用トランジスタＭ２との接続部をＬｘとすると、接続部Ｌｘと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間に抵抗Ｒ１と抵抗Ｒ２との直列回路及びコンデンサＣ１が並列に接続されている。また、抵抗Ｒ１には、位相補償用のコンデンサＣ２が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。誤差増幅回路３の出力端と接地電圧との間には、抵抗Ｒ３及びコンデンサＣ３の直列回路が接続されており、該直列回路は位相補償回路をなす。

また、ＰＷＭコンパレータ５の反転入力端には、誤差増幅回路３からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ５の非反転入力端にはフィードバック電圧Ｖｄｆｂが入力されている。ＲＳフリップフロップ回路７のセット入力端Ｓには発振回路６からのクロック信号ＣＬＫが入力され、ＲＳフリップフロップ回路７のリセット入力端ＲにはＰＷＭコンパレータ５からのＰＷＭパルス信号Ｓｐｗｍが入力されている。ＲＳフリップフロップ回路７の反転出力端ＱＢから出力されたパルス信号であるスイッチシグナル信号Ｓｑｂは、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲート並びにフィードバック回路４にそれぞれ入力される。

このような構成において、誤差増幅回路３は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して生成した誤差電圧ＶｅをＰＷＭコンパレータ５の反転入力端に出力する。ＰＷＭコンパレータ５は、誤差電圧Ｖｅとフィードバック回路４からのフィードバック電圧Ｖｄｆｂとの電圧比較を行い、フィードバック電圧Ｖｄｆｂが誤差電圧Ｖｅ以下である場合は、ＰＷＭコンパレータ５はローレベルのＰＷＭパルス信号Ｓｐｗｍを出力する。ＲＳフリップフロップ回路７は、セット入力端Ｓにクロック信号ＣＬＫのパルスが入力されるとその立ち上がりエッジにより非反転出力端Ｑからハイレベルの信号を、反転出力端ＱＢからはローレベルの信号をそれぞれ出力する。また、ＲＳフリップフロップ回路７は、リセット入力端ＲにＰＷＭコンパレータ５からのＰＷＭパルス信号Ｓｐｗｍが入力されると、ＰＷＭパルス信号Ｓｐｗｍの立ち上がりエッジにより非反転出力端Ｑをローレベルに、反転出力端ＱＢをハイレベルにする。ＲＳフリップフロップ回路７はリセット優先であり、クロック信号ＣＬＫのパルスが入力されたときに、ＰＷＭパルス信号Ｓｐｗｍがハイレベルであれば、非反転出力端Ｑはローレベルに、反転出力端ＱＢはハイレベルに保持する。

ＲＳフリップフロップ回路７からローレベルのスイッチシグナル信号Ｓｑｂが出力されると、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になり、インダクタＬ１、平滑用コンデンサＣ１及び出力端子ＯＵＴに接続された負荷（図示せず）に電力が供給される。また、ＲＳフリップフロップ回路７からハイレベルのスイッチシグナル信号Ｓｑｂが出力されると、スイッチングトランジスタＭ１がオフして遮断状態になると共に同期整流用トランジスタＭ２がオンして導通状態になり、インダクタＬ１及び平滑用コンデンサＣ１に蓄えられたエネルギーが出力端子ＯＵＴに接続された負荷に供給される。

また、フィードバック電圧Ｖｄｆｂが誤差電圧Ｖｅを超えている場合は、ＰＷＭコンパレータ５はハイレベルのＰＷＭパルス信号Ｓｐｗｍを出力し、ＲＳフリップフロップ回路７をリセットして、ＲＳフリップフロップ回路７からはクロック信号ＣＬＫに関係なくハイレベルのスイッチシグナル信号Ｓｑｂが出力される。このため、スイッチングトランジスタＭ１はオフして遮断状態になると共に同期整流用トランジスタＭ２はオンして導通状態になる。
このように、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも大きい場合は、誤差電圧Ｖｅを低下させることで出力電圧Ｖｏｕｔを低下させ、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも小さい場合には、誤差電圧Ｖｅを上昇させることで出力電圧Ｖｏｕｔを上昇させるようにして、出力電圧Ｖｏｕｔをレギュレーションしている。

ここで、図２は、図１のフィードバック回路４の回路例を示した図であり、図３は、図２のフィードバック回路４の動作例を示したタイミングチャートである。図３のＶＬｘは接続部Ｌｘの電圧を示している。
図２において、フィードバック回路４は、ＰＭＯＳトランジスタＭ１１、ＮＭＯＳトランジスタＭ１２、定電流源１１、コンデンサＣ１１及び抵抗Ｒ１１で構成されている。なお、ＰＭＯＳトランジスタＭ１１は第１スイッチを、ＮＭＯＳトランジスタＭ１２は第２スイッチをそれぞれなす。

入力電圧ＶｉｎとＰＭＯＳトランジスタＭ１１のソースとの間には定電流源１１が接続され、ＰＭＯＳトランジスタＭ１１のソースには定電流源１１から所定の定電流が供給されている。ＰＭＯＳトランジスタＭ１１のドレインと接地電圧との間には、ＮＭＯＳトランジスタＭ１２と抵抗Ｒ１１の直列回路及びコンデンサＣ１１が並列に接続されている。ＰＭＯＳトランジスタＭ１１及びＮＭＯＳトランジスタＭ１２の各ゲートは接続され、該接続部にはＲＳフリップフロップ回路７からのスイッチシグナル信号Ｓｑｂが入力され、ＰＭＯＳトランジスタＭ１１、ＮＭＯＳトランジスタＭ１２及びコンデンサＣ１１の接続部からフィードバック電圧Ｖｄｆｂが出力される。

図３から分かるように、スイッチシグナル信号Ｓｑｂがローレベルになると、ＰＭＯＳトランジスタＭ１１がオンすると共にＮＭＯＳトランジスタＭ１２がオフし、コンデンサＣ１１はＰＭＯＳトランジスタＭ１１を介して入力される定電流源１１からの定電流によって充電され、フィードバック電圧Ｖｄｆｂは一定の傾斜で上昇し、これをアップスロープと呼ぶ。スイッチシグナル信号Ｓｑｂがハイレベルになると、ＰＭＯＳトランジスタＭ１１がオフすると共にＮＭＯＳトランジスタＭ１２がオンし、コンデンサＣ１１に充電された電荷はＮＭＯＳトランジスタＭ１２及び抵抗Ｒ１１を介して接地電圧に放電され、フィードバック電圧Ｖｄｆｂは、コンデンサＣ１１と抵抗Ｒ１１の時定数で低下し、これをダウンスロープと呼ぶ。

図３において、期間Ｔ０及びＴ１では、スイッチシグナル信号Ｓｑｂのデューティサイクルが一定であるため、フィードバック電圧Ｖｄｆｂのピーク値Ｖｐ（実際に、ＰＷＭコンパレータ５で比較される電圧である）は一定の電圧を保っている。期間Ｔ２では、スイッチシグナル信号Ｓｑｂのデューティサイクルが大きくなるため、コンデンサＣ１１への充電時間が長くなり、フィードバック電圧Ｖｄｆｂのピーク値Ｖｐが増加する。期間Ｔ３では、スイッチシグナル信号Ｓｑｂのデューティサイクルが更に大きくなるため、フィードバック電圧Ｖｄｆｂは期間Ｔ２よりも大きな傾斜で増加する。期間Ｔ４では、スイッチシグナル信号Ｓｑｂのデューティサイクルが小さくなるため、フィードバック電圧Ｖｄｆｂの増加量が減少する。

期間Ｔ５では、スイッチシグナル信号Ｓｑｂのデューティサイクルが期間Ｔ０及びＴ１と同じになっているが、フィードバック電圧Ｖｄｆｂが上昇しているため、コンデンサＣ１１の放電量が大きくなり、フィードバック電圧Ｖｄｆｂのピーク値Ｖｐが減少する。同様に、期間Ｔ６及びＴ７では、スイッチシグナル信号Ｓｑｂのデューティサイクルが一定であるが、フィードバック電圧Ｖｄｆｂが定常点よりも大きいため、フィードバック電圧Ｖｄｆｂは、該定常点に戻るまで減少し続ける。期間Ｔ８及びＴ９では、フィードバック電圧Ｖｄｆｂが定常点に戻っているため、フィードバック電圧Ｖｄｆｂは、期間Ｔ０及びＴ１の場合と同じ変化を示すようになる。

次に、図４は、出力端子ＯＵＴに接続された負荷が変動したときの図１の各電圧及び各電流の波形例を示した図であり、ｉｏｕｔは出力端子ＯＵＴから出力される出力電流を、ｉＬはインダクタＬ１を流れるインダクタ電流をそれぞれ示している。図４を用いて、図１で示したスイッチングレギュレータ１の動作について説明する。
図４において、期間ＴＡ０では、出力端子ＯＵＴに接続された負荷が一定であるため、フィードバック電圧Ｖｄｆｂのピーク値Ｖｐ及び誤差電圧Ｖｅはそれぞれ定常点で一定になっている。
期間ＴＡ１では、前記負荷が増加し、インダクタ電流ｉＬが出力電流ｉｏｕｔになるまでは出力電圧Ｖｏｕｔは低下し、誤差電圧Ｖｅは上昇する。

期間ＴＡ２では、インダクタ電流ｉＬが出力電流ｉｏｕｔになったため、出力電圧Ｖｏｕｔの低下が止まる。この後、誤差電圧Ｖｅがフィードバック電圧Ｖｄｆｂに従って、出力電圧Ｖｏｕｔを定常状態に戻そうとする。また、スイッチシグナル信号Ｓｑｂのデューティサイクルは、出力電流ｉｏｕｔが増加した分の損失を補うために、期間ＴＡ０よりも若干大きくなっているため、フィードバック電圧Ｖｄｆｂは、期間ＴＡ０のときよりも大きい電圧で安定しようとする。ある一定の時間が経過すると、出力電圧Ｖｏｕｔが安定しているため、フィードバック電圧Ｖｄｆｂのピーク値Ｖｐ及び誤差電圧Ｖｅはそれぞれの定常点に収束する。
期間ＴＡ３では、出力電流ｉｏｕｔが減少し、インダクタ電流ｉＬが出力電流ｉｏｕｔになるまでは出力電圧Ｖｏｕｔが上昇し、誤差電圧Ｖｅは低下する。
期間ＴＡ４では、インダクタ電流ｉＬが出力電流ｉｏｕｔに到達したため、出力電圧Ｖｏｕｔの上昇が止まる。この後、誤差電圧Ｖｅが、フィードバック電圧Ｖｄｆｂに従って出力電圧Ｖｏｕｔを定常状態に戻そうとする。

次に、図５は、誤差電圧Ｖｅの変化ΔＶｅからスイッチシグナル信号Ｓｑｂのデューティサイクルの変化ΔＤｕｔｙまでの伝達関数の周波数特性ΔＤｕｔｙ／ΔＶｅの例を示した図であり、実線はゲインを、破線は位相をそれぞれ示している。
図５から分かるように、ΔＤｕｔｙは微分周波数特性を示している。これは、ＰＩＤ制御における微分動作と同様の特性を示しているが、ＰＩＤ制御方式が出力電圧Ｖｏの変化ΔＶｏに対する誤差電圧Ｖｅの変化ΔＶｅにおいて微分特性を有していることに対して、図１のスイッチングレギュレータ１では、誤差電圧Ｖｅの変化ΔＶｅに対するスイッチシグナル信号Ｓｑｂのデューティサイクルの変化ΔＤｕｔｙに微分特性を持っている点で大きく異なる。フィードバック回路４ではロジック信号を元に微分特性を作り出しているため、スイッチングレギュレータ１は、耐ノイズ性においてＰＩＤ制御方式よりも格段に優れている。

ＰＩＤ制御方式では、出力電圧のサージに対して微分動作を行わないように、高域のゲインを低下させる必要があり、実際問題として、スイッチングレギュレータの周波数特性を高域周波数で改善することができず、また、微分回路自体の位相設計も困難であった。更に、微分回路を作るためには高速の誤差増幅回路が必要であるため、回路点数や消費電流も大きくなり、スイッチングレギュレータにおいて微分回路を使用することは実用的でなかった。
これに対して図１のスイッチングレギュレータ１では、フィードバック回路４を図２で示したような簡単な回路で実現することができ、耐ノイズ性もフィードバック回路４の入力信号がロジック信号であるため問題はない。フィードバック回路４において、入力ノイズの影響を考慮しなくてもよいことから、回路定数によって高域周波数まで微分特性を持続させることができる。

図６は、図１のスイッチングレギュレータ１における、誤差電圧Ｖｅの変化ΔＶｅに対する出力電圧Ｖｏｕｔの変化ΔＶｏｕｔの周波数特性例を示した図であり、実線はゲインを、破線は位相を、１点鎖線は従来の電圧制御方式のスイッチングレギュレータにおけるΔＶｏｕｔのゲインを、２点鎖線は従来の電圧制御方式のスイッチングレギュレータにおけるΔＶｏｕｔの位相をそれぞれ示している。なお、図６において、従来の電圧制御方式のスイッチングレギュレータの周波数特性は、図１のスイッチングレギュレータ１と同じ発振周波数、インダクタ、平滑コンデンサを用いた場合を示している。
図６から分かるように、従来の電圧制御方式のスイッチングレギュレータでは、共振特性によって急激な位相変動とゲインピークがあるが、図１のスイッチングレギュレータ１では、ゲインが抑えられ、また位相変動も緩やかである。

図７は、図１のスイッチングレギュレータ１における、分圧電圧Ｖｆｂの変化ΔＶｆｂに対する誤差電圧Ｖｅの変化ΔＶｅの周波数特性例を示した図であり、図８は、図１のスイッチングレギュレータ１における、出力電圧Ｖｏｕｔの変化ΔＶｏｕｔに対する分圧電圧Ｖｆｂの変化ΔＶｆｂの周波数特性例を示した図である。なお、図７及び図８では、実線がゲインを、破線が位相をそれぞれ示している。

図７及び図８の周波数特性と図６の周波数特性を重ねることで、図９で示すようなスイッチングレギュレータ１のフィードバック系全体の周波数特性を得ることができる。なお、図９では、実線はスイッチングレギュレータ１の場合のゲインを、破線はスイッチングレギュレータ１の場合の位相を、１点鎖線は従来の電圧制御方式のスイッチングレギュレータの場合におけるゲインを、２点鎖線は従来の電圧制御方式のスイッチングレギュレータの場合における位相をそれぞれ示している。
図９から分かるように、図１のスイッチングレギュレータ１の場合は、高域周波数までゲインが伸びており、かつ位相余裕も確保されていることが分かる。これに対して、従来の電圧制御方式のスイッチングレギュレータでは、ゲインが伸びていないにも関わらず、すでに位相余裕がなく、安定性を求めるのであれば、更にゲインを下げて応答性能を低下させる必要がある。

なお、図１では降圧型のスイッチングレギュレータを例にして示したが、これは一例であり、本発明は、これに限定するものではなく昇圧型のスイッチングレギュレータにも適用することができ、この場合、図１は図１０のようになる。
図１０における図１との相違点は、図１のスイッチングトランジスタＭ１をＮＭＯＳトランジスタにし、図１の同期整流用トランジスタＭ２をＰＭＯＳトランジスタにして、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２及びインダクタＬ１の接続を変えたことと、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートには、ＲＳフリップフロップ回路７の非反転出力端Ｑから出力されたスイッチシグナル信号Ｓｑが入力されるようにしたことである。

入力端子ＩＮと接地電圧との間には、インダクタＬ１とスイッチングトランジスタＭ１が直列に接続され、インダクタＬ１とスイッチングトランジスタＭ１との接続部である接続部Ｌｘと出力端子ＯＵＴとの間に同期整流用トランジスタＭ２が接続されている。これ以外は図１と同じであり、各部の動作についても図１と同様であるのでその説明を省略する。
また、図１及び図１０では、同期整流型のスイッチングレギュレータを例にして示したが、本発明は、非同期整流型のスイッチングレギュレータにも適用することができ、この場合、図１及び図１０の同期整流用トランジスタＭ２を整流ダイオードに置き換えればよい。図１の場合、該整流ダイオードのアノードは接地電圧に接続され、カソードはスイッチングトランジスタＭ１のドレインに接続される。また、図１０の場合は、整流ダイオードのアノードは接続部Ｌｘに接続され、カソードは出力端子ＯＵＴに接続される。

このように、本第１の実施の形態におけるスイッチングレギュレータは、スイッチングトランジスタＭ１のゲートに入力されるスイッチシグナル信号のデューティサイクルに応じて、誤差電圧Ｖｅとフィードバック電圧Ｖｄｆｂとの電圧差を変えるようにしたことから、出力電圧Ｖｏｕｔの変動に対する誤差電圧Ｖｅの変動の遅れを補償することができ、制御の安定性を向上させることができると共に周波数特性の改善を図ることができる。

第２の実施の形態．
前記第１の実施の形態におけるフィードバック回路４において、スイッチシグナル信号Ｓｑｂに応じてフィードバック電圧Ｖｄｆｂにスロープ電圧を加算するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図１１は、本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。なお、図１１では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する共に図１との相違点のみ説明する。
図１１における図１との相違点は、図１のフィードバック回路４にスロープ加算回路を追加したことにあり、これに伴って、図１のフィードバック回路４をフィードバック回路４ａに、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにした。

図１のスイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する降圧型のスイッチングレギュレータをなしている。
スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１と、同期整流用トランジスタＭ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、抵抗Ｒ１，Ｒ２と、位相補償用の抵抗Ｒ３及びコンデンサＣ２，Ｃ３と、基準電圧発生回路２と、誤差増幅回路３と、スイッチングトランジスタＭ１のゲートに入力されるパルス信号のデューティサイクルに応じたフィードバック電圧Ｖｄｆｂ１を生成して出力するフィードバック回路４ａと、誤差増幅回路３からの誤差電圧Ｖｅとフィードバック電圧Ｖｄｆｂ１との電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのＰＷＭパルス信号Ｓｐｗｍを生成して出力するＰＷＭコンパレータ５と、発振回路６と、ＲＳフリップフロップ回路７とを備えている。

図１１のスイッチングレギュレータ１ａの動作は、図１のフィードバック電圧Ｖｄｆｂを、フィードバック電圧Ｖｄｆｂにスロープ電圧を加算したフィードバック電圧Ｖｄｆｂ１にする以外は図１と同じであるのでその説明を省略する。
図１２は、フィードバック回路４ａの回路例を示した図であり、図１３は、図１２のフィードバック回路４ａの動作例を示したタイミングチャートである。なお、図１２では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。

図１２における図２との相違点は、定電流源１２、演算増幅回路１３、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４及びコンデンサＣ１２を追加したことにある。
図１２において、フィードバック回路４ａは、ＰＭＯＳトランジスタＭ１１，Ｍ１３、ＮＭＯＳトランジスタＭ１２，Ｍ１４、定電流源１１，１２、演算増幅回路１３、コンデンサＣ１１，Ｃ１２及び抵抗Ｒ１１で構成されている。なお、定電流源１２、演算増幅回路１３、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４及びコンデンサＣ１２はスロープ電圧生成回路をなす。

入力電圧ＶｉｎとＰＭＯＳトランジスタＭ１３のソースとの間には定電流源１２が接続され、ＰＭＯＳトランジスタＭ１３のソースには定電流源１２から所定の定電流が供給されている。ＰＭＯＳトランジスタＭ１３のドレインと演算増幅回路１３の出力端との間には、ＮＭＯＳトランジスタＭ１４とコンデンサＣ１２が並列に接続されている。演算増幅回路１３において、出力端は反転入力端に接続され、非反転入力端にはフィードバック電圧Ｖｄｆｂが入力されている。ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４の各ゲートは接続され、該接続部にはスイッチシグナル信号Ｓｑｂが入力され、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４及びコンデンサＣ１２の接続部からフィードバック電圧Ｖｄｆｂ１が出力される。

図２のフィードバック回路４では、定常点においてスイッチシグナル信号Ｓｑｂのデューティサイクルが５０％を超えると、三角波をなすフィードバック電圧Ｖｄｆｂのデューティサイクル変動に対するゲインが１を超えるため、動作が不安定になる。これは、電流制御方式のスイッチングレギュレータにおいてスロープ加算回路が必要であることと同様である。したがって、動作を安定化させるためには、ダウンスロープの１／２以上の傾きを持つスロープ電圧をアップスロープに加算する必要がある。定電流源１２、演算増幅回路１３、ＰＭＯＳトランジスタＭ１３、ＮＭＯＳトランジスタＭ１４及びコンデンサＣ１２は、フィードバック電圧Ｖｄｆｂのアップスロープにスロープ電圧を加算する回路を形成している。

演算増幅回路１３によって、フィードバック電圧Ｖｄｆｂをバーチャルショートし、コンデンサＣ１２と定電流源１２によってスロープ電圧を加算し、フィードバック電圧Ｖｄｆｂ１を生成している。スイッチシグナル信号Ｓｑｂがローレベルのときにスロープ電圧が加算され、スイッチシグナル信号Ｓｑｂがハイレベルのときには、フィードバック電圧Ｖｄｆｂ１はフィードバック電圧Ｖｄｆｂに等しくなる。

図１３は、図１２のフィードバック回路４ａの動作例を示したタイミングチャートである。
図１３において、フィードバック電圧Ｖｄｆｂのダウンスロープは、本来であれば抵抗と容量との自由放電による関数になるが、説明を簡単にするために、直線で近似している。実線がフィードバック電圧Ｖｄｆｂを示し、破線がフィードバック電圧Ｖｄｆｂにダウンスロープの１／２の傾斜を持つスロープ電圧を加算したフィードバック電圧Ｖｄｆｂ１の波形を示している。

フィードバック電圧Ｖｄｆｂ１において、アップスロープは、定電流源と容量によって一定の傾斜を有しているが、ダウンスロープは、抵抗と容量によって生成され、スイッチシグナル信号Ｓｑｂのデューティサイクルによって決まるフィードバック電圧Ｖｄｆｂの定常点によって変動する。したがって、フィードバック電圧Ｖｄｆｂ１のダウンスロープは一定ではない。このことから、スイッチシグナル信号Ｓｑｂのデューティサイクルよって変わるダウンスロープの傾斜に合わせて、スロープ電圧の加算量を変動させるか、又はダウンスロープの傾斜が最も大きくなる状態に合わせてスロープ電圧の加算量を決定する必要がある。このことは、電流制御方式のスイッチングレギュレータにおけるスロープ補償回路においても同様である。

ここで、図１２のフィードバック回路４ａのように、変動するダウンスロープの傾斜に合わせてスロープ電圧の加算量を変動させるためには、更に制御回路が必要となる。また、ダウンスロープの傾斜が最も大きくなる状態に合わせてスロープ電圧の加算量を決定する場合には、フィードバック回路４ａの微分特性が不必要に減少してしまう。そこで、このような問題に対応したフィードバック回路４ａの回路例を図１４に示す。
図１４では、アップスロープを抵抗と容量で、ダウンスロープを定電流源と容量で作っているため、図１２の場合とは逆にフィードバック電圧Ｖｄｆｂのダウンスロープが一定の傾斜を有している。したがって、スロープ電圧の加算量は常に一定で良いため、前記のようなスロープ電圧の調整を行う必要がない。

なお、図１１では降圧型のスイッチングレギュレータを例にして示したが、前記第１の実施の形態と同様、昇圧型のスイッチングレギュレータにも適用することができ、この場合、図１０のフィードバック回路４をフィードバック回路４ａに、図１０のスイッチングレギュレータ１をスイッチングレギュレータ１ａにすればよい。これ以外は図１０と同様であるのでその説明を省略する。
また、前記説明では、同期整流型のスイッチングレギュレータを例にして示したが、本発明は、非同期整流型のスイッチングレギュレータにも適用することができ、この場合、前記第１の実施の形態と同様に、同期整流用トランジスタＭ２を整流ダイオードに置き換えればよい。

このように、本第２の実施の形態におけるスイッチングレギュレータは、前記第１の実施の形態におけるフィードバック回路４において、スイッチシグナル信号Ｓｑｂに応じてフィードバック電圧Ｖｄｆｂにスロープ電圧を加算するようにしたことから、前記第１の実施の形態と同様の効果を得ることができると共に、フィードバック回路の動作を更に安定させることができ、制御の安定性を更に向上させることができる。

本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。図１のフィードバック回路４の回路例を示した図である。図２のフィードバック回路４の動作例を示したタイミングチャートである。出力端子ＯＵＴに接続された負荷が変動したときの図１の各電圧及び各電流の波形例を示した図である。誤差電圧Ｖｅの変化に対するスイッチシグナル信号Ｓｑｂのデューティサイクルの変化の周波数特性例を示した図である。誤差電圧Ｖｅの変化に対する出力電圧Ｖｏｕｔの変化の周波数特性例を示した図である。分圧電圧Ｖｆｂの変化に対する誤差電圧Ｖｅの変化の周波数特性例を示した図である。出力電圧Ｖｏｕｔの変化に対する分圧電圧Ｖｆｂの変化の周波数特性例を示した図である。図１のスイッチングレギュレータ１のフィードバック系全体の周波数特性例を示した図である。本発明の第１の実施の形態におけるスイッチングレギュレータの他の回路例を示した図である。本発明の第２の実施の形態におけるスイッチングレギュレータの回路例を示した図である。図１１のフィードバック回路４ａの回路例を示した図である。図１２のフィードバック回路４ａの動作例を示したタイミングチャートである。図１１のフィードバック回路４ａの他の回路例を示した図である。

符号の説明

１，１ａスイッチングレギュレータ
２基準電圧発生回路
３誤差増幅回路
４，４ａフィードバック回路
５ＰＷＭコンパレータ
６発振回路
７ＲＳフリップフロップ回路
Ｍ１スイッチングトランジスタ
Ｍ２同期整流用トランジスタ
Ｌ１インダクタ
Ｃ１〜Ｃ３コンデンサ
Ｒ１〜Ｒ３抵抗

Claims

入力端子に入力された電源電圧を、所定の定電圧に変換して出力電圧として出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記電源電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成し、該誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し前記スイッチング素子のスイッチング制御を行う制御回路部と、
を備え、
前記制御回路部は、前記パルス信号のデューティサイクルに基づいてフィードバック電圧を生成し、該生成したフィードバック電圧と前記誤差電圧との電圧差に応じたデューティサイクルの前記パルス信号を生成し、該電圧差を前記パルス信号のデューティサイクルに応じて可変するフィードバック制御を行うことを特徴とするスイッチングレギュレータ。
前記制御回路部は、前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成することを特徴とする請求項１記載のスイッチングレギュレータ。
前記制御回路部は、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成して出力する誤差電圧生成回路部と、
前記誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し該スイッチング素子のスイッチング制御を行うパルス変調回路部と、
前記パルス信号のデューティサイクルに応じたフィードバック電圧を生成して出力するフィードバック回路部と、
を備え、
前記パルス変調回路部は、前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成することを特徴とする請求項２記載のスイッチングレギュレータ。
前記フィードバック回路部は、前記パルス信号を積分して前記フィードバック電圧を生成することを特徴とする請求項３記載のスイッチングレギュレータ。
前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
コンデンサと、
前記第１スイッチのスイッチングに応じて所定の定電流を該コンデンサに供給して充電を行う定電流源と、
前記第２スイッチのスイッチングに応じて前記コンデンサを放電する際に所定の時定数を形成する抵抗と、
を備えることを特徴とする請求項４記載のスイッチングレギュレータ。
前記フィードバック回路部は、前記パルス信号を積分し、該積分して得られたリプルを有する信号に、前記パルス信号のデューティサイクルに応じた電圧傾斜を有するスロープ電圧を加算して前記フィードバック電圧を生成することを特徴とする請求項３記載のスイッチングレギュレータ。
前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
コンデンサと、
前記第１スイッチのスイッチングに応じて所定の定電流を該コンデンサに供給して充電を行う定電流源と、
前記第２スイッチのスイッチングに応じて前記コンデンサを放電する際に所定の時定数を形成する抵抗と、
前記スロープ電圧を生成して、前記コンデンサの充放電端の充電時における電圧に、該生成したスロープ電圧を加算して前記フィードバック電圧を生成するスロープ電圧生成回路と、
を備えることを特徴とする請求項６記載のスイッチングレギュレータ。
前記フィードバック回路部は、
前記パルス信号に応じてスイッチングを行う第１スイッチと、
前記パルス信号に応じて該第１スイッチと相反するスイッチングを行う第２スイッチと、
抵抗と
前記第１スイッチのスイッチングに応じて、該抵抗を介して電流が供給されて充電されるコンデンサと、
前記第２スイッチのスイッチングに応じて、該コンデンサの放電を行う定電流源と、
前記スロープ電圧を生成して、前記コンデンサの充放電端の充電時における電圧に、該生成したスロープ電圧を加算して前記フィードバック電圧を生成するスロープ電圧生成回路と、
を備えることを特徴とする請求項６記載のスイッチングレギュレータ。
前記誤差電圧生成回路部は、
前記出力電圧を分圧して前記比例電圧を生成し出力する出力電圧検出回路と、
前記基準電圧を生成して出力する基準電圧発生回路と、
前記比例電圧と前記基準電圧との電圧差を増幅して前記誤差電圧を生成し出力する誤差増幅回路と、
を備えることを特徴とする請求項３、４、５、６、７又は８記載のスイッチングレギュレータ。
前記パルス変調回路部は、
前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該電圧比較結果を示す２値の信号を生成して出力する電圧比較回路と、
一方の入力端に所定のクロック信号が入力されると共に他方の入力端に該電圧比較回路の出力信号が入力され、該出力信号と前記クロック信号の各信号レベルに応じた前記パルス信号を生成し出力するＲＳフリップフロップ回路と、
を備えることを特徴とする請求項３、４、５、６、７、８又は９記載のスイッチングレギュレータ。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
前記スイッチング素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差に応じた誤差電圧を生成し、該誤差電圧に応じたデューティサイクルのパルス信号を生成して前記スイッチング素子の制御電極に出力し該スイッチング素子のスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力電圧として出力するスイッチングレギュレータの動作制御方法において、
前記パルス信号のデューティサイクルに基づいてフィードバック電圧を生成し、
該生成したフィードバック電圧と前記誤差電圧との電圧差に応じたデューティサイクルの前記パルス信号を生成し、
該電圧差を前記パルス信号のデューティサイクルに応じて可変するフィードバック制御を行うことを特徴とするスイッチングレギュレータの動作制御方法。
前記誤差電圧と前記フィードバック電圧との電圧比較を行い、該比較結果に応じたデューティサイクルの前記パルス信号を生成することを特徴とする請求項１１記載のスイッチングレギュレータの動作制御方法。
前記パルス信号を積分して前記フィードバック電圧を生成することを特徴とする請求項１１又は１２記載のスイッチングレギュレータの動作制御方法。
前記パルス信号を積分し、該積分して得られたリプルを有する信号に、前記パルス信号のデューティサイクルに応じた電圧傾斜を有するスロープ電圧を加算して前記フィードバック電圧を生成することを特徴とする請求項１１又は１２記載のスイッチングレギュレータの動作制御方法。