JP5195182B2

JP5195182B2 - 電流モード制御型スイッチングレギュレータ

Info

Publication number: JP5195182B2
Application number: JP2008226789A
Authority: JP
Inventors: 雄介道下; 伸也清水
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-09-04
Filing date: 2008-09-04
Publication date: 2013-05-08
Anticipated expiration: 2028-09-04
Also published as: JP2010063276A; US20090322299A1; US8319487B2

Description

本発明は、ＤＣ−ＤＣコンバータをなす非絶縁方式の電流モード制御型スイッチングレギュレータに関し、特にＰＷＭ制御モードとＶＦＭ制御モードを備え、負荷電流の状態に応じて制御モードを切り換えるようにした電流モード制御型スイッチングレギュレータに関する。

近年、環境問題に対する配慮から電子機器の省電力化が求められており、特に電池駆動による電子機器においてその傾向が顕著である。一般に、省電力化を図るためには、電子機器で消費する電力を削減することと、電源回路自体の効率を向上させて無駄な電力消費を抑えることが重要である。小型の電子機器に使用される高効率の電源回路としては、インダクタを使用した非絶縁型のスイッチングレギュレータが広く使用されている。

スイッチングレギュレータの制御方式には、大きく２つの方式が知られている。１つは一定周波数のクロック信号のデューティサイクルを変化させてスイッチングトランジスタのオン時間を変化させることで出力電圧が一定になるように制御するＰＷＭ（pulse width modulation）制御方式であり、もう１つはパルス幅が一定でクロック信号の周期を変化させることにより、スイッチングトランジスタのオン時間が一定で、スイッチング周波数を変化させて出力電圧が一定になるように制御するＶＦＭ（Variable Frequency Modulation）制御方式である。また、ＶＦＭ制御方式には、周波数を無段階に変化させる方式と、ＰＷＭ制御で使用している周波数のクロックを間引いて、擬似的に周波数を変化させる方式とがある。なお、ＶＦＭ制御方式はＰＦＭ（Pulse Frequency Modulation）方式と表記される場合もある。

スイッチングレギュレータ自体の電力消費量は、スイッチング周波数に比例して増加し、ＰＷＭ制御方式は、軽負荷でも一定周期でスイチングトランジスタのオン／オフ制御を行うため、軽負荷での効率が悪化する。これに対して、ＶＦＭ制御方式では、負荷に応じてスイッチングトランジスタのスイッチング周波数が変動するため、機器に対してノイズやリプルの影響が大きくなるが、軽負荷に対してはスイッチング回数が少なくなるためＰＷＭ制御方式よりも効率がよい。このようなことから、従来、負荷の条件に応じて、ＰＷＭ制御とＶＦＭ制御を切り換えて行うことにより、軽負荷から重負荷まで電源効率を高めた電源回路があった。

図５は、ＰＷＭ制御モードとＶＦＭ制御モードを備えた従来の電流モード制御型スイッチングレギュレータの回路例を示した図であり（例えば、特許文献１参照。）、図６は、図５の電流モード制御型スイッチングレギュレータ１００の各信号の波形例を示したタイミングチャートである。
電流モード制御型スイッチングレギュレータ１００では、ＶＦＭ制御モードで動作しているときは、出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔの低下に時間がかかるため、スイッチングトランジスタＭ１０１がオンする間隔が長くなる。すなわち、スイッチングトランジスタＭ１０１のスイッチング周波数が低くなる。

出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔが速く上昇するため、その分、誤差電圧Ｖｅの低下速度が速くなり、スイッチングトランジスタＭ１０１がオンしている時間が短くなる。出力電流ｉｏｕｔが増加して、前記スイッチング周波数が高くなり、誤差電圧Ｖｅが常に基準電圧Ｖｒ１以上になると、自動的にＰＷＭ制御モードに切り換わる。
ＰＷＭ制御モードでは、誤差電圧Ｖｅが常に基準電圧Ｖｒ１以上になっているため、コンパレータ１０８から出力されるイネーブル信号ＯＳＣＥＮはローレベルになる。このため、発振回路１０９は、所定の周波数で発振を行ってクロック信号ＣＬＫを出力する。

クロック信号ＣＬＫがハイレベルになると、ＲＳフリップフロップ回路１０５がセットされ、出力端Ｑがハイレベルになり、ＶＦＭ制御モードのときと同様にスイッチングトランジスタＭ１０１がオンすると共に同期整流用トランジスタＭ１０２がオフしてインダクタ電流ｉＬが流れる。インダクタ電流ｉＬはインダクタ電流電圧変換回路１１０でインダクタ電圧Ｖｓｅｎに変換され、加算回路１１２でインダクタ電圧Ｖｓｅｎとスロープ電圧Ｖｓｌｐが加算されてランプ電圧Ｖｃが生成され、コンパレータ１０４の非反転入力端に入力される。

ランプ電圧Ｖｃが誤差電圧Ｖｅを超えると、コンパレータ１０４の出力信号Ｓｐｗｍがハイレベルとなり、ＲＳフリップフロップ回路１０５をリセットする。すると、制御回路１０６は、出力信号ＰＨＳとＮＬＳをそれぞれハイレベルにして、スイッチングトランジスタＭ１０１をオフさせると共に同期整流用トランジスタＭ１０２をオンさせる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤに低下し、コンパレータ１０４の出力信号Ｓｐｗｍはローレベルに戻る。このときも、インダクタ電流ｉＬは同期整流用トランジスタＭ１０２を介して流れ続ける。インダクタ電流ｉＬが０になる前に、クロック信号ＣＬＫが再びハイレベルになり、前記のような動作を繰り返す。

ＰＷＭ制御モードでは、出力電流ｉｏｕｔが大きくなるほど、スイッチングトランジスタＭ１０１のオン時間が長くなる。ＶＦＭ制御モードからＰＷＭ制御モードにスムースに移行するためには、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わる臨界点におけるインダクタ電流ｉＬの値が重要になる。
図７は、図５の電流モード制御型スイッチングレギュレータ１００において、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときに出力電流ｉｏｕｔの電流値を変えた場合に、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わる際のインダクタ電流ｉＬの波形例を示した図である。なお以下、臨界電流ｉａとは、電流モード制御型スイッチングレギュレータが不連続動作モードから連続動作モードに移行する臨界点の出力電流ｉｏｕｔの電流値を示している。

図７（ａ）は、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときの出力電流ｉｏｕｔの電流値が臨界電流ｉａよりも小さい場合を示している。この場合、不連続動作モードで動作している最中にＰＷＭ制御モードに切り換わってしまう。このため、スイッチング周波数が急に高くなり、スイッチング回数が増えてインダクタＬ１０１に供給されるエネルギーが必要以上に増加し、出力電圧Ｖｏｕｔが急上昇する。出力電流ｉｏｕｔが更に増加して臨界電流ｉａを超えると、連続動作モードになり出力電圧Ｖｏｕｔは元に戻る。すなわち、ＰＷＭ制御モードに切り換わってから、出力電流ｉｏｕｔが臨界電流ｉａに達するまでは出力電圧Ｖｏｕｔが上昇するという問題が発生していた。

図７（ｂ）は、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときの出力電流ｉｏｕｔの電流値が臨界電流ｉａと等しい場合を示している。この場合は、スムースにＰＷＭ制御モードに移行し、出力電圧Ｖｏｕｔの変動は発生しない。
図７（ｃ）は、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときの出力電流ｉｏｕｔの電流値が臨界電流ｉａより大きい場合を示している。この場合は、連続動作モードになっても、まだＶＦＭ制御モードで動作している。このため、前のスイッチングサイクルのインダクタ電流ｉＬが０に戻らないうちに、次のスイッチングサイクルに入ってしまい、次のサイクルでは必要以上に大きなインダクタ電流ｉＬが供給される。すると、出力電圧Ｖｏｕｔが大きくなり過ぎて、その次のサイクルまでの時間が長くなり、出力電圧Ｖｏｕｔは下がり過ぎてしまう。このため、出力電流ｉｏｕｔが臨界電流ｉａ付近では、出力電圧Ｖｏｕｔが大きく変動するという問題が発生していた。

このように、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときの出力電圧Ｖｏｕｔの変動を小さくするためには、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わるときの出力電流ｉｏｕｔの電流値を臨界電流ｉａに設定するのが望ましい。
なお、本発明とは異なるが、ＶＦＭ制御モードからＰＷＭ制御モードに切り換える他の第１の方法としては、スイッチングトランジスタへの駆動パルス信号と、ＰＷＭコンパレータの出力信号と、ＰＦＭ用クロック生成回路で生成されるＰＦＭ制御用の基準クロック信号の各デューティサイクルをそれぞれ電圧に変換して、前記駆動パルス信号及び前記ＰＷＭコンパレータの出力信号の各デューティサイクルと、前記基準クロック信号のデューティサイクルとを比較し、該比較結果に応じてＰＷＭ制御とＰＦＭ制御を切り換えるようにしたものがあった（例えば、特許文献２参照。）。この場合、デューティサイクルを電圧に変換する回路が３つ必要であり、更にそれらの出力を比較するためのコンパレータ等が必要となり回路規模が大きくなっていた。

また、ＶＦＭ制御モードからＰＷＭ制御モードに切り換える他の第２の方法として、ＰＷＭ制御信号のパルス幅がＰＦＭ制御信号のパルス幅よりも小さいことを条件として、ＰＷＭ制御信号のパルス幅とＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段を有し、差分時間信号に基づき前記差分時間に応じて、ＰＷＭ制御信号を形成するための基準となる基準信号の発振周波数を低く制御するようにしたものがあった（例えば、特許文献３参照。）。この場合、ＰＷＭ制御信号のパルス幅とＰＦＭ制御信号のパルス幅との差に対応する差分時間を表わす差分時間信号を形成する差分時間発生手段と、差分時間信号に応じて周波数を変更する発振回路が必要であり、やはり回路規模が大きくなっていた。

また、前記第１及び第２の各方法では、ＶＦＭ制御モード時の１サイクル当たりのエネルギー供給量に関してはまったく考慮されていなかった。
特開平１０−２２５１０５号公報特開２００７−２０９１８０号公報特開２００８−９２７１２号公報

スイッチングレギュレータ自体の電力消費量は、スイッチング周波数に比例して増加するため、ＶＦＭ制御モードにおいてはできるだけスイッチング周波数が低くなるようにする方が、効率を上げることができる。このためには、１サイクル中にインダクタＬ１０１に供給する電力量を多くする必要がある。しかし、このようにすると、図７（ｃ）で示したように、ＶＦＭ制御モードからＰＷＭ制御モードの切り換え時に出力電圧が変動するという問題があった。

本発明は、このような問題を解決するためになされたものであり、簡単な回路構成でＶＦＭ制御モードとＰＷＭ制御モードの切り換え時における出力電圧Ｖｏｕｔの変動を抑えることができる電流モード制御型スイッチングレギュレータを得ることを目的とする。

この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する、該出力端子から出力される出力電流に応じてＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行う、インダクタを備えた非絶縁方式の電流モード制御型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行うスイッチングトランジスタと、
該スイッチングトランジスタがオフして前記インダクタへの充電が停止すると、前記インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧差を増幅し誤差電圧として出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流に応じた電圧に、予め設定された傾斜を有するスロープ電圧を加算して生成されたランプ電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第１電圧比較回路部と、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該誤差電圧が該第２基準電圧よりも大きい場合は所定のイネーブル信号を生成して出力する第２電圧比較回路部と、
該第２電圧比較回路部から前記イネーブル信号が出力されると発振を開始し、所定の周波数のクロック信号を生成して出力する発振回路部と、
前記スイッチングトランジスタをオンさせるための該発振回路部からのクロック信号が入力されると共に前記スイッチングトランジスタをオフさせるための前記第１電圧比較回路部からの信号が入力され、前記クロック信号及び該第１電圧比較回路部からの信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記発振回路部は、前記イネーブル信号が入力されている時間が所定値未満である場合は、該イネーブル信号に応じて１つの所定のパルスを生成して出力し、前記イネーブル信号が入力されている時間が前記所定値以上になると、前記所定の周波数よりも低い周波数で発振を開始した後、前記所定の周波数まで所定の速度で該発振周波数を上昇させるものである。

具体的には、前記所定値は、前記所定の周波数のクロック信号における周期と同じであるようにした。

また、前記発振回路部は、
前記イネーブル信号が入力されると、所定の電流値まで所定の速度で出力電流を増加させて、該所定の電流値の定電流を出力する電流源と、
該電流源から供給される電流で充電されるコンデンサと、
該コンデンサの端子電圧が所定の電圧値を超えると、該コンデンサの電荷を放電する放電回路と、
を備えるようにした。

また、ＶＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように、前記第２基準電圧が設定されるようにした。

また、前記整流素子は、制御電極に入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用トランジスタからなり、前記制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、該同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせるようにした。

この場合、前記制御回路部は、前記スイッチングトランジスタと前記インダクタとの接続部の電圧から、前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記同期整流用トランジスタをオフさせて遮断状態にするようにしてもよい。

本発明の電流モード制御型スイッチングレギュレータによれば、発振回路部の発振開始直後の周波数を所定の周波数よりも低くなるようにし、その後徐々に該所定の周波数に近づくようにしたことから、簡単な回路構成で、ＶＦＭ制御における１サイクル当たりの電力供給量を、前記所定の周波数でＰＷＭ制御を行っている場合の連続動作モードから不連続動作モードに切り換わる時点の１サイクル当たりの電力供給量よりも大きくすることができ、ＶＦＭ制御からＰＷＭ制御に切り換わる際に、出力電圧の大きな変動を抑制することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１において、電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷２０に出力する同期整流方式の降圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ１は、ＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。

また、スイッチングレギュレータ１は、所定の第１基準電圧Ｖｒ１を生成して出力する第１基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、誤差増幅回路３と、第１コンパレータ４と、ＲＳフリップフロップ回路５と、インバータ６と、所定の第２基準電圧Ｖｒ２を生成して出力する第２基準電圧発生回路７と、第２コンパレータ８とを備えている。更に、スイッチングレギュレータ１は、所定のクロック信号ＣＬＫを生成して出力する発振回路９と、インダクタＬ１を流れるインダクタ電流ｉＬの検出を行い、検出したインダクタ電流ｉＬに応じたインダクタ電圧Ｖｓｅｎを生成して出力するインダクタ電流電圧変換回路１０と、所定ののこぎり波信号をなすスロープ電圧Ｖｓｌｐを生成して出力するスロープ電圧生成回路１１と、加算回路１２とを備えている。

なお、同期整流用トランジスタＭ２は整流素子を、第１基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部をそれぞれなし、第１コンパレータ４、インダクタ電流電圧変換回路１０、スロープ電圧生成回路１１及び加算回路１２は第１電圧比較回路部を、第２基準電圧発生回路７及び第２コンパレータ８は第２電圧比較回路部をそれぞれなす。また、発振回路９は発振回路部を、ＲＳフリップフロップ回路５及び制御回路６は制御回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。

入力端子ＩＮと接地電圧ＧＮＤとの間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続されている。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１及びＲ２が直列に接続されると共に出力コンデンサＣｏが接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。また、誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には第１基準電圧Ｖｒ１がそれぞれ入力され、誤差増幅回路３は、分圧電圧Ｖｆｂと第１基準電圧Ｖｒ１との差電圧を増幅して誤差電圧Ｖｅを生成し、第１コンパレータ４の反転入力端に出力する。誤差増幅回路３は、出力電圧Ｖｏｕｔが低下すると誤差電圧Ｖｅを上昇させ、出力電圧Ｖｏｕｔが上昇すると誤差電圧Ｖｅを低下させる。

また、インダクタ電流電圧変換回路１０は、入力電圧Ｖｉｎと接続部ＬＸの電圧ＶＬＸからインダクタ電圧Ｖｓｅｎを生成して出力する。加算回路１２は、スロープ電圧生成回路１１からのスロープ電圧Ｖｓｌｐとインダクタ電流電圧変換回路１０からのインダクタ電圧Ｖｓｅｎがそれぞれ入力され、スロープ電圧Ｖｓｌｐとインダクタ電圧Ｖｓｅｎを加算しインダクタ電流ｉＬに比例したランプ電圧Ｖｃを生成して第１コンパレータ４の非反転入力端に出力する。第１コンパレータ４は、誤差増幅回路３からの誤差電圧Ｖｅと加算回路１２から出力されたランプ電圧Ｖｃとの電圧比較を行ってパルス信号Ｓｐｗｍを生成し、ＲＳフリップフロップ回路５のリセット入力端Ｒに出力する。

また、第２コンパレータ８において、反転入力端には誤差電圧Ｖｅが、非反転入力端には第２基準電圧Ｖｒ２がそれぞれ入力され、出力端は発振回路９に接続されている。第２コンパレータ８は、第２基準電圧Ｖｒ２と誤差電圧Ｖｅとの電圧比較を行い、誤差電圧Ｖｅが第２基準電圧Ｖｒ２を超えるとイネーブル信号ＯＳＣＥＮをローレベルにし、誤差電圧Ｖｅが第２基準電圧Ｖｒ２以下になるとイネーブル信号ＯＳＣＥＮをハイレベルにする。

発振回路９は、ローレベルのイネーブル信号ＯＳＣＥＮが入力されている時間が所定値未満である場合は、該ローレベルのイネーブル信号ＯＳＣＥＮに応じて１つのハイレベルのパルスを生成して出力し、前記ローレベルのイネーブル信号ＯＳＣＥＮが入力されている時間が前記所定値以上になると、所定の周波数よりも低い周波数で発振を開始した後、該所定の周波数まで所定の速度で周波数を上昇させる。このようにして、発振回路９は、イネーブル信号ＯＳＣＥＮがローレベルになると所定のパルス幅を有するハイレベルのパルス信号を出力し、イネーブル信号ＯＳＣＥＮがローレベルを継続すると所定の周波数で発振を行ってクロック信号ＣＬＫを出力する。また、発振回路９は、イネーブル信号ＯＳＣＥＮがハイレベルになると発振を停止してクロック信号ＣＬＫをローレベルにする。

発振回路９から出力されたクロック信号ＣＬＫは、ＲＳフリップフロップ回路５のセット入力端Ｓに入力され、ＲＳフリップフロップ回路５の出力端Ｑは制御回路６の入力端に入力され、ＲＳフリップフロップ回路５は、セット入力端Ｓにハイレベルの信号が入力されると出力端Ｑをハイレベルにし、リセット入力端Ｒにハイレベルの信号が入力されると出力端Ｑをローレベルにする。制御回路６は、ＲＳフリップフロップ回路５の出力信号と、接続部ＬＸの電圧ＶＬＸがそれぞれ入力され、出力端ＰがスイッチングトランジスタＭ１のゲートに、出力端Ｎが同期整流用トランジスタＭ２のゲートにそれぞれ接続されている。

制御回路６は、ＲＳフリップフロップ回路５の出力信号がハイレベルになると制御信号ＰＨＳ及びＮＬＳをそれぞれローレベルにし、スイッチングトランジスタＭ１がオンすると共に同期整流用トランジスタＭ２がオフする。また、制御回路６は、ＲＳフリップフロップ回路５の出力信号がローレベルになると制御信号ＰＨＳ及びＮＬＳをそれぞれハイレベルにし、スイッチングトランジスタＭ１がオフすると共に同期整流用トランジスタＭ２がオンする。ただし、制御回路６は、接続部ＬＸの電圧ＶＬＸが０Ｖ以上になると、ＲＳフリップフロップ回路５の出力信号に関係なく制御信号ＮＬＳをローレベルにして同期整流用トランジスタＭ２をオフさせる。このようにすることにより、制御回路６は、インダクタ電流ｉＬの逆流を防止することができる。

インダクタ電流電圧変換回路１０は、スイッチングトランジスタＭ１のソース−ドレイン間電圧を増幅してインダクタ電圧Ｖｓｅｎとして出力する。スイッチングトランジスタＭ１のオン抵抗はドレイン電流に関わらずほぼ一定であるから、スイッチングトランジスタＭ１のソース−ドレイン間電圧はスイッチングトランジスタＭ１のドレイン電流に比例する。また、該ドレイン電流はすべてインダクタ電流ｉＬになるため、スイッチングトランジスタＭ１のソース−ドレイン間電圧はインダクタ電流ｉＬに比例した電圧になる。
スロープ電圧生成回路１１は、サブハーモニック発振を防止するために、インダクタ電圧Ｖｓｅｎに加算するスロープ電圧Ｖｓｌｐを生成している。インダクタ電圧Ｖｓｅｎとスロープ電圧Ｖｓｌｐは加算回路１２で加算され、ランプ電圧Ｖｃとして第１コンパレータ４の非反転入力端に出力される。

このような構成において、ＶＦＭ制御モードからＰＷＭ制御モードに動作が切り換わる際の動作について説明する。
まず最初に、ＶＦＭ制御モードでの動作について説明する。
出力コンデンサＣｏに蓄積された電荷が出力端子ＯＵＴに接続された負荷２０に放電されると、出力電圧Ｖｏｕｔは次第に低下する。すると、誤差電圧Ｖｅは逆に上昇し、誤差電圧Ｖｅが第２基準電圧Ｖｒ２を超えると、第２コンパレータ８から出力されるイネーブル信号ＯＳＣＥＮはローレベルになる。

イネーブル信号ＯＳＣＥＮがローレベルになると、発振回路９は直ちにハイレベルの１つのパルスをＲＳフリップフロップ回路５のセット入力端Ｓに出力する。該パルスによってＲＳフリップフロップ回路５がセットされ、出力端Ｑがハイレベルになる。すると、制御回路６は、制御信号ＰＨＳとＮＬＳを共にローレベルにし、スイッチングトランジスタＭ１がオンすると共に同期整流用トランジスタＭ２がオフする。スイッチングトランジスタＭ１がオンすると、入力電圧ＶｉｎがインダクタＬ１に接続されるため、インダクタＬ１にインダクタ電流ｉＬが流れる。該インダクタ電流ｉＬは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差に比例した傾斜で増加する。

インダクタ電流ｉＬが出力電流ｉｏｕｔを超えると、出力コンデンサＣｏを充電するため出力電圧Ｖｏｕｔが上昇し、これに伴って誤差電圧Ｖｅが低下する。誤差電圧Ｖｅが第２基準電圧Ｖｒ２以下になると、第２コンパレータ８からのイネーブル信号ＯＳＣＥＮはハイレベルに戻る。このため、発振回路９は、クロック信号ＣＬＫとしてハイレベルのパルスを１つだけ出力して発振動作を停止する。
インダクタ電流ｉＬの変化は、インダクタ電流電圧変換回路１０でインダクタ電圧Ｖｓｅｎに変換され、インダクタ電圧Ｖｓｅｎにスロープ電圧生成回路１１から出力されたスロープ電圧Ｖｓｌｐが加算回路１２で加算されてランプ電圧Ｖｃが生成される。ランプ電圧Ｖｃは時間の経過に伴って上昇し、ランプ電圧Ｖｃが誤差電圧Ｖｅを超えると第１コンパレータ４の出力信号Ｓｐｗｍの信号レベルが反転してハイレベルになる。

出力信号Ｓｐｗｍがハイレベルになると、ＲＳフリップフロップ回路５がリセットされ、出力端Ｑがローレベルになり、制御回路６は、制御信号ＰＨＳとＮＬＳを共にハイレベルにし、スイッチングトランジスタＭ１がオフすると共に同期整流用トランジスタＭ２がオンする。スイッチングトランジスタＭ１がオフすると、インダクタＬ１の逆起電力の影響で接続部ＬＸの電圧が負電圧になるため、インダクタ電流電圧変換回路１０からのインダクタ電圧Ｖｓｅｎは接地電圧ＧＮＤまで低下する。同時に、スロープ電圧生成回路１１も動作を停止してスロープ電圧Ｖｓｌｐを接地電圧ＧＮＤに低下させる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤまで低下するため、第１コンパレータ４の出力信号Ｓｐｗｍは直ちにローレベルに戻る。なお、スイッチングトランジスタＭ１がオフしても、同期整流用トランジスタＭ２がオンするため、インダクタ電流ｉＬは接地電圧ＧＮＤから同期整流用トランジスタＭ２を介して流れ続ける。このときのインダクタ電流ｉＬは、出力電圧Ｖｏｕｔに比例した傾斜で減少する。

インダクタＬ１に蓄えられていたエネルギーがすべて放出されてインダクタ電流ｉＬが０になると、出力端子ＯＵＴ側からインダクタＬ１と同期整流用トランジスタＭ２を通して接地電圧ＧＮＤに電流が流れる、いわゆる逆電流が発生する。該逆電流が発生するとスイッチングレギュレータの変換効率を大きく低下させる。このため、このような逆電流を防止するために、制御回路６は、接続部ＬＸの電圧ＶＬＸが０Ｖになると、ＲＳフリップフロップ回路５の出力信号に関係なく、制御信号ＮＬＳをローレベルにして同期整流用トランジスタＭ２をオフさせる。インダクタ電流ｉＬが出力電流ｉｏｕｔ以下まで低下すると、出力電圧Ｖｏｕｔは低下し始め、出力電圧Ｖｏｕｔが低下すると誤差電圧Ｖｅが上昇する。誤差電圧Ｖｅが第２基準電圧Ｖｒ２を超えると、最初の説明に戻り、以下このような動作を繰り返す。

ＶＦＭ制御モードで動作しているときは、出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔの低下に時間がかかるため、スイッチングトランジスタＭ１がオンする間隔が長くなる、すなわちスイッチング周波数が低くなる。出力電流ｉｏｕｔが小さいほど出力電圧Ｖｏｕｔが速く上昇するため、その分、誤差電圧Ｖｅの低下速度が速くなり、スイッチングトランジスタＭ１がオンしている時間は短くなる。出力電流ｉｏｕｔが増加してスイッチング周波数が高くなり、誤差電圧Ｖｅが常に第２基準電圧Ｖｒ２以上になると、自動的にＰＷＭ制御モードに切り換わる。

ＰＷＭ制御モードの動作は次のようになる。
誤差電圧Ｖｅが常に第２基準電圧Ｖｒ２以上になっているため、第２コンパレータ８からのイネーブル信号ＯＳＣＥＮはローレベルになり、発振回路９は、所定の周波数で発振を行ってクロック信号ＣＬＫを生成し出力する。クロック信号ＣＬＫがハイレベルになると、ＲＳフリップフロップ回路５がセットされ、出力端Ｑがハイレベルになる。このため、ＶＦＭ制御モードで述べたように、スイッチングトランジスタＭ１がオンすると共に同期整流用トランジスタＭ２がオフし、インダクタ電流ｉＬが流れる。インダクタ電流ｉＬはインダクタ電流電圧変換回路１０でインダクタ電圧Ｖｓｅｎに変換され、更にスロープ電圧Ｖｓｌｐが加算されてランプ電圧Ｖｃが生成され、第１コンパレータ４の非反転入力端に入力される。

ランプ電圧Ｖｃが誤差電圧Ｖｅを超えると、第１コンパレータ４の出力信号Ｓｐｗｍがハイレベルになり、ＲＳフリップフロップ回路５をリセットする。このため、制御回路６は、制御信号ＰＳＨとＮＬＳをそれぞれハイレベルにして、スイッチングトランジスタＭ１をオフさせる共に同期整流用トランジスタＭ２をオンさせる。この結果、ランプ電圧Ｖｃは接地電圧ＧＮＤに低下し、出力信号Ｓｐｗｍはローレベルに戻る。また、インダクタ電流ｉＬは、同期整流用トランジスタＭ２を介して流れ続ける。

インダクタ電流ｉＬが０になる前に、クロック信号ＣＬＫの次のパルスが再びハイレベルになり、前記のような動作を繰り返す。ＰＷＭ制御モードでは、出力電流ｉｏｕｔが大きくなるほど、スイッチングトランジスタＭ１のオン時間が長くなる。ＶＦＭ制御モードからＰＷＭ制御モードにスムースに移行するためには、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わる臨界点におけるインダクタ電流ｉＬの値が重要である。

ここで、図２は、図１の発振回路９の回路例を示した図である。
図２において、発振回路９は、所定の定電流ｉ２１の供給を行う定電流源２１と、所定の第３基準電圧Ｖｒ３を生成して出力する第３基準電圧発生回路２２と、第３コンパレータ２３と、ＮＡＮＤ回路２４と、インバータ２５，２６と、ＰＭＯＳトランジスタＭ１１〜Ｍ１３と、ＮＭＯＳトランジスタＭ１４と、コンデンサＣ１１，Ｃ１２と、抵抗Ｒ１１とで構成されている。なお、ＰＭＯＳトランジスタＭ１１〜Ｍ１３、定電流源２１、コンデンサＣ１２及び抵抗Ｒ１１は電流源をなし、第３基準電圧発生回路２２、第３コンパレータ２３、ＮＡＮＤ回路２４及びＮＭＯＳトランジスタＭ１４は放電回路をなす。

入力電圧ＶｉｎとＰＭＯＳトランジスタＭ１３のゲートとの間には、ＰＭＯＳトランジスタＭ１１とＭ１２が並列に接続されると共に抵抗Ｒ１１とコンデンサＣ１２の直列回路が接続されており、ＰＭＯＳトランジスタＭ１２のゲートはＰＭＯＳトランジスタＭ１２のドレインに接続されている。ＰＭＯＳトランジスタＭ１１のゲートには、イネーブル信号ＯＳＣＥＮの信号レベルをインバータ２５で反転させた反転信号が入力されており、ＰＭＯＳトランジスタＭ１１のドレインと接地電圧ＧＮＤとの間に定電流源２１が接続されている。

ＰＭＯＳトランジスタＭ１３のソースは入力電圧Ｖｉｎに接続され、ＰＭＯＳトランジスタＭ１３のドレインと接地電圧ＧＮＤとの間にはＮＭＯＳトランジスタＭ１４が接続されており、ＮＭＯＳトランジスタＭ１４に並列にコンデンサＣ１１が接続されている。第３コンパレータ２３において、非反転入力端には第３基準電圧Ｖｒ３が入力され、反転入力端はＮＭＯＳトランジスタＭ１４のドレインに接続され、出力端はＮＡＮＤ回路２４の一方の入力端に接続されている。ＮＡＮＤ回路２４の他方の入力端にはインバータ２５の出力信号が入力されており、ＮＡＮＤ回路２４の出力端は、ＮＭＯＳトランジスタＭ１４のゲートに接続されると共にインバータ２６の入力端に接続され、インバータ２６の出力端からクロック信号ＣＬＫが出力される。

図３は、図２の発振回路９の動作例を示したタイミングチャートであり、図３を使用して発振回路９の動作について説明する。
図３（ａ）は、ＶＦＭ制御モード時の動作例を示した図であり、図３（ｂ）は、ＶＦＭ制御モードからＰＷＭ制御モードに移行する際の動作例を示した図である。なお、ＰＭＯＳトランジスタＭ１３のゲート電圧をＶＡとし、ＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１４との接続部の電圧をＶＢとし、第３コンパレータ２３の出力信号をＣＭＰｏとする。

まず、図３（ａ）の場合の動作について説明する。
出力電圧Ｖｏｕｔが比較的大きい状態では、誤差電圧Ｖｅが第２基準電圧Ｖｒ２よりも小さいため、第２コンパレータ８からのイネーブル信号ＯＳＣＥＮはハイレベルである。この場合、インバータ２５の出力信号はローレベルになり、ＰＭＯＳトランジスタＭ１１がオンする。このため、電圧ＶＡはほぼ入力電圧Ｖｉｎと同じ電圧になり、ＰＭＯＳトランジスタＭ１２とＭ１３は共にオフする。また、ＮＡＮＤ回路２４の一方の入力端もローレベルになるため、ＮＡＮＤ回路２４の出力信号はハイレベルになる。ＮＡＮＤ回路２４の出力信号がハイレベルになるとＮＭＯＳトランジスタＭ１４がオンしてコンデンサＣ１１の電荷を放電するため、電圧ＶＢはほぼ０Ｖになる。更に、ＮＡＮＤ回路２４の出力信号の信号レベルをインバータ２６で反転させた信号がクロック信号ＣＬＫであることから、クロック信号ＣＬＫはローレベルになる。また、電圧ＶＢがほぼ０Ｖであることから、第３コンパレータ２３の出力信号ＣＭＰｏはハイレベルになる。

出力電圧Ｖｏｕｔが次第に低下し、これに伴って誤差電圧Ｖｅが上昇して第２基準電圧Ｖｒ２を超えると、第２コンパレータ８からのイネーブル信号ＯＳＣＥＮがローレベルになる。すると、インバータ２５の出力信号はハイレベルになり、ＮＡＮＤ回路２４の一方の入力端をハイレベルにする。このため、ＮＡＮＤ回路２４の他方の入力端に入力されている第３コンパレータ２３の出力信号ＣＭＰｏが前記のようにハイレベルであることから、ＮＡＮＤ回路２４の出力信号はローレベルになる。該ローレベルの信号はインバータ２６で信号レベルが反転されることから、クロック信号ＣＬＫがハイレベルになる。クロック信号ＣＬＫがハイレベルになると、ＲＳフリップフロップ回路５がセットされて、スイッチングトランジスタＭ１をオンさせると共に同期整流用トランジスタＭ２をオフさせる。

また、イネーブル信号ＯＳＣＥＮがローレベルになると、ＰＭＯＳトランジスタＭ１１がオフして抵抗Ｒ１１とコンデンサＣ１２の直列回路に定電流ｉ２１が供給されるため、電圧ＶＡが低下する。イネーブル信号ＯＳＣＥＮがローレベルになった直後の電圧ＶＡの低下は抵抗Ｒ１１の抵抗値と定電流ｉ２１との積で決まり、その後は、定電流源ｉ２１で充電されたコンデンサＣ１１の電圧が加算される。
電圧ＶＡが低下すると、ＰＭＯＳトランジスタＭ１２のゲートにバイアス電圧が加わるため、ＰＭＯＳトランジスタＭ１２にドレイン電流が流れる。ＰＭＯＳトランジスタＭ１２とＭ１３はカレントミラー回路を形成しているため、ＰＭＯＳトランジスタＭ１３からもドレイン電流が出力され、該ドレイン電流が電流源となる。

また、ＮＡＮＤ回路２４の出力信号がローレベルになると、ＮＭＯＳトランジスタＭ１４がオフするため、ＰＭＯＳトランジスタＭ１３のドレイン電流はすべてコンデンサＣ１１の充電電流となり、電圧ＶＢが上昇を始める。しかし、スイッチングトランジスタＭ１がオンすると、入力電圧ＶｉｎからインダクタＬ１に電力供給が行われ、出力電圧Ｖｏｕｔが上昇すると共に誤差電圧Ｖｅが低下する。誤差電圧Ｖｅが第２基準電圧Ｖｒ２以下になると、第２コンパレータ８からのイネーブル信号ＯＳＣＥＮは再びハイレベルになるため、前記のように、クロック信号ＣＬＫはローレベルに戻る。また、ＰＭＯＳトランジスタＭ１３がオフしてドレイン電流の供給が停止し、更にＮＭＯＳトランジスタＭ１４はオンするため、コンデンサＣ１１の電荷が放電される。以下、このような動作を繰り返す。

次に、図３（ｂ）で示したＶＦＭ制御モードからＰＷＭ制御モードに移行する場合について説明する。出力電流ｉｏｕｔが増加するに伴って出力電圧Ｖｏｕｔが低下し、誤差電圧Ｖｅが常時第２基準電圧Ｖｒ２よりも大きくなるとＰＷＭ制御モードに切り換わる。
イネーブル信号ＯＳＣＥＮがハイレベルのときは前記のように、クロック信号ＣＬＫはローレベルである。

イネーブル信号ＯＳＣＥＮがローレベルになると、前記のようにまずクロック信号ＣＬＫがハイレベルになり、スイッチングトランジスタＭ１がオンする。また、インバータ２５の出力信号がハイレベルになるため、ＰＭＯＳトランジスタＭ１１はオフする。このため、抵抗Ｒ１１とコンデンサＣ１２の直列回路に定電流ｉ２１が供給され、電圧ＶＡが低下する。電圧ＶＡはＰＭＯＳトランジスタＭ１２とＭ１３のゲート電圧になっており、しかもＰＭＯＳトランジスタＭ１２とＭ１３はカレントミラー回路を形成している。ＰＭＯＳトランジスタＭ１２のドレインには定電流源２１が接続されているため、ＰＭＯＳトランジスタＭ１２のドレイン電流は、電圧ＶＡの低下に伴って増加し、定電流ｉ２１で安定する。

ＰＭＯＳトランジスタＭ１３のドレイン電流はＰＭＯＳトランジスタＭ１２のドレイン電流に比例するため、ＰＭＯＳトランジスタＭ１３のドレイン電流も次第に増加する。更に、イネーブル信号ＯＳＣＥＮがローレベルになると、ＮＡＮＤ回路２４の一方の入力端がハイレベルになる。ＮＡＮＤ回路２４の他方の入力端は前記のようにハイレベルであることから、ＮＡＮＤ回路２４の出力信号はローレベルになり、ＮＭＯＳトランジスタＭ１４がオフする。ＮＭＯＳトランジスタＭ１４がオフすると、ＰＭＯＳトランジスタＭ１３のドレイン電流がコンデンサＣ１１を充電するため、電圧ＶＢが上昇する。電圧ＶＢが第３基準電圧Ｖｒ３を超えると第３コンパレータ２３の出力信号の信号レベルが反転してローレベルになる。

このため、ＮＡＮＤ回路２４の出力信号はハイレベルになり、ＮＭＯＳトランジスタＭ１４をオンさせる。ＮＭＯＳトランジスタＭ１４はオン時のインピーダンスが小さいため、コンデンサＣ１１の電荷が瞬時に放電され、電圧ＶＢは０Ｖまで低下する。すると、第３コンパレータ２３の出力信号が再びハイレベルになり、ＮＡＮＤ回路２４の出力信号がローレベルになって、ＮＭＯＳトランジスタＭ１４をオフさせてＰＭＯＳトランジスタＭ１３のドレイン電流によるコンデンサＣ１１への充電が行われる。発振回路９は、このような動作を繰り返してクロック信号ＣＬＫを生成して出力する。

イネーブル信号ＯＳＣＥＮがローレベルになった直後は、前記のようにＰＭＯＳトランジスタＭ１３のドレイン電流が小さく、電圧ＶＡの低下に伴って該ドレイン電流が増えていくため、発振回路９から出力されるクロック信号ＣＬＫの周期は、発振開始直後が最も長く、その後は次第に短くなってやがて定常状態である所定の周波数に落ち着くことになる。
図４は、ＶＦＭ制御モードからＰＷＭ制御モードに移行する際のインダクタ電流ｉＬの波形例を示した図である。
図４で示しているように、ＶＦＭ制御モードで動作している場合は不連続動作モードになっており、インダクタ電流ｉＬは間欠的に出力されている。ＶＦＭ制御モードからＰＷＭ制御モードに移行する際は、出力電流ｉｏｕｔが不連続動作モードから連続動作モードに移行する臨界電流値になるように第２基準電圧Ｖｒ２を設定しているため、出力電圧Ｖｏｕｔの変動がなくスムースにＰＷＭ制御モードに移行することができる。

また、発振回路９では、発振開始直後の周波数は安定時の周波数よりも低い周波数になるように構成されているため、臨界電流値を安定時の周波数のときよりも大きくすることができる。言い換えると、ＶＦＭ制御モード時における１サイクルの電力供給量を多くすることができる。このため、ＶＦＭ制御モード時におけるスイッチング周波数を低下させることができ電源変換効率を向上させることができる。
また、ＶＦＭ制御モード時における１サイクルの電力供給量を、発振回路９の発振直後の周波数が出力電流ｉｏｕｔが臨界電流値になるときの値に設定することにより、ＶＦＭ制御モード時の効率を最大化することができる。

なお、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本願発明は、同期整流用トランジスタＭ２の代わりにダイオードを使用した非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータにも適用することができる。

本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。図１の発振回路９の回路例を示した図である。図２の発振回路９の動作例を示したタイミングチャートである。ＶＦＭ制御モードからＰＷＭ制御モードに移行する際のインダクタ電流ｉＬの波形例を示した図である。従来の電流モード制御型スイッチングレギュレータの回路例を示した図である。図５の電流モード制御型スイッチングレギュレータ１００の各信号の波形例を示したタイミングチャートである。図５の電流モード制御型スイッチングレギュレータ１００において、ＶＦＭ制御モードからＰＷＭ制御モードに切り換わる際のインダクタ電流ｉＬの波形例を示した図である。

符号の説明

１スイッチングレギュレータ
２第１基準電圧発生回路
３誤差増幅回路
４第１コンパレータ
５ＲＳフリップフロップ回路
６制御回路
７第２基準電圧発生回路
８第２コンパレータ
９発振回路
１０インダクタ電流電圧変換回路
１１スロープ電圧生成回路
１２加算回路
２０負荷
２１定電流源
２２第３基準電圧発生回路
２３第３コンパレータ
２４ＮＡＮＤ回路
２５，２６インバータ
Ｍ１スイッチングトランジスタ
Ｍ２同期整流用トランジスタ
Ｍ１１〜Ｍ１３ＰＭＯＳトランジスタ
Ｍ１４ＮＭＯＳトランジスタ
Ｌ１インダクタ
Ｃｏ出力コンデンサ
Ｃ１１，Ｃ１２コンデンサ
Ｒ１，Ｒ２，Ｒ１１抵抗

Claims

入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する、該出力端子から出力される出力電流に応じてＰＷＭ制御とＶＦＭ制御を自動的に切り換えて行う、インダクタを備えた非絶縁型の電流モード制御型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行い、前記入力電圧による前記インダクタへの充電を行うスイッチングトランジスタと、
該スイッチングトランジスタがオフして前記インダクタへの充電が停止すると、前記インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の第１基準電圧との電圧差を増幅し誤差電圧として出力する誤差増幅回路部と、
前記インダクタに流れるインダクタ電流に応じた電圧に、予め設定された傾斜を有するスロープ電圧を加算して生成されたランプ電圧と前記誤差電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する第１電圧比較回路部と、
前記誤差電圧と所定の第２基準電圧との電圧比較を行い、該誤差電圧が該第２基準電圧よりも大きい場合は所定のイネーブル信号を生成して出力する第２電圧比較回路部と、
該第２電圧比較回路部から前記イネーブル信号が出力されると発振を開始し、所定の周波数のクロック信号を生成して出力する発振回路部と、
前記スイッチングトランジスタをオンさせるための該発振回路部からのクロック信号が入力されると共に前記スイッチングトランジスタをオフさせるための前記第１電圧比較回路部からの信号が入力され、前記クロック信号及び該第１電圧比較回路部からの信号に応じて前記スイッチングトランジスタのスイッチング制御を行う制御回路部と、
を備え、
前記発振回路部は、前記イネーブル信号が入力されている時間が所定値未満である場合は、該イネーブル信号に応じて１つの所定のパルスを生成して出力し、前記イネーブル信号が入力されている時間が前記所定値以上になると、前記所定の周波数よりも低い周波数で発振を開始した後、前記所定の周波数まで所定の速度で該発振周波数を上昇させることを特徴とする電流モード制御型スイッチングレギュレータ。
前記所定値は、前記所定の周波数のクロック信号における周期と同じであることを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。
前記発振回路部は、
前記イネーブル信号が入力されると、所定の電流値まで所定の速度で出力電流を増加させて、該所定の電流値の定電流を出力する電流源と、
該電流源から供給される電流で充電されるコンデンサと、
該コンデンサの端子電圧が所定の電圧値を超えると、該コンデンサの電荷を放電する放電回路と、
を備えることを特徴とする請求項１又は２記載の電流モード制御型スイッチングレギュレータ。
ＶＦＭ制御からＰＷＭ制御に移行する際の前記出力端子から出力される出力電流が、不連続動作モードから連続動作モードに移行する臨界点における該出力電流の電流値と同じになるように、前記第２基準電圧が設定されることを特徴とする請求項１、２又は３記載の電流モード制御型スイッチングレギュレータ。
前記整流素子は、制御電極に入力された制御信号に応じてスイッチングを行って前記インダクタの放電を行う同期整流用トランジスタからなり、前記制御回路部は、前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、該同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせることを特徴とする請求項１、２、３又は４記載の電流モード制御型スイッチングレギュレータ。
前記制御回路部は、前記スイッチングトランジスタと前記インダクタとの接続部の電圧から、前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流が発生する兆候又は該逆電流の発生を検出すると、前記同期整流用トランジスタをオフさせて遮断状態にすることを特徴とする請求項５記載の電流モード制御型スイッチングレギュレータ。