JP4596582B2

JP4596582B2 - 表示装置

Info

Publication number: JP4596582B2
Application number: JP31580399A
Authority: JP
Inventors: 直明古宮; 正博奥山
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-11-05
Filing date: 1999-11-05
Publication date: 2010-12-08
Anticipated expiration: 2019-11-05
Also published as: JP2001134214A

Description

【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と称する。）素子を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置として注目されており、例えば、そのＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する。）を備えた表示装置の研究開発も進められている。
【０００３】
表示装置の表示画素の配列方法としては、列方向に同じ色の表示画素を配列したいわゆるストライプ配列及びデルタ配列とがある。ストライプ配列は、例えばパソコンのディスプレイとしては有効であり、デルタ配列は解像度が高く動画を表示するディスプレイとして有効であった。
【０００４】
図５に従来の表示画素がストライプ配列であるＥＬ表示装置の表示画素近傍の平面図を示し、図６（ａ）に図５中のＡ−Ａ線に沿った断面図を示し、図６（ｂ）に図５中のＢ−Ｂ線に沿った断面図を示し、図６（ｃ）に図５中のＣ−ｃ線に沿った断面図を示す。
【０００５】
図５に示すように、行方向（同図左右方向）にゲート信号線５１ａ，５１ｂが複数本延在しており、列方向（同図上下方向）に駆動信号線５３ａ，５３ｂが複数本延在しており、それらは互いに交差しており、両信号線によって囲まれる領域は表示画素領域１１０であり、その各表示画素領域１１０には、ＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量５０及びＥＬ素子駆動用ＴＦＴ４０が配置されている。
【０００６】
ゲート信号線５１ａ，５１ｂと駆動信号線５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ表示素子６０、スイッチング用ＴＦＴ３０、保持容量５０及びＥＬ素子駆動用ＴＦＴ４０について図５及び図６に従って説明する。
【０００７】
スイッチング用ＴＦＴ３０は、ゲート信号線５１ａに接続されておりゲート信号が供給されるゲート電極１１と、駆動信号線５２ａに接続されており駆動信号が供給されるドレイン電極１６と、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に接続されているソース電極１３ｓとからなる。絶縁性基板１０上に、能動層である多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）を形成し、その上にゲート絶縁膜１２を介してゲート電極１１が形成されている。
【０００８】
また、ゲート信号線５１ａと並行に保持容量電極線５４が配置されている。この保持容量電極線５４は、ゲート絶縁膜１２を介して下層に形成した容量電極５５との間で電荷を蓄積して容量を成している。この保持容量５０は、ソース１３ｓの一部を延在して成っており、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【０００９】
ＥＬ素子駆動用ＴＦＴ４０は、スイッチング用ＴＦＴ３０のソース１３ｓに接続されているゲート電極４１と、ＥＬ素子６０の陽極６１に接続されソース４３ｓに接続されたソース電極４４と、ＥＬ素子６０に供給される駆動電源線５３ｂに接続されたドレイン４３ｄとから成る。
【００１０】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１と、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。
【００１１】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位がドレイン信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００１２】
なお、ＥＬ素子６０は、ＩＴＯ（Indium Thin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡＴＡ（4,4'-bis(3-methylphenylphenylamino)biphenyl）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-tris(3-methylphenylphenylamino)triphenylanine）からなる第２ホール輸送層６３、キナクリドン（Quinacridone）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）から成る発光層６４及びＢｅｂｑ2から成る電子輸送層６５からなる発光素子層６６、フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あるいはマグネシウム・インジウム合金から成る陰極６７がこの順番で積層形成された構造である。
【００１３】
またＥＬ素子は、陽極から注入されたホールと、陰極から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起子が生じる。この励起子が放射失活する過程で発光層から光が放たれ、この光が透明な陽極から透明絶縁基板を介して外部へ放出されて発光する。
【００１４】
また、図７に従来のデルタ配列のＥＬ表示装置の表示画素付近の平面図を示し、図８（ａ）に図７中のＡ−Ａ線に沿った断面図を示し、図８（ｂ）に図７中のＢ−Ｂ線に沿った断面図を示し、図８（ｃ）に図７中のＣ−Ｃ線に沿った断面図を示す。
【００１５】
図７に示すように、各ゲート信号線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【００１６】
即ち、行方向に配列した複数の表示画素と、それらの複数の表示画素に隣接した次の行に同じく行方向に配列した複数の表示画素とは、互いに所定表示画素分だけ行方向にずらせて配列されている。
【００１７】
また、駆動電源線５３ａは、ゲート信号線５１ａに対応した表示画素１１０ＲのＥＬ素子駆動用ＴＦＴのドレインに接続され、そしてゲート信号線５１ｂに対応した表示画素１１０ＧのＥＬ素子駆動用ＴＦＴのドレインに接続されている。
【００１８】
これらの各ＴＦＴに接続される際には、駆動電源線５３ａは表示画素１１０Ｒに隣接する表示画素に駆動信号を供給する駆動信号線５２ｂと並行であり、また表示画素１１０Ｇに隣接する表示画素に駆動信号を供給する駆動信号線５２ａと並行に配置されている。
【００１９】
【発明が解決しようとする課題】
ところで、図５及び図７のように、列方向に同じ色の表示画素を配列したいわゆるストライプ配列、及び行毎に所定の表示画素分だけずらせたデルタ配列において、いずれの配列の場合にも駆動信号線と駆動電源線とはそれらの製造工程が増大することを避けるために、同一の材料で同時に形成する。
【００２０】
即ち、両線５２ｃ，５３ｂは両線の材料であるＡｌをＣＶＤ法等により層間絶縁膜１５上に成膜し、その上にレジストパターンを形成してＡｌをエッチングすることにより同時に同一材料で同層に形成される。
【００２１】
ところが、その両線の形成の際に、そのパターンを形成するマスク等に微少なゴミや異物が付着して、その異物等によりパターンが本来形成されるべき両線の形状に形成できない場合には、そのパターンに基づいてエッチングしたＡｌが両線間をまたぐように残査してしまうことになる。
【００２２】
そうすると、同一層に形成した駆動信号線と駆動電源線が短絡してしまうことになるという欠点があった。
【００２３】
この欠点を解消するために、これらの配線を異なる層に形成すればよいが、そうすると工程が増えコストが増大してしまうという欠点があった。
【００２４】
そこで本発明は、上記の従来の欠点に鑑みて為されたものであり、工程が増大することなく、駆動信号線と駆動電源線が短絡することなく良好な表示が得られる表示装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明の表示装置は、陰極と陽極との間に発光層を有する自発光素子と、該自発光素子に電流を供給するタイミングを制御する駆動信号を供給するスイッチング用薄膜トランジスタと、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素がマトリクス状に配置されており、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記自発光素子に供給する駆動電源線とを備えた表示装置であって、前記駆動信号線又は前記駆動電源線のいずれか一方が前記陽極と重畳するように配置されているものである。
【００２６】
また、前記駆動信号線又は前記駆動電源線のいずれか一方が、前記陽極の下層に絶縁膜を介して重畳するように配置されている表示装置である。
【００２７】
また、前記駆動電源線は、互いに隣接する前記駆動信号線のほぼ中央に配置されている表示装置である。
【００２８】
このような構成を採ることにより、駆動信号線と駆動電源線とが同一層に形成されながらも、両線が短絡して表示不良が発生することを防止できる。
【００２９】
また、本発明の表示装置は、前記スイッチング用薄膜トランジスタ又は前記自発光素子駆動用薄膜トランジスタのいずれか一方の薄膜トランジスタが前記駆動電源線に対して一方の側に配置され、他方の薄膜トランジスタが他方の側に配置されている表示装置である。
【００３０】
また、前記駆動信号線と前記駆動電源線とは交互に配列されており、各駆動信号線と駆動電源線との間には前記スイッチング用薄膜トランジスタ及び前記自発光素子駆動用薄膜トランジスタが交互に配置されている表示装置である。
【００３１】
更に、前記駆動信号線及び駆動電源線は列方向に延在するとともに、行方向に交互に配置されており、該交互に配置された各前記駆動信号線及び駆動電源線間に、前記スイッチング用薄膜トランジスタ又は前記自発光素子駆動用薄膜トランジスタが配置されている表示装置である。
【００３２】
また、本発明の表示装置は、各々が所定の色を呈する複数の前記表示画素を周期的に行方向に配列し、該表示画素行を複数列設けると共に、隣接する行において前記表示画素が所定画素分だけ行方向にずれて配列されており、列方向に延びる前記駆動電源線は、行毎に異なる色の前記表示画素と接続されている表示装置である。
【００３３】
また、前記駆動信号線は行毎に同色の前記表示画素と接続されている表示装置である。
【００３４】
更に、前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されている表示装置である。
【００３５】
更にまた、前記各色の表示画素の配列がストライプ配列又はデルタ配列である表示装置である。
【００３６】
また、前記自発光素子はエレクトロルミネッセンス素子である表示装置である。
【００３７】
このような構成を採ることにより、駆動信号線と駆動電源線とが同一層に形成されながらも両線が短絡することなく、駆動信号線と駆動電源線との間の領域に効率よくスイッチング用ＴＦＴ及び自発光素子駆動用ＴＦＴとを配置することができるとともに、これらの各ＴＦＴが製造工程時のゴミ等の混入により互いに短絡して各色の表示画素において表示不良が発生することが防止できる。
【００３８】
また、駆動信号線と駆動電源線とが短絡して表示不良が発生することなく良好なパソコン等のモニターとして、あるいは高解像度の必要な表示装置として採用することができる。
【００３９】
【発明の実施の形態】
本発明をＥＬ表示装置に採用した場合について以下に説明する。
【００４０】
図１は有機ＥＬ表示装置の表示画素領域の平面図を示し、図２（ａ）は図１中のＡ−Ａ線に沿った断面図を示し、図２（ｂ）は図１中のＢ−Ｂ線に沿った断面図を示し、図２（ｃ）は図１中のＣ−Ｃ線に沿った断面図を示す。
【００４１】
本実施の形態においては、ＥＬ素子を備えた表示画素がストライプ状に配列された場合について説明する。
【００４２】
本実施の形態においては、各色を発光するＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電極をゲート絶縁膜を介して能動層の上層に設けたいわゆるトップゲート構造のＴＦＴであり、能動層としてａ−Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を用いている。
【００４３】
ここで、ゲート信号線５１ａ、ゲート信号線５１ｂ、ドレイン信号線５２ｂ及びドレイン信号線５２ｃによって囲まれた表示画素領域に注目して説明する。
【００４４】
図１及び図２に示すように、行方向（同図左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複数本延在しており、列方向（同図上下方向）に駆動信号線５２ａ，５２ｂ，５２ｃが複数本延在している。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域１１０でありマトリクス状に配置されている。両信号線５１ａ，５２ｂの交点付近にはスイッチング用ＴＦＴである第１のＴＦＴ３０が備えられており、そのＴＦＴ３０のソース３３ｓは保持容量電極線５４との間で容量をなす容量電極５５を兼ねるとともに、ＥＬ素子駆動用ＴＦＴである第２のＴＦＴ４０のゲート４１に接続されており、第２のＴＦＴのソース４３ｓは有機ＥＬ素子６０の陽極６１に接続され、他方のドレイン４３ｄは有機ＥＬ素子６０に供給される電流源である駆動電源線５３に接続されている。また、各駆動信号線５２ａ，５２ｂ，５２ｃ及び駆動電源線５３ａ，５３ｂ，５３ｃは、同じ色の表示画素に接続されている。
【００４５】
また、ゲート信号線５１と並行に保持容量電極線５４が配置されている。この保持容量電極線５４はクロム等から成っており、ゲート絶縁膜１２を介してＴＦＴのソース３３ｓと接続された容量電極５５との間で電荷を蓄積して容量を成している。この保持容量は、第２のＴＦＴ４０のゲート電極４１に印加される電圧を保持するために設けられている。
【００４６】
なお、有機ＥＬ素子６０は、第１の電極である陽極６１と発光材料からなる発光素子層６６と、第２の電極である陰極６７とから成っている。
【００４７】
図２に示すように、有機ＥＬ表示装置は、ガラスや合成樹脂などから成る基板又は導電性を有する基板あるいは半導体基板等の基板１０上に、ＴＦＴ及び有機ＥＬ素子を順に積層形成して成る。ただし、基板１０として導電性を有する基板及び半導体基板を用いる場合には、これらの基板１０上にＳｉＯ₂やＳｉＮなどの絶縁膜を形成した上に第１、第２のＴＦＴ及び有機ＥＬ素子を形成する。いずれのＴＦＴともに、ゲート電極がゲート絶縁膜を介して能動層の上方にあるいわゆるトップゲート構造である。
【００４８】
まず、スイッチング用ＴＦＴである第１のＴＦＴ３０について説明する。
【００４９】
図２（ａ）に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、非晶質シリコン膜（以下、「ａ−Ｓｉ膜」と称する。）をＣＶＤ法等にて成膜し、そのａ−Ｓｉ膜にレーザ光を照射して溶融再結晶化させて多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称する。）とし、これを能動層１３とする。その上に、ＳｉＯ₂膜、ＳｉＮ膜の単層あるいは積層体をゲート絶縁膜１２として形成する。更にその上に、Ｃｒ、Ｍｏなどの高融点金属からなるゲート電極１１を兼ねたゲート信号線５１ａが形成されている。このときゲート電極１１は、２つのゲート電極から成るいわゆるダブルゲート構造である。第１のＴＦＴ３０はスイッチング機能を有するため、オフ電流を抑制するためにこの構造を採る。
【００５０】
その能動層１３には、ゲート電極１１下方のチャネル１３ｃと、このチャネル１３ｃの両側にチャネル１３ｃ上のゲート電極１１をマスクにしてイオンドーピングし、更にゲート電極１１及びその両側をレジストにてカバーしてイオンドーピングして、ゲート電極１１の両側に低濃度領域１３ＬＤと、その外側に高濃度領域のソース１３ｓ及びドレイン１３ｄが設けられている。即ち、いわゆるＬＤＤ構造である。
【００５１】
そして、ゲート絶縁膜１２及び能動層１３上の全面には、ＳｉＯ₂膜、ＳｉＮ膜及びＳｉＯ₂膜の順に積層された層間絶縁膜１５が形成されており、ドレイン１３ｄに対応して設けたコンタクトホールにＡｌ等の金属を充填してドレイン電極１６を兼ねたドレイン信号線５２ｂが設けられる。このとき同時に、駆動電源線５３ｂをＡｌによって形成する。更に全面に有機樹脂から成り表面を平坦にする平坦化絶縁膜１７が形成されている。
【００５２】
次に、有機ＥＬ素子の駆動用ＴＦＴである第２のＴＦＴ４０について説明する。
【００５３】
図２（ｂ）に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、ａ−Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜から成る能動層４３及び容量電極５５、ゲート絶縁膜１２、及びＣｒ、Ｍｏなどの高融点金属からなるゲート電極４１及び保持容量電極線５４が順に形成されており、その能動層４３には、チャネル４３ｃと、このチャネル４３ｃの両側にソース４３ｓ及びドレイン４３ｄが設けられている。そして、ゲート絶縁膜１２及び能動層４３上の全面に、ＳｉＯ₂膜、ＳｉＮ膜及びＳｉＯ₂膜の順に積層された層間絶縁膜１５を形成し、ドレイン４３ｄ及びソース４３ｓに対応してそれぞれ設けたコンタクトホールにＡｌ等の金属を充填して駆動電源に接続された駆動電源線５３ｂ及びソース電極４４が配置されている。ゲート電極４１はゲート電極が１つのシングルゲート構造の場合を示したが、ＥＬ素子６０に電流を供給する機能を有する駆動用ＴＦＴ４０であるから、ゲート電極が２つのダブルゲート構造でも良い。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を備えている。そして、その平坦化絶縁膜１７のソース電極４４に対応した位置にコンタクトホールを形成し、このコンタクトホールを介してソース電極４４とコンタクトしたＩＴＯから成る透明電極、即ち有機ＥＬ素子の陽極６１を平坦化絶縁膜１７上に設けている。この陽極６１は各表示画素ごとに島状に分離形成されている。
【００５４】
そして、図１の陽極６１内に点線で示すように、その点線で囲む領域を開口部６８とする絶縁膜１９を配置する。即ち、陽極６１の全周辺で絶縁膜１９は陽極６１と重畳しており、言い換えれば陽極６１の一部に対応した領域、即ち図１中の点線で囲まれる領域に開口部６８を持つ絶縁膜１９を陽極６１及び平坦化絶縁膜１７上に形成する。従って、陽極６１の端部において、陽極６１の端部と発光素子層６６及び陰極６７とは、この絶縁膜１９によって離間されている。なお、この絶縁膜１９は、陽極６１の厚みによる段差によって発光層の断線したり、陽極周縁の角部に電界集中が発生しないように形成されていれば良く、陽極６１の端部とは絶縁膜１９によって発光素子層６６及び陰極６７のいずれか一方のみが離間していればよい。また、絶縁膜１９はＳｉＯ₂膜、ＳｉＮ膜単層もしくはそれらの積層体から成る絶縁膜でも良く、ＳＯＧ膜から成る平坦化膜であってもよく、また感光性樹脂から成る平坦化絶縁膜であっても良い。平坦化絶縁膜とすることによりその上方に形成する陰極６７を平坦に形成することができ断線が防止できるのでそれが好ましい。
【００５５】
ここで、駆動電源線５３ｂを配置する位置について、以下に説明する。
【００５６】
図２（ｃ）に示すように、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上に、ゲート絶縁膜１２、及びＳｉＯ₂膜、ＳｉＮ膜及びＳｉＯ₂膜の順に積層された層間絶縁膜１５を形成し、ドレイン４３ｄ及びソース４３ｓに対応してそれぞれ設けたコンタクトホールにＡｌ等の金属を充填して駆動電源に接続された駆動電源線５３ｂ、及び駆動信号線５２ｂ，５２ｃが配置されている。更に全面に例えば有機樹脂から成り表面を平坦にする平坦化絶縁膜１７を備えている。そして、その平坦化絶縁膜１７のソース電極４４に対応した位置のコンタクトホールを介してソース電極４４とコンタクトしたＩＴＯから成る透明電極、即ち有機ＥＬ素子の陽極６１を平坦化絶縁膜１７上に設けている。この陽極６１は各表示画素ごとに島状に分離形成されている。
【００５７】
ここで、前述のように、陽極６１の全周辺で絶縁膜１９は陽極６１と重畳しており、言い換えれば陽極６１の一部に対応した領域、即ち図１中の点線で囲まれる領域に開口部６８を持つ絶縁膜１９を陽極６１及び平坦化絶縁膜１７上に形成する。従って、陽極６１の端部において、陽極６１の端部と発光素子層６６及び陰極６７とは、この絶縁膜１９によって離間されている。
【００５８】
陽極６１及び絶縁膜１９上に、ＭＴＤＡＴＡから成る第１ホール輸送層６２、ＴＰＤからなる第２ホール輸送層６３を全面に蒸着法により堆積し、キナクリドン誘導体を含むＢｅｂｑ2から成る発光層６４を各表示画素に対応して島状に蒸着法により堆積し、更にその上にＢｅｂｑ2から成る電子輸送層６５を堆積する。こうして、第１ホール輸送層６２、第２ホール輸送層６３、発光層６４及び電子輸送層６５からなる発光素子層６６が形成される。更に電子輸送層６５の上に、フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あるいはマグネシウム・インジウム合金から成る陰極６７が積層形成される。このように、各層が堆積された構造を有するＥＬ素子が形成される。また、各表示画素に形成されたＥＬ素子６０は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。即ち、Ｒ、Ｇ、Ｂの各色を呈する表示画素が周期的に行方向に配列されている。
【００５９】
ここで、駆動電源線５３ｂは、従来のように駆動信号線５２ｃと隣接して並行に配置されていない。即ち、駆動電源線５３ｂは陽極６１の下層に平坦化絶縁膜１７を介して設けられており、その配置位置は陽極６１のほぼ中央であり、更に駆動信号線５２ｃとは間隔を持って配置されている。
【００６０】
例えば、駆動信号線５２ａ，５２ｂ，５２ｃ及び駆動電源線５３ａ，５３ｂ，５３ｃの線幅はいずれも約１０μｍであり、１つの表示画素の陽極のサイズは約９０μｍＸ約２５０μｍであり、行方向（左右方向）に隣接する各陽極間の間隔は約３０μｍである。また、各駆動信号線は各陽極間のほぼ中央付近に延在している。従って、各駆動電源線の中央と各駆動信号線の中央との間隔は約６０５５μｍであり、製造工程においてゴミ等の異物が付着することによって、駆動信号線と駆動電源線とが短絡することが防止できる。なお、図１においては、便宜上陽極を正方形に近い形に描いているが、陽極を含む表示画素の大きさは適宜選択することが可能である。
【００６１】
また、駆動電源線を配置する位置は、上述の実施の形態においては、陽極のほぼ中央としたが、本発明はそれに限定されるものではなく、一方の駆動信号線に近くなっていても良く、駆動信号線と駆動電源線とが短絡しない間隔であればよい。好ましくは上述の通り、駆動信号線と駆動電源線とが最も間隔を有することとなるように、隣接する駆動信号線間のほぼ中央に配置することが望ましい。そうすることにより、各表示画素のサイズが小さくなって各駆動信号線の間隔が小さくなった場合にも、駆動電源線と短絡することが防止できる。
【００６２】
このように、同層に同じ材料で同時に形成される駆動電源線５３ｂと駆動信号線５２ｃとを間隔を持たせた位置、即ち、駆動信号線５２ｃは従来の位置に配置し駆動電源線５３ｂを陽極６１のほぼ中央に配置することにより、駆動信号線５２ｃと駆動電源線５３ｂとが短絡することが防止できる。
【００６３】
また、図１に示すように、駆動電源線を駆動信号線と離間させて表示画素のほぼ中央に配置することにより、駆動信号線と駆動電源線との間、即ち駆動電源線の左右にそれぞれスイッチング用ＴＦＴ３０及びＥＬ素子駆動用ＴＦＴ４０を形成することができ、ＴＦＴを効率よく配置できるとともに、互いのＴＦＴが短絡することが防止できる。更に、各ＴＦＴを設ける面積に余裕が有ることから、要求されるＴＦＴサイズの各ＴＦＴを形成することができる。即ち、各発光素子層の各色の材料による発光効率が異なっている場合に、ＥＬ素子に電流を供給する各色ごとのＥＬ素子駆動用ＴＦＴのサイズを、発光効率が高い材料の色の場合を最も小さくして、発光効率が低くなるにつれてＥＬ素子駆動用ＴＦＴのサイズを順に大きくする際にも、各ＴＦＴサイズのＴＦＴを形成することができる。
【００６４】
更に、発光素子層から発光される光は図２（ｃ）の下方向に放出されるが、その下層、即ち発光される光の観察者側に駆動電源線を配置しても、ＥＬ素子は自発光素子であることから発光される光は放射状に発光されるため、駆動電源線による輝度の低下は、表示を観察する際には無視できるものであるため、陽極の下層に配置しても良い。
＜第２の実施の形態＞
図３に有機ＥＬ表示装置の表示画素領域の平面図を示し、図４（ａ）は図３中のＡ−Ａ線に沿った断面図を示し、図４（ｂ）は図３中のＢ−Ｂ線に沿った断面図を示し、図４（ｃ）は図３中のＣ−Ｃ線に沿った断面図を示す。
【００６５】
本実施の形態が第１の実施の形態と異なる点は、表示画素の配列がいわゆるデルタ配列である点であり、それによって駆動電源線に接続される表示画素の色が異なる点である。
【００６６】
図３及び図４に示すように、各ゲート信号線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１周期として繰り返し配置されている。そして、その隣接する各ゲート信号線に接続された各表示画素は、隣接する各ゲート信号線同士で互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。
【００６７】
即ち、行方向に配列した複数の表示画素と、それらの複数の表示画素に隣接した次の表示画素行に、同じく行方向に配列した複数の表示画素とは、互いに所定表示画素分だけ行方向にずらせて配列されている。本実施の形態においては、同じ色の表示画素同士では概ね０．７表示画素分だけ行方向にずらしている。
【００６８】
例えば、隣接するゲート信号線５１ａとゲート信号線５１ｂに注目すると、ゲート信号線５１ａに接続されている各表示画素と、ゲート信号線５１ｂに接続されている各表示画素とは、本実施の形態においては、同じ色の表示画素でみると、各ゲート信号線の延在方向に互いに概ね０．７表示画素分ずれて配置されている。
【００６９】
また、各駆動信号線５２ａ，５２ｂ，５２ｃは、主として列方向に延在しており、同じ色の表示画素に接続されており、各行の表示画素の配列に応じて各行ごとに屈曲し左右に蛇行して配置されている。即ち、隣接する行方向の表示画素の所定画素分だけ屈曲して凹凸を繰り返しながら列方向に配置されている。
【００７０】
また、各駆動電源線５３ａ，５３ｂ，５３ｃは列方向に配置されており、異なる色の表示画素に接続されており、各行の表示画素の配列に応じて屈曲し左右に蛇行して配置されている。即ち、駆動電源線５３ａに注目してみると、その駆動電源線５３ａは、ゲート信号線５１ａに接続されたＲの表示画素のほぼ中央に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ４０に接続され、続いて次の行のゲート信号線５１ｂに接続されたＧの表示画素のほぼ中央に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ４０に接続され、続いて更に次の行のゲート信号線５１ｃに接続されたＲの表示画素のほぼ中央に配置されてその表示画素のＥＬ素子駆動用ＴＦＴに接続されている。なお、各駆動信号線５２ａ，５２ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃとは、Ａｌ等の導電材料から成っており、互いに短絡を防止するために離間されておりかつ交差しないように配置されている。具体的な位置の例としては第１の実施の形態で説明したように、駆動信号線と駆動信号線との間隔が約６０μｍと成るように配置する。
【００７１】
このように、駆動信号線と駆動電源線とが同一層に形成されるにも関わらず離間されているので互いに短絡することが防止できる。また、いわゆるデルタ配列であって、各ゲート信号線に接続された表示画素群ごとに各駆動電源線に異なる色の表示画素を接続しても、駆動信号線と駆動電源線とが同層に形成されながらも交差することなく形成することが可能である。こうして、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、解像度の高い表示を得ることができる。
【００７２】
また、ＥＬ素子は、駆動電源線に一定の値で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各色のＥＬ素子に電流を供給して発光するが、その駆動電源線に流れている電流値は一定であっても、異なる色の表示画素のＥＬ素子駆動用ＴＦＴ４０に駆動電源線を接続することが可能であるので、デルタ配列でありながら、駆動信号線と駆動電源線とが同層で交差しないで形成することを可能とした。
【００７３】
また、ＥＬ素子６０は、ソース電極４３ｓに接続された陽極６１ａと、共通電極である陰極６７、及びこの陽極６１と陰極６７との間に挟まれた発光素子層６６から成る。各表示画素には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成し、各表示画素ごとに各一色を発光させる。
【００７４】
上述のスイッチング用ＴＦＴ、保持容量、ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側から図中下方向に向かって、この順番に各領域が配置されている。このように配置することにより、上下に位置する表示画素の発光層間の距離を大きくすることができ、ＥＬ素子の各色の発光層を蒸着する際に、回り込みによる隣接する他色の発光層との混合を防止することができる。また、第１の実施の形態と同様に、駆動電源線を駆動信号線間のほぼ中央に配置することにより、駆動電源線の左側にスイッチング用ＴＦＴを配置し、左側にＥＬ素子駆動用ＴＦＴを配置することができるとともに、各色ごとにＥＬ素子駆動用ＴＦＴのＴＦＴサイズを異ならせて大きくする場合にも余裕をもって設計することが可能である。
【００７５】
ゲート信号線５１ａからのゲート信号がゲート電極１１に印加されると、スイッチング用ＴＦＴ３０がオンになる。そのため、駆動信号線５２ａから駆動信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供給され、そのゲート電極４１の電位が駆動信号線５２ａの電位と同電位になる。そしてゲート電極４１に供給された電流値に相当する電流が駆動電源に接続された駆動電源線５３ｂからＥＬ素子６０に供給される。それによってＥＬ素子６０は発光する。
【００７６】
また、各色を図１のようにＲ、Ｇ、Ｂを発光させるためには、まずＲの発光材料を配置する個所に開口部を有するメタルマスクを陽極及び平坦化膜上に載せてＲの発光材料を蒸着し、続いてＧの発光材料を配置する個所に開口部を有するメタルマスクにてＧの発光材料を蒸着し、更にＢの発光材料を配置する個所に開口部を有するメタルマスクにてＢの発光材料を蒸着して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。
【００７７】
なお、本実施の形態においては、駆動信号線の蛇行のピッチを０．７表示画素分としたが本発明はそれに限定されるものではない。
【００７８】
また、本実施の形態においては、能動層として多結晶シリコン膜を用いたが、完全に能動層全体が結晶化されていない微結晶シリコン膜を用いても良い。
【００７９】
また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板あるいは半導体基板等の表面にＳｉＯ₂膜やＳｉＮなどの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。
【００８０】
【発明の効果】
本発明によれば、駆動信号線と駆動信号線とを異なる層に形成することによる工程の増大を抑制しつつ、両線が短絡することによる表示不良を防止した表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すＥＬ表示装置の平面図である。
【図２】本発明の第１の実施の形態を示すＥＬ表示装置の断面図である。
【図３】本発明の第２の実施の形態を示すＥＬ表示装置の平面図である。
【図４】本発明の第２の実施の形態を示すＥＬ表示装置の断面図である。
【図５】従来のＥＬ表示装置の平面図である。
【図６】従来のＥＬ表示装置の断面図である。
【図７】従来のＥＬ表示装置の平面図である。
【図８】従来のＥＬ表示装置の断面図である。
【符号の説明】
１１、４１ゲート電極
１３、４３能動層
１３ｓ、４３ｓソース領域
１３ｄ、４３ｄドレイン領域
１３ｃ、４３ｃチャネル領域
１６ソース電極
３０スイッチング用ＴＦＴ
４０ＥＬ素子駆動用ＴＦＴ
５１ａ，５１ｂ，５１ｃゲート信号線
５２ａ，５２ｂ，５２ｃ駆動信号線
５３ａ，５３ｂ駆動電源線
６０ＥＬ素子
６１陽極
６６発光層
６７陰極
６８開口部
１１０表示領域

Claims

陰極と陽極との間に発光層を有する自発光素子と、該自発光素子に駆動信号を供給するスイッチング用薄膜トランジスタと、前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えた表示画素がマトリクス状に配置されており、前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号に応じて電流を前記自発光素子に供給する駆動電源線とを備えた表示装置であって、
各々が所定の色を呈する複数の前記表示画素を周期的に行方向に配列し、該表示画素行を複数行設けると共に、前記表示画素が列方向において異なる色の前記表示画素と隣接して配列されており、
前記駆動信号線と前記駆動電源線とが、同一材料で同層に形成され、
前記駆動電源線が前記陽極の下層に絶縁膜を介して重畳して前記駆動信号線と離間されて配置され、
列方向に延びる前記駆動電源線は、列方向において隣接する、異なる色の前記表示画素と行毎に接続され、
前記駆動信号線は、行毎に同色の前記表示画素と接続されていることを特徴とする表示装置。
前記駆動電源線は、互いに隣接する前記駆動信号線間のほぼ中央に前記駆動電源線が配置されていることを特徴とする請求項１に記載の表示装置。
前記スイッチング用薄膜トランジスタ及び前記自発光素子駆動用薄膜トランジスタのうちいずれか一方の薄膜トランジスタは前記駆動電源線に対して一方の側に配置され、他方の薄膜トランジスタは他方の側に配置されていることを特徴とする請求項１に記載の表示装置。
前記駆動信号線と前記駆動電源線とは交互に配列されており、各駆動信号線と駆動電源線との間には、各間毎に前記スイッチング用薄膜トランジスタ及び前記自発光素子駆動用薄膜トランジスタが交互に配置されていることを特徴とする請求項１に記載の表示装置。
前記駆動信号線及び駆動電源線は列方向に延在するとともに、行方向に交互に配置されており、該交互に配置された各前記駆動信号線及び駆動電源線との間に、前記スイッチング用薄膜トランジスタ又は前記自発光素子駆動用薄膜トランジスタが配置されていることを特徴とする請求項１に記載の表示装置。
前記各表示画素行には、赤、緑、青色を呈する画素が周期的に行方向に配列されていることを特徴とする請求項１に記載の表示装置。
前記異なる色の表示画素の配列が、デルタ配列であることを特徴とする請求項１に記載の表示装置。
前記自発光素子は、エレクトロルミネッセンス素子であることを特徴とする請求項１に記載の表示装置。