JP2001134214A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001134214A JP2001134214A JP31580399A JP31580399A JP2001134214A JP 2001134214 A JP2001134214 A JP 2001134214A JP 31580399 A JP31580399 A JP 31580399A JP 31580399 A JP31580399 A JP 31580399A JP 2001134214 A JP2001134214 A JP 2001134214A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- display device
- supply line
- drive signal
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 71
- 239000010409 thin film Substances 0.000 claims description 22
- 239000003086 colorant Substances 0.000 claims description 11
- 238000005401 electroluminescence Methods 0.000 claims description 4
- 230000001747 exhibiting effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 66
- 239000000758 substrate Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005525 hole transport Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 3-methylphenylphenylamino Chemical group 0.000 description 2
- 229910000846 In alloy Inorganic materials 0.000 description 2
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 2
- JHYLKGDXMUDNEO-UHFFFAOYSA-N [Mg].[In] Chemical compound [Mg].[In] JHYLKGDXMUDNEO-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】
【課題】 駆動信号線と駆動信号線とを異なる層に形成
することによる工程の増大を抑制しつつ、両線が短絡す
ることを防止し良好な表示が得られる表示装置を提供す
る。 【解決手段】 陰極６７と陽極６１との間に発光層を有
するＥＬ素子６０と、ＥＬ素子６０に駆動信号を供給す
るスイッチング用ＴＦＴ３０と、ＥＬ素子６０に電流を
供給するＥＬ素子駆動用ＴＦＴとを備えた表示画素１１
０がマトリクス状に配置されており、スイッチング用Ｔ
ＦＴ３０に駆動信号を供給する駆動信号線５２ａ，５２
ｂと、駆動信号に応じて電流をＥＬ素子６０に供給する
駆動電源線５３ａとを備えた表示装置であって、駆動信
号線５２ａ，５２ｂが駆動電源線５３ａと離間して配置
されている。
することによる工程の増大を抑制しつつ、両線が短絡す
ることを防止し良好な表示が得られる表示装置を提供す
る。 【解決手段】 陰極６７と陽極６１との間に発光層を有
するＥＬ素子６０と、ＥＬ素子６０に駆動信号を供給す
るスイッチング用ＴＦＴ３０と、ＥＬ素子６０に電流を
供給するＥＬ素子駆動用ＴＦＴとを備えた表示画素１１
０がマトリクス状に配置されており、スイッチング用Ｔ
ＦＴ３０に駆動信号を供給する駆動信号線５２ａ，５２
ｂと、駆動信号に応じて電流をＥＬ素子６０に供給する
駆動電源線５３ａとを備えた表示装置であって、駆動信
号線５２ａ，５２ｂが駆動電源線５３ａと離間して配置
されている。
Description
【０００１】
【発明の属する技術分野】本発明は表示装置に関し、特
にエレクトロルミネッセンス素子及び薄膜トランジスタ
を備えたエレクトロルミネッセンス表示装置に関する。
にエレクトロルミネッセンス素子及び薄膜トランジスタ
を備えたエレクトロルミネッセンス表示装置に関する。
【０００２】
【従来の技術】近年、エレクトロルミネッセンス（Elec
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置
として注目されており、例えば、そのＥＬ素子を駆動さ
せるスイッチング素子として薄膜トランジスタ（Thin F
ilm Transistor：以下、「ＴＦＴ」と称する。）を備え
た表示装置の研究開発も進められている。
tro Luminescence：以下、「ＥＬ」と称する。）素子
を用いた表示装置が、ＣＲＴやＬＣＤに代わる表示装置
として注目されており、例えば、そのＥＬ素子を駆動さ
せるスイッチング素子として薄膜トランジスタ（Thin F
ilm Transistor：以下、「ＴＦＴ」と称する。）を備え
た表示装置の研究開発も進められている。
【０００３】表示装置の表示画素の配列方法としては、
列方向に同じ色の表示画素を配列したいわゆるストライ
プ配列及びデルタ配列とがある。ストライプ配列は、例
えばパソコンのディスプレイとしては有効であり、デル
タ配列は解像度が高く動画を表示するディスプレイとし
て有効であった。
列方向に同じ色の表示画素を配列したいわゆるストライ
プ配列及びデルタ配列とがある。ストライプ配列は、例
えばパソコンのディスプレイとしては有効であり、デル
タ配列は解像度が高く動画を表示するディスプレイとし
て有効であった。
【０００４】図５に従来の表示画素がストライプ配列で
あるＥＬ表示装置の表示画素近傍の平面図を示し、図６
（ａ）に図５中のＡ−Ａ線に沿った断面図を示し、図６
（ｂ）に図５中のＢ−Ｂ線に沿った断面図を示し、図６
（ｃ）に図５中のＣ−ｃ線に沿った断面図を示す。
あるＥＬ表示装置の表示画素近傍の平面図を示し、図６
（ａ）に図５中のＡ−Ａ線に沿った断面図を示し、図６
（ｂ）に図５中のＢ−Ｂ線に沿った断面図を示し、図６
（ｃ）に図５中のＣ−ｃ線に沿った断面図を示す。
【０００５】図５に示すように、行方向（同図左右方
向）にゲート信号線５１ａ，５１ｂが複数本延在してお
り、列方向（同図上下方向）に駆動信号線５３ａ，５３
ｂが複数本延在しており、それらは互いに交差してお
り、両信号線によって囲まれる領域は表示画素領域１１
０であり、その各表示画素領域１１０には、ＥＬ表示素
子６０、スイッチング用ＴＦＴ３０、保持容量５０及び
ＥＬ素子駆動用ＴＦＴ４０が配置されている。
向）にゲート信号線５１ａ，５１ｂが複数本延在してお
り、列方向（同図上下方向）に駆動信号線５３ａ，５３
ｂが複数本延在しており、それらは互いに交差してお
り、両信号線によって囲まれる領域は表示画素領域１１
０であり、その各表示画素領域１１０には、ＥＬ表示素
子６０、スイッチング用ＴＦＴ３０、保持容量５０及び
ＥＬ素子駆動用ＴＦＴ４０が配置されている。
【０００６】ゲート信号線５１ａ，５１ｂと駆動信号線
５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ
表示素子６０、スイッチング用ＴＦＴ３０、保持容量５
０及びＥＬ素子駆動用ＴＦＴ４０について図５及び図６
に従って説明する。
５３ａ，５３ｂとに囲まれる表示画素領域１１０のＥＬ
表示素子６０、スイッチング用ＴＦＴ３０、保持容量５
０及びＥＬ素子駆動用ＴＦＴ４０について図５及び図６
に従って説明する。
【０００７】スイッチング用ＴＦＴ３０は、ゲート信号
線５１ａに接続されておりゲート信号が供給されるゲー
ト電極１１と、駆動信号線５２ａに接続されており駆動
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。絶縁性基板１０上に、能動層であ
る多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称す
る。）を形成し、その上にゲート絶縁膜１２を介してゲ
ート電極１１が形成されている。
線５１ａに接続されておりゲート信号が供給されるゲー
ト電極１１と、駆動信号線５２ａに接続されており駆動
信号が供給されるドレイン電極１６と、ＥＬ素子駆動用
ＴＦＴ４０のゲート電極４１に接続されているソース電
極１３ｓとからなる。絶縁性基板１０上に、能動層であ
る多結晶シリコン膜（以下、「ｐ−Ｓｉ膜」と称す
る。）を形成し、その上にゲート絶縁膜１２を介してゲ
ート電極１１が形成されている。
【０００８】また、ゲート信号線５１ａと並行に保持容
量電極線５４が配置されている。この保持容量電極線５
４は、ゲート絶縁膜１２を介して下層に形成した容量電
極５５との間で電荷を蓄積して容量を成している。この
保持容量５０は、ソース１３ｓの一部を延在して成って
おり、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印
加される電圧を保持するために設けられている。
量電極線５４が配置されている。この保持容量電極線５
４は、ゲート絶縁膜１２を介して下層に形成した容量電
極５５との間で電荷を蓄積して容量を成している。この
保持容量５０は、ソース１３ｓの一部を延在して成って
おり、ＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に印
加される電圧を保持するために設けられている。
【０００９】ＥＬ素子駆動用ＴＦＴ４０は、スイッチン
グ用ＴＦＴ３０のソース１３ｓに接続されているゲート
電極４１と、ＥＬ素子６０の陽極６１に接続されソース
４３ｓに接続されたソース電極４４と、ＥＬ素子６０に
供給される駆動電源線５３ｂに接続されたドレイン４３
ｄとから成る。
グ用ＴＦＴ３０のソース１３ｓに接続されているゲート
電極４１と、ＥＬ素子６０の陽極６１に接続されソース
４３ｓに接続されたソース電極４４と、ＥＬ素子６０に
供給される駆動電源線５３ｂに接続されたドレイン４３
ｄとから成る。
【００１０】また、ＥＬ素子６０は、ソース電極４３ｓ
に接続された陽極６１と、共通電極である陰極６７、及
びこの陽極６１と陰極６７との間に挟まれた発光素子層
６６から成る。
に接続された陽極６１と、共通電極である陰極６７、及
びこの陽極６１と陰極６７との間に挟まれた発光素子層
６６から成る。
【００１１】ゲート信号線５１ａからのゲート信号がゲ
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位がドレイン信号線５
２ａの電位と同電位になる。そしてゲート電極４１に供
給された電流値に相当する電流が駆動電源に接続された
駆動電源線５３ｂからＥＬ素子６０に供給される。それ
によってＥＬ素子６０は発光する。
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位がドレイン信号線５
２ａの電位と同電位になる。そしてゲート電極４１に供
給された電流値に相当する電流が駆動電源に接続された
駆動電源線５３ｂからＥＬ素子６０に供給される。それ
によってＥＬ素子６０は発光する。
【００１２】なお、ＥＬ素子６０は、ＩＴＯ（Indium T
hin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡ
ＴＡ（4,4'-bis(3-methylphenylphenylamino)bipheny
l）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-t
ris(3-methylphenylphenylamino)triphenylanine）から
なる第２ホール輸送層６３、キナクリドン（Quinacrido
ne）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノ
ール−ベリリウム錯体）から成る発光層６４及びＢｅｂ
ｑ2から成る電子輸送層６５からなる発光素子層６６、
フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積
層体あるいはマグネシウム・インジウム合金から成る陰
極６７がこの順番で積層形成された構造である。
hin Oxide）等の透明電極から成る陽極６１、ＭＴＤＡ
ＴＡ（4,4'-bis(3-methylphenylphenylamino)bipheny
l）から成る第１ホール輸送層６２、ＴＰＤ（4,4',4"-t
ris(3-methylphenylphenylamino)triphenylanine）から
なる第２ホール輸送層６３、キナクリドン（Quinacrido
ne）誘導体を含むＢｅｂｑ2（10-ベンゾ〔ｈ〕キノリノ
ール−ベリリウム錯体）から成る発光層６４及びＢｅｂ
ｑ2から成る電子輸送層６５からなる発光素子層６６、
フッ化リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積
層体あるいはマグネシウム・インジウム合金から成る陰
極６７がこの順番で積層形成された構造である。
【００１３】またＥＬ素子は、陽極から注入されたホー
ルと、陰極から注入された電子とが発光層の内部で再結
合し、発光層を形成する有機分子を励起して励起子が生
じる。この励起子が放射失活する過程で発光層から光が
放たれ、この光が透明な陽極から透明絶縁基板を介して
外部へ放出されて発光する。
ルと、陰極から注入された電子とが発光層の内部で再結
合し、発光層を形成する有機分子を励起して励起子が生
じる。この励起子が放射失活する過程で発光層から光が
放たれ、この光が透明な陽極から透明絶縁基板を介して
外部へ放出されて発光する。
【００１４】また、図７に従来のデルタ配列のＥＬ表示
装置の表示画素付近の平面図を示し、図８（ａ）に図７
中のＡ−Ａ線に沿った断面図を示し、図８（ｂ）に図７
中のＢ−Ｂ線に沿った断面図を示し、図８（ｃ）に図７
中のＣ−Ｃ線に沿った断面図を示す。
装置の表示画素付近の平面図を示し、図８（ａ）に図７
中のＡ−Ａ線に沿った断面図を示し、図８（ｂ）に図７
中のＢ−Ｂ線に沿った断面図を示し、図８（ｃ）に図７
中のＣ−Ｃ線に沿った断面図を示す。
【００１５】図７に示すように、各ゲート信号線５１
ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数
の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１
周期として繰り返し配置されている。そして、その隣接
する各ゲート信号線に接続された各表示画素は、隣接す
る各ゲート信号線同士で互いに、各ゲート信号線が延在
する方向にずれて配置されている。いわゆるデルタ配列
である。
ａ，５１ｂ，５１ｃが延在する方向（行方向）には複数
の表示画素が赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を１
周期として繰り返し配置されている。そして、その隣接
する各ゲート信号線に接続された各表示画素は、隣接す
る各ゲート信号線同士で互いに、各ゲート信号線が延在
する方向にずれて配置されている。いわゆるデルタ配列
である。
【００１６】即ち、行方向に配列した複数の表示画素
と、それらの複数の表示画素に隣接した次の行に同じく
行方向に配列した複数の表示画素とは、互いに所定表示
画素分だけ行方向にずらせて配列されている。
と、それらの複数の表示画素に隣接した次の行に同じく
行方向に配列した複数の表示画素とは、互いに所定表示
画素分だけ行方向にずらせて配列されている。
【００１７】また、駆動電源線５３ａは、ゲート信号線
５１ａに対応した表示画素１１０ＲのＥＬ素子駆動用Ｔ
ＦＴのドレインに接続され、そしてゲート信号線５１ｂ
に対応した表示画素１１０ＧのＥＬ素子駆動用ＴＦＴの
ドレインに接続されている。
５１ａに対応した表示画素１１０ＲのＥＬ素子駆動用Ｔ
ＦＴのドレインに接続され、そしてゲート信号線５１ｂ
に対応した表示画素１１０ＧのＥＬ素子駆動用ＴＦＴの
ドレインに接続されている。
【００１８】これらの各ＴＦＴに接続される際には、駆
動電源線５３ａは表示画素１１０Ｒに隣接する表示画素
に駆動信号を供給する駆動信号線５２ｂと並行であり、
また表示画素１１０Ｇに隣接する表示画素に駆動信号を
供給する駆動信号線５２ａと並行に配置されている。
動電源線５３ａは表示画素１１０Ｒに隣接する表示画素
に駆動信号を供給する駆動信号線５２ｂと並行であり、
また表示画素１１０Ｇに隣接する表示画素に駆動信号を
供給する駆動信号線５２ａと並行に配置されている。
【００１９】
【発明が解決しようとする課題】ところで、図５及び図
７のように、列方向に同じ色の表示画素を配列したいわ
ゆるストライプ配列、及び行毎に所定の表示画素分だけ
ずらせたデルタ配列において、いずれの配列の場合にも
駆動信号線と駆動電源線とはそれらの製造工程が増大す
ることを避けるために、同一の材料で同時に形成する。
７のように、列方向に同じ色の表示画素を配列したいわ
ゆるストライプ配列、及び行毎に所定の表示画素分だけ
ずらせたデルタ配列において、いずれの配列の場合にも
駆動信号線と駆動電源線とはそれらの製造工程が増大す
ることを避けるために、同一の材料で同時に形成する。
【００２０】即ち、両線５２ｃ，５３ｂは両線の材料で
あるＡｌをＣＶＤ法等により層間絶縁膜１５上に成膜
し、その上にレジストパターンを形成してＡｌをエッチ
ングすることにより同時に同一材料で同層に形成され
る。
あるＡｌをＣＶＤ法等により層間絶縁膜１５上に成膜
し、その上にレジストパターンを形成してＡｌをエッチ
ングすることにより同時に同一材料で同層に形成され
る。
【００２１】ところが、その両線の形成の際に、そのパ
ターンを形成するマスク等に微少なゴミや異物が付着し
て、その異物等によりパターンが本来形成されるべき両
線の形状に形成できない場合には、そのパターンに基づ
いてエッチングしたＡｌが両線間をまたぐように残査し
てしまうことになる。
ターンを形成するマスク等に微少なゴミや異物が付着し
て、その異物等によりパターンが本来形成されるべき両
線の形状に形成できない場合には、そのパターンに基づ
いてエッチングしたＡｌが両線間をまたぐように残査し
てしまうことになる。
【００２２】そうすると、同一層に形成した駆動信号線
と駆動電源線が短絡してしまうことになるという欠点が
あった。
と駆動電源線が短絡してしまうことになるという欠点が
あった。
【００２３】この欠点を解消するために、これらの配線
を異なる層に形成すればよいが、そうすると工程が増え
コストが増大してしまうという欠点があった。
を異なる層に形成すればよいが、そうすると工程が増え
コストが増大してしまうという欠点があった。
【００２４】そこで本発明は、上記の従来の欠点に鑑み
て為されたものであり、工程が増大することなく、駆動
信号線と駆動電源線が短絡することなく良好な表示が得
られる表示装置を提供することを目的とする。
て為されたものであり、工程が増大することなく、駆動
信号線と駆動電源線が短絡することなく良好な表示が得
られる表示装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】本発明の表示装置は、陰
極と陽極との間に発光層を有する自発光素子と、該自発
光素子に電流を供給するタイミングを制御する駆動信号
を供給するスイッチング用薄膜トランジスタと、前記自
発光素子に電流を供給する自発光素子駆動用薄膜トラン
ジスタとを備えた表示画素がマトリクス状に配置されて
おり、前記スイッチング用薄膜トランジスタに駆動信号
を供給する駆動信号線と、前記駆動信号に応じて電流を
前記自発光素子に供給する駆動電源線とを備えた表示装
置であって、前記駆動信号線又は前記駆動電源線のいず
れか一方が前記陽極と重畳するように配置されているも
のである。
極と陽極との間に発光層を有する自発光素子と、該自発
光素子に電流を供給するタイミングを制御する駆動信号
を供給するスイッチング用薄膜トランジスタと、前記自
発光素子に電流を供給する自発光素子駆動用薄膜トラン
ジスタとを備えた表示画素がマトリクス状に配置されて
おり、前記スイッチング用薄膜トランジスタに駆動信号
を供給する駆動信号線と、前記駆動信号に応じて電流を
前記自発光素子に供給する駆動電源線とを備えた表示装
置であって、前記駆動信号線又は前記駆動電源線のいず
れか一方が前記陽極と重畳するように配置されているも
のである。
【００２６】また、前記駆動信号線又は前記駆動電源線
のいずれか一方が、前記陽極の下層に絶縁膜を介して重
畳するように配置されている表示装置である。
のいずれか一方が、前記陽極の下層に絶縁膜を介して重
畳するように配置されている表示装置である。
【００２７】また、前記駆動電源線は、互いに隣接する
前記駆動信号線のほぼ中央に配置されている表示装置で
ある。
前記駆動信号線のほぼ中央に配置されている表示装置で
ある。
【００２８】このような構成を採ることにより、駆動信
号線と駆動電源線とが同一層に形成されながらも、両線
が短絡して表示不良が発生することを防止できる。
号線と駆動電源線とが同一層に形成されながらも、両線
が短絡して表示不良が発生することを防止できる。
【００２９】また、本発明の表示装置は、前記スイッチ
ング用薄膜トランジスタ又は前記自発光素子駆動用薄膜
トランジスタのいずれか一方の薄膜トランジスタが前記
駆動電源線に対して一方の側に配置され、他方の薄膜ト
ランジスタが他方の側に配置されている表示装置であ
る。
ング用薄膜トランジスタ又は前記自発光素子駆動用薄膜
トランジスタのいずれか一方の薄膜トランジスタが前記
駆動電源線に対して一方の側に配置され、他方の薄膜ト
ランジスタが他方の側に配置されている表示装置であ
る。
【００３０】また、前記駆動信号線と前記駆動電源線と
は交互に配列されており、各駆動信号線と駆動電源線と
の間には前記スイッチング用薄膜トランジスタ及び前記
自発光素子駆動用薄膜トランジスタが交互に配置されて
いる表示装置である。
は交互に配列されており、各駆動信号線と駆動電源線と
の間には前記スイッチング用薄膜トランジスタ及び前記
自発光素子駆動用薄膜トランジスタが交互に配置されて
いる表示装置である。
【００３１】更に、前記駆動信号線及び駆動電源線は列
方向に延在するとともに、行方向に交互に配置されてお
り、該交互に配置された各前記駆動信号線及び駆動電源
線間に、前記スイッチング用薄膜トランジスタ又は前記
自発光素子駆動用薄膜トランジスタが配置されている表
示装置である。
方向に延在するとともに、行方向に交互に配置されてお
り、該交互に配置された各前記駆動信号線及び駆動電源
線間に、前記スイッチング用薄膜トランジスタ又は前記
自発光素子駆動用薄膜トランジスタが配置されている表
示装置である。
【００３２】また、本発明の表示装置は、各々が所定の
色を呈する複数の前記表示画素を周期的に行方向に配列
し、該表示画素行を複数列設けると共に、隣接する行に
おいて前記表示画素が所定画素分だけ行方向にずれて配
列されており、列方向に延びる前記駆動電源線は、行毎
に異なる色の前記表示画素と接続されている表示装置で
ある。
色を呈する複数の前記表示画素を周期的に行方向に配列
し、該表示画素行を複数列設けると共に、隣接する行に
おいて前記表示画素が所定画素分だけ行方向にずれて配
列されており、列方向に延びる前記駆動電源線は、行毎
に異なる色の前記表示画素と接続されている表示装置で
ある。
【００３３】また、前記駆動信号線は行毎に同色の前記
表示画素と接続されている表示装置である。
表示画素と接続されている表示装置である。
【００３４】更に、前記各表示画素行には、赤、緑、青
色を呈する画素が周期的に行方向に配列されている表示
装置である。
色を呈する画素が周期的に行方向に配列されている表示
装置である。
【００３５】更にまた、前記各色の表示画素の配列がス
トライプ配列又はデルタ配列である表示装置である。
トライプ配列又はデルタ配列である表示装置である。
【００３６】また、前記自発光素子はエレクトロルミネ
ッセンス素子である表示装置である。
ッセンス素子である表示装置である。
【００３７】このような構成を採ることにより、駆動信
号線と駆動電源線とが同一層に形成されながらも両線が
短絡することなく、駆動信号線と駆動電源線との間の領
域に効率よくスイッチング用ＴＦＴ及び自発光素子駆動
用ＴＦＴとを配置することができるとともに、これらの
各ＴＦＴが製造工程時のゴミ等の混入により互いに短絡
して各色の表示画素において表示不良が発生することが
防止できる。
号線と駆動電源線とが同一層に形成されながらも両線が
短絡することなく、駆動信号線と駆動電源線との間の領
域に効率よくスイッチング用ＴＦＴ及び自発光素子駆動
用ＴＦＴとを配置することができるとともに、これらの
各ＴＦＴが製造工程時のゴミ等の混入により互いに短絡
して各色の表示画素において表示不良が発生することが
防止できる。
【００３８】また、駆動信号線と駆動電源線とが短絡し
て表示不良が発生することなく良好なパソコン等のモニ
ターとして、あるいは高解像度の必要な表示装置として
採用することができる。
て表示不良が発生することなく良好なパソコン等のモニ
ターとして、あるいは高解像度の必要な表示装置として
採用することができる。
【００３９】
【発明の実施の形態】本発明をＥＬ表示装置に採用した
場合について以下に説明する。
場合について以下に説明する。
【００４０】図１は有機ＥＬ表示装置の表示画素領域の
平面図を示し、図２（ａ）は図１中のＡ−Ａ線に沿った
断面図を示し、図２（ｂ）は図１中のＢ−Ｂ線に沿った
断面図を示し、図２（ｃ）は図１中のＣ−Ｃ線に沿った
断面図を示す。
平面図を示し、図２（ａ）は図１中のＡ−Ａ線に沿った
断面図を示し、図２（ｂ）は図１中のＢ−Ｂ線に沿った
断面図を示し、図２（ｃ）は図１中のＣ−Ｃ線に沿った
断面図を示す。
【００４１】本実施の形態においては、ＥＬ素子を備え
た表示画素がストライプ状に配列された場合について説
明する。
た表示画素がストライプ状に配列された場合について説
明する。
【００４２】本実施の形態においては、各色を発光する
ＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電
極をゲート絶縁膜を介して能動層の上層に設けたいわゆ
るトップゲート構造のＴＦＴであり、能動層としてａ−
Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を
用いている。
ＥＬ表示装置に備えた各ＴＦＴ３０，４０は、ゲート電
極をゲート絶縁膜を介して能動層の上層に設けたいわゆ
るトップゲート構造のＴＦＴであり、能動層としてａ−
Ｓｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜を
用いている。
【００４３】ここで、ゲート信号線５１ａ、ゲート信号
線５１ｂ、ドレイン信号線５２ｂ及びドレイン信号線５
２ｃによって囲まれた表示画素領域に注目して説明す
る。
線５１ｂ、ドレイン信号線５２ｂ及びドレイン信号線５
２ｃによって囲まれた表示画素領域に注目して説明す
る。
【００４４】図１及び図２に示すように、行方向（同図
左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複
数本延在しており、列方向（同図上下方向）に駆動信号
線５２ａ，５２ｂ，５２ｃが複数本延在している。これ
らの両信号線が互いに交差しており、それら両信号線に
よって囲まれる領域は表示画素領域１１０でありマトリ
クス状に配置されている。両信号線５１ａ，５２ｂの交
点付近にはスイッチング用ＴＦＴである第１のＴＦＴ３
０が備えられており、そのＴＦＴ３０のソース３３ｓは
保持容量電極線５４との間で容量をなす容量電極５５を
兼ねるとともに、ＥＬ素子駆動用ＴＦＴである第２のＴ
ＦＴ４０のゲート４１に接続されており、第２のＴＦＴ
のソース４３ｓは有機ＥＬ素子６０の陽極６１に接続さ
れ、他方のドレイン４３ｄは有機ＥＬ素子６０に供給さ
れる電流源である駆動電源線５３に接続されている。ま
た、各駆動信号線５２ａ，５２ｂ，５２ｃ及び駆動電源
線５３ａ，５３ｂ，５３ｃは、同じ色の表示画素に接続
されている。
左右方向）にゲート信号線５１ａ，５１ｂ，５１ｃが複
数本延在しており、列方向（同図上下方向）に駆動信号
線５２ａ，５２ｂ，５２ｃが複数本延在している。これ
らの両信号線が互いに交差しており、それら両信号線に
よって囲まれる領域は表示画素領域１１０でありマトリ
クス状に配置されている。両信号線５１ａ，５２ｂの交
点付近にはスイッチング用ＴＦＴである第１のＴＦＴ３
０が備えられており、そのＴＦＴ３０のソース３３ｓは
保持容量電極線５４との間で容量をなす容量電極５５を
兼ねるとともに、ＥＬ素子駆動用ＴＦＴである第２のＴ
ＦＴ４０のゲート４１に接続されており、第２のＴＦＴ
のソース４３ｓは有機ＥＬ素子６０の陽極６１に接続さ
れ、他方のドレイン４３ｄは有機ＥＬ素子６０に供給さ
れる電流源である駆動電源線５３に接続されている。ま
た、各駆動信号線５２ａ，５２ｂ，５２ｃ及び駆動電源
線５３ａ，５３ｂ，５３ｃは、同じ色の表示画素に接続
されている。
【００４５】また、ゲート信号線５１と並行に保持容量
電極線５４が配置されている。この保持容量電極線５４
はクロム等から成っており、ゲート絶縁膜１２を介して
ＴＦＴのソース３３ｓと接続された容量電極５５との間
で電荷を蓄積して容量を成している。この保持容量は、
第２のＴＦＴ４０のゲート電極４１に印加される電圧を
保持するために設けられている。
電極線５４が配置されている。この保持容量電極線５４
はクロム等から成っており、ゲート絶縁膜１２を介して
ＴＦＴのソース３３ｓと接続された容量電極５５との間
で電荷を蓄積して容量を成している。この保持容量は、
第２のＴＦＴ４０のゲート電極４１に印加される電圧を
保持するために設けられている。
【００４６】なお、有機ＥＬ素子６０は、第１の電極で
ある陽極６１と発光材料からなる発光素子層６６と、第
２の電極である陰極６７とから成っている。
ある陽極６１と発光材料からなる発光素子層６６と、第
２の電極である陰極６７とから成っている。
【００４７】図２に示すように、有機ＥＬ表示装置は、
ガラスや合成樹脂などから成る基板又は導電性を有する
基板あるいは半導体基板等の基板１０上に、ＴＦＴ及び
有機ＥＬ素子を順に積層形成して成る。ただし、基板１
０として導電性を有する基板及び半導体基板を用いる場
合には、これらの基板１０上にＳｉＯ2やＳｉＮなどの
絶縁膜を形成した上に第１、第２のＴＦＴ及び有機ＥＬ
素子を形成する。いずれのＴＦＴともに、ゲート電極が
ゲート絶縁膜を介して能動層の上方にあるいわゆるトッ
プゲート構造である。
ガラスや合成樹脂などから成る基板又は導電性を有する
基板あるいは半導体基板等の基板１０上に、ＴＦＴ及び
有機ＥＬ素子を順に積層形成して成る。ただし、基板１
０として導電性を有する基板及び半導体基板を用いる場
合には、これらの基板１０上にＳｉＯ2やＳｉＮなどの
絶縁膜を形成した上に第１、第２のＴＦＴ及び有機ＥＬ
素子を形成する。いずれのＴＦＴともに、ゲート電極が
ゲート絶縁膜を介して能動層の上方にあるいわゆるトッ
プゲート構造である。
【００４８】まず、スイッチング用ＴＦＴである第１の
ＴＦＴ３０について説明する。
ＴＦＴ３０について説明する。
【００４９】図２（ａ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、非晶質
シリコン膜（以下、「ａ−Ｓｉ膜」と称する。）をＣＶ
Ｄ法等にて成膜し、そのａ−Ｓｉ膜にレーザ光を照射し
て溶融再結晶化させて多結晶シリコン膜（以下、「ｐ−
Ｓｉ膜」と称する。）とし、これを能動層１３とする。
その上に、ＳｉＯ2膜、ＳｉＮ膜の単層あるいは積層体
をゲート絶縁膜１２として形成する。更にその上に、Ｃ
ｒ、Ｍｏなどの高融点金属からなるゲート電極１１を兼
ねたゲート信号線５１ａが形成されている。このときゲ
ート電極１１は、２つのゲート電極から成るいわゆるダ
ブルゲート構造である。第１のＴＦＴ３０はスイッチン
グ機能を有するため、オフ電流を抑制するためにこの構
造を採る。
アルカリガラス等からなる絶縁性基板１０上に、非晶質
シリコン膜（以下、「ａ−Ｓｉ膜」と称する。）をＣＶ
Ｄ法等にて成膜し、そのａ−Ｓｉ膜にレーザ光を照射し
て溶融再結晶化させて多結晶シリコン膜（以下、「ｐ−
Ｓｉ膜」と称する。）とし、これを能動層１３とする。
その上に、ＳｉＯ2膜、ＳｉＮ膜の単層あるいは積層体
をゲート絶縁膜１２として形成する。更にその上に、Ｃ
ｒ、Ｍｏなどの高融点金属からなるゲート電極１１を兼
ねたゲート信号線５１ａが形成されている。このときゲ
ート電極１１は、２つのゲート電極から成るいわゆるダ
ブルゲート構造である。第１のＴＦＴ３０はスイッチン
グ機能を有するため、オフ電流を抑制するためにこの構
造を採る。
【００５０】その能動層１３には、ゲート電極１１下方
のチャネル１３ｃと、このチャネル１３ｃの両側にチャ
ネル１３ｃ上のゲート電極１１をマスクにしてイオンド
ーピングし、更にゲート電極１１及びその両側をレジス
トにてカバーしてイオンドーピングして、ゲート電極１
１の両側に低濃度領域１３ＬＤと、その外側に高濃度領
域のソース１３ｓ及びドレイン１３ｄが設けられてい
る。即ち、いわゆるＬＤＤ構造である。
のチャネル１３ｃと、このチャネル１３ｃの両側にチャ
ネル１３ｃ上のゲート電極１１をマスクにしてイオンド
ーピングし、更にゲート電極１１及びその両側をレジス
トにてカバーしてイオンドーピングして、ゲート電極１
１の両側に低濃度領域１３ＬＤと、その外側に高濃度領
域のソース１３ｓ及びドレイン１３ｄが設けられてい
る。即ち、いわゆるＬＤＤ構造である。
【００５１】そして、ゲート絶縁膜１２及び能動層１３
上の全面には、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜１５が形成されており、ドレイ
ン１３ｄに対応して設けたコンタクトホールにＡｌ等の
金属を充填してドレイン電極１６を兼ねたドレイン信号
線５２ｂが設けられる。このとき同時に、駆動電源線５
３ｂをＡｌによって形成する。更に全面に有機樹脂から
成り表面を平坦にする平坦化絶縁膜１７が形成されてい
る。
上の全面には、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順
に積層された層間絶縁膜１５が形成されており、ドレイ
ン１３ｄに対応して設けたコンタクトホールにＡｌ等の
金属を充填してドレイン電極１６を兼ねたドレイン信号
線５２ｂが設けられる。このとき同時に、駆動電源線５
３ｂをＡｌによって形成する。更に全面に有機樹脂から
成り表面を平坦にする平坦化絶縁膜１７が形成されてい
る。
【００５２】次に、有機ＥＬ素子の駆動用ＴＦＴである
第２のＴＦＴ４０について説明する。
第２のＴＦＴ４０について説明する。
【００５３】図２（ｂ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、ａ−Ｓ
ｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜から
成る能動層４３及び容量電極５５、ゲート絶縁膜１２、
及びＣｒ、Ｍｏなどの高融点金属からなるゲート電極４
１及び保持容量電極線５４が順に形成されており、その
能動層４３には、チャネル４３ｃと、このチャネル４３
ｃの両側にソース４３ｓ及びドレイン４３ｄが設けられ
ている。そして、ゲート絶縁膜１２及び能動層４３上の
全面に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層
された層間絶縁膜１５を形成し、ドレイン４３ｄ及びソ
ース４３ｓに対応してそれぞれ設けたコンタクトホール
にＡｌ等の金属を充填して駆動電源に接続された駆動電
源線５３ｂ及びソース電極４４が配置されている。ゲー
ト電極４１はゲート電極が１つのシングルゲート構造の
場合を示したが、ＥＬ素子６０に電流を供給する機能を
有する駆動用ＴＦＴ４０であるから、ゲート電極が２つ
のダブルゲート構造でも良い。更に全面に例えば有機樹
脂から成り表面を平坦にする平坦化絶縁膜１７を備えて
いる。そして、その平坦化絶縁膜１７のソース電極４４
に対応した位置にコンタクトホールを形成し、このコン
タクトホールを介してソース電極４４とコンタクトした
ＩＴＯから成る透明電極、即ち有機ＥＬ素子の陽極６１
を平坦化絶縁膜１７上に設けている。この陽極６１は各
表示画素ごとに島状に分離形成されている。
アルカリガラス等からなる絶縁性基板１０上に、ａ−Ｓ
ｉ膜にレーザ光を照射して多結晶化したｐ−Ｓｉ膜から
成る能動層４３及び容量電極５５、ゲート絶縁膜１２、
及びＣｒ、Ｍｏなどの高融点金属からなるゲート電極４
１及び保持容量電極線５４が順に形成されており、その
能動層４３には、チャネル４３ｃと、このチャネル４３
ｃの両側にソース４３ｓ及びドレイン４３ｄが設けられ
ている。そして、ゲート絶縁膜１２及び能動層４３上の
全面に、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の順に積層
された層間絶縁膜１５を形成し、ドレイン４３ｄ及びソ
ース４３ｓに対応してそれぞれ設けたコンタクトホール
にＡｌ等の金属を充填して駆動電源に接続された駆動電
源線５３ｂ及びソース電極４４が配置されている。ゲー
ト電極４１はゲート電極が１つのシングルゲート構造の
場合を示したが、ＥＬ素子６０に電流を供給する機能を
有する駆動用ＴＦＴ４０であるから、ゲート電極が２つ
のダブルゲート構造でも良い。更に全面に例えば有機樹
脂から成り表面を平坦にする平坦化絶縁膜１７を備えて
いる。そして、その平坦化絶縁膜１７のソース電極４４
に対応した位置にコンタクトホールを形成し、このコン
タクトホールを介してソース電極４４とコンタクトした
ＩＴＯから成る透明電極、即ち有機ＥＬ素子の陽極６１
を平坦化絶縁膜１７上に設けている。この陽極６１は各
表示画素ごとに島状に分離形成されている。
【００５４】そして、図１の陽極６１内に点線で示すよ
うに、その点線で囲む領域を開口部６８とする絶縁膜１
９を配置する。即ち、陽極６１の全周辺で絶縁膜１９は
陽極６１と重畳しており、言い換えれば陽極６１の一部
に対応した領域、即ち図１中の点線で囲まれる領域に開
口部６８を持つ絶縁膜１９を陽極６１及び平坦化絶縁膜
１７上に形成する。従って、陽極６１の端部において、
陽極６１の端部と発光素子層６６及び陰極６７とは、こ
の絶縁膜１９によって離間されている。なお、この絶縁
膜１９は、陽極６１の厚みによる段差によって発光層の
断線したり、陽極周縁の角部に電界集中が発生しないよ
うに形成されていれば良く、陽極６１の端部とは絶縁膜
１９によって発光素子層６６及び陰極６７のいずれか一
方のみが離間していればよい。また、絶縁膜１９はＳｉ
Ｏ2膜、ＳｉＮ膜単層もしくはそれらの積層体から成る
絶縁膜でも良く、ＳＯＧ膜から成る平坦化膜であっても
よく、また感光性樹脂から成る平坦化絶縁膜であっても
良い。平坦化絶縁膜とすることによりその上方に形成す
る陰極６７を平坦に形成することができ断線が防止でき
るのでそれが好ましい。
うに、その点線で囲む領域を開口部６８とする絶縁膜１
９を配置する。即ち、陽極６１の全周辺で絶縁膜１９は
陽極６１と重畳しており、言い換えれば陽極６１の一部
に対応した領域、即ち図１中の点線で囲まれる領域に開
口部６８を持つ絶縁膜１９を陽極６１及び平坦化絶縁膜
１７上に形成する。従って、陽極６１の端部において、
陽極６１の端部と発光素子層６６及び陰極６７とは、こ
の絶縁膜１９によって離間されている。なお、この絶縁
膜１９は、陽極６１の厚みによる段差によって発光層の
断線したり、陽極周縁の角部に電界集中が発生しないよ
うに形成されていれば良く、陽極６１の端部とは絶縁膜
１９によって発光素子層６６及び陰極６７のいずれか一
方のみが離間していればよい。また、絶縁膜１９はＳｉ
Ｏ2膜、ＳｉＮ膜単層もしくはそれらの積層体から成る
絶縁膜でも良く、ＳＯＧ膜から成る平坦化膜であっても
よく、また感光性樹脂から成る平坦化絶縁膜であっても
良い。平坦化絶縁膜とすることによりその上方に形成す
る陰極６７を平坦に形成することができ断線が防止でき
るのでそれが好ましい。
【００５５】ここで、駆動電源線５３ｂを配置する位置
について、以下に説明する。
について、以下に説明する。
【００５６】図２（ｃ）に示すように、石英ガラス、無
アルカリガラス等からなる絶縁性基板１０上に、ゲート
絶縁膜１２、及びＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の
順に積層された層間絶縁膜１５を形成し、ドレイン４３
ｄ及びソース４３ｓに対応してそれぞれ設けたコンタク
トホールにＡｌ等の金属を充填して駆動電源に接続され
た駆動電源線５３ｂ、及び駆動信号線５２ｂ，５２ｃが
配置されている。更に全面に例えば有機樹脂から成り表
面を平坦にする平坦化絶縁膜１７を備えている。そし
て、その平坦化絶縁膜１７のソース電極４４に対応した
位置のコンタクトホールを介してソース電極４４とコン
タクトしたＩＴＯから成る透明電極、即ち有機ＥＬ素子
の陽極６１を平坦化絶縁膜１７上に設けている。この陽
極６１は各表示画素ごとに島状に分離形成されている。
アルカリガラス等からなる絶縁性基板１０上に、ゲート
絶縁膜１２、及びＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜の
順に積層された層間絶縁膜１５を形成し、ドレイン４３
ｄ及びソース４３ｓに対応してそれぞれ設けたコンタク
トホールにＡｌ等の金属を充填して駆動電源に接続され
た駆動電源線５３ｂ、及び駆動信号線５２ｂ，５２ｃが
配置されている。更に全面に例えば有機樹脂から成り表
面を平坦にする平坦化絶縁膜１７を備えている。そし
て、その平坦化絶縁膜１７のソース電極４４に対応した
位置のコンタクトホールを介してソース電極４４とコン
タクトしたＩＴＯから成る透明電極、即ち有機ＥＬ素子
の陽極６１を平坦化絶縁膜１７上に設けている。この陽
極６１は各表示画素ごとに島状に分離形成されている。
【００５７】ここで、前述のように、陽極６１の全周辺
で絶縁膜１９は陽極６１と重畳しており、言い換えれば
陽極６１の一部に対応した領域、即ち図１中の点線で囲
まれる領域に開口部６８を持つ絶縁膜１９を陽極６１及
び平坦化絶縁膜１７上に形成する。従って、陽極６１の
端部において、陽極６１の端部と発光素子層６６及び陰
極６７とは、この絶縁膜１９によって離間されている。
で絶縁膜１９は陽極６１と重畳しており、言い換えれば
陽極６１の一部に対応した領域、即ち図１中の点線で囲
まれる領域に開口部６８を持つ絶縁膜１９を陽極６１及
び平坦化絶縁膜１７上に形成する。従って、陽極６１の
端部において、陽極６１の端部と発光素子層６６及び陰
極６７とは、この絶縁膜１９によって離間されている。
【００５８】陽極６１及び絶縁膜１９上に、ＭＴＤＡＴ
Ａから成る第１ホール輸送層６２、ＴＰＤからなる第２
ホール輸送層６３を全面に蒸着法により堆積し、キナク
リドン誘導体を含むＢｅｂｑ2から成る発光層６４を各
表示画素に対応して島状に蒸着法により堆積し、更にそ
の上にＢｅｂｑ2から成る電子輸送層６５を堆積する。
こうして、第１ホール輸送層６２、第２ホール輸送層６
３、発光層６４及び電子輸送層６５からなる発光素子層
６６が形成される。更に電子輸送層６５の上に、フッ化
リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あ
るいはマグネシウム・インジウム合金から成る陰極６７
が積層形成される。このように、各層が堆積された構造
を有するＥＬ素子が形成される。また、各表示画素に形
成されたＥＬ素子６０は、赤色（Ｒ）、緑色（Ｇ）、青
色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成
し、各表示画素ごとに各一色を発光させる。即ち、Ｒ、
Ｇ、Ｂの各色を呈する表示画素が周期的に行方向に配列
されている。
Ａから成る第１ホール輸送層６２、ＴＰＤからなる第２
ホール輸送層６３を全面に蒸着法により堆積し、キナク
リドン誘導体を含むＢｅｂｑ2から成る発光層６４を各
表示画素に対応して島状に蒸着法により堆積し、更にそ
の上にＢｅｂｑ2から成る電子輸送層６５を堆積する。
こうして、第１ホール輸送層６２、第２ホール輸送層６
３、発光層６４及び電子輸送層６５からなる発光素子層
６６が形成される。更に電子輸送層６５の上に、フッ化
リチウム（ＬｉＦ）とアルミニウム（Ａｌ）の積層体あ
るいはマグネシウム・インジウム合金から成る陰極６７
が積層形成される。このように、各層が堆積された構造
を有するＥＬ素子が形成される。また、各表示画素に形
成されたＥＬ素子６０は、赤色（Ｒ）、緑色（Ｇ）、青
色（Ｂ）の発光層材料をそれぞれ蒸着法によって形成
し、各表示画素ごとに各一色を発光させる。即ち、Ｒ、
Ｇ、Ｂの各色を呈する表示画素が周期的に行方向に配列
されている。
【００５９】ここで、駆動電源線５３ｂは、従来のよう
に駆動信号線５２ｃと隣接して並行に配置されていな
い。即ち、駆動電源線５３ｂは陽極６１の下層に平坦化
絶縁膜１７を介して設けられており、その配置位置は陽
極６１のほぼ中央であり、更に駆動信号線５２ｃとは間
隔を持って配置されている。
に駆動信号線５２ｃと隣接して並行に配置されていな
い。即ち、駆動電源線５３ｂは陽極６１の下層に平坦化
絶縁膜１７を介して設けられており、その配置位置は陽
極６１のほぼ中央であり、更に駆動信号線５２ｃとは間
隔を持って配置されている。
【００６０】例えば、駆動信号線５２ａ，５２ｂ，５２
ｃ及び駆動電源線５３ａ，５３ｂ，５３ｃの線幅はいず
れも約１０μｍであり、１つの表示画素の陽極のサイズ
は約９０μｍＸ約２５０μｍであり、行方向（左右方
向）に隣接する各陽極間の間隔は約３０μｍである。ま
た、各駆動信号線は各陽極間のほぼ中央付近に延在して
いる。従って、各駆動電源線の中央と各駆動信号線の中
央との間隔は約６０５５μｍであり、製造工程において
ゴミ等の異物が付着することによって、駆動信号線と駆
動電源線とが短絡することが防止できる。なお、図１に
おいては、便宜上陽極を正方形に近い形に描いている
が、陽極を含む表示画素の大きさは適宜選択することが
可能である。
ｃ及び駆動電源線５３ａ，５３ｂ，５３ｃの線幅はいず
れも約１０μｍであり、１つの表示画素の陽極のサイズ
は約９０μｍＸ約２５０μｍであり、行方向（左右方
向）に隣接する各陽極間の間隔は約３０μｍである。ま
た、各駆動信号線は各陽極間のほぼ中央付近に延在して
いる。従って、各駆動電源線の中央と各駆動信号線の中
央との間隔は約６０５５μｍであり、製造工程において
ゴミ等の異物が付着することによって、駆動信号線と駆
動電源線とが短絡することが防止できる。なお、図１に
おいては、便宜上陽極を正方形に近い形に描いている
が、陽極を含む表示画素の大きさは適宜選択することが
可能である。
【００６１】また、駆動電源線を配置する位置は、上述
の実施の形態においては、陽極のほぼ中央としたが、本
発明はそれに限定されるものではなく、一方の駆動信号
線に近くなっていても良く、駆動信号線と駆動電源線と
が短絡しない間隔であればよい。好ましくは上述の通
り、駆動信号線と駆動電源線とが最も間隔を有すること
となるように、隣接する駆動信号線間のほぼ中央に配置
することが望ましい。そうすることにより、各表示画素
のサイズが小さくなって各駆動信号線の間隔が小さくな
った場合にも、駆動電源線と短絡することが防止でき
る。
の実施の形態においては、陽極のほぼ中央としたが、本
発明はそれに限定されるものではなく、一方の駆動信号
線に近くなっていても良く、駆動信号線と駆動電源線と
が短絡しない間隔であればよい。好ましくは上述の通
り、駆動信号線と駆動電源線とが最も間隔を有すること
となるように、隣接する駆動信号線間のほぼ中央に配置
することが望ましい。そうすることにより、各表示画素
のサイズが小さくなって各駆動信号線の間隔が小さくな
った場合にも、駆動電源線と短絡することが防止でき
る。
【００６２】このように、同層に同じ材料で同時に形成
される駆動電源線５３ｂと駆動信号線５２ｃとを間隔を
持たせた位置、即ち、駆動信号線５２ｃは従来の位置に
配置し駆動電源線５３ｂを陽極６１のほぼ中央に配置す
ることにより、駆動信号線５２ｃと駆動電源線５３ｂと
が短絡することが防止できる。
される駆動電源線５３ｂと駆動信号線５２ｃとを間隔を
持たせた位置、即ち、駆動信号線５２ｃは従来の位置に
配置し駆動電源線５３ｂを陽極６１のほぼ中央に配置す
ることにより、駆動信号線５２ｃと駆動電源線５３ｂと
が短絡することが防止できる。
【００６３】また、図１に示すように、駆動電源線を駆
動信号線と離間させて表示画素のほぼ中央に配置するこ
とにより、駆動信号線と駆動電源線との間、即ち駆動電
源線の左右にそれぞれスイッチング用ＴＦＴ３０及びＥ
Ｌ素子駆動用ＴＦＴ４０を形成することができ、ＴＦＴ
を効率よく配置できるとともに、互いのＴＦＴが短絡す
ることが防止できる。更に、各ＴＦＴを設ける面積に余
裕が有ることから、要求されるＴＦＴサイズの各ＴＦＴ
を形成することができる。即ち、各発光素子層の各色の
材料による発光効率が異なっている場合に、ＥＬ素子に
電流を供給する各色ごとのＥＬ素子駆動用ＴＦＴのサイ
ズを、発光効率が高い材料の色の場合を最も小さくし
て、発光効率が低くなるにつれてＥＬ素子駆動用ＴＦＴ
のサイズを順に大きくする際にも、各ＴＦＴサイズのＴ
ＦＴを形成することができる。
動信号線と離間させて表示画素のほぼ中央に配置するこ
とにより、駆動信号線と駆動電源線との間、即ち駆動電
源線の左右にそれぞれスイッチング用ＴＦＴ３０及びＥ
Ｌ素子駆動用ＴＦＴ４０を形成することができ、ＴＦＴ
を効率よく配置できるとともに、互いのＴＦＴが短絡す
ることが防止できる。更に、各ＴＦＴを設ける面積に余
裕が有ることから、要求されるＴＦＴサイズの各ＴＦＴ
を形成することができる。即ち、各発光素子層の各色の
材料による発光効率が異なっている場合に、ＥＬ素子に
電流を供給する各色ごとのＥＬ素子駆動用ＴＦＴのサイ
ズを、発光効率が高い材料の色の場合を最も小さくし
て、発光効率が低くなるにつれてＥＬ素子駆動用ＴＦＴ
のサイズを順に大きくする際にも、各ＴＦＴサイズのＴ
ＦＴを形成することができる。
【００６４】更に、発光素子層から発光される光は図２
（ｃ）の下方向に放出されるが、その下層、即ち発光さ
れる光の観察者側に駆動電源線を配置しても、ＥＬ素子
は自発光素子であることから発光される光は放射状に発
光されるため、駆動電源線による輝度の低下は、表示を
観察する際には無視できるものであるため、陽極の下層
に配置しても良い。 ＜第２の実施の形態＞図３に有機ＥＬ表示装置の表示画
素領域の平面図を示し、図４（ａ）は図３中のＡ−Ａ線
に沿った断面図を示し、図４（ｂ）は図３中のＢ−Ｂ線
に沿った断面図を示し、図４（ｃ）は図３中のＣ−Ｃ線
に沿った断面図を示す。
（ｃ）の下方向に放出されるが、その下層、即ち発光さ
れる光の観察者側に駆動電源線を配置しても、ＥＬ素子
は自発光素子であることから発光される光は放射状に発
光されるため、駆動電源線による輝度の低下は、表示を
観察する際には無視できるものであるため、陽極の下層
に配置しても良い。 ＜第２の実施の形態＞図３に有機ＥＬ表示装置の表示画
素領域の平面図を示し、図４（ａ）は図３中のＡ−Ａ線
に沿った断面図を示し、図４（ｂ）は図３中のＢ−Ｂ線
に沿った断面図を示し、図４（ｃ）は図３中のＣ−Ｃ線
に沿った断面図を示す。
【００６５】本実施の形態が第１の実施の形態と異なる
点は、表示画素の配列がいわゆるデルタ配列である点で
あり、それによって駆動電源線に接続される表示画素の
色が異なる点である。
点は、表示画素の配列がいわゆるデルタ配列である点で
あり、それによって駆動電源線に接続される表示画素の
色が異なる点である。
【００６６】図３及び図４に示すように、各ゲート信号
線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）に
は複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色
（Ｂ）を１周期として繰り返し配置されている。そし
て、その隣接する各ゲート信号線に接続された各表示画
素は、隣接する各ゲート信号線同士で互いに、各ゲート
信号線が延在する方向にずれて配置されている。いわゆ
るデルタ配列である。
線５１ａ，５１ｂ，５１ｃが延在する方向（行方向）に
は複数の表示画素が赤色（Ｒ），緑色（Ｇ），青色
（Ｂ）を１周期として繰り返し配置されている。そし
て、その隣接する各ゲート信号線に接続された各表示画
素は、隣接する各ゲート信号線同士で互いに、各ゲート
信号線が延在する方向にずれて配置されている。いわゆ
るデルタ配列である。
【００６７】即ち、行方向に配列した複数の表示画素
と、それらの複数の表示画素に隣接した次の表示画素行
に、同じく行方向に配列した複数の表示画素とは、互い
に所定表示画素分だけ行方向にずらせて配列されてい
る。本実施の形態においては、同じ色の表示画素同士で
は概ね０．７表示画素分だけ行方向にずらしている。
と、それらの複数の表示画素に隣接した次の表示画素行
に、同じく行方向に配列した複数の表示画素とは、互い
に所定表示画素分だけ行方向にずらせて配列されてい
る。本実施の形態においては、同じ色の表示画素同士で
は概ね０．７表示画素分だけ行方向にずらしている。
【００６８】例えば、隣接するゲート信号線５１ａとゲ
ート信号線５１ｂに注目すると、ゲート信号線５１ａに
接続されている各表示画素と、ゲート信号線５１ｂに接
続されている各表示画素とは、本実施の形態において
は、同じ色の表示画素でみると、各ゲート信号線の延在
方向に互いに概ね０．７表示画素分ずれて配置されてい
る。
ート信号線５１ｂに注目すると、ゲート信号線５１ａに
接続されている各表示画素と、ゲート信号線５１ｂに接
続されている各表示画素とは、本実施の形態において
は、同じ色の表示画素でみると、各ゲート信号線の延在
方向に互いに概ね０．７表示画素分ずれて配置されてい
る。
【００６９】また、各駆動信号線５２ａ，５２ｂ，５２
ｃは、主として列方向に延在しており、同じ色の表示画
素に接続されており、各行の表示画素の配列に応じて各
行ごとに屈曲し左右に蛇行して配置されている。即ち、
隣接する行方向の表示画素の所定画素分だけ屈曲して凹
凸を繰り返しながら列方向に配置されている。
ｃは、主として列方向に延在しており、同じ色の表示画
素に接続されており、各行の表示画素の配列に応じて各
行ごとに屈曲し左右に蛇行して配置されている。即ち、
隣接する行方向の表示画素の所定画素分だけ屈曲して凹
凸を繰り返しながら列方向に配置されている。
【００７０】また、各駆動電源線５３ａ，５３ｂ，５３
ｃは列方向に配置されており、異なる色の表示画素に接
続されており、各行の表示画素の配列に応じて屈曲し左
右に蛇行して配置されている。即ち、駆動電源線５３ａ
に注目してみると、その駆動電源線５３ａは、ゲート信
号線５１ａに接続されたＲの表示画素のほぼ中央に配置
されてその表示画素のＥＬ素子駆動用ＴＦＴ４０に接続
され、続いて次の行のゲート信号線５１ｂに接続された
Ｇの表示画素のほぼ中央に配置されてその表示画素のＥ
Ｌ素子駆動用ＴＦＴ４０に接続され、続いて更に次の行
のゲート信号線５１ｃに接続されたＲの表示画素のほぼ
中央に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ
に接続されている。なお、各駆動信号線５２ａ，５２
ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃと
は、Ａｌ等の導電材料から成っており、互いに短絡を防
止するために離間されておりかつ交差しないように配置
されている。具体的な位置の例としては第１の実施の形
態で説明したように、駆動信号線と駆動信号線との間隔
が約６０μｍと成るように配置する。
ｃは列方向に配置されており、異なる色の表示画素に接
続されており、各行の表示画素の配列に応じて屈曲し左
右に蛇行して配置されている。即ち、駆動電源線５３ａ
に注目してみると、その駆動電源線５３ａは、ゲート信
号線５１ａに接続されたＲの表示画素のほぼ中央に配置
されてその表示画素のＥＬ素子駆動用ＴＦＴ４０に接続
され、続いて次の行のゲート信号線５１ｂに接続された
Ｇの表示画素のほぼ中央に配置されてその表示画素のＥ
Ｌ素子駆動用ＴＦＴ４０に接続され、続いて更に次の行
のゲート信号線５１ｃに接続されたＲの表示画素のほぼ
中央に配置されてその表示画素のＥＬ素子駆動用ＴＦＴ
に接続されている。なお、各駆動信号線５２ａ，５２
ｂ，５２ｃと、各駆動電源線５３ａ，５３ｂ，５３ｃと
は、Ａｌ等の導電材料から成っており、互いに短絡を防
止するために離間されておりかつ交差しないように配置
されている。具体的な位置の例としては第１の実施の形
態で説明したように、駆動信号線と駆動信号線との間隔
が約６０μｍと成るように配置する。
【００７１】このように、駆動信号線と駆動電源線とが
同一層に形成されるにも関わらず離間されているので互
いに短絡することが防止できる。また、いわゆるデルタ
配列であって、各ゲート信号線に接続された表示画素群
ごとに各駆動電源線に異なる色の表示画素を接続して
も、駆動信号線と駆動電源線とが同層に形成されながら
も交差することなく形成することが可能である。こうし
て、駆動信号線と駆動信号線とを異なる層に形成するこ
とによる工程の増大を抑制しつつ、解像度の高い表示を
得ることができる。
同一層に形成されるにも関わらず離間されているので互
いに短絡することが防止できる。また、いわゆるデルタ
配列であって、各ゲート信号線に接続された表示画素群
ごとに各駆動電源線に異なる色の表示画素を接続して
も、駆動信号線と駆動電源線とが同層に形成されながら
も交差することなく形成することが可能である。こうし
て、駆動信号線と駆動信号線とを異なる層に形成するこ
とによる工程の増大を抑制しつつ、解像度の高い表示を
得ることができる。
【００７２】また、ＥＬ素子は、駆動電源線に一定の値
で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各
色のＥＬ素子に電流を供給して発光するが、その駆動電
源線に流れている電流値は一定であっても、異なる色の
表示画素のＥＬ素子駆動用ＴＦＴ４０に駆動電源線を接
続することが可能であるので、デルタ配列でありなが
ら、駆動信号線と駆動電源線とが同層で交差しないで形
成することを可能とした。
で流れている電流をＥＬ素子駆動用ＴＦＴで制御して各
色のＥＬ素子に電流を供給して発光するが、その駆動電
源線に流れている電流値は一定であっても、異なる色の
表示画素のＥＬ素子駆動用ＴＦＴ４０に駆動電源線を接
続することが可能であるので、デルタ配列でありなが
ら、駆動信号線と駆動電源線とが同層で交差しないで形
成することを可能とした。
【００７３】また、ＥＬ素子６０は、ソース電極４３ｓ
に接続された陽極６１ａと、共通電極である陰極６７、
及びこの陽極６１と陰極６７との間に挟まれた発光素子
層６６から成る。各表示画素には、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によ
って形成し、各表示画素ごとに各一色を発光させる。
に接続された陽極６１ａと、共通電極である陰極６７、
及びこの陽極６１と陰極６７との間に挟まれた発光素子
層６６から成る。各表示画素には、赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の発光層材料をそれぞれ蒸着法によ
って形成し、各表示画素ごとに各一色を発光させる。
【００７４】上述のスイッチング用ＴＦＴ、保持容量、
ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側
から図中下方向に向かって、この順番に各領域が配置さ
れている。このように配置することにより、上下に位置
する表示画素の発光層間の距離を大きくすることがで
き、ＥＬ素子の各色の発光層を蒸着する際に、回り込み
による隣接する他色の発光層との混合を防止することが
できる。また、第１の実施の形態と同様に、駆動電源線
を駆動信号線間のほぼ中央に配置することにより、駆動
電源線の左側にスイッチング用ＴＦＴを配置し、左側に
ＥＬ素子駆動用ＴＦＴを配置することができるととも
に、各色ごとにＥＬ素子駆動用ＴＦＴのＴＦＴサイズを
異ならせて大きくする場合にも余裕をもって設計するこ
とが可能である。
ＥＬ素子駆動用ＴＦＴ及びＥＬ素子は、ゲート信号線側
から図中下方向に向かって、この順番に各領域が配置さ
れている。このように配置することにより、上下に位置
する表示画素の発光層間の距離を大きくすることがで
き、ＥＬ素子の各色の発光層を蒸着する際に、回り込み
による隣接する他色の発光層との混合を防止することが
できる。また、第１の実施の形態と同様に、駆動電源線
を駆動信号線間のほぼ中央に配置することにより、駆動
電源線の左側にスイッチング用ＴＦＴを配置し、左側に
ＥＬ素子駆動用ＴＦＴを配置することができるととも
に、各色ごとにＥＬ素子駆動用ＴＦＴのＴＦＴサイズを
異ならせて大きくする場合にも余裕をもって設計するこ
とが可能である。
【００７５】ゲート信号線５１ａからのゲート信号がゲ
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位が駆動信号線５２ａ
の電位と同電位になる。そしてゲート電極４１に供給さ
れた電流値に相当する電流が駆動電源に接続された駆動
電源線５３ｂからＥＬ素子６０に供給される。それによ
ってＥＬ素子６０は発光する。
ート電極１１に印加されると、スイッチング用ＴＦＴ３
０がオンになる。そのため、駆動信号線５２ａから駆動
信号がＥＬ素子駆動用ＴＦＴ４０のゲート電極４１に供
給され、そのゲート電極４１の電位が駆動信号線５２ａ
の電位と同電位になる。そしてゲート電極４１に供給さ
れた電流値に相当する電流が駆動電源に接続された駆動
電源線５３ｂからＥＬ素子６０に供給される。それによ
ってＥＬ素子６０は発光する。
【００７６】また、各色を図１のようにＲ、Ｇ、Ｂを発
光させるためには、まずＲの発光材料を配置する個所に
開口部を有するメタルマスクを陽極及び平坦化膜上に載
せてＲの発光材料を蒸着し、続いてＧの発光材料を配置
する個所に開口部を有するメタルマスクにてＧの発光材
料を蒸着し、更にＢの発光材料を配置する個所に開口部
を有するメタルマスクにてＢの発光材料を蒸着して発光
層を形成する。このとき隣接する異なる色の発光層に異
なる色の発光材料が回り込んで色が混合させることがな
いようにする必要がある。
光させるためには、まずＲの発光材料を配置する個所に
開口部を有するメタルマスクを陽極及び平坦化膜上に載
せてＲの発光材料を蒸着し、続いてＧの発光材料を配置
する個所に開口部を有するメタルマスクにてＧの発光材
料を蒸着し、更にＢの発光材料を配置する個所に開口部
を有するメタルマスクにてＢの発光材料を蒸着して発光
層を形成する。このとき隣接する異なる色の発光層に異
なる色の発光材料が回り込んで色が混合させることがな
いようにする必要がある。
【００７７】なお、本実施の形態においては、駆動信号
線の蛇行のピッチを０．７表示画素分としたが本発明は
それに限定されるものではない。
線の蛇行のピッチを０．７表示画素分としたが本発明は
それに限定されるものではない。
【００７８】また、本実施の形態においては、能動層と
して多結晶シリコン膜を用いたが、完全に能動層全体が
結晶化されていない微結晶シリコン膜を用いても良い。
して多結晶シリコン膜を用いたが、完全に能動層全体が
結晶化されていない微結晶シリコン膜を用いても良い。
【００７９】また、絶縁性基板とは、ガラスや合成樹脂
などから成る絶縁性基板、又は導電性を有する基板ある
いは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶
縁膜を形成して基板表面が絶縁性を有している基板をい
うものとする。
などから成る絶縁性基板、又は導電性を有する基板ある
いは半導体基板等の表面にＳｉＯ2膜やＳｉＮなどの絶
縁膜を形成して基板表面が絶縁性を有している基板をい
うものとする。
【００８０】
【発明の効果】本発明によれば、駆動信号線と駆動信号
線とを異なる層に形成することによる工程の増大を抑制
しつつ、両線が短絡することによる表示不良を防止した
表示装置を提供することができる。
線とを異なる層に形成することによる工程の増大を抑制
しつつ、両線が短絡することによる表示不良を防止した
表示装置を提供することができる。
【図１】本発明の第１の実施の形態を示すＥＬ表示装置
の平面図である。
の平面図である。
【図２】本発明の第１の実施の形態を示すＥＬ表示装置
の断面図である。
の断面図である。
【図３】本発明の第２の実施の形態を示すＥＬ表示装置
の平面図である。
の平面図である。
【図４】本発明の第２の実施の形態を示すＥＬ表示装置
の断面図である。
の断面図である。
【図５】従来のＥＬ表示装置の平面図である。
【図６】従来のＥＬ表示装置の断面図である。
【図７】従来のＥＬ表示装置の平面図である。
【図８】従来のＥＬ表示装置の断面図である。
１１、４１ ゲート電極 １３、４３ 能動層 １３ｓ、４３ｓ ソース領域 １３ｄ、４３ｄ ドレイン領域 １３ｃ、４３ｃ チャネル領域 １６ ソース電極 ３０ スイッチング用Ｔ
ＦＴ ４０ ＥＬ素子駆動用Ｔ
ＦＴ ５１ａ，５１ｂ，５１ｃ ゲート信号線 ５２ａ，５２ｂ，５２ｃ 駆動信号線 ５３ａ，５３ｂ 駆動電源線 ６０ ＥＬ素子 ６１ 陽極 ６６ 発光層 ６７ 陰極 ６８ 開口部 １１０ 表示領域
ＦＴ ４０ ＥＬ素子駆動用Ｔ
ＦＴ ５１ａ，５１ｂ，５１ｃ ゲート信号線 ５２ａ，５２ｂ，５２ｃ 駆動信号線 ５３ａ，５３ｂ 駆動電源線 ６０ ＥＬ素子 ６１ 陽極 ６６ 発光層 ６７ 陰極 ６８ 開口部 １１０ 表示領域
フロントページの続き Ｆターム(参考） 3K007 AB08 AB18 BA06 CA01 DA02 FA01 5C094 AA21 AA42 AA43 BA03 BA12 BA29 CA19 CA24 DA13 EA03 EA04 EA07 EA10 FA10
Claims (11)
- 【請求項１】 陰極と陽極との間に発光層を有する自発
光素子と、該自発光素子に駆動信号を供給するスイッチ
ング用薄膜トランジスタと、前記自発光素子に電流を供
給する自発光素子駆動用薄膜トランジスタとを備えた表
示画素がマトリクス状に配置されており、前記スイッチ
ング用薄膜トランジスタに駆動信号を供給する駆動信号
線と、前記駆動信号に応じて電流を前記自発光素子に供
給する駆動電源線とを備えた表示装置であって、前記駆
動信号線又は前記駆動電源線のいずれか一方が前記陽極
と重畳するように配置されていることを特徴とする表示
装置。 - 【請求項２】 前記駆動信号線又は及び前記駆動電源線
のうちいずれか一方が、前記陽極の下層に絶縁膜を介し
て重畳するように配置されていることを特徴とする請求
項１に記載の表示装置。 - 【請求項３】 前記駆動電源線は、互いに隣接する前記
駆動信号線間のほぼ中央に前記駆動電源線が配置されて
いることを特徴とする請求項１又は２に記載の表示装
置。 - 【請求項４】 前記スイッチング用薄膜トランジスタ又
は及び前記自発光素子駆動用薄膜トランジスタのうちい
ずれか一方の薄膜トランジスタはが前記駆動電源線に対
して一方の側に配置され、他方の薄膜トランジスタはが
他方の側に配置されていることを特徴とする請求項１乃
至３のうちいずれか１項に記載の表示装置。 - 【請求項５】 前記駆動信号線と前記駆動電源線とは交
互に配列されており、各駆動信号線と駆動電源線との間
には、各間毎に前前記スイッチング用薄膜トランジスタ
及び前記自発光素子駆動用薄膜トランジスタが交互に配
置されていることを特徴とする請求項１乃至４のうちい
ずれか１項に記載の表示装置。 - 【請求項６】 前記駆動信号線及び駆動電源線は列方向
に延在するとともにし、行方向に交互に配置されてお
り、該交互に配置された各前記駆動信号線及びと駆動電
源線との間に、前記スイッチング用薄膜トランジスタ又
は前記自発光素子駆動用薄膜トランジスタが配置されて
いることを特徴とする請求項１乃至５のうちいずれか１
項に記載の表示装置。 - 【請求項７】 各々が所定の色を呈する複数の前記表示
画素を周期的に行方向に配列し、該表示画素行を複数列
設けると共に、隣接する行において前記表示画素が所定
画素分だけ行方向にずれて配列されており、列方向に延
びる前記駆動電源線は、行毎に異なる色の前記表示画素
と接続されていることを特徴とする請求項１乃至６のう
ちいずれか１項に記載の表示装置。 - 【請求項８】 前記駆動信号線は、行毎に同色の前記表
示画素と接続されていることを特徴とする請求項１乃至
７のうちいずれか１項に記載の表示装置。 - 【請求項９】 前記各表示画素行には、赤、緑、青色を
呈する画素が周期的に行方向に配列されていることを特
徴とする請求項７乃至８のうちいずれか１項に記載の表
示装置。 - 【請求項１０】 前記各色の表示画素の配列が、ストラ
イプ配列又はデルタ配列であることを特徴とする請求項
１乃至９のうちいずれか１項に記載の表示装置。 - 【請求項１１】 前記自発光素子は、エレクトロルミネ
ッセンス素子であることを特徴とする請求項１乃至１０
のうちいずれか１項に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31580399A JP4596582B2 (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31580399A JP4596582B2 (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001134214A true JP2001134214A (ja) | 2001-05-18 |
| JP4596582B2 JP4596582B2 (ja) | 2010-12-08 |
Family
ID=18069751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31580399A Expired - Lifetime JP4596582B2 (ja) | 1999-11-05 | 1999-11-05 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4596582B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003076301A (ja) * | 2001-09-07 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 発光素子、及びそれを用いた表示装置 |
| JP2003255858A (ja) * | 2002-02-28 | 2003-09-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004119219A (ja) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | 電気光学装置、パネル基板及び電子機器 |
| JP2004212997A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機エレクトロルミネセンス素子とその製造方法 |
| JP2004240400A (ja) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法 |
| KR100493353B1 (ko) * | 2001-09-28 | 2005-06-07 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 표시 장치 |
| JP2006313350A (ja) * | 2005-05-02 | 2006-11-16 | Samsung Electronics Co Ltd | 有機発光表示装置 |
| JP2007286212A (ja) * | 2006-04-14 | 2007-11-01 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| JP2008268719A (ja) * | 2007-04-24 | 2008-11-06 | Hoya Corp | ファインダー装置 |
| JP2009055065A (ja) * | 2008-11-25 | 2009-03-12 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009163088A (ja) * | 2008-01-09 | 2009-07-23 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| KR20160034414A (ko) * | 2013-08-29 | 2016-03-29 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 유기발광 다이오드의 애노드 연결구조 및 그 제작방법 |
| CN106206658A (zh) * | 2011-07-19 | 2016-12-07 | 群创光电股份有限公司 | 发光显示装置 |
| CN108520893A (zh) * | 2013-12-31 | 2018-09-11 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208081A (ja) * | 1985-03-12 | 1986-09-16 | ソニー株式会社 | 液晶表示装置 |
| JPS622288A (ja) * | 1985-06-27 | 1987-01-08 | 株式会社精工舎 | マトリクス表示装置 |
| JPH02181123A (ja) * | 1988-12-05 | 1990-07-13 | Sharp Corp | アクティブマトリクス基板 |
| JPH0981053A (ja) * | 1995-09-07 | 1997-03-28 | Casio Comput Co Ltd | 電界発光素子及びその駆動方法 |
| JPH10161564A (ja) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | 表示装置 |
| JPH1124606A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
-
1999
- 1999-11-05 JP JP31580399A patent/JP4596582B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208081A (ja) * | 1985-03-12 | 1986-09-16 | ソニー株式会社 | 液晶表示装置 |
| JPS622288A (ja) * | 1985-06-27 | 1987-01-08 | 株式会社精工舎 | マトリクス表示装置 |
| JPH02181123A (ja) * | 1988-12-05 | 1990-07-13 | Sharp Corp | アクティブマトリクス基板 |
| JPH0981053A (ja) * | 1995-09-07 | 1997-03-28 | Casio Comput Co Ltd | 電界発光素子及びその駆動方法 |
| JPH10161564A (ja) * | 1996-11-28 | 1998-06-19 | Casio Comput Co Ltd | 表示装置 |
| JPH1124606A (ja) * | 1997-07-02 | 1999-01-29 | Seiko Epson Corp | 表示装置 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003076301A (ja) * | 2001-09-07 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 発光素子、及びそれを用いた表示装置 |
| KR100493353B1 (ko) * | 2001-09-28 | 2005-06-07 | 산요덴키가부시키가이샤 | 액티브 매트릭스형 표시 장치 |
| JP2003255858A (ja) * | 2002-02-28 | 2003-09-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2004119219A (ja) * | 2002-09-26 | 2004-04-15 | Seiko Epson Corp | 電気光学装置、パネル基板及び電子機器 |
| JP2004212997A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 有機エレクトロルミネセンス素子とその製造方法 |
| JP2007188101A (ja) * | 2002-12-31 | 2007-07-26 | Lg Phillips Lcd Co Ltd | 有機エレクトロルミネセンス素子とその製造方法 |
| US8081174B2 (en) | 2002-12-31 | 2011-12-20 | Lg Display Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| US7304639B2 (en) | 2002-12-31 | 2007-12-04 | Lg.Philips Lcd Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| US7928971B2 (en) | 2002-12-31 | 2011-04-19 | Lg Display Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| US7911460B2 (en) | 2002-12-31 | 2011-03-22 | Lg Display Co., Ltd. | Active matrix organic electroluminescent display device and method of fabricating the same |
| JP2004240400A (ja) * | 2003-02-05 | 2004-08-26 | Samsung Sdi Co Ltd | アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法 |
| US7696518B2 (en) | 2003-02-05 | 2010-04-13 | Samsung Mobile Display Co., Ltd. | Flat panel display with anode electrode layer as power supply layer and fabrication method thereof |
| CN100448052C (zh) * | 2003-02-05 | 2008-12-31 | 三星Sdi株式会社 | 阳极电极层作为电源层的平板显示器及其制造方法 |
| US8158989B2 (en) | 2005-05-02 | 2012-04-17 | Samsung Electronics Co., Ltd. | Organic light emitting diode display |
| JP2006313350A (ja) * | 2005-05-02 | 2006-11-16 | Samsung Electronics Co Ltd | 有機発光表示装置 |
| JP2007286212A (ja) * | 2006-04-14 | 2007-11-01 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| JP2008268719A (ja) * | 2007-04-24 | 2008-11-06 | Hoya Corp | ファインダー装置 |
| JP2009163088A (ja) * | 2008-01-09 | 2009-07-23 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009055065A (ja) * | 2008-11-25 | 2009-03-12 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| CN106206658A (zh) * | 2011-07-19 | 2016-12-07 | 群创光电股份有限公司 | 发光显示装置 |
| KR20160034414A (ko) * | 2013-08-29 | 2016-03-29 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 유기발광 다이오드의 애노드 연결구조 및 그 제작방법 |
| JP2016527696A (ja) * | 2013-08-29 | 2016-09-08 | 深▲セン▼市華星光電技術有限公司 | 有機発光ダイオードの陽極接続構造及びその製造方法 |
| KR101958525B1 (ko) | 2013-08-29 | 2019-03-14 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 유기발광 다이오드의 애노드 연결구조 및 그 제작방법 |
| CN108520893A (zh) * | 2013-12-31 | 2018-09-11 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
| CN108520893B (zh) * | 2013-12-31 | 2022-10-28 | 乐金显示有限公司 | 柔性显示装置、显示装置及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4596582B2 (ja) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100542361C (zh) | 电致发光显示器件及其制造方法 | |
| JP4365364B2 (ja) | 有機電界発光素子およびその製造方法 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR101961190B1 (ko) | 유기전압 발광소자 및 이의 제조방법 | |
| US7518147B2 (en) | Organic electro luminescence device and fabrication method thereof | |
| KR101671038B1 (ko) | 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법 | |
| CN100463213C (zh) | 有机电致发光器件及其制造方法 | |
| US8937315B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| JP2001102595A (ja) | 薄膜トランジスタ及び表示装置 | |
| JP2004046154A (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| JP2001100654A (ja) | Ｅｌ表示装置 | |
| US20050285108A1 (en) | Pixel circuit and display device having improved transistor structure | |
| JP4596582B2 (ja) | 表示装置 | |
| JP4005952B2 (ja) | 薄膜トランジスタを具備したフラットパネルディスプレイ | |
| JP2004004797A (ja) | 表示装置 | |
| KR101100885B1 (ko) | 유기 발광 표시 장치용 박막 트랜지스터 표시판 | |
| US20240023384A1 (en) | Display device | |
| KR20060021211A (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR101352121B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조 방법 | |
| KR101820166B1 (ko) | 화이트 유기발광다이오드 표시소자 및 그 제조방법 | |
| KR101843191B1 (ko) | 유기발광 다이오드 표시장치 및 그의 제조방법 | |
| JP3710969B2 (ja) | エレクトロルミネッセンス表示装置 | |
| KR100590255B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| JP2000172199A (ja) | エレクトロルミネッセンス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091008 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4596582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |