JP4190791B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4190791B2 JP4190791B2 JP2002110628A JP2002110628A JP4190791B2 JP 4190791 B2 JP4190791 B2 JP 4190791B2 JP 2002110628 A JP2002110628 A JP 2002110628A JP 2002110628 A JP2002110628 A JP 2002110628A JP 4190791 B2 JP4190791 B2 JP 4190791B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 51
- 230000002093 peripheral effect Effects 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000005684 electric field Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000010405 reoxidation reaction Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0181—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造技術に関し、特に、ＤＲＡＭ(Dynamic Random Access Memory)を有する半導体集積回路装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年の半導体デバイスは、同一半導体チップ内での多電源化が進んでいることから、薄い膜厚のゲート絶縁膜と厚い膜厚のゲート絶縁膜とを同一半導体チップ内に作り分ける、いわゆる２水準ゲート絶縁膜プロセスが実用化されている。
【０００３】
上記２水準ゲート絶縁膜の標準的なプロセスでは、まず単結晶シリコンからなる半導体基板（以下、単に基板という）を湿式酸化してその表面に酸化シリコン膜を形成する。次に、厚いゲート絶縁膜を形成したい領域（第１領域）の絶縁膜をフォトレジスト膜で覆い、薄いゲート絶縁膜を形成したい領域（第２領域）の絶縁膜をエッチングで除去することによって、第２領域の基板表面を露出させる。
【０００４】
次に、上記フォトレジスト膜を除去した後、基板をもう一度湿式酸化することによって、第２領域の基板表面に薄いゲート絶縁膜を形成する。このとき、第１領域の絶縁膜も成長してその膜厚が厚くなるので、第１領域には厚いゲート絶縁膜が形成される。
【０００５】
また、例えば特開２０００−１８８３３８号公報は、基板の第１領域と第２領域とに酸化シリコンからなるゲート絶縁膜と窒化シリコンからなるゲート絶縁膜とを作り分ける２水準ゲート絶縁膜プロセスを開示している。
【０００６】
上記公報に記載されたプロセスでは、まず第１および第２領域の基板上に第１酸化シリコン膜を形成した後、第１領域の第１酸化シリコン膜をエッチングで選択的に除去し、第１領域の半導体基板表面を露出させる。次に、第１領域の基板上と第２領域の第１酸化シリコン膜上に窒化シリコン膜を形成した後、第２の窒化シリコン膜と第１酸化シリコン膜とをエッチングで選択的に除去し、第２領域の基板表面を露出させる。次に、基板を熱酸化し、第２領域の基板表面に第２酸化シリコン膜を形成することにより、第１領域の基板表面には窒化シリコンからなる第１ゲート絶縁膜が形成され、第２領域の半導体基板表面には、第２酸化シリコンからなる第２ゲート絶縁膜が形成される。
【０００７】
【発明が解決しようとする課題】
大容量化が進むＤＲＡＭは、メモリセルの微細化を実現するために、メモリセルを構成するＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)のゲート長およびゲート電極間ピッチの狭小化を進めている。
【０００８】
しかし、メモリセルを構成するＭＩＳＦＥＴのゲート長を単純に短くしていくと、しきい値電圧が低下し、ひいてはメモリセルの動作信頼性が低下する。そこで、ゲート長を短くしても、しきい値電圧を一定水準以上に維持する方法として、チャネル領域の不純物濃度を高くすることが一般に行われている。
【０００９】
ところが、メモリセルを構成するＭＩＳＦＥＴのチャネル不純物濃度を高くすると、ソース、ドレイン領域とチャネル領域との界面における電界強度が高くなるために、この界面におけるリーク電流が増大し、ＤＲＡＭのリフレッシュ特性が低下するという別の問題を引き起こす。
【００１０】
また、メモリセルを構成するＭＩＳＦＥＴのチャネル不純物濃度を低い水準に抑えながら、しきい値電圧を一定水準以上に維持する方法として、ＭＩＳＦＥＴのゲート絶縁膜を厚膜化することが考えられる。しかし一方で、ＭＩＳＦＥＴの高性能化および低電圧動作を実現するためには、ＭＩＳＦＥＴの微細化に比例してゲート絶縁膜を薄膜化する必要があるため、周辺回路を構成するＭＩＳＦＥＴのゲート絶縁膜は、メモリセルを構成するＭＩＳＦＥＴのゲート絶縁膜よりも薄い膜厚にすることが要求される。
【００１１】
このように、ＤＲＡＭにおいても２水準ゲート絶縁膜プロセスの導入が不可欠となりつつあるが、同一基板上に膜厚の異なる２種類のゲート絶縁膜を形成する従来の２水準ゲート絶縁膜プロセスは、フォトマスクの枚数および製造工程数が増えるために、ＤＲＡＭの製造プロセスに２水準ゲート絶縁膜プロセスを導入すると、ＤＲＡＭの製造コストの増大を引き起こす。
【００１２】
本発明の目的は、製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体集積回路装置は、半導体基板の主面の第１領域に第１ゲート電極を有する複数の第１ＭＩＳＦＥＴが形成され、前記半導体基板の主面の第２領域に前記第１ゲート電極よりもゲート長が長い第２ゲート電極を有する複数の第２ＭＩＳＦＥＴが形成され、前記第１ゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚は、前記第２ゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚よりも厚く前記第１ゲート電極の側壁部の直下に形成されたゲート絶縁膜の膜厚と、前記第２ゲート電極の側壁部の直下に形成されたゲート絶縁膜の膜厚は、等しいものである。
【００１６】
本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体基板の主面の第１および第２領域にゲート絶縁膜を形成する工程、（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程、
（ｃ）前記導電膜をエッチングすることによって、前記第１領域の前記ゲート絶縁膜上に第１ゲート電極を形成し、前記第２領域の前記ゲート絶縁膜上に前記第１ゲート電極よりもゲート長が長い第２ゲート電極を形成する工程、
（ｄ）前記半導体基板を熱処理することによって、前記第１ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚を、前記第２ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚よりも厚くする工程、
（ｅ）前記（ｄ）工程の後、前記第１領域に前記第１ゲート電極を有する第１ＭＩＳＦＥＴを形成し、前記第２領域に前記第２ゲート電極を有する第２ＭＩＳＦＥＴを形成する工程。
【００１７】
半導体基板上に膜厚の等しいゲート絶縁膜を介して、ゲート長の短い第１ゲート電極およびゲート長の長い第２ゲート電極を形成し、前記第１および第２ゲート電極のそれぞれの端部に位置する前記ゲート絶縁膜の膜厚を厚くするために、前記半導体基板に酸化処理を施すと同時に、前記第１ゲート電極のゲート長が短いことを利用して、前記第１ゲート電極の中心部に位置する前記ゲート絶縁膜の膜厚を前記第２ゲート電極の中心部に位置する前記ゲート絶縁膜の膜厚よりも厚くするものである。
【００１８】
これにより、複雑なプロセスを経ることなく、膜厚の異なるゲート絶縁膜を有する２種類のＭＩＳＦＥＴを容易に提供することができる。また、基板濃度を高くすることなく、しきい値電圧の高いＭＩＳＦＥＴを提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態は、例えば２５６Ｍｂｉｔ（メガビット）の記憶容量を有するＤＲＡＭに適用されたものであり、その製造工程は次の通りである。
【００２１】
まず、図１および図２に示すように、ｐ型単結晶シリコンからなる基板１の主面に素子分離溝２を形成する。図１に示すように、基板１は、主としてメモリアレイ領域（図の左側部分および中央部分）と周辺回路領域（図の右側部分）とに区画されており、メモリアレイ領域にはメモリセルを構成する複数のＭＩＳＦＥＴ（メモリセル選択用ＭＩＳＦＥＴ）および情報蓄積用容量素子が形成され、周辺回路領域には周辺回路を構成する複数の相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）が形成される。
【００２２】
基板１に素子分離溝２を形成するには、例えば基板１をエッチングして深さ３５０ｎｍ程度の溝を形成し、続いてこの溝の内部および基板１上にＣＶＤ（Chemical Vapor Deposition）法で酸化シリコン膜５を堆積した後、溝の外部の不要な酸化シリコン膜５を化学的機械研磨(Chemical Mechanical Polishing;ＣＭＰ)法によって除去する。図２に示すように、基板１に素子分離溝２を形成すると、メモリアレイ領域の基板１には、周囲を素子分離溝２によって囲まれた細長い島状の平面パターンを有する多数のアクティブ領域Ｌが形成される。メモリセルは、これらアクティブ領域Ｌのそれぞれに２個ずつ形成される。なお、前記図１の左側部分は、図２のＡ−Ａ線に沿った基板１の断面図、中央部分は、Ｂ−Ｂ線に沿った基板１の断面図である。
【００２３】
次に、図３に示すように、メモリアレイ領域の基板１と周辺回路領域の基板１の一部とにＢ（ホウ素）をイオン注入し、続いて周辺回路領域の基板１の他の一部にＰ（リン）をイオン注入した後、基板１を熱処理してこれらの不純物（Ｂ、Ｐ）を拡散させることにより、メモリアレイ領域の基板１にｐ型ウエル３を形成し、周辺回路領域の基板１にｐ型ウエル３とｎ型ウエル４を形成する。
【００２４】
次に、図４に示すように、周辺回路領域の基板１の表面をフォトレジスト膜１００で覆い、メモリアレイ領域のｐ型ウエル３にＢ（またはＢＦ2）をイオン注入する。この不純物のイオン注入は、メモリセルの一部を構成するＭＩＳＦＥＴ（メモリセル選択用ＭＩＳＦＥＴ）のしきい値電圧を制御するためのもので、本実施の形態では、例えば打ち込みエネルギー＝４５ｋｅＶ、ドーズ量＝６．８×１０12／ｃｍ2の条件で実施する。
【００２５】
次に、フォトレジスト膜１００を除去した後、図５に示すように、周辺回路領域のｎ型ウエル４の表面およびメモリアレイ領域のｐ型ウエル３の表面をフォトレジスト膜１０１で覆い、周辺回路領域のｐ型ウエル３にＢＦ2をイオン注入する。このときの打ち込みエネルギーは、例えば４５ｋｅＶ、ドーズ量は１×１０12／ｃｍ2である。続いてフォトレジスト膜１０１を除去した後、図６に示すように、周辺回路領域のｐ型ウエル３の表面およびメモリアレイ領域のｐ型ウエル３の表面をフォトレジスト膜１０２で覆い、周辺回路領域のｎ型ウエル４にＢＦ2をイオン注入する。このときの打ち込みエネルギーは、例えば４５ｋｅＶ、ドーズ量は４．５×１０12／ｃｍ2である。これら不純物のイオン注入は、周辺回路を構成する相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）のしきい値電圧を制御するために行う。
【００２６】
次に、フォトレジスト膜１０２を除去し、続いて基板１の表面をフッ酸で洗浄した後、図７に示すように、基板１を約８００℃で湿式酸化することによって、基板１（ｐ型ウエル３およびｎ型ウエル４）の表面に酸化シリコンからなるゲート絶縁膜６を形成する。ゲート絶縁膜６の膜厚は、例えば６．３ｎｍであり、メモリアレイ領域と周辺回路領域とで同一の膜厚となっている。
【００２７】
次に、図８に示すように、基板１上にＣＶＤ法で膜厚７０ｎｍ程度の多結晶シリコン膜１０を堆積し、続いてその上部にスパッタリング法で膜厚５ｎｍ程度のＷＮ（窒化タングステン）膜１１と膜厚８０ｎｍ程度のＷ（タングステン）膜１２とを堆積し、さらにその上部にＣＶＤ法で膜厚１００ｎｍ程度の窒化シリコン膜８を堆積する。多結晶シリコン膜１０は、その抵抗値を下げるために、成膜中にＰ（リン）をドープする。ＷＮ膜１１は、多結晶シリコン膜１０とＷ膜１２との界面における両者の反応（シリサイド化反応）を防ぐバリア層として機能する。
【００２８】
上記多結晶シリコン膜１０とその上部に堆積したＷ膜１２は、ＭＩＳＦＥＴのゲート電極材料を構成する。すなわち、本実施の形態のＤＲＡＭは、ＭＩＳＦＥＴのゲート電極の抵抗値を下げるために、ゲート電極材料を多結晶シリコン膜１０とＷ膜１２との積層膜（ポリメタル膜）によって構成する。
【００２９】
次に、図９に示すように、窒化シリコン膜８の上部に形成したフォトレジスト膜１０３をマスクにして窒化シリコン膜８、Ｗ膜１２、ＷＮ膜１１および多結晶シリコン膜１０をドライエッチングすることにより、メモリアレイ領域にゲート電極７Ａを形成し、周辺回路領域にゲート電極７Ｂ、７Ｃを形成する。図１０に示すように、メモリアレイ領域に形成されたゲート電極７Ａは、アクティブ領域Ｌの長辺と直交する方向に延在し、アクティブ領域Ｌ以外の領域ではワード線ＷＬを構成する。ゲート電極７Ａ（ワード線ＷＬ）の幅（ゲート長）は、０．１６μｍであり、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃのゲート長は、０．２５μｍである。
【００３０】
次に、図１１に示すように、ゲート電極７Ａ、７Ｂ、７Ｃのエッチングに用いたフォトレジスト膜１０３を除去する。このとき、基板１の表面には、ゲート電極材料のエッチング残渣やフォトレジスト残渣などの異物が付着しているため、ゲート絶縁膜６を深く削らない程度に薄く希釈したフッ酸を使って基板１の表面を洗浄する。
【００３１】
図１２に示すように、ゲート電極７Ａ、７Ｂ、７Ｃを形成するためのドライエッチングおよびその後のフッ酸洗浄を行うと、ゲート電極７Ａ、７Ｂ、７Ｃの側壁下部や周辺領域のゲート絶縁膜６もある程度削られて膜厚が薄くなるので、そのままではゲート耐圧が低下するなどの不具合が生じる。
【００３２】
そこで、上記フッ酸洗浄の後、基板１を熱処理（再酸化処理）することによって、薄くなったゲート絶縁膜６を厚膜化する。この再酸化処理は、ゲート電極７Ａ、７Ｂ、７Ｃの側壁に露出したＷ膜１２が酸化されて高抵抗のＷ酸化物が生成するのを防ぐために、Ｓｉ（シリコン）は酸化されるが、Ｗは酸化されない雰囲気中で行う。本実施の形態では、例えば水素９０％、水蒸気１０％の混合ガスからなる８００℃の還元性雰囲気中で基板１を約２０分間熱処理する。
【００３３】
図１３に示すように、上記再酸化処理を行うと、メモリアレイ領域に形成されたゲート電極７Ａの側壁下部や周辺領域のゲート絶縁膜６が成長して厚い膜厚（約９ｎｍ）のゲート絶縁膜６’となる。前述したように、メモリアレイ領域に形成されたゲート電極７Ａのゲート長は、０．１６μｍと極めて短い。従って、ゲート電極７Ａの側壁下部に厚い膜厚のゲート絶縁膜６’が形成されると、そのバーズビークがゲート電極７Ａの中心部にまで入り込むため、ゲート電極７Ａの中心部直下には、再酸化処理前のゲート絶縁膜６より厚い膜厚（ｔox1＝約９ｎｍ）を有するゲート絶縁膜６ａが形成される。なお、ここで「ゲート電極の中心部」とは、ゲート電極のゲート長方向（チャネル方向）における中心部を意味している。
【００３４】
また、図１４に示すように、上記再酸化処理を行うことにより、周辺回路のｎ型ウエル４上に形成されたゲート電極７Ｃの側壁下部や周辺領域のゲート絶縁膜６も成長して厚い膜厚（約９ｎｍ）のゲート絶縁膜６’となる。また図示は省略するが、周辺回路のｐ型ウエル３上に形成されたゲート電極７Ｂの側壁下部や周辺領域のゲート絶縁膜６も成長して厚いゲート絶縁膜６’となる。
【００３５】
ところが、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃのゲート長は、メモリアレイ領域に形成されたゲート電極７Ａのゲート長よりも長い（０．２５μｍ）ため、ゲート電極７Ｂ、７Ｃの側壁下部に厚いゲート絶縁膜６’が形成されても、そのバーズビークがゲート電極７Ｂ、７Ｃの中心部にまで入り込むことはない。従って、ゲート電極７Ｂ、７Ｃの中心部直下におけるゲート絶縁膜６の膜厚（ｔox2）は、再酸化処理前とほぼ同じ膜厚（約６．３ｎｍ）となる。
【００３６】
このように、メモリアレイ領域にゲート長の短いゲート電極７Ａを形成し、周辺回路領域にゲート長の長いゲート電極７Ｂ、７Ｃを形成した後、ゲート電極７Ａ、７Ｂ、７Ｃの側壁端部のゲート絶縁膜６を厚膜化するための再酸化処理を行うと、メモリアレイ領域のゲート電極７Ａの側壁端部および中心部の直下には、厚い膜厚（ｔox1＝約９ｎｍ）のゲート絶縁膜６’、６ａが形成される。一方、周辺回路領域のゲート電極７Ｂ、７Ｃの側壁端部にも厚い膜厚（約９ｎｍ）のゲート絶縁膜６’が形成されるが、中心部の直下には再酸化処理前とほぼ同じ薄い膜厚（ｔox2＝約６．３ｎｍ）のゲート絶縁膜６が残る。すなわち、上記再酸化処理を行うと、ゲート電極７Ａの中心部直下のゲート絶縁膜６ａと側壁部直下のゲート絶縁膜６’との膜厚差は、ゲート電極７Ｂ、７Ｃの中心部直下のゲート絶縁膜６と側壁部直下のゲート絶縁膜６’との膜厚差よりも大きくなる。
【００３７】
図１５は、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）とＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）との関係をシミュレーションした結果を示すグラフである。ＭＩＳＦＥＴは、図１６に示すように、ゲート長は同じ（０．１６μｍ）であるが、ゲート電極の側壁端部と中心部直下に位置するゲート絶縁膜の膜厚が異なる５種類のＭＩＳＦＥＴ（Ａ〜Ｅ）を用意した。すなわち、ＭＩＳＦＥＴ（Ａ）は、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）が７ｎｍ、ゲート電極側壁端部に位置するゲート絶縁膜の膜厚（ｔox-b）が７ｎｍである。また、ＭＩＳＦＥＴ（Ｂ）は、ｔox-a＝１０ｎｍ、ｔox-b＝１０ｎｍ、ＭＩＳＦＥＴ（Ｃ）は、ｔox-a＝１３ｎｍ、ｔox-b＝１３ｎｍ、ＭＩＳＦＥＴ（Ｄ）は、ｔox-a＝７ｎｍ、ｔox-b＝９．４ｎｍ、ＭＩＳＦＥＴ（Ｅ）は、ｔox-a＝１０ｎｍ、ｔox-b＝１２．４ｎｍである。ここで、ＭＩＳＦＥＴ（Ａ）とＭＩＳＦＥＴ（Ｄ）は、ｔox-aが同じ（７ｎｍ）でｔox-bが異なっている。また、ＭＩＳＦＥＴ（Ｂ）とＭＩＳＦＥＴ（Ｅ）も、ｔox-aが同じ（１０ｎｍ）でｔox-bが異なっている。
【００３８】
図１５に示すように、ｔox-bは異なるが、ｔox-aが同じ（７ｎｍ）２種類のＭＩＳＦＥＴ（Ａ）、（Ｄ）は、それらのしきい値電圧（Ｖｔｈ）が同じであった。また、同じくｔox-bは異なるが、ｔox-aが同じ（１０ｎｍ）２種類のＭＩＳＦＥＴ（Ｂ）、（Ｅ）も、それらのしきい値電圧（Ｖｔｈ）が同じであった。このことから、一般にＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）は、ゲート電極側壁端部に位置するゲート絶縁膜の膜厚（ｔox-b）ではなく、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）によって決まることが判る。
【００３９】
前記のように、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃの直下におけるゲート絶縁膜の膜厚と、メモリアレイ領域に形成されたゲート電極７Ａの直下におけるゲート絶縁膜の膜厚とを比較した場合、ゲート電極側壁端部におけるそれらの膜厚は同じである。一方、ゲート電極の中心部直下における膜厚は、メモリアレイ領域に形成されたゲート絶縁膜６ａの方が周辺回路領域に形成されたゲート絶縁膜６よりも厚い。従って、上記のシミュレーション結果から、メモリアレイ領域に形成されるメモリセル選択用ＭＩＳＦＥＴのしきい値電圧は、周辺回路領域に形成される相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）のしきい値電圧よりも高くなることが判る。
【００４０】
図１７は、上記再酸化処理を行った後、メモリアレイ領域にメモリセル選択用ＭＩＳＦＥＴＱｔを形成し、周辺回路領域にｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成した状態を示している。これらのＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）を形成するには、まずｐ型ウエル３にＡｓ（ヒ素）をイオン注入することによって、ゲート電極７Ａ、７Ｂの両側のｐ型ウエル３にｎ-型半導体領域１３を形成し、ｎ型ウエル４にＢ（ホウ素）をイオン注入することによって、ゲート電極７Ｃの両側のｎ型ウエル４にｐ-型半導体領域１４を形成した後、基板１上にＣＶＤ法で窒化シリコン膜１５を堆積する。そして、周辺回路領域の窒化シリコン膜１５を異方的にエッチングすることによって、ゲート電極７Ｂ、７Ｃの側壁にサイドウォールスペーサ１５ｓを形成する。続いて、周辺回路領域のｐ型ウエル３にＡｓ（ヒ素）またはＰ（リン）をイオン注入することによって、ゲート電極７Ｂの両側のｐ型ウエル３に高不純物濃度のｎ+型半導体領域（ソース、ドレイン）１６を形成し、ｎ型ウエル４にＢ（ホウ素）をイオン注入することによって、ゲート電極７Ｃの両側のｎ型ウエル４に高不純物濃度のｐ+型半導体領域（ソース、ドレイン）１７を形成する。
【００４１】
図１８は、メモリセル選択用ＭＩＳＦＥＴのチャネル領域にイオン注入する不純物のドーズ量と拡散層（ソース、ドレイン）の電界およびリフレッシュ特性（相対ｔＲＥＦ）の関係を示すグラフである。ここで、図中の黒丸は、チャネル領域にイオン注入する不純物のドーズ量を示しており、黒丸（Ａ）は、本実施の形態の不純物ドーズ量（＝６．８×１０12／ｃｍ2）、黒丸（Ｂ）は、本実施の形態の適用前、すなわちしきい値電圧を一定水準以上に維持するために、不純物ドーズ量を１．３×１０13／ｃｍ2まで高くした場合である。また、図中の白丸は、拡散層（ソース、ドレイン）の電界を示している。
【００４２】
図示のように、本実施の形態によれば、チャネル領域の不純物ドーズ量を低くしたことによって拡散層（ソース、ドレイン）の電界強度が下がり、その結果として、本実施の形態の適用前に比べてメモリセルのリフレッシュ特性（相対ｔＲＥＦ）が約１．６倍程度向上した。
【００４３】
このように、本実施の形態によれば、メモリセル選択用ＭＩＳＦＥＴＱｔのゲート絶縁膜６ａを厚膜化してしきい値電圧を高くすることにより、チャネル領域の不純物ドーズ量を下げることが可能となるので、メモリセルのリフレッシュ特性を向上させることができる。一方、周辺回路を構成するｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜６を薄膜化することができるので、これらのＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）の高性能化および低電圧動作を実現することができる。
【００４４】
また、本実施の形態によれば、ゲート電極７Ａ、７Ｂ、７Ｃを形成した後の再酸化処理プロセスを利用して膜厚の異なる２種類のゲート絶縁膜６、６ａを形成するので、製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することが可能となり、２水準ゲート絶縁膜プロセスの導入に伴う製造コストの増大を防ぐことができる。
【００４５】
図１９および図２０は、上記ＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）を形成した後のＤＲＡＭプロセスを簡略化して示したものであり、図１９は、ＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）の上部に絶縁膜２０、２１を介してビット線ＢＬおよび周辺回路の第１層配線３０〜３３を形成した段階を示している。ビット線ＢＬおよび第１層配線３０〜３３は、絶縁膜２１の上部に堆積したＷ膜をパターニングすることによって形成する。図２０は、ビット線ＢＬの上部にメモリセルの情報蓄積用容量素子Ｃを形成した段階を示している。情報蓄積用容量素子Ｃは、ビット線ＢＬの上部の厚い層間絶縁膜４６に溝４７を形成した後、この溝４７の内部に多結晶シリコン膜からなる下部電極４８、酸化タンタル膜からなる容量絶縁膜４９およびＴｉＮ（窒化チタン）膜からなる上部電極５０を積層することによって形成する。
【００４６】
（実施の形態２）
本実施の形態によるＤＲＡＭの製造方法を図２１〜図２５を用いて説明する。まず、図２１に示すように、基板１上にゲート電極材料および窒化シリコン膜８を堆積した後、フォトレジスト膜１０３をマスクにして窒化シリコン膜８およびゲート電極材料をドライエッチングすることにより、メモリアレイ領域にゲート電極７Ａを形成し、周辺回路領域にゲート電極７Ｂ、７Ｃを形成する。ここまでの工程は、前記実施の形態１の図１〜図９に示した工程と同一である。
【００４７】
次に、フォトレジスト膜１０３を除去した後、前記実施の形態１では、再酸化処理を行ったが、本実施の形態では、図２２に示すように、基板１上にＣＶＤ法で酸化シリコン膜３４を堆積し、続いて図２３に示すように、メモリアレイ領域をフォトレジスト膜（図示せず）で覆い、周辺回路領域の酸化シリコン膜３４をエッチングして除去することにより、メモリアレイ領域のみに酸化シリコン膜３４を残す。
【００４８】
次に、図２４に示すように、基板１上にＣＶＤ法で堆積した窒化シリコン膜を異方性エッチングすることによって、ゲート電極７Ａ、７Ｂ、７Ｃの側壁にサイドウォールスペーサ３５を形成する。図２５に拡大して示すように、上記サイドウォールスペーサ３５を形成すると、メモリアレイ領域に形成したゲート電極７Ａの側壁下端部には、ＣＶＤ法で堆積した酸化シリコン膜３４の一端が露出する。一方、周辺回路領域は、あらかじめ酸化シリコン膜３４を除去してあるので、ゲート電極７Ｂ、７Ｃの側壁は、その下端部も含めて、窒化シリコン膜からなるサイドウォールスペーサで覆われる。
【００４９】
次に、この状態で再酸化処理を行う。再酸化の条件は、前記実施の形態１と同じでよい。前述したように、メモリアレイ領域に形成したゲート電極７Ａの側壁下端部には、ＣＶＤ法で堆積した酸化シリコン膜３４の一端が露出している。一般に、ＣＶＤ法で堆積した酸化シリコン膜は、熱酸化処理によって形成した酸化シリコン膜に比べて膜中に空隙が多く、緻密性が低いという特徴がある。そのため、再酸化処理を行うと、図２６に示すように、雰囲気中の酸化種がゲート電極７Ａの側壁下端部に露出した酸化シリコン膜３４の一端を通じてゲート電極７Ａの中心部に侵入する。そのため、ゲート電極７Ａの側壁下部に厚い膜厚のゲート絶縁膜６’が形成されると、そのバーズビークがゲート電極７Ａの中心部にまで入り込み、ゲート電極７Ａの中心部直下に厚い膜厚を有するゲート絶縁膜６ａが形成される。
【００５０】
一方、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃの側壁は、酸化シリコン膜よりも緻密な窒化シリコン膜からなるサイドウォールスペーサ３５によって覆われているため、雰囲気中の酸化種がゲート電極７Ａの下部に侵入し難い。そのため、ゲート電極７Ｂ、７Ｃの周辺部に厚いゲート絶縁膜６’が形成されても、そのバーズビークがゲート電極７Ｂ、７Ｃの中心部にまで入り込むことはない。従って、ゲート電極７Ｂ、７Ｃの中心部直下におけるゲート絶縁膜６の膜厚は、再酸化処理前とほぼ同じ膜厚となる。
【００５１】
このように、本実施の形態によれば、フォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することができるので、２水準ゲート絶縁膜プロセスの導入に伴う製造コストの増大を防ぐことができる。
【００５２】
ＤＲＡＭの微細化がさらに進むと、メモリアレイ領域に形成されるゲート電極７Ａだけでなく、周辺回路領域に形成されるゲート電極７Ｂ、７Ｃのゲート長も極めて短くなる。この場合は、再酸化処理を行うとゲート電極７Ｂ、７Ｃの中心部直下のゲート絶縁膜も厚膜化してしまうため、前記実施の形態１の方法では、２水準ゲート絶縁膜プロセスを実現することが困難になる。これに対し、本実施の形態の方法によれば、ゲート電極７Ａ、７Ｂ、７Ｃのゲート長に関係なく、２水準ゲート絶縁膜プロセスを実現することができる。
【００５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５４】
前記実施の形態では、ゲート絶縁膜を酸化シリコン膜で構成した場合について説明したが、これに限定されるものではなく、部分的に窒化処理された酸化シリコン膜や、酸化シリコン膜と他の高誘電体膜との積層膜でゲート絶縁膜を構成する場合にも適用することができる。
【００５５】
前記実施の形態の形態では、周辺回路を構成する全てのＭＩＳＦＥＴが同一の膜厚のゲート絶縁膜を有するＤＲＡＭについて説明したが、周辺回路を構成するＭＩＳＦＥＴが薄い膜厚のゲート絶縁膜を有するＭＩＳＦＥＴと厚い膜厚のゲート絶縁膜を有するＭＩＳＦＥＴとで構成されているＤＲＡＭにも適用することができる。このようなＤＲＡＭに本発明を適用した場合は、メモリセルを構成するゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚は、周辺回路の薄いゲート絶縁膜を有するＭＩＳＦＥＴのゲート電極の中心部直下に形成されたゲート絶縁膜の膜厚よりも厚くなり、かつ周辺回路の厚いゲート絶縁膜を有するＭＩＳＦＥＴのゲート電極の中心部直下に形成されたゲート絶縁膜の膜厚よりも厚くなる。
【００５６】
本発明は、汎用ＤＲＡＭのみならず、ＤＲＡＭ−ロジック混載ＬＳＩに適用することもできる。
【００５７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５８】
製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することができるので、製造コストを増やすことなくＤＲＡＭの性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部平面図である。
【図３】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部平面図である。
【図１１】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１３】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１４】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１５】ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚とＭＩＳＦＥＴのしきい値電圧との関係をシミュレーションした結果を示すグラフである。
【図１６】図１５に示すシミュレーションに用いたＭＩＳＦＥＴのゲート長を説明する図である。
【図１７】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１８】メモリセル選択用ＭＩＳＦＥＴのチャネル領域にイオン注入する不純物のドーズ量と拡散層の電界およびリフレッシュ特性の関係を示すグラフである。
【図１９】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２３】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２４】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２５】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図２６】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離溝
３ ｐ型ウエル
４ ｎ型ウエル
５ 酸化シリコン膜
６、６ａ、６’ ゲート絶縁膜
７Ａ、７Ｂ、７Ｃ ゲート電極
８ 窒化シリコン膜
１０ 多結晶シリコン膜
１１ ＷＮ膜
１２ Ｗ膜
１３ ｎ-型半導体領域
１４ ｐ-型半導体領域
１５ 窒化シリコン膜
１５ｓ サイドウォールスペーサ
１６ ｎ+型半導体領域（ソース、ドレイン）
１７ ｐ+型半導体領域（ソース、ドレイン）
２０、２１ 絶縁膜
３０〜３３ 第１層配線
３４ 酸化シリコン膜
３５ サイドウォールスペーサ
４６ 層間絶縁膜
４７ 溝
４８ 下部電極
４９ 容量絶縁膜
５０ 上部電極
１００〜１０３ フォトレジスト膜
ＢＬ ビット線
Ｌ アクティブ領域
Ｃ 容量素子
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｑｔ メモリセル選択用ＭＩＳＦＥＴ
ＷＬ ワード線
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその製造技術に関し、特に、ＤＲＡＭ(Dynamic Random Access Memory)を有する半導体集積回路装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年の半導体デバイスは、同一半導体チップ内での多電源化が進んでいることから、薄い膜厚のゲート絶縁膜と厚い膜厚のゲート絶縁膜とを同一半導体チップ内に作り分ける、いわゆる２水準ゲート絶縁膜プロセスが実用化されている。
【０００３】
上記２水準ゲート絶縁膜の標準的なプロセスでは、まず単結晶シリコンからなる半導体基板（以下、単に基板という）を湿式酸化してその表面に酸化シリコン膜を形成する。次に、厚いゲート絶縁膜を形成したい領域（第１領域）の絶縁膜をフォトレジスト膜で覆い、薄いゲート絶縁膜を形成したい領域（第２領域）の絶縁膜をエッチングで除去することによって、第２領域の基板表面を露出させる。
【０００４】
次に、上記フォトレジスト膜を除去した後、基板をもう一度湿式酸化することによって、第２領域の基板表面に薄いゲート絶縁膜を形成する。このとき、第１領域の絶縁膜も成長してその膜厚が厚くなるので、第１領域には厚いゲート絶縁膜が形成される。
【０００５】
また、例えば特開２０００−１８８３３８号公報は、基板の第１領域と第２領域とに酸化シリコンからなるゲート絶縁膜と窒化シリコンからなるゲート絶縁膜とを作り分ける２水準ゲート絶縁膜プロセスを開示している。
【０００６】
上記公報に記載されたプロセスでは、まず第１および第２領域の基板上に第１酸化シリコン膜を形成した後、第１領域の第１酸化シリコン膜をエッチングで選択的に除去し、第１領域の半導体基板表面を露出させる。次に、第１領域の基板上と第２領域の第１酸化シリコン膜上に窒化シリコン膜を形成した後、第２の窒化シリコン膜と第１酸化シリコン膜とをエッチングで選択的に除去し、第２領域の基板表面を露出させる。次に、基板を熱酸化し、第２領域の基板表面に第２酸化シリコン膜を形成することにより、第１領域の基板表面には窒化シリコンからなる第１ゲート絶縁膜が形成され、第２領域の半導体基板表面には、第２酸化シリコンからなる第２ゲート絶縁膜が形成される。
【０００７】
【発明が解決しようとする課題】
大容量化が進むＤＲＡＭは、メモリセルの微細化を実現するために、メモリセルを構成するＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)のゲート長およびゲート電極間ピッチの狭小化を進めている。
【０００８】
しかし、メモリセルを構成するＭＩＳＦＥＴのゲート長を単純に短くしていくと、しきい値電圧が低下し、ひいてはメモリセルの動作信頼性が低下する。そこで、ゲート長を短くしても、しきい値電圧を一定水準以上に維持する方法として、チャネル領域の不純物濃度を高くすることが一般に行われている。
【０００９】
ところが、メモリセルを構成するＭＩＳＦＥＴのチャネル不純物濃度を高くすると、ソース、ドレイン領域とチャネル領域との界面における電界強度が高くなるために、この界面におけるリーク電流が増大し、ＤＲＡＭのリフレッシュ特性が低下するという別の問題を引き起こす。
【００１０】
また、メモリセルを構成するＭＩＳＦＥＴのチャネル不純物濃度を低い水準に抑えながら、しきい値電圧を一定水準以上に維持する方法として、ＭＩＳＦＥＴのゲート絶縁膜を厚膜化することが考えられる。しかし一方で、ＭＩＳＦＥＴの高性能化および低電圧動作を実現するためには、ＭＩＳＦＥＴの微細化に比例してゲート絶縁膜を薄膜化する必要があるため、周辺回路を構成するＭＩＳＦＥＴのゲート絶縁膜は、メモリセルを構成するＭＩＳＦＥＴのゲート絶縁膜よりも薄い膜厚にすることが要求される。
【００１１】
このように、ＤＲＡＭにおいても２水準ゲート絶縁膜プロセスの導入が不可欠となりつつあるが、同一基板上に膜厚の異なる２種類のゲート絶縁膜を形成する従来の２水準ゲート絶縁膜プロセスは、フォトマスクの枚数および製造工程数が増えるために、ＤＲＡＭの製造プロセスに２水準ゲート絶縁膜プロセスを導入すると、ＤＲＡＭの製造コストの増大を引き起こす。
【００１２】
本発明の目的は、製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明の半導体集積回路装置は、半導体基板の主面の第１領域に第１ゲート電極を有する複数の第１ＭＩＳＦＥＴが形成され、前記半導体基板の主面の第２領域に前記第１ゲート電極よりもゲート長が長い第２ゲート電極を有する複数の第２ＭＩＳＦＥＴが形成され、前記第１ゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚は、前記第２ゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚よりも厚く前記第１ゲート電極の側壁部の直下に形成されたゲート絶縁膜の膜厚と、前記第２ゲート電極の側壁部の直下に形成されたゲート絶縁膜の膜厚は、等しいものである。
【００１６】
本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。
（ａ）半導体基板の主面の第１および第２領域にゲート絶縁膜を形成する工程、（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程、
（ｃ）前記導電膜をエッチングすることによって、前記第１領域の前記ゲート絶縁膜上に第１ゲート電極を形成し、前記第２領域の前記ゲート絶縁膜上に前記第１ゲート電極よりもゲート長が長い第２ゲート電極を形成する工程、
（ｄ）前記半導体基板を熱処理することによって、前記第１ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚を、前記第２ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚よりも厚くする工程、
（ｅ）前記（ｄ）工程の後、前記第１領域に前記第１ゲート電極を有する第１ＭＩＳＦＥＴを形成し、前記第２領域に前記第２ゲート電極を有する第２ＭＩＳＦＥＴを形成する工程。
【００１７】
半導体基板上に膜厚の等しいゲート絶縁膜を介して、ゲート長の短い第１ゲート電極およびゲート長の長い第２ゲート電極を形成し、前記第１および第２ゲート電極のそれぞれの端部に位置する前記ゲート絶縁膜の膜厚を厚くするために、前記半導体基板に酸化処理を施すと同時に、前記第１ゲート電極のゲート長が短いことを利用して、前記第１ゲート電極の中心部に位置する前記ゲート絶縁膜の膜厚を前記第２ゲート電極の中心部に位置する前記ゲート絶縁膜の膜厚よりも厚くするものである。
【００１８】
これにより、複雑なプロセスを経ることなく、膜厚の異なるゲート絶縁膜を有する２種類のＭＩＳＦＥＴを容易に提供することができる。また、基板濃度を高くすることなく、しきい値電圧の高いＭＩＳＦＥＴを提供することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態は、例えば２５６Ｍｂｉｔ（メガビット）の記憶容量を有するＤＲＡＭに適用されたものであり、その製造工程は次の通りである。
【００２１】
まず、図１および図２に示すように、ｐ型単結晶シリコンからなる基板１の主面に素子分離溝２を形成する。図１に示すように、基板１は、主としてメモリアレイ領域（図の左側部分および中央部分）と周辺回路領域（図の右側部分）とに区画されており、メモリアレイ領域にはメモリセルを構成する複数のＭＩＳＦＥＴ（メモリセル選択用ＭＩＳＦＥＴ）および情報蓄積用容量素子が形成され、周辺回路領域には周辺回路を構成する複数の相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）が形成される。
【００２２】
基板１に素子分離溝２を形成するには、例えば基板１をエッチングして深さ３５０ｎｍ程度の溝を形成し、続いてこの溝の内部および基板１上にＣＶＤ（Chemical Vapor Deposition）法で酸化シリコン膜５を堆積した後、溝の外部の不要な酸化シリコン膜５を化学的機械研磨(Chemical Mechanical Polishing;ＣＭＰ)法によって除去する。図２に示すように、基板１に素子分離溝２を形成すると、メモリアレイ領域の基板１には、周囲を素子分離溝２によって囲まれた細長い島状の平面パターンを有する多数のアクティブ領域Ｌが形成される。メモリセルは、これらアクティブ領域Ｌのそれぞれに２個ずつ形成される。なお、前記図１の左側部分は、図２のＡ−Ａ線に沿った基板１の断面図、中央部分は、Ｂ−Ｂ線に沿った基板１の断面図である。
【００２３】
次に、図３に示すように、メモリアレイ領域の基板１と周辺回路領域の基板１の一部とにＢ（ホウ素）をイオン注入し、続いて周辺回路領域の基板１の他の一部にＰ（リン）をイオン注入した後、基板１を熱処理してこれらの不純物（Ｂ、Ｐ）を拡散させることにより、メモリアレイ領域の基板１にｐ型ウエル３を形成し、周辺回路領域の基板１にｐ型ウエル３とｎ型ウエル４を形成する。
【００２４】
次に、図４に示すように、周辺回路領域の基板１の表面をフォトレジスト膜１００で覆い、メモリアレイ領域のｐ型ウエル３にＢ（またはＢＦ2）をイオン注入する。この不純物のイオン注入は、メモリセルの一部を構成するＭＩＳＦＥＴ（メモリセル選択用ＭＩＳＦＥＴ）のしきい値電圧を制御するためのもので、本実施の形態では、例えば打ち込みエネルギー＝４５ｋｅＶ、ドーズ量＝６．８×１０12／ｃｍ2の条件で実施する。
【００２５】
次に、フォトレジスト膜１００を除去した後、図５に示すように、周辺回路領域のｎ型ウエル４の表面およびメモリアレイ領域のｐ型ウエル３の表面をフォトレジスト膜１０１で覆い、周辺回路領域のｐ型ウエル３にＢＦ2をイオン注入する。このときの打ち込みエネルギーは、例えば４５ｋｅＶ、ドーズ量は１×１０12／ｃｍ2である。続いてフォトレジスト膜１０１を除去した後、図６に示すように、周辺回路領域のｐ型ウエル３の表面およびメモリアレイ領域のｐ型ウエル３の表面をフォトレジスト膜１０２で覆い、周辺回路領域のｎ型ウエル４にＢＦ2をイオン注入する。このときの打ち込みエネルギーは、例えば４５ｋｅＶ、ドーズ量は４．５×１０12／ｃｍ2である。これら不純物のイオン注入は、周辺回路を構成する相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）のしきい値電圧を制御するために行う。
【００２６】
次に、フォトレジスト膜１０２を除去し、続いて基板１の表面をフッ酸で洗浄した後、図７に示すように、基板１を約８００℃で湿式酸化することによって、基板１（ｐ型ウエル３およびｎ型ウエル４）の表面に酸化シリコンからなるゲート絶縁膜６を形成する。ゲート絶縁膜６の膜厚は、例えば６．３ｎｍであり、メモリアレイ領域と周辺回路領域とで同一の膜厚となっている。
【００２７】
次に、図８に示すように、基板１上にＣＶＤ法で膜厚７０ｎｍ程度の多結晶シリコン膜１０を堆積し、続いてその上部にスパッタリング法で膜厚５ｎｍ程度のＷＮ（窒化タングステン）膜１１と膜厚８０ｎｍ程度のＷ（タングステン）膜１２とを堆積し、さらにその上部にＣＶＤ法で膜厚１００ｎｍ程度の窒化シリコン膜８を堆積する。多結晶シリコン膜１０は、その抵抗値を下げるために、成膜中にＰ（リン）をドープする。ＷＮ膜１１は、多結晶シリコン膜１０とＷ膜１２との界面における両者の反応（シリサイド化反応）を防ぐバリア層として機能する。
【００２８】
上記多結晶シリコン膜１０とその上部に堆積したＷ膜１２は、ＭＩＳＦＥＴのゲート電極材料を構成する。すなわち、本実施の形態のＤＲＡＭは、ＭＩＳＦＥＴのゲート電極の抵抗値を下げるために、ゲート電極材料を多結晶シリコン膜１０とＷ膜１２との積層膜（ポリメタル膜）によって構成する。
【００２９】
次に、図９に示すように、窒化シリコン膜８の上部に形成したフォトレジスト膜１０３をマスクにして窒化シリコン膜８、Ｗ膜１２、ＷＮ膜１１および多結晶シリコン膜１０をドライエッチングすることにより、メモリアレイ領域にゲート電極７Ａを形成し、周辺回路領域にゲート電極７Ｂ、７Ｃを形成する。図１０に示すように、メモリアレイ領域に形成されたゲート電極７Ａは、アクティブ領域Ｌの長辺と直交する方向に延在し、アクティブ領域Ｌ以外の領域ではワード線ＷＬを構成する。ゲート電極７Ａ（ワード線ＷＬ）の幅（ゲート長）は、０．１６μｍであり、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃのゲート長は、０．２５μｍである。
【００３０】
次に、図１１に示すように、ゲート電極７Ａ、７Ｂ、７Ｃのエッチングに用いたフォトレジスト膜１０３を除去する。このとき、基板１の表面には、ゲート電極材料のエッチング残渣やフォトレジスト残渣などの異物が付着しているため、ゲート絶縁膜６を深く削らない程度に薄く希釈したフッ酸を使って基板１の表面を洗浄する。
【００３１】
図１２に示すように、ゲート電極７Ａ、７Ｂ、７Ｃを形成するためのドライエッチングおよびその後のフッ酸洗浄を行うと、ゲート電極７Ａ、７Ｂ、７Ｃの側壁下部や周辺領域のゲート絶縁膜６もある程度削られて膜厚が薄くなるので、そのままではゲート耐圧が低下するなどの不具合が生じる。
【００３２】
そこで、上記フッ酸洗浄の後、基板１を熱処理（再酸化処理）することによって、薄くなったゲート絶縁膜６を厚膜化する。この再酸化処理は、ゲート電極７Ａ、７Ｂ、７Ｃの側壁に露出したＷ膜１２が酸化されて高抵抗のＷ酸化物が生成するのを防ぐために、Ｓｉ（シリコン）は酸化されるが、Ｗは酸化されない雰囲気中で行う。本実施の形態では、例えば水素９０％、水蒸気１０％の混合ガスからなる８００℃の還元性雰囲気中で基板１を約２０分間熱処理する。
【００３３】
図１３に示すように、上記再酸化処理を行うと、メモリアレイ領域に形成されたゲート電極７Ａの側壁下部や周辺領域のゲート絶縁膜６が成長して厚い膜厚（約９ｎｍ）のゲート絶縁膜６’となる。前述したように、メモリアレイ領域に形成されたゲート電極７Ａのゲート長は、０．１６μｍと極めて短い。従って、ゲート電極７Ａの側壁下部に厚い膜厚のゲート絶縁膜６’が形成されると、そのバーズビークがゲート電極７Ａの中心部にまで入り込むため、ゲート電極７Ａの中心部直下には、再酸化処理前のゲート絶縁膜６より厚い膜厚（ｔox1＝約９ｎｍ）を有するゲート絶縁膜６ａが形成される。なお、ここで「ゲート電極の中心部」とは、ゲート電極のゲート長方向（チャネル方向）における中心部を意味している。
【００３４】
また、図１４に示すように、上記再酸化処理を行うことにより、周辺回路のｎ型ウエル４上に形成されたゲート電極７Ｃの側壁下部や周辺領域のゲート絶縁膜６も成長して厚い膜厚（約９ｎｍ）のゲート絶縁膜６’となる。また図示は省略するが、周辺回路のｐ型ウエル３上に形成されたゲート電極７Ｂの側壁下部や周辺領域のゲート絶縁膜６も成長して厚いゲート絶縁膜６’となる。
【００３５】
ところが、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃのゲート長は、メモリアレイ領域に形成されたゲート電極７Ａのゲート長よりも長い（０．２５μｍ）ため、ゲート電極７Ｂ、７Ｃの側壁下部に厚いゲート絶縁膜６’が形成されても、そのバーズビークがゲート電極７Ｂ、７Ｃの中心部にまで入り込むことはない。従って、ゲート電極７Ｂ、７Ｃの中心部直下におけるゲート絶縁膜６の膜厚（ｔox2）は、再酸化処理前とほぼ同じ膜厚（約６．３ｎｍ）となる。
【００３６】
このように、メモリアレイ領域にゲート長の短いゲート電極７Ａを形成し、周辺回路領域にゲート長の長いゲート電極７Ｂ、７Ｃを形成した後、ゲート電極７Ａ、７Ｂ、７Ｃの側壁端部のゲート絶縁膜６を厚膜化するための再酸化処理を行うと、メモリアレイ領域のゲート電極７Ａの側壁端部および中心部の直下には、厚い膜厚（ｔox1＝約９ｎｍ）のゲート絶縁膜６’、６ａが形成される。一方、周辺回路領域のゲート電極７Ｂ、７Ｃの側壁端部にも厚い膜厚（約９ｎｍ）のゲート絶縁膜６’が形成されるが、中心部の直下には再酸化処理前とほぼ同じ薄い膜厚（ｔox2＝約６．３ｎｍ）のゲート絶縁膜６が残る。すなわち、上記再酸化処理を行うと、ゲート電極７Ａの中心部直下のゲート絶縁膜６ａと側壁部直下のゲート絶縁膜６’との膜厚差は、ゲート電極７Ｂ、７Ｃの中心部直下のゲート絶縁膜６と側壁部直下のゲート絶縁膜６’との膜厚差よりも大きくなる。
【００３７】
図１５は、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）とＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）との関係をシミュレーションした結果を示すグラフである。ＭＩＳＦＥＴは、図１６に示すように、ゲート長は同じ（０．１６μｍ）であるが、ゲート電極の側壁端部と中心部直下に位置するゲート絶縁膜の膜厚が異なる５種類のＭＩＳＦＥＴ（Ａ〜Ｅ）を用意した。すなわち、ＭＩＳＦＥＴ（Ａ）は、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）が７ｎｍ、ゲート電極側壁端部に位置するゲート絶縁膜の膜厚（ｔox-b）が７ｎｍである。また、ＭＩＳＦＥＴ（Ｂ）は、ｔox-a＝１０ｎｍ、ｔox-b＝１０ｎｍ、ＭＩＳＦＥＴ（Ｃ）は、ｔox-a＝１３ｎｍ、ｔox-b＝１３ｎｍ、ＭＩＳＦＥＴ（Ｄ）は、ｔox-a＝７ｎｍ、ｔox-b＝９．４ｎｍ、ＭＩＳＦＥＴ（Ｅ）は、ｔox-a＝１０ｎｍ、ｔox-b＝１２．４ｎｍである。ここで、ＭＩＳＦＥＴ（Ａ）とＭＩＳＦＥＴ（Ｄ）は、ｔox-aが同じ（７ｎｍ）でｔox-bが異なっている。また、ＭＩＳＦＥＴ（Ｂ）とＭＩＳＦＥＴ（Ｅ）も、ｔox-aが同じ（１０ｎｍ）でｔox-bが異なっている。
【００３８】
図１５に示すように、ｔox-bは異なるが、ｔox-aが同じ（７ｎｍ）２種類のＭＩＳＦＥＴ（Ａ）、（Ｄ）は、それらのしきい値電圧（Ｖｔｈ）が同じであった。また、同じくｔox-bは異なるが、ｔox-aが同じ（１０ｎｍ）２種類のＭＩＳＦＥＴ（Ｂ）、（Ｅ）も、それらのしきい値電圧（Ｖｔｈ）が同じであった。このことから、一般にＭＩＳＦＥＴのしきい値電圧（Ｖｔｈ）は、ゲート電極側壁端部に位置するゲート絶縁膜の膜厚（ｔox-b）ではなく、ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚（ｔox-a）によって決まることが判る。
【００３９】
前記のように、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃの直下におけるゲート絶縁膜の膜厚と、メモリアレイ領域に形成されたゲート電極７Ａの直下におけるゲート絶縁膜の膜厚とを比較した場合、ゲート電極側壁端部におけるそれらの膜厚は同じである。一方、ゲート電極の中心部直下における膜厚は、メモリアレイ領域に形成されたゲート絶縁膜６ａの方が周辺回路領域に形成されたゲート絶縁膜６よりも厚い。従って、上記のシミュレーション結果から、メモリアレイ領域に形成されるメモリセル選択用ＭＩＳＦＥＴのしきい値電圧は、周辺回路領域に形成される相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）のしきい値電圧よりも高くなることが判る。
【００４０】
図１７は、上記再酸化処理を行った後、メモリアレイ領域にメモリセル選択用ＭＩＳＦＥＴＱｔを形成し、周辺回路領域にｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを形成した状態を示している。これらのＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）を形成するには、まずｐ型ウエル３にＡｓ（ヒ素）をイオン注入することによって、ゲート電極７Ａ、７Ｂの両側のｐ型ウエル３にｎ-型半導体領域１３を形成し、ｎ型ウエル４にＢ（ホウ素）をイオン注入することによって、ゲート電極７Ｃの両側のｎ型ウエル４にｐ-型半導体領域１４を形成した後、基板１上にＣＶＤ法で窒化シリコン膜１５を堆積する。そして、周辺回路領域の窒化シリコン膜１５を異方的にエッチングすることによって、ゲート電極７Ｂ、７Ｃの側壁にサイドウォールスペーサ１５ｓを形成する。続いて、周辺回路領域のｐ型ウエル３にＡｓ（ヒ素）またはＰ（リン）をイオン注入することによって、ゲート電極７Ｂの両側のｐ型ウエル３に高不純物濃度のｎ+型半導体領域（ソース、ドレイン）１６を形成し、ｎ型ウエル４にＢ（ホウ素）をイオン注入することによって、ゲート電極７Ｃの両側のｎ型ウエル４に高不純物濃度のｐ+型半導体領域（ソース、ドレイン）１７を形成する。
【００４１】
図１８は、メモリセル選択用ＭＩＳＦＥＴのチャネル領域にイオン注入する不純物のドーズ量と拡散層（ソース、ドレイン）の電界およびリフレッシュ特性（相対ｔＲＥＦ）の関係を示すグラフである。ここで、図中の黒丸は、チャネル領域にイオン注入する不純物のドーズ量を示しており、黒丸（Ａ）は、本実施の形態の不純物ドーズ量（＝６．８×１０12／ｃｍ2）、黒丸（Ｂ）は、本実施の形態の適用前、すなわちしきい値電圧を一定水準以上に維持するために、不純物ドーズ量を１．３×１０13／ｃｍ2まで高くした場合である。また、図中の白丸は、拡散層（ソース、ドレイン）の電界を示している。
【００４２】
図示のように、本実施の形態によれば、チャネル領域の不純物ドーズ量を低くしたことによって拡散層（ソース、ドレイン）の電界強度が下がり、その結果として、本実施の形態の適用前に比べてメモリセルのリフレッシュ特性（相対ｔＲＥＦ）が約１．６倍程度向上した。
【００４３】
このように、本実施の形態によれば、メモリセル選択用ＭＩＳＦＥＴＱｔのゲート絶縁膜６ａを厚膜化してしきい値電圧を高くすることにより、チャネル領域の不純物ドーズ量を下げることが可能となるので、メモリセルのリフレッシュ特性を向上させることができる。一方、周辺回路を構成するｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜６を薄膜化することができるので、これらのＭＩＳＦＥＴ（Ｑｎ、Ｑｐ）の高性能化および低電圧動作を実現することができる。
【００４４】
また、本実施の形態によれば、ゲート電極７Ａ、７Ｂ、７Ｃを形成した後の再酸化処理プロセスを利用して膜厚の異なる２種類のゲート絶縁膜６、６ａを形成するので、製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することが可能となり、２水準ゲート絶縁膜プロセスの導入に伴う製造コストの増大を防ぐことができる。
【００４５】
図１９および図２０は、上記ＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）を形成した後のＤＲＡＭプロセスを簡略化して示したものであり、図１９は、ＭＩＳＦＥＴ（Ｑｔ、Ｑｎ、Ｑｐ）の上部に絶縁膜２０、２１を介してビット線ＢＬおよび周辺回路の第１層配線３０〜３３を形成した段階を示している。ビット線ＢＬおよび第１層配線３０〜３３は、絶縁膜２１の上部に堆積したＷ膜をパターニングすることによって形成する。図２０は、ビット線ＢＬの上部にメモリセルの情報蓄積用容量素子Ｃを形成した段階を示している。情報蓄積用容量素子Ｃは、ビット線ＢＬの上部の厚い層間絶縁膜４６に溝４７を形成した後、この溝４７の内部に多結晶シリコン膜からなる下部電極４８、酸化タンタル膜からなる容量絶縁膜４９およびＴｉＮ（窒化チタン）膜からなる上部電極５０を積層することによって形成する。
【００４６】
（実施の形態２）
本実施の形態によるＤＲＡＭの製造方法を図２１〜図２５を用いて説明する。まず、図２１に示すように、基板１上にゲート電極材料および窒化シリコン膜８を堆積した後、フォトレジスト膜１０３をマスクにして窒化シリコン膜８およびゲート電極材料をドライエッチングすることにより、メモリアレイ領域にゲート電極７Ａを形成し、周辺回路領域にゲート電極７Ｂ、７Ｃを形成する。ここまでの工程は、前記実施の形態１の図１〜図９に示した工程と同一である。
【００４７】
次に、フォトレジスト膜１０３を除去した後、前記実施の形態１では、再酸化処理を行ったが、本実施の形態では、図２２に示すように、基板１上にＣＶＤ法で酸化シリコン膜３４を堆積し、続いて図２３に示すように、メモリアレイ領域をフォトレジスト膜（図示せず）で覆い、周辺回路領域の酸化シリコン膜３４をエッチングして除去することにより、メモリアレイ領域のみに酸化シリコン膜３４を残す。
【００４８】
次に、図２４に示すように、基板１上にＣＶＤ法で堆積した窒化シリコン膜を異方性エッチングすることによって、ゲート電極７Ａ、７Ｂ、７Ｃの側壁にサイドウォールスペーサ３５を形成する。図２５に拡大して示すように、上記サイドウォールスペーサ３５を形成すると、メモリアレイ領域に形成したゲート電極７Ａの側壁下端部には、ＣＶＤ法で堆積した酸化シリコン膜３４の一端が露出する。一方、周辺回路領域は、あらかじめ酸化シリコン膜３４を除去してあるので、ゲート電極７Ｂ、７Ｃの側壁は、その下端部も含めて、窒化シリコン膜からなるサイドウォールスペーサで覆われる。
【００４９】
次に、この状態で再酸化処理を行う。再酸化の条件は、前記実施の形態１と同じでよい。前述したように、メモリアレイ領域に形成したゲート電極７Ａの側壁下端部には、ＣＶＤ法で堆積した酸化シリコン膜３４の一端が露出している。一般に、ＣＶＤ法で堆積した酸化シリコン膜は、熱酸化処理によって形成した酸化シリコン膜に比べて膜中に空隙が多く、緻密性が低いという特徴がある。そのため、再酸化処理を行うと、図２６に示すように、雰囲気中の酸化種がゲート電極７Ａの側壁下端部に露出した酸化シリコン膜３４の一端を通じてゲート電極７Ａの中心部に侵入する。そのため、ゲート電極７Ａの側壁下部に厚い膜厚のゲート絶縁膜６’が形成されると、そのバーズビークがゲート電極７Ａの中心部にまで入り込み、ゲート電極７Ａの中心部直下に厚い膜厚を有するゲート絶縁膜６ａが形成される。
【００５０】
一方、周辺回路領域に形成されたゲート電極７Ｂ、７Ｃの側壁は、酸化シリコン膜よりも緻密な窒化シリコン膜からなるサイドウォールスペーサ３５によって覆われているため、雰囲気中の酸化種がゲート電極７Ａの下部に侵入し難い。そのため、ゲート電極７Ｂ、７Ｃの周辺部に厚いゲート絶縁膜６’が形成されても、そのバーズビークがゲート電極７Ｂ、７Ｃの中心部にまで入り込むことはない。従って、ゲート電極７Ｂ、７Ｃの中心部直下におけるゲート絶縁膜６の膜厚は、再酸化処理前とほぼ同じ膜厚となる。
【００５１】
このように、本実施の形態によれば、フォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することができるので、２水準ゲート絶縁膜プロセスの導入に伴う製造コストの増大を防ぐことができる。
【００５２】
ＤＲＡＭの微細化がさらに進むと、メモリアレイ領域に形成されるゲート電極７Ａだけでなく、周辺回路領域に形成されるゲート電極７Ｂ、７Ｃのゲート長も極めて短くなる。この場合は、再酸化処理を行うとゲート電極７Ｂ、７Ｃの中心部直下のゲート絶縁膜も厚膜化してしまうため、前記実施の形態１の方法では、２水準ゲート絶縁膜プロセスを実現することが困難になる。これに対し、本実施の形態の方法によれば、ゲート電極７Ａ、７Ｂ、７Ｃのゲート長に関係なく、２水準ゲート絶縁膜プロセスを実現することができる。
【００５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５４】
前記実施の形態では、ゲート絶縁膜を酸化シリコン膜で構成した場合について説明したが、これに限定されるものではなく、部分的に窒化処理された酸化シリコン膜や、酸化シリコン膜と他の高誘電体膜との積層膜でゲート絶縁膜を構成する場合にも適用することができる。
【００５５】
前記実施の形態の形態では、周辺回路を構成する全てのＭＩＳＦＥＴが同一の膜厚のゲート絶縁膜を有するＤＲＡＭについて説明したが、周辺回路を構成するＭＩＳＦＥＴが薄い膜厚のゲート絶縁膜を有するＭＩＳＦＥＴと厚い膜厚のゲート絶縁膜を有するＭＩＳＦＥＴとで構成されているＤＲＡＭにも適用することができる。このようなＤＲＡＭに本発明を適用した場合は、メモリセルを構成するゲート電極の中心部の直下に形成されたゲート絶縁膜の膜厚は、周辺回路の薄いゲート絶縁膜を有するＭＩＳＦＥＴのゲート電極の中心部直下に形成されたゲート絶縁膜の膜厚よりも厚くなり、かつ周辺回路の厚いゲート絶縁膜を有するＭＩＳＦＥＴのゲート電極の中心部直下に形成されたゲート絶縁膜の膜厚よりも厚くなる。
【００５６】
本発明は、汎用ＤＲＡＭのみならず、ＤＲＡＭ−ロジック混載ＬＳＩに適用することもできる。
【００５７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５８】
製造工程数やフォトマスクの枚数を増やすことなく、ＤＲＡＭの２水準ゲート絶縁膜プロセスを実現することができるので、製造コストを増やすことなくＤＲＡＭの性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部平面図である。
【図３】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部平面図である。
【図１１】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１２】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１３】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１４】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図１５】ゲート電極の中心部直下に位置するゲート絶縁膜の膜厚とＭＩＳＦＥＴのしきい値電圧との関係をシミュレーションした結果を示すグラフである。
【図１６】図１５に示すシミュレーションに用いたＭＩＳＦＥＴのゲート長を説明する図である。
【図１７】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図１８】メモリセル選択用ＭＩＳＦＥＴのチャネル領域にイオン注入する不純物のドーズ量と拡散層の電界およびリフレッシュ特性の関係を示すグラフである。
【図１９】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２０】本発明の一実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２１】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２２】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２３】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２４】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部断面図である。
【図２５】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【図２６】本発明の他の実施の形態であるＤＲＡＭの製造方法を示す半導体基板の要部拡大断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離溝
３ ｐ型ウエル
４ ｎ型ウエル
５ 酸化シリコン膜
６、６ａ、６’ ゲート絶縁膜
７Ａ、７Ｂ、７Ｃ ゲート電極
８ 窒化シリコン膜
１０ 多結晶シリコン膜
１１ ＷＮ膜
１２ Ｗ膜
１３ ｎ-型半導体領域
１４ ｐ-型半導体領域
１５ 窒化シリコン膜
１５ｓ サイドウォールスペーサ
１６ ｎ+型半導体領域（ソース、ドレイン）
１７ ｐ+型半導体領域（ソース、ドレイン）
２０、２１ 絶縁膜
３０〜３３ 第１層配線
３４ 酸化シリコン膜
３５ サイドウォールスペーサ
４６ 層間絶縁膜
４７ 溝
４８ 下部電極
４９ 容量絶縁膜
５０ 上部電極
１００〜１０３ フォトレジスト膜
ＢＬ ビット線
Ｌ アクティブ領域
Ｃ 容量素子
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
Ｑｔ メモリセル選択用ＭＩＳＦＥＴ
ＷＬ ワード線
Claims (3)
- 以下の工程を有する半導体集積回路装置の製造方法：
（ａ）半導体基板の主面の第１および第２領域にゲート絶縁膜を形成する工程、
（ｂ）前記ゲート絶縁膜上に導電膜を形成する工程、
（ｃ）前記導電膜をエッチングすることによって、前記第１領域の前記ゲート絶縁膜上に第１ゲート電極を形成し、前記第２領域の前記ゲート絶縁膜上に第２ゲート電極を形成する工程、
（ｄ）前記（ｃ）工程の後、前記半導体基板上にＣＶＤ法で酸化シリコン膜を形成し、次いで前記第２領域の前記酸化シリコン膜を除去する工程、
（ｅ）前記（ｄ）工程の後、前記半導体基板上にＣＶＤ法で窒化シリコン膜を形成し、次いで前記窒化シリコン膜と前記第１領域の前記酸化シリコン膜をエッチングすることによって、前記第１ゲート電極の側壁に前記酸化シリコン膜と前記窒化シリコン膜との積層膜からなる第１サイドウォールスペーサを形成し、前記第２ゲート電極の側壁に前記窒化シリコン膜からなる第２サイドウォールスペーサを形成する工程、
（ｆ）前記（ｅ）工程の後、前記半導体基板を熱処理することによって、前記第１ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚を、前記第２ゲート電極の中心部の直下に形成された前記ゲート絶縁膜の膜厚よりも厚くする工程、
（ｇ）前記（ｆ）工程の後、前記第１領域に前記第１ゲート電極を有する第１ＭＩＳＦＥＴを形成し、前記第２領域に前記第２ゲート電極を有する第２ＭＩＳＦＥＴを形成する工程。 - 前記第１ＭＩＳＦＥＴは、ＤＲＡＭのメモリセルを構成するＭＩＳＦＥＴであり、前記第２ＭＩＳＦＥＴは、前記ＤＲＡＭの周辺回路を構成するＭＩＳＦＥＴであることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
- 前記第１および第２ゲート電極は、シリコン膜とメタル膜の積層構造を有することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110628A JP4190791B2 (ja) | 2002-04-12 | 2002-04-12 | 半導体集積回路装置の製造方法 |
| KR1020030022964A KR100951272B1 (ko) | 2002-04-12 | 2003-04-11 | 반도체 집적 회로 장치의 제조 방법 |
| TW092108415A TWI269431B (en) | 2002-04-12 | 2003-04-11 | Integrated semiconductor circuit device and method for manufacturing the same |
| US10/412,230 US6777279B2 (en) | 2002-04-12 | 2003-04-14 | Semiconductor integrated circuit device and manufacturing method thereof |
| US10/878,457 US20040232464A1 (en) | 2002-04-12 | 2004-06-29 | Semiconductor integrated circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110628A JP4190791B2 (ja) | 2002-04-12 | 2002-04-12 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303902A JP2003303902A (ja) | 2003-10-24 |
| JP4190791B2 true JP4190791B2 (ja) | 2008-12-03 |
Family
ID=29207570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110628A Expired - Fee Related JP4190791B2 (ja) | 2002-04-12 | 2002-04-12 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6777279B2 (ja) |
| JP (1) | JP4190791B2 (ja) |
| KR (1) | KR100951272B1 (ja) |
| TW (1) | TWI269431B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230385509A1 (en) * | 2020-07-10 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company Limited | Mixed Poly Pitch Design Solution for Power Trim |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217383A (ja) * | 2001-01-12 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| KR100460069B1 (ko) * | 2003-04-14 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체소자의 게이트전극 형성방법 |
| JP2005135458A (ja) * | 2003-10-28 | 2005-05-26 | Renesas Technology Corp | 半導体記憶装置 |
| US20060154425A1 (en) * | 2005-01-10 | 2006-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating the same |
| US20060273391A1 (en) * | 2005-06-01 | 2006-12-07 | Diaz Carlos H | CMOS devices for low power integrated circuits |
| KR20080046438A (ko) * | 2006-11-22 | 2008-05-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR101096907B1 (ko) * | 2009-10-05 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09107082A (ja) * | 1995-08-09 | 1997-04-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3262752B2 (ja) * | 1997-03-28 | 2002-03-04 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH10335652A (ja) * | 1997-05-30 | 1998-12-18 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP3967440B2 (ja) * | 1997-12-09 | 2007-08-29 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP4326606B2 (ja) * | 1998-03-26 | 2009-09-09 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP3718058B2 (ja) * | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP2000188338A (ja) | 1998-12-21 | 2000-07-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2001085625A (ja) | 1999-09-13 | 2001-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP4312915B2 (ja) * | 2000-01-21 | 2009-08-12 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2002026139A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
2002
- 2002-04-12 JP JP2002110628A patent/JP4190791B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-11 TW TW092108415A patent/TWI269431B/zh not_active IP Right Cessation
- 2003-04-11 KR KR1020030022964A patent/KR100951272B1/ko not_active IP Right Cessation
- 2003-04-14 US US10/412,230 patent/US6777279B2/en not_active Expired - Fee Related
-
2004
- 2004-06-29 US US10/878,457 patent/US20040232464A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230385509A1 (en) * | 2020-07-10 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company Limited | Mixed Poly Pitch Design Solution for Power Trim |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040232464A1 (en) | 2004-11-25 |
| TWI269431B (en) | 2006-12-21 |
| KR100951272B1 (ko) | 2010-04-02 |
| JP2003303902A (ja) | 2003-10-24 |
| KR20030081170A (ko) | 2003-10-17 |
| US6777279B2 (en) | 2004-08-17 |
| US20030197202A1 (en) | 2003-10-23 |
| TW200409346A (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860022B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6235574B1 (en) | High performance DRAM and method of manufacture | |
| US20060275991A1 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| TW451460B (en) | Semiconductor integrated circuit device and method for making the same | |
| US6333222B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003023150A (ja) | トレンチゲート型半導体装置及びその作製方法 | |
| JP2002184958A (ja) | 半導体装置およびその製造方法 | |
| KR20040098617A (ko) | 반도체 집적 회로 장치 | |
| KR20040027269A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7397104B2 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| US8361863B2 (en) | Embedded DRAM with multiple gate oxide thicknesses | |
| JP4190791B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4290921B2 (ja) | 半導体集積回路装置 | |
| JP2004095745A (ja) | 半導体装置およびその製造方法 | |
| JP2000174225A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4077966B2 (ja) | 半導体装置の製造方法 | |
| KR100495858B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4560809B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100232228B1 (ko) | 반도체 소자의 제조 방법 | |
| US6858544B2 (en) | Method for forming bit line of semiconductor device | |
| JPS63228664A (ja) | ダイナミツクランダムアクセスメモリ装置 | |
| JP2007013195A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006339669A (ja) | 半導体集積回路装置 | |
| JP2001267531A (ja) | 半導体集積回路装置 | |
| KR20030072675A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050329 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060628 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080827 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |