TWI269431B - Integrated semiconductor circuit device and method for manufacturing the same - Google Patents

Description

1269431 玖、發明說明： 【發明所屬之技術領域】 本i明係關於—種半導體積體電路裝置及其製造技術尤 /、係有關一種有效應用於具有DRAM (Dynamic Random Access

Memory ;動態隨機存取記憶體）之半導體積體電路裝置之技 術。 【先前技術】 近年《半導體裝置’因於同一半導體晶片内之多電源化 =在f進中，故分別製作薄膜之閘極絕緣膜與厚膜之閘極 、巴、表月吴於—半導體晶片内，所謂兩級閘極絕緣膜製程被 實用化。 扣T上述兩級閘極絕緣膜之標準製程中，首先濕式氧化由 單晶石夕構成之半導體基板（以下只稱為基板），於其表面形 成氧切膜。其次，以光阻膜被覆欲形成厚閘極絕緣膜之 區域（第1區域）之絕緣膜，藉由以姓刻除去欲形成薄_絕 緣膜之區域（第2區域）之絕緣膜，使第2區域之基板表面露 出。 〇 、繼之，除去上述光阻膜後，#一次藉由濕式氧化基板， 於第2區域之基板表面形成薄閘極絕緣膜。此時，因第1區

域之絕緣膜亦生長而該膜厚變厚，故於第！區域形 I

絕緣膜。 W 此外，例如特開2000-188338號公報揭示一種於基板之第丄 區域及第2區域上，分別製作由氧化矽構成之閘極絕緣膜及 由氮化矽構成之閘極絕緣膜之兩級間極絕緣膜製程。 84204 1269431 於上述公報所記載之製程中，首先於第i及第2區域之基 板上形成第！氧切膜後’以触刻選擇性地去除第】區域之 第1氧化矽膜，使第丨區域之半導體基板表面露出。其次， 於基板之第1區域之基板上及第2區域之第陳化珍膜上形成 氮切膜後，以触刻選擇性地去除第2氮㈣膜及第）氧化 石夕膜^吏第2區域之基板表面露出。繼之，藉由熱氧化基板 万；第2區域之基板表面形成第2氧化珍膜，於第旧域之基 板表面形成由氮化碎構成之第旧極絕緣膜，於第2區域之 半導體基板表面形成由第2氧化矽構成之第2閘極絕緣膜。 【發明所欲解決之問題】 土漸漸高容量化之DRAM,為實現記憶胞之細微化，構成記 h ^ ^ MISFET (Metal Insulator Semiconductor Field Effect Transistor ； 金屬-絕緣體•半導體場效電晶體）之閘長及閘極間間隔之窄 小化正演進中。 然而，單純地將構成記憶胞之MISFET之閘長縮短，則臨 限電壓降低’甚至記憶胞之動作可靠性降低。於是，作為 即使縮短閘長仍將臨限電壓維持、於一定水準以上之方法， 一般進行提高通道區域之雜質濃度。 然而’提高構成記憶胞之MISFET之通道雜質濃度，則因 万；源極、汲極區域及通道區域間之界面之電場強度變高， 引起於该界面之漏電流增大，DRAM之更新特性降低之其他 問題。 此外’作為一面將構成記憶胞之MISFET之通道雜質濃度 抑制於低水準，一面將臨限電壓維持於一定水準以上之方 84204 1269431 法’考慮將MISFET之閘極絕緣膜厚膜化。然而另一方面， 為貫現MISFET之南性能化及低電壓動作，需要與之 細微化成比例而將閘極絕緣膜薄膜化，故構成週邊電路之 MISFET之閘極絕緣膜被要求作成較構成記憶胞之MISFE丁之 閘極絕緣膜薄之膜厚。 如此，於DRAM也是兩級閘極絕緣膜製程之導入漸漸不 可或缺，惟於同一基板上形成膜厚相異之兩種閘極絕緣膜 之先前之兩級閘極絕緣膜製程，因增加了光罩張數及製造 步騾數，故於DRAM之製程導入兩級閘極絕緣膜製程，將引 起DRAM製造成本之增加。 本發明之目的在於不增加製造步驟數或光罩張數，而提 供可實現DRAM之兩級閘極絕緣膜製程之技術。 本發明之前述和其他之目的及新穎特徵，由說明書之記 述及附圖當可相當清楚地了解。 【發明内容】 【本發明所欲解決問題之手段】 於本案所揭示之發明中，簡單地說明代表性者之概要， 如下所述。 本發明之半導體積體電路裝置，係於半導體基板之主面 之第1區域上形成具有第！閘極之多數第1misfet，於前述半 導體基板之主面之第2區域上形成具有閘長較前述第\ =極 長之第2閘極之多數第2MISFET，形成於前述^閑極之= 部正下方之閘極絕緣膜之膜厚較形成於前述第2間極之中二 部正下方之閘極絕緣膜之膜厚為厚，形成於前述第】間極： 84204 1269431 側壁部正下方之問極絕緣膜之膜厚與形成於前述第2閑極之 侧壁邵正下方之閘極絕緣膜之膜厚相同者。 本發明之半導體積體電路裝置之製诰士 、万冼係包含以下之 步驟： 區域形成閘極絕緣膜 之步驟； (b)於前述閘極絕緣膜上形成導電膜之步驟； ⑷藉由蝕刻前述導電膜，於前述第i區域之前述閘極絕 緣膜上形成第旧極，於前述第2區域之前述閘極絕緣膜上 形成閘長較前述第1閘極長之第2閘極之步驟； ⑷藉由熱處理前述半導體基板，使形成於前述第…極 《中心部正下方之前述閘極絕緣膜之膜厚較形成於前述第2 閘極心邵正下万之前述閑極絕緣膜之膜厚變厚之步驟； ⑷前述⑷步驟之後，於前述第i區域形成具有前述第㈣ 極《第1MISFET’於前述第2區域形成具有前述第峭極之第 2 MISFET之步驟。 上於半導體基板上透過相同膜厚之閘極絕緣膜，形成閑長 疋=1閑極及閘長較長之第2閘極，為了使位於前述第1 閘=及第2閘極《各個端邵之前述閘極絕緣膜之膜厚變厚， :則述半導體基板實施氧化處理，同時利用前述第^閘極之 二使位於前述第1閘極中心部之前述間極絕緣膜之 二位相述第2閘極之中心部之前述閘極絕緣膜之膜厚 厚° 藉此，不必經由繁雜之製程而可容易地提供具有膜厚相 84204 -10- 1269431 /、之閘極絕緣膜之兩種MISFET。此外，不提高基板濃度而 可提供高臨限電壓之MISFE 丁。 【實施方式】 以下，基於圖面詳細地說明本發明之實施型態。再者， 為說明實施型態之全部圖面中，具有相同機能之構件賦予 相同之符號，省略其反覆之說明。 (實施型態1) 本實施型態係適用於例如具有256 Mbit(兆位元）之記憶容 里之dram者’其製造步驟如下所述。 首先，如圖1及圖2所示，於p型單晶矽構成之基板丨之主 面形成元件分離溝2。如圖1所示，基板丨主要區分為記憶體 陣列區域（圖之左側部份及中央部份）及週邊電路區域（圖之 右侧部份），於記憶體陣列區域形成構成記憶胞之多數 MISFETX記憶胞選擇用MISFET)及資訊儲存用電容元件，於 週邊電路區域形成構成週邊電路之多數互補型msfet(ii^ 道型MISFET及p通道型MISFET)。 於基板1形成元件分離溝2時，例如蝕刻基板丨形成深度 350 nm左右之溝槽，繼之於該溝槽内部及基板}上以cVD (Chemical Vapor Deposition ;化學氣相沉積）法沉積氧化矽膜飧 ，溝槽外部之不要氧化矽膜5藉由化學機械研磨（Chemical Mechanical Polishing; CMP)法去除。如圖2所示，於基板丨形成 元件分離溝2，則於記憶體陣列區域之基板丨上形成具有周 圍被元件分離溝2所包圍之細長之島狀平面圖樣之多數主動 區域L。記憶胞於該等主動區域L之各個上各形成2個。再 84204 -11- 1269431 者，前述圖丨之左側部份係沿圖2之A_A線之基板丨之剖面圖 ，中央部份係沿B-B線之基板丨之剖面圖。 繼之，如圖3所示，於記憶體陣列區域之基板丨及週邊電 路之基板1之一部分離子植入B(硼），繼之於週邊電路區域 之基板1之其他一部分離子植入P(磷）後，藉由將基板丨熱處 理使薇等雜質（B、P)擴散，於記憶體陣列區域之基板丨形成 P型井3,於週邊電路區域之基板1形成p型井型井4。 繼之，如圖4所示，以光阻膜1〇〇被覆週邊電路區域之基 板1之表面，於記憶體陣列區域之p型井3離子植入3(或BF2) 。該雜質之離子植入係為了抑制構成記憶胞一部分之 MISFET之臨限電壓者，於本實施型態中例如以打入能量幻 keV、劑量6.8xl012/cm2之條件進行。 繼之，去除光阻膜100後，如圖5所示，以光阻膜1〇1被覆 週邊電路區域之η型井4之表面及記憶體陣列區域之p型井3 之表面，於週邊電路區域之ρ型井3離子植入BF2。此時之打 入能量例如45keV、劑量lxl0i2/cm2。繼之’去除光阻膜1〇1後 ，如圖6所示，以光阻膜102被覆週邊電路區域之p型井3之 表面及記憶體陣列區域之p型井3之表面，於週邊電路區域 之η型井4離子植入BF2。此時之打入能量例如45 keV、劑量 4.5xl012/cm2。此等雜質之離子植入係為了抑制構成週邊電路 之互補型MISFET(n通道型MISFET及p通道型MISFET)之臨限 電壓而實施。 其次，去除光阻膜102，繼之，以氫氫氟酸洗淨基板1之 表面後，如圖7所示，藉由以約8〇〇°C濕式氧化基板丨，於基 84204 -12- 1269431 板1 (P土井3及η型井4)表面形成由氧化石夕構成之閘極絕緣膜 閘知、、巴、’彖膜6之膜厚，例如為6.3 ，於記憶體陣列區域 及週邊電路區域成為相同之膜厚。 、農之如圖8所不，於基板1上以CVD法沉積膜厚70 nm左 右《夕晶石夕月吴10,繼之，於其上部以濺鍍法沉積膜厚5腿左 右之WN(氮化鎢）膜η及膜厚8〇職左右之w(鵁）膜I:，再於其 上邙以CVD法沉積膜厚1〇〇 nm左右之氮化碎膜8。多晶矽膜 10為了降低其電阻值而於成膜中摻人p㈤）。·Μ11起作用 作為防止於多晶矽膜10與貿膜12之界面之兩者反應(矽化物 反應）之阻障層。 上述夕日日矽膜10及於其上部沉積之…膜12構成MISFETi 閘極材料。亦即，本實施型態之DRAM係為了降低之 閘極4電阻值，藉由多晶矽膜10及界膜12之層積膜（多金屬 膜）構成閘極材料。 繼之’如圖9所示’將形成於氮化矽膜8之上部之光阻膜 103作為遮罩’藉由乾式蝕刻氮化矽膜8、W膜12、WN膜11 及多晶石夕膜10 ’於記憶體陣列區域形成閘極7A，於週邊電 路區域形成閘極7B、7C。如圖1〇所示，形成於記憶體陣列 區域之閘極7A於與主動區域l之長邊正交之方向延伸，於 主動區域L以外之區域構成字元線wl。閘極7A(字元線WL) 之寬度（閘長）為0.16 μηι，形成於週邊電路區域之閘極7B、7C 之閘長為0·25 μηι。 繼之，如圖11所示，去除使用於閘極7Α、7Β、7C之蝕刻 之光阻膜103。此時，因於基板1之表面附著有閘極材料之 84204 1269431 蝕刻殘渣或光阻殘渣等異物’故使用不致深深削刻閑極絕 緣膜6之薄稀釋過之氫氟酸洗淨基板1之表面。 如圖12所示’進行為形成閘極7A、7B、7C之姓刻及其後 之氫氟酸洗淨’則因閘極7A、7B、7C之侧壁下部或週邊區 域之閘極絕緣膜6亦有某種程度地被削刻而膜厚變薄，若保 持原樣則產生閘極耐壓降低等缺陷。 於疋，上述氫氟故洗淨後，藉由熱處理（再氧化處理）基 板1，將變薄之閘極絕緣膜6厚膜化。該再氧化處理係為了 防止露出於閘極7A、7B、7C之側壁之…膜以被氧化而生成 高電阻之W氧化物，於Si(矽）被氧化但w不被氧化之氣氛中 進行。於本實施型態中，於例如由氫氣9〇%、水蒸氣1〇%之 混合氣體構成之800°C之還原性氣氛中熱處理基板丨約2〇分鐘。 如圖13所示，進行上述再氧化處理，則形成於記憶體陣 列區域之閘極7A之側壁下邵或週邊區域之閘極絕緣膜6生 長而成為膜厚（約9 nm)較厚之閘極絕緣膜6，。如前所述，形 成於記憶體陣列區域之閘極7八之閘長為極短之〇16拜。因 此，於閘極7A之側壁下邵形成膜厚較厚之閘極絕緣膜6，， 則因其鳥嘴進到閘極7A之中心部，故於閘極7A之中心部正 下方形成具有較再氧化處理前之絕緣膜6膜厚〇敗1 =約9腿） 為厚 < 絕緣膜6a。再者，於此所謂「閘極之中心部」係意味 著於閘極之閘長方向（通道方向）之中心部。 、此外，如圖14所示，藉由進行上述再氧化處理，形成於 週邊私路之η型井4上之閘極7C之側壁下部或週邊區域之閘 極絕緣膜6亦生長而成為膜厚（約9膽)較厚之閘極絕緣膜6, 84204 -14- 1269431 。此外雖省略圖示，惟形成於週邊電路之口型井3上之閘極 側壁下邵或週邊區域之閘極絕緣膜6亦生長而成為厚的 閘極絕緣膜6，。 然而，因形成於週邊電路區域之閘極7B、7C之閘長較形 成於記憶體陣列區域之閘極从之閘長長（〇·25 μιη)，故即使閘 極7Β、7C之側壁下部形成厚的閘極絕緣膜6，，其鳥嘴亦不 會進到閑極7Β、7C之中心部。因此，於閘極冗、冗之中心 邵正下方之閘極絕緣膜6之膜厚（t〇x2)成為與再氧化處理前 約略相同之膜厚（約6.3nm)。 如此，於圮憶體陣列區域形成閘長較短之閘極7A，於週 邊電路II域形成閘長較長之閘&7B、職，進行為使閑極 Μ 7B、7C<側壁端邵之閘極絕緣膜6厚膜化之再氧化處理 ，則於記憶體陣列區域之閘極7八之側壁端部及中心部之正 下方形成較厚膜厚（toxl：=約9 nm)之閘極絕緣膜6,、如。另一 方面杰週邊私路區域之閘極7B、7C之側壁端部雖亦形成 較厚膜厚(約9 nm)之閘極絕緣膜6，，惟於中心部正下方留下 與再氧化處理前約略相同之薄的膜厚（^^2 =約63 nm)之閘極 :邑緣膜6。㈣，進行前述再氧牝處理，則閘極7A之中心 P正下方 < 閘極絕緣膜6a與側壁部正下方之閘極絕緣膜6, 之膜厚差，較閉極7B、7C之中心部正下方之閘極絕緣膜績 側壁邵正下邵之閘極絕緣膜6,之膜厚差大。 圖15係顯示模擬位於閘極之中心部正下方之閘極絕緣膜 膜厚（_)與MISFET之臨限電壓（vth)之關係之結果之圖。 如圖16所示，準備了閘長（〇16 _)相同，但位於閘極 84204 -15 - 1269431 <側壁端邵與中心部正下方之閘極絕緣膜之膜厚不同之5種 MISFET (A〜E)。亦即，MISFET (A)係位於閘極之中心部正下 方之閑極絕緣膜膜厚（t〇x_a)為7 ，位於閘極之侧壁端部之 閘極絕緣膜膜厚（t〇X-b)為7 nm。此外，MISFET (B)係tox-a=10 nm、tox-b=10 腿，MISFET (C)係 nm、t〇x-b=13 nm， MISFET (D)係 tox-a= 7 nm、tox-b=9.4 nm，MISFET (E)係 tox-a=10 nm、tox-b=12.4 nm。於此，MISFET(A)與 MISFET(D)係 tox-a 相 同（7 nm)，tox-b 不同。此外，MISFET (B)與 MISFET (E)亦是鲁 tox-a相同（l〇nm)，tox-b不同。 如圖15所示，tox-b雖不同，惟tox-a相同（7 nm)之兩種 MISFET (A)、（D)該等之臨限電壓（Vth)相同。此外，相同地 tox-b雖不同，惟tox-a相同（10 nm)之兩種MISFET (B)、（E)該等 之臨限電壓（Vth)亦相同。由此可判定一般MISFET之臨限電 壓（Vth)不是由位於閘極側壁端邵之閘極絕緣膜之膜厚（t〇x_b) ’而是由位於閘極之中心部正下方之閘極絕緣膜之膜厚 (tox-a)所 A <。 ® 如前所述，比較形成於週邊電路區域之閘極7B、7C之正 下方之間極絕緣膜之膜厚與形成於記憶體陣列區域之閘極 7A之正下方之閘極絕緣膜之膜厚時，閘極側壁端之該等之 膜厚相同。另一方面，於閘極之中心部正下方之膜厚係形 成於記憶體陣列區域之閘極絕緣膜6a較形成於週邊電路區 域之閘極絕緣膜6厚。因此，由上述之模擬結果可以判定， 形成於記憶體陣列區域之記憶胞選擇用MISFET之臨限電壓 較形成於週邊電路區域之互補型MISFET(n通道型MISFET及p 84204 -16 - 1269431 通道型MISFET)之臨限電壓高。 圖17顯示進行上述再氧化處理後，於記憶體陣列區域形 成記憶胞選擇用MISFETQt，於週邊電路區域形成η通道型 MISFETQn及ρ通道型MISFETQp之狀態。形成該等MISFET (Qt 、Qn、Qp)時’首先於p型井3藉由離子植入As(坤），於閘極 7A、7B之兩側之ρ型井3形成n-型半導體區域13，於^型井4 藉由離子植入Β(硼），於閘極％之兩側之η型井4形成ρ-型半 導體區域14後，於基板丨上以CVD法沉積氮化矽膜15。之後 ’藉由將週邊電路區域之氮化矽膜15異方性地蝕刻，於閘 極7B、7C之侧壁形成侧壁間隔物15s。繼之，藉由於週邊電 路區域之ρ型井3離子植入As(坤）或ρ(磷），於閘極7B之兩側 之P型井3形成高雜質濃度之n+型半導體區域（源極、汲極）16 ，藉由於η型井4離子植入b(硼），於閘極7C之兩側型井4 形成高雜質濃度之p+型半導體區域（源極、汲極）17。 圖18顯示離子植入於記憶胞選擇用MSFET之通道區域之 雜貝之劑量與擴散層（源極、汲極）之電場及更新特性（相對 卿）之關係之圖。於此，圖中之黑圓圈表示離子植入於通 道區域之雜質劑量，黑圓圈（A)係本實施型態之雜質劑量 (=6.8xl0i2/cm2)，黑圓圈（B)係本實施型態之應用前，亦即為 維持臨限電壓定水準之i，將雜f劑量a高至⑶ l〇13/cm2之情形。此外，圖中之白圓圈顯示擴散層（源極、沒 極）之電場。 如圖所示’依據本實施型態，藉由降低通道區域之雜質 劑量’擴散層(源極 '汲極)之電場強度下降，該結果顯示 84204 17 1269431 與本實施㈣之應用前相較，記憶胞之更新特性（相對·) 約提升L6倍左右。 如此，依據本實施型態，因藉由將記憶胞選擇用 MISFETQts閘極絕緣膜6a厚膜化而提高臨限電壓，可降低 通道區域之雜質劑量，故可使記憶胞之更新特性提升。另 一方面，因可將構成週邊電路之n通道型misfe 丁你及p通道 型MISFETQp之閘極絕緣膜6薄膜化，故可以實現該等misfet (Qn、Qp)之高性能及低電壓動作。 此外，依據本實施型態，因利用形成閘極7A、7B、冗後 之再氧化處理製程，形成膜厚不同之兩種閘極絕緣膜6、如 ，故不增加製造步騾數或光罩張數而可實現1)1^1^之兩級閘 極絕緣膜製程，避免伴隨兩級閘極絕緣膜製程之導入之製 造成本增加。 圖19及圖20係將形成上述MISFET (Qt、Qn、Qp)後之dram 製程簡化而顯示者，圖19顯示經由絕緣膜2〇、21於misfet (Qt、Qn、QP)之上部形成位元線BL及週邊電路之第工層配線 3〇〜33之階段。位元線BL及第i層配線3〇〜33係藉由將沉積於 絕緣膜21上部之W膜形成圖案而形成。圖2〇顯示於位元線 BL上邵形成記憶胞之資訊儲存用電容元件c之階段。資訊 儲存用電容元件C係藉由於位元線BL之上部之較厚層間絕 緣膜46形成溝槽47後，於該溝槽47之内部層疊由多晶矽膜 構成之下部電極48、由氧化鈕膜構成之電容絕緣膜奶及由 ΤιΝ(氮化鈦）膜構成之上部電極5〇而形成。 (實施型態2) 84204 -18- 1269431 使用圖21〜25說明本實施型態之DRAM之製造方法。首先 丄如圖21所不’ ^基板1上沉積閘極材料及氮化碎膜8後， 藉由將光阻膜103作為遮罩，乾式蝕刻氮化矽膜8及閘極材 料，於# fe、體陣列區域形&閉極7A，於週邊電路區域形成 閘極7B 7C。至此之步驟係與前述實施型態丨之圖1〜圖9所 示之步驟相同。 繼之，去除光阻膜103後，在前述實施型態1中進行再氧 化處理，惟在本實施型態中，如圖22所示，於基板i上以 法/儿知氧化矽膜34，繼之如圖23所示，以光阻膜（未圖 示）被覆記憶體陣列區域，藉由㈣週邊電路區域之氧化石夕 膜34後去除，僅於記憶體陣列區域殘留氧化矽膜料。 、'塵之如圖24所不，藉由異方向性地触刻以cvd法沉積 於基板1上之氮化謂，於間極7A、7B、7C之側壁上形成側 土間隔物35。如於圖25擴大所示，形成上述側壁間隔物％， 則於形成於記憶體陣列區域之閘極7A之側壁下端部，露出 以CVD法沉積之氧切膜34之—端。另—方面，週邊電路 =域因事先已去除氧化矽膜34,故閘極7B、7C之側壁亦包 含其下端部，被由氮化矽膜構成之側壁間隔物所被覆。 繼又，在此狀態進行再氧化處理。再氧化之條件可盘前 述實施型態i相同。如前所述’於形成於記憶體陣列區域之 ㈣Μ之㈣下端m以CVD法沉積之氧化賴34之 一mCVD法沉積之氧切膜，與藉由熱氧化處 理而形成之氧化石夕膜相較’具有膜中空隙較多、細緻性較 低之特徵。因此’進行再氧化處理，則如圖26所示，氣氛 84204 •19- 1269431 中之氧化種子通過露出於閉fe7A之側壁下端部纟氧化石夕膜 34之一端，侵入閘極7A之中心部。因‘此，於閘極从之側壁 下邵形成較厚膜厚之閘極絕緣膜6, ’則其鳥嘴進入到閘極 7A〈中心部’於閘極7A之中心部正下方形成具有厚膜厚之 閣極絕緣膜6a。 另—方面，形成於週邊電路區域之閘極7B、兀之側壁’ 因被由較氧化石夕膜細緻之氮化石夕膜構成之側壁間隔物35所 被覆’故氣氛中之氧化種子難以侵人至間極从之下部。因 此，即使閘極7B、7C之週邊部形成厚的閉極絕緣膜6,，其 鳥嘴也不會進入到閘極7B、兀之中心部。因此，於閘㈣ 中心邵正下方之閘極絕緣膜6之膜厚成為與再氧化處 理前約略相同之膜厚。 如此，依據本實施型態，因不增加光罩張數而可實現 DRAM之兩㈣極絕賴製程，故能防止伴隨兩㈣極絕緣 膜製程之導入之製造成本增加。

_之細微化更進一步演進，則不僅形成於記憶體陣 列區域之閘極7A，而且形成於週邊電路區域之閘極7B、7C 之閘長亦變為極短。此時，進行再氧化處理，利極I 中Γ邵正τ方之間極絕緣膜亦將厚膜化，故藉由前述 實施型態1之方法難以實現兩級閘極絕緣膜製程。對此，依 據，實施型態之方法’與閘極从、7B、7C之間長無關，可 以貫現兩級閘極絕緣膜製程。 以上基於實施型態具體地說明了本發明者所完成之發 ’惟本發明並不限於此，亦可應用於以部分地被氮化處理 84204 -20- 1269431 之氧化矽膜、或氧化矽膜與其他高介電體膜之層疊膜構成 閘極絕緣膜之情形。 於前述實施型態之型態中，說明了有關構成週邊電路之 全部MISFET具有同一膜厚之閘極絕緣膜之DRAM，惟亦可應 用於構成週邊電路之MISFET以具有薄膜厚之閘極絕緣膜之 MISFET與具有厚膜厚之閘極絕緣膜之MISFET所構成之DRAM 。應用本發明於如此之DRAM時，形成於構成記憶胞之閘極 之中心部正下方之閘極絕緣膜之膜厚，較形成於週邊電路 ® 具有薄閘極絕緣膜之MISI^ET之閘極之中心那正下方之閘極 絕緣膜之膜厚厚，且較形成於週邊電路具有厚閘極絕緣膜 之MISFET之閘極之中心部正下方之閘極絕緣膜之膜厚厚。 本發明不僅通用DRAM，亦可應用於DRAM-邏輯混載之LSI。 【發明之效果】 於本案所揭示之發明中，簡單地說明由代表性者所得之 效果，如下所述。 因不增加製造步驟數或光罩張數，而可實現DRAM之兩 ® 級閘極絕緣膜製程，故不增加製造成本而可使DRAM之性能 提升。 【圖式簡單說明】 圖1係表示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖2係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位平面圖。 圖3係顯示本發明之一實施型態之DRAM之製造方法之半 84204 21 1269431 導體基板之重要部位剖面圖。 圖4係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖5係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖6係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖7係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖8係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖9係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖10係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位平面圖。 圖11係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖12係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位擴大剖面圖。 圖13係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位擴大剖面圖。 圖14係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位擴大剖面圖。 圖15係顯示模擬位於閘極之中心部正下方之閘極絕緣膜 84204 •22 - 1269431 膜厚與MISFET之臨限電壓之關係之結果之圖。 圖16係說明顯示於圖15之用於模擬之MISFET之閘長之圖。 圖17係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖18係顯示離子植入於記憶胞選擇用MISFE丁之通道區域 之雜質劑量與擴散層之電場及更新特性之關係之圖。 圖19係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖20係顯示本發明之一實施型態之DRAM之製造方法之半 導體基板之重要部位剖面圖。 圖21係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體·基板之重要部位剖面圖。 圖22係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體基板之重要部位剖面圖。 圖23係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體基板之重要部位剖面圖。 圖24係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體基板之重要部位剖面圖。 圖25係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體基板之重要部位擴大剖面圖。 圖26係顯示本發明之其他之實施型態之DRAM之製造方法 之半導體基板之重要部位擴大剖面圖。 84204 -23 - 1269431 【圖式代表符號說明】 1 半導體基板 2 元件分離溝 3 P型井 4 η型井 5 氧化矽膜 6、6a、6' 閘極絕緣膜 7A、7B、7C 閘極 8 氮化矽膜 10 多晶碎膜 11 WN膜 12 W膜 13 if型半導體區域 14 p_型半導體區域 15 氮化矽膜 15s 側壁間隔物 16 n+型半導體區域（源極、 汲極） 17 P+型半導體區域（源極、 汲極） 20、21 絕緣膜 30 〜33 第1層配線 34 氧化矽膜 35 側壁間隔物 46 層間絕緣膜 47 溝槽 -24- 84204 1269431 48 49 50 100 〜103 BL L C Qn

下部電極 電容絕緣膜 上部電極 光阻膜 位元線 主動區域 電容元件 η通道型MISFET

Qp p通道型MISFET

Qt 記憶胞選擇用MISFET WL 字元線 -25- 84204

Claims (1)

1269431 拾、申請專利範圍： 1. 一種半導體積體電路裝置，其特徵為於半導體基板之主 面之第1區域上形成具有第1閘極之多數第1 MISFET，於前 述半導體基板之主面之第2區域上形成具有閘長較前述第 1閘極長之第2閘極之多數之第2 MISFET，且 形成於前述第1閘極之中心部正下方之閘極絕緣膜之膜 厚較形成於前述第2閘極之中心部正下方之閘極絕緣膜之 膜厚為厚， 形成於前述第1閘極之側壁部正下方之閘極絕緣膜之膜 厚與形成於前述第2閘極之侧壁部正下方之閘極絕緣膜之 膜厚相同。 2. 如申請專利範圍第1項之半導體積體電路裝置，其中前述 第1 MISFET係構成DRAM之記憶胞之MISFET，前述第2 MISFET係構成前述DRAM之週邊電路之MISFET。 3. 如申請專利範圍第1項之半導體積體電路裝置，其中前述 第1及第2閘極具有矽膜與金屬膜之層疊構造。 4. 一種半導體積體電路裝置，其特徵為於半導體基板之主 面之第1區域上形成具有第1閘極絕緣膜及第1閘極之第1 MISFET，於前述半導體基板之主面之第2區域上形成具有 第2閘極絕緣膜及第2閘極之第2 MISFET，且 位於前述第1閘極之中心邵正下方之前述第1閘極絕緣 膜與位於前述第1閘極之側壁部正下方之前述第1閘極絕 緣膜之膜厚差，較位於前述第2閘極之中心部正下方之前 述第2閘極絕緣膜與位於前述第2閘極之側壁部正下方之 84204 1269431 前述第2閘極絕緣膜之膜厚差大。 5. 如申請專利範圍第4項之半導體積體電路裝置，其中前述 第2閘極之閘長較前述第1閘極之閘長長。 6. 如申請專利範圍第4項之半導體積體電路裝置，其中形成 於前述第1閘極之中心部正下方之前述第1閘極絕緣膜之 膜厚，較形成於前述第2閘極之中心部正下方之前述第2 閘極絕緣膜之膜厚厚， 形成於前述第1閘極之侧壁部正下方之前述第1閘極絕 緣膜之膜厚與形成於前述第2閘極之側壁部正下方之前述 第2閘極絕緣膜之膜厚相等。 7. 如申請專利範圍第4項之半導體積體電路裝置，其中前述 第1 MISFET係構成DRAM之記憶胞之MISFET，前述第2 MISFET係構成前述DRAM之週邊電路之MISFET。 8. 如申請專利範圍第4項之半導體積體電路裝置，其中前述 第1及第2閘極具有矽膜與金屬膜之層疊構造。 9. 一種半導體積體電路裝置，其特徵為於半導體基板之主 面之第1區域上形成構成DRAM之記憶胞之第1 MISFET，於 前述半導體基板之主面之第2區域上形成構成前述DRAM 之週邊電路一部分之第2 MISFET，於前述半導體基板之主 面之第3區域上形成構成前述DRAM之週邊電路之其他一 部分之第3 MISFET，且 前述第2 MISFET之閘極絕緣膜與前述第3 MISFET之閘極 絕緣膜，該等之膜厚彼此相異； 形成於前述第1 MISFET之閘極之中心部正下方之閘極絕 84204 1269431 緣膜之膜厚，較形成於前述第2MISFET之閘極之中心部正 下方之間㈣緣膜之膜厚厚，且㈣成於前述第3μ·τ <閘極之中心部正下方之閘極絕緣膜之膜厚厚。 1〇·—種半導體積體電路裝置之製造方法，其特徵為具有以 下之步驟： ⑷於半導體基板之主面之第i及第2區域形成閉極絕緣 膜之步驟； (b)於前述閘極絕緣膜上形成導電膜之步驟； ⑷藉由li刻前述導電膜，於前述第丨區域之前述閑極絕 緣膜上形成第㈣亟，於前述第2區域之前述閑極絕緣膜 上形成閘長較前述第丨閘極長之第2閘極之步驟； (d)藉由熱處理前述半導體基板，使形成於前述第1閑 極之中心部正下方之前述閘極絕緣膜之膜厚較形成於前 述第2閘極之中心部正下方之前述閘極絕緣膜之膜厚變厚 之步驟； ⑷前述⑷步驟之後，於前述第1區域形成具有前述第工 閘極之第1 MISFET，於前述第2區域形成具有前述第㈣極 之第2MISFET之步驟。 U·如申請專利範圍第10項之半導體積體電路裝置之製造方 法二其，中前述第i MISFET係構成DRAM之記憶胞之娜贈 ，前述第2 MISFET係構成前述DRAM之週邊電路之msfe丁。 •如申叫專利範圍第10項之半導體積體電路裝置之製造方 法，其中前述第i及第2閘極具有石夕膜與金屬膜之層疊構 造。 84204 1269431 13·^請專利第12項之半導體積體電路 、 法’其中前述⑷步驟之熱處㈣於& 4 =万 混合氣體之還原性氣氛中進行， &乳舁水路氣之 不氧化。 乳化，但前述金屬膜 Η· —種半導體積體電路裝置 下之步驟·· 〜万法，其特徵為具有以 (a)於半導體基板之主面之 膜之步驟； *及弟2區域形成間極絕緣 (响前述閘極絕緣膜上形成導電膜之步驟； (匀藉由蝕刻前述導電膜， ^ ^ ^ ^ 、則述弟1 G域 < 可述閘極絕 、、彖月吴上形成第i閘極，於 上形成第2閑極之步驟；弟£域《可述閑極絕緣膜 7前述⑷步驟之後’於前述半導體基板上以CVD法形 ^化石夕挺’繼之去除前述第2區域之前述氧化石夕膜之步 驟， 則述⑷步驟之後，於前述半導體基板上以CVD法形 成^化Γ膜’繼之藉由㈣前述氮化碎膜及前述第1區域 、岫j氧化矽膜’於前述第i閘極之側壁形成包含前述氧 化：膜及妁述氮化矽膜之層疊膜之第⑽壁間隔物，於前 、第㊄極之側壁形成包含前述氮化矽膜之第2側壁間隔 物之步驟； ω m 4 步驟之後’藉由熱處理前述半導體基板，使 形成於前述第1卩』4τ、丄 、 卜 不1^極又中心邵正下方之前述閘極絕緣膜之 膜厚較形成於前述第2閘極之中心部正下方之前述閘極絕 84204 1269431 緣膜之膜厚變厚之步驟； (g)前述（f)步驟之後，於前述第1區域形成具有前述第1 閘極之第1 MISFET，於前述第2區域形成具有前述第2閘極 之第2MISFET之步騾。 15. 如申請專利範圍第14項之半導體積體電路裝置之製造方 法，其中前述第1 MISFET係構成DRAM之記憶胞之MISFET ，前述第2 MISFET係構成前述DRAM之週邊電路之MISFET。 16. 如申請專利範圍第14項之半導體積體電路裝置之製造方 法，其中前述第1及第2閘極係具有石夕膜與金屬膜之層疊 構造。 84204