[go: up one dir, main page]

JP3788467B2 - パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 - Google Patents

パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
JP3788467B2
JP3788467B2 JP2004124211A JP2004124211A JP3788467B2 JP 3788467 B2 JP3788467 B2 JP 3788467B2 JP 2004124211 A JP2004124211 A JP 2004124211A JP 2004124211 A JP2004124211 A JP 2004124211A JP 3788467 B2 JP3788467 B2 JP 3788467B2
Authority
JP
Japan
Prior art keywords
functional liquid
pattern
substrate
region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004124211A
Other languages
English (en)
Other versions
JP2005012181A (ja
Inventor
利充 平井
俊明 御子柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004124211A priority Critical patent/JP3788467B2/ja
Priority to US10/849,001 priority patent/US7199033B2/en
Priority to KR1020040037318A priority patent/KR100620881B1/ko
Priority to TW093115084A priority patent/TWI240596B/zh
Priority to CNB2004100476870A priority patent/CN100416752C/zh
Publication of JP2005012181A publication Critical patent/JP2005012181A/ja
Application granted granted Critical
Publication of JP3788467B2 publication Critical patent/JP3788467B2/ja
Priority to US11/508,885 priority patent/US7365008B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法に関するものである。
電子回路または集積回路などに使われる配線などのパターンを形成する方法としては、例えばフォトリソグラフィ法が用いられる。このフォトリソグラフィ法は、真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上にパターンを形成する方法が提案されている（例えば、特許文献１、特許文献２参照）。この方法では、パターン用の液体材料（機能液）を基板に直接パターン配置し、その後熱処理やレーザー照射を行ってパターンに変換する。この方法によれば、フォトリソグラフィが不要となり、プロセスが大幅に簡略化されるとともに、原材料の使用量も少なくてすむというメリットがある。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報
近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。
特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。
また、液滴吐出法によって吐出した機能液の飛翔径よりも幅が狭い配線を形成する技術も提案されている。このような技術においては、配線の形成領域を区画するバンクの表面が撥液化された状態で配線の形成領域に向けて機能液を吐出することによって、機能液の一部がバンクの上面に吐出された場合であっても、配線の形成領域に全ての機能液が流れ込むようにされている。
しかしながら、近年、機能液の一部がバンクの上面に触れると、バンクの上面に微細な残渣が残ることが確認された。例えば機能液が導電性を有している場合には残渣も導電性を有していることとなり、上述のように残渣が残ると、配線自体の特性やこの配線を用いたデバイスの特性が変化することが懸念される。
本発明は、以上のような点を考慮してなされたもので、細い線状のパターンを、精度よく安定して形成することができるパターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器を提供することを目的とする。
上記の目的を達成するために、本発明は、以下の構成を採用している。
本発明のパターン形成方法は、機能液を基板上に配置して所定のパターンを形成する方法であって、前記基板上にバンクを形成する工程と、前記バンクによって区画された領域に前記機能液を配置する工程とを有し、前記バンクによって区画された領域は、部分的に幅が広く形成されていることを特徴とする。
本発明のパターン形成方法では、バンクによって区画された領域に機能液が配置され、この機能液が例えば乾燥することにより、基板上に所定のパターンが形成される。この場合、バンクによってパターンの形状が規定されることから、例えば隣接するバンク間の幅を狭くするなど、バンクを適切に形成することにより、パターンの微細化や細線化を図ることができる。
また、本発明のパターン形成方法では、バンクによって区画された領域は、部分的に幅が広く形成されていることから、この幅が広く形成された部分に機能液の一部が退避することにより、機能液の配置時におけるバンクからの機能液の溢れが防止される。そのため、パターンが所望の形状に正確に形成される。
したがって、本発明のパターン形成方法では、細い線状のパターンを、精度よく安定して形成することができる。
上記のパターン形成方法においては、前記バンクによって区画された領域は、一部分の幅が他の部分の幅の１１０〜５００％であるのが好ましい。
バンクによって区画された領域において、一部分の幅が他の部分の幅の１１０〜５００％であることにより、機能液の配置時におけるバンクからの機能液の溢れが確実に防止される。
また、上記のパターン形成方法において、前記バンクによって区画された領域は、他のパターンと交差する部分において部分的に幅が広く形成されているとよい。
この形成方法によれば、基板上のスペースの有効利用を図りやすい。
また、上記の膜パターン形成方法において、前記バンクによって区画された領域は、他の膜パターンと交差する部分において部分的に幅が狭く形成することもできる。
この形成方法によれば、膜パターンの交差部において容量が蓄積されず、デバイス特性の向上を図りやすい。
また、上記のパターン形成方法において、前記機能液を、液滴吐出法を用いて前記領域に配置するとよい。
この形成方法によれば、液滴吐出法を用いることにより、スピンコート法などの他の塗布技術に比べて、液体材料の消費に無駄が少なく、基板上に配置する機能液の量や位置の制御を行いやすい。
なお、隣接するバンク間の幅は液滴の直径より狭くしてもよい。この場合、液滴状の機能液は、毛管現象などによりバンク間に入り込む。これにより、吐出する液滴の直径より狭い線幅のパターンが形成される。
また、前記機能液が導電性微粒子を含むことにより、導電性を有するパターンが形成される。そのため、このパターンは、配線として、各種デバイスに適用される。
次に、本発明の第２のパターン形成方法は、機能液を基板上に液滴吐出法を用いて吐出配置して所定のパターンを形成する方法であって、前記基板上に、前記機能液の飛翔径より大きな幅を有する幅広領域と当該幅広領域よりも狭い幅を有する幅狭領域とが接続されて配置されるようにバンクを形成する工程と、前記幅広領域に前記機能液を吐出配置して前記幅狭領域に前記機能液を流れ込ませることにより、前記幅広領域及び前記幅狭領域に前記機能液を配置する工程とを有することを特徴とする。
このような特徴を有する本発明の第２のパターン形成方法では、バンクによって区画された幅広領域及び幅狭領域のうち、幅広領域に機能液が吐出配置され、この機能液が濡れ拡がることによって幅狭領域に流れ込む。このため、幅広領域のみに機能液を吐出することによって幅広領域及び幅狭領域に機能液を配置することができる。
また、本発明の第２のパターン形成方法では、幅広領域が機能液の飛翔径よりも大きな幅を有しているため、機能液の一部がバンクの上面に触れることがない。このため、バンクの上面に機能液の残渣が残ることを防止することができる。
したがって、本発明の第２のパターン形成方法では、所望の特性を発揮するパターンを安定して形成することができる。
また、上記第２のパターン形成方法においては、前記幅広領域と前記幅狭領域との交差領域に前記機能液を吐出配置することができる。
この形成方法によれば、交差領域に吐出配置された機能液が濡れ拡がる際に容易に幅狭領域に流れ込むため、より円滑に幅狭領域に機能液を配置することが可能となる。
また、上記第２のパターン形成方法においては、前記幅広領域と前記幅狭領域との交差領域を囲むように前記機能液を吐出配置した後、前記交差領域に前記機能液を吐出配置することができる。
この形成方法によれば、交差領域を囲むように先に吐出配置された機能液によって、交差領域に吐出配置された機能液の濡れ拡がりが堰きとめられ、幅狭領域に向かう機能液の流量を増加させることができる。このため、より円滑に幅狭領域に機能液を配置するｋとが可能となる。
本発明のデバイスの製造方法は、基板にパターンが形成されてなるデバイスの製造方法であって、上記のパターン形成方法により、前記基板に前記パターンを形成することを特徴とする。
本発明のデバイス製造方法では、デバイスに形成されるパターンの微細化や細線化が安定して図られる。そのため、高精度なデバイスを安定して製造することができる。
特に、前記パターンが前記基板上に設けられたＴＦＴ（膜トランジスタ）等のスイッチング素子の一部を構成する場合には、高集積化されたスイッチング素子を安定的に得ることができる。
本発明のデバイスは、上記のデバイス製造方法を用いて製造されることを特徴とすることにより、高い精度を有する。
また、本発明の電気光学装置は、上記のデバイスを備えることを特徴とする。
電気光学装置としては、例えば、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置などを例示できる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
これらの発明によれば、高精度なデバイスを有することから、品質や性能の向上が図られる。
また、本発明のアクティブマトリクス基板の製造方法は、アクティブマトリクス基板の製造方法において、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、前記第１の工程、前記第４の工程及び前記第６の工程の少なくとも１つの工程では本発明のパターン形成方法を用いることを特徴とする。
このような本発明に係るアクティブマトリクス基板の製造方法によれば、細い線状のパターンを備えるアクティブマトリクス基板を精度よく安定して形成することができる。
以下、本発明について図面を参照して説明する。
＜パターン形成方法（第１実施形態）＞
図１は、本発明のパターン形成方法を概念的に示す図である。
本発明のパターン形成方法は、基板Ｐ上にバンクＢを形成するバンク形成工程、及びバンクＢによって区画された線状の領域Ａに機能液Ｌを配置する材料配置工程を有している。
本発明のパターン形成方法では、バンクＢによって区画された線状領域Ａに機能液Ｌが配置され、この機能液Ｌが例えば乾燥することにより、基板Ｐ上に線状のパターンＦが形成される。この場合、バンクＢによってパターンＦの形状が規定されることから、例えば隣接するバンクＢ、Ｂ間の幅を狭くするなど、バンクＢを適切に形成することにより、パターンＦの微細化や細線化が図られる。なお、パターンＦが形成された後、基板ＰからバンクＢを除去してもよく、そのまま基板Ｐ上に残してもよい。
また、本発明のパターン形成方法では、基板Ｐ上にバンクＢを形成する際、バンクＢによって区画される線状領域Ａについて、一部の幅を広くする。すなわち、線状領域Ａの軸方向に関する所定の位置に、他の領域の幅Ｗに比べて広い幅Ｗｐ（Ｗｐ＞Ｗ）からなる部分（以後、必要に応じて幅広部Ａｓと称す）を、単数あるいは複数設ける。
ここで、バンクＢの形成方法としては、リソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板Ｐ上にバンクの形成材料からなる層を形成した後、エッチングやアッシング等によりパターニングすることにより、所定のパターン形状のバンクＢが得られる。なお、基板Ｐとは別の物体上でバンクＢを形成し、それを基板Ｐ上に配置してもよい。
また、バンクＢの形成材料としては、例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂等の高分子材料の他、シリカなどの無機物を含む材料が挙げられる。
本発明のパターン形成方法では、バンクＢによって区画された線状領域Ａの幅が部分的（幅広部Ａｓ）に広く形成されていることにより、機能液Ｌの配置時、この幅広部Ａｓに機能液Ｌの一部が退避し、バンクＢからの機能液Ｌの溢れが防止される。
一般に、線状領域に液体を配置する際、液体の表面張力の作用などによってその領域に液体が流入しにくかったり、その領域内で液体が広がりにくい場合がある。これに対して、本発明のパターン形成方法では、線幅に差が設けられている部分での液体の動きが誘因となり、線状領域Ａへの機能液Ｌの流入あるいは線状領域Ａ内での機能液Ｌの広がりが促進され、バンクＢからの機能液Ｌの溢れが防止される。なお、機能液Ｌの配置に際して、線状領域Ａに対する機能液の配置量が適宜設定されることは言うまでもない。
このように、本発明のパターン形成方法では、機能液Ｌの配置時におけるバンクＢからの機能液Ｌの溢れが防止されることから、パターンＦが所望の形状に正確に形成される。したがって、細い線状のパターンＦを、精度よく安定的に形成することができる。
ここで、バンクＢによって区画される線状領域Ａにおいて、幅広部Ａｓの幅Ｗｐは、他の部分の幅Ｗの１１０〜５００％であるのが好ましい。これにより、機能液の配置時におけるバンクからの機能液の溢れが確実に防止される。なお、上記割合が１１０％未満であると、幅の広い部分に機能液が十分に退避しないおそれがあるので好ましくない。また、５００％を超えると、基板上のスペースの有効利用を図る上で好ましくない。
なお、線状領域Ａの形状は図１に示したものに限らず他の形状でもよい。線状領域Ａにおける幅広部Ａｓの個数や大きさ、配置位置、配置ピッチなどはパターンの材質や幅、あるいは要求精度に応じて適宜設定される。
図２（ａ）及び（ｂ）は、線状領域Ａの他の形態例を示している。
図１に示した線状領域Ａでは、幅広部Ａｓは、他の部分に比べて線状領域Ａの中心軸の両側に幅が広がっているのに対して、図２（ａ）に示した線状領域Ａ２では、幅広部Ａｓ１，Ａｓ２は、線状領域Ａ２の中心軸の片側に広がっている。
また、線状領域Ａ２の軸方向に沿って、線状領域Ａ２の中心軸の一方の側に広がった幅広部Ａｓ１と、他方の側に広がった幅広部Ａｓ２とが、交互に形成されている。
また、図１に示した線状領域Ａでは、幅広部Ａｓの縁部が矩形状に形成されているのに対して、図２（ｂ）に示した線状領域Ａ３では、幅広部Ａｓの縁部が三角形状に形成されている。なお、幅広部Ａｓの縁部が円弧状に形成されてもよい。
また、図３は、幅広部Ａｓが形成される位置の例を示す図である。
図３において、幅広部Ａｓは、パターン同士（Ｆ及びＦ２）が交差する部分に設けられている。すなわち、線状領域Ａは、他のパターンＦ２が形成される領域と交差する部分において部分的に幅が広く形成されている。これにより、基板上のスペースの有効利用が図れる。なお、図３において、パターンＦは例えばＴＦＴ構造におけるゲート線として利用され、パターンＦ２は例えばＴＦＴ構造におけるソース線（データ線）として利用される。
また、図４は、幅広部Ａｓが形成される位置の他の例を示す図である。
図４において、幅広部Ａｓは、膜パターン同士（Ｆ及びＦ２）が交差する部分以外に設けられている。すなわち、線状領域Ａは、他の膜パターンＦ２が形成される領域と交差する部分において部分的に幅が狭く形成されている。これにより、膜パターンの交差部において容量が蓄積されず、デバイス特性の向上が図れる。なお、図４において、膜パターンＦは例えばＴＦＴ構造におけるゲート線として利用され、膜パターンＦ２は例えばＴＦＴ構造におけるソース線（データ線）として利用される。
本発明における基板Ｐとしては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種のものが挙げられる。さらに、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
また、本発明における機能液Ｌとしては、各種のものが適用されるが、例えば、導電性微粒子を含む配線パターン用インクが用いられる。
また、機能液Ｌを、バンクＢによって区画された領域に配置する方法としては、液滴吐出法、いわゆるインクジェット法を用いるのが好ましい。液滴吐出法を用いることにより、スピンコート法などの他の塗布技術に比べて、液体材料の消費に無駄が少なく、基板上に配置する機能液の量や位置の制御を行いやすいという利点がある。
配線パターン用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
本発明のパターン形成方法では、上述した配線パターン用インクを用いることにより、導電性を有するパターンを形成することができる。この導電性のパターンは、配線として、各種デバイスに適用される。
図５は、本発明のパターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２に液滴吐出ヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構８は、液滴吐出ヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構８は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図５では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
図６は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図６において、液体材料（配線パターン用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。
ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子２２の歪み速度が制御される。
ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、本発明のパターン形成方法の実施形態の一例として、基板上に導電膜配線を形成する方法について図７を参照して詳しく説明する。
本実施形態に係るパターン形成方法は、上述した配線パターン用のインク（配線パターン形成材料）を基板上に配置し、その基板上に配線用の導電パターンを形成するものであり、バンク形成工程、残渣処理工程、撥液化処理工程、材料配置工程及び中間乾燥工程、焼成工程から概略構成される。
以下、各工程毎に詳細に説明する。
（バンク形成工程）
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、図７（ａ）に示すように、基板Ｐ上にバンクの高さに合わせてバンクの形成材料３１を塗布し、その上にレジスト層を塗布する。そして、バンク形状（配線パターン）に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物又は有機物で機能液に対し親液性を示す材料で、上層が有機物で撥液性を示す材料で構成された２層以上でバンク（凸部）を形成してもよい。
これにより、図７（ｂ）に示されるように、配線パターンを形成すべき領域の周辺を囲むように、例えば１５μｍ幅でバンクＢ、Ｂが突設される。
また、本例では、先の図１に示したように、バンクによって線状の領域が形成され、この線状領域の軸方向に関する所定の位置に、他の領域の幅に比べて広い幅からなる幅広部が形成される。
なお、基板Ｐに対しては、有機材料塗布前に表面改質処理として、ＨＭＤＳ処理（(ＣＨ３)３ＳｉＮＨＳｉ(ＣＨ３)３を蒸気状にして塗布する方法）が施されているが、図７ではその図示を省略している。
（残渣処理工程（親液化処理工程））
次に、バンク間におけるバンク形成時のレジスト（有機物）残渣を除去するために、基板Ｐに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ２ プラズマ処理等を選択できるが、ここではＯ２ プラズマ処理を実施する。
具体的には、基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Ｏ２ プラズマ処理の条件としては、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃とされる。
なお、基板Ｐがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにＯ２ プラズマ処理や紫外線照射処理を施すことで、基板表面の親液性を高めることができる。
（撥液化処理工程）
続いて、バンクＢに対し撥液化処理を行い、その表面に撥液性を付与する。
撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４ プラズマ処理法）を採用することができる。ＣＦ４ プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。
なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。なお、上述した親液化処理としてのＯ２ プラズマ処理は、バンクＢの形成前に行ってもよいが、Ｏ２ プラズマによる前処理がなされると、バンクＢがフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２ プラズマ処理することが好ましい。
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理した基板Ｐ表面に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンクＢ、Ｂについては、もともと撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
（材料配置工程及び中間乾燥工程）
次に、先の図５に示した液滴吐出装置ＩＪによる液滴吐出法を用いて、配線パターン形成材料を、基板Ｐ上のバンクＢ、Ｂによって区画された領域、すなわちバンクＢ、Ｂ間に配置する。なお、本例では、配線パターン用インク（機能液Ｌ）として、導電性微粒子を溶媒（分散媒）に分散させた分散液を吐出する。ここで用いられる導電性微粒子は、金、銀、銅、パラジウム、ニッケルの何れかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などが用いられる。
すなわち、材料配置工程では、図７（ｃ）に示すように、液体吐出ヘッド１から機能液Ｌを液滴にして吐出し、その液滴を基板Ｐ上のバンクＢ、Ｂ間に配置する。液滴吐出の条件としては、例えば、インク重量７ｎｇ／ｄｏｔ、インク速度（吐出速度）５〜７ｍ／ｓｅｃで行う。
このとき、バンクＢ、Ｂによって機能液の配置領域が仕切られていることから、その機能液Ｌが基板Ｐ上で拡がることが阻止される。
また、図７（ｃ）に示すように、隣接するバンクＢ、Ｂ間の幅Ｗが液滴の直径Ｄより狭い場合（すなわち、液滴の直径ＤがバンクＢ、Ｂ間の幅Ｗより大きい場合）、図７（ｄ）の二点鎖線で示すように、液滴の一部がバンクＢ、Ｂ上にのるものの、毛管現象などにより機能液ＬはバンクＢ、Ｂ間に入り込む。本例では、バンクＢ、Ｂは撥液性が付与されていることから、機能液がバンクＢにはじかれ、バンクＢ、Ｂ間により確実に流れ込む。
また、基板Ｐの表面は親液性を付与されているため、バンクＢ、Ｂ間に流れ込んだ機能液Ｌがその区画された領域内で均一に広がる。これにより、吐出する液滴の直径Ｄより狭い線幅Ｗの塗膜が形成される。
さらに、本例では、先の図１に示したように、線状領域の幅が部分的に広く形成されていることから、機能液の配置時において、この幅広部に機能液の一部が退避し、バンクからの機能液の溢れが確実に防止されるとともに、その領域内での広がりが促進される。
（中間乾燥工程）
基板Ｐに機能液を配置した後、分散媒の除去及び膜厚確保のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行うこともできる。
ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング材を除去するためには、約３００℃で焼成することが必要である。この場合、例えば、バンクＢ及び機能液の乾燥膜の上に低融点ガラスなどを予め塗布してもよい。
また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、図７（ｅ）に示すように、導電性膜（パターンＦ）に変換される。
以上説明したように、本例のパターン形成方法では、バンクによって区画された線状の領域が部分的に幅が広く形成されていることにより、バンクからの機能液の溢れが確実に防止されるとともに、その線状領域内での広がりが促進される。そのため、細い線状のパターンが、精度よく安定して形成される。
＜パターン形成方法（第２実施形態）＞
次に、本発明の配線パターンの形成方法の第２実施形態について図８を参照しながら説明する。図８は本実施形態に係る配線パターンの形成方法を説明するための模式図である。ここで、以下の説明において、上述した実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略もしくは省略する。
図８において、基板Ｐ上には、バンクＢによって第１の幅Ｈ１を有する第１溝部３４Ａ（幅広領域）と、その第１溝部３４Ａに接続するように第２の幅Ｈ２を有する第２溝部３４Ｂ（幅狭領域）とが形成されている。第１の幅Ｈ１は機能液の飛翔径よりも大きく形成されている。第２の幅Ｈ２は第１の幅Ｈ１よりも狭くなっている。換言すれば、第２の幅Ｈ２は第１の幅Ｈ１以下である。また、第１溝部３４Ａは図８中、Ｘ軸方向に延びるように形成され、第２溝部３４ＢはＸ軸方向とは異なる方向のＹ軸方向に延びるように形成されている。
上述した溝部３４Ａ、３４ＢにパターンＦを形成するためには、まず、図９（ａ）に示すように、パターンＦを形成するための配線パターンインクを含む機能液Ｌの液滴を液滴吐出ヘッド１により第１溝部３４Ａの所定位置に配置する。機能液Ｌの液滴を第１溝部３４Ａに配置するときには、第１溝部３４Ａの上方より液滴吐出ヘッド１を使って液滴を第１溝部３４Ａに吐出する。本実施形態においては、図９（ａ）に示すように、機能液Ｌの液滴は、第１溝部３４Ａの長手方向（Ｘ軸方向）に沿って所定間隔で配置される。このとき、機能液Ｌの液滴は、第１溝部３４Ａのうち第１溝部３４Ａと第２溝部３４Ｂとが接続する接続部３７近傍（交差領域）にも配置される。
図９（ｂ）に示すように、第１溝部３４Ａに配置された機能液Ｌは、自己流動により第１溝部３４Ａ内において濡れ拡がる。更に、第１溝部３４Ａに配置された機能液Ｌは、自己流動によって第２溝部３４Ｂにも濡れ拡がる。これにより、第２溝部３４Ｂ上より直接的に第２溝部３４Ｂに対して液滴を吐出することなく、第２溝部３４Ｂにも機能液Ｌを配置することができる。
このように、第１溝部３４Ａに機能液Ｌを配置することで、その第１溝部３４Ａに配置された機能液Ｌの自己流動（毛管現象）によって機能液Ｌを第２溝部３４Ｂに配置することができる。したがって、狭い幅Ｈ２の第２溝部３４Ｂに対してバンクＢ上より機能液Ｌの液滴を吐出しなくても、広い幅Ｈ１の第１溝部３４Ａに機能液Ｌの液滴を吐出することで、第２溝部３４Ｂに機能液Ｌを円滑に配置することができる。特に、第２溝部３４Ｂの幅Ｈ２が狭く、液滴吐出ヘッド１より吐出された液滴径（飛翔中の液滴径）が幅Ｈ２よりも小さい場合であっても、機能液Ｌの自己流動によって第２溝部３４Ｂに機能液Ｌを円滑に配置することができる。そして、第２溝部３４Ｂの幅Ｈ２は狭いので、機能液Ｌは毛管現象によって第２溝部３４Ｂに円滑に配置される。したがって、所望の形状を有するパターンを形成することができる。そして、狭い幅の第２溝部３４Ｂに機能液Ｌを円滑に配置できるので、パターンの細線化（微細化）を実現することができる。一方、第１溝部３４Ａの幅Ｈ１は広いので、第１溝部３４Ａに対してバンクＢ上より機能液Ｌの液滴を吐出しても、バンクＢの上面３８に機能液Ｌの一部がかかって残渣が残る不都合を回避できる。したがって、所望の特性を発揮するパターンＦを安定して形成することができる。
また、本実施形態によれば、第１溝部３４Ａのうち第１溝部３４Ａと第２溝部３４Ｂとが接続する接続部３７近傍に機能液Ｌが配置されるため、機能液Ｌが濡れ拡がる際に容易に第２溝部３４Ｂに流れ込ませることができ、より円滑に第２溝部３４Ｂに機能液Ｌを配置することが可能となる。
第１溝部３４Ａ及び第２溝部３４Ｂに機能液Ｌを配置した後、上述した第１実施形態同様、中間乾燥工程及び焼成工程を経ることによって、パターンＦを形成することができる。
なお、図１０に示すように、第２溝部３４Ｂに機能液の溶媒のみからなる機能液Ｌａを吐出配置しておいてから機能液Ｌを上述のように配置しても良い。このように第２溝部３４Ｂに機能液Ｌを吐出配置しておくことによって、第２溝部３４Ｂに機能液Ｌが流れ込み易くなり、より円滑に第２溝部３４Ｂに機能液Ｌを配置することができる。なお、機能液Ｌａは導電性微粒子を含んでいないため導電性を有していない。このため、バンクＢ上に機能液Ｌの残渣が残った場合であってもパターンＦの所望の特性を変化させることはない。
また、機能液Ｌを配置した後に真空乾燥工程を行っても良い。真空乾燥工程を行うことによって機能液Ｌが真空吸引されるため、この場合においてもより円滑に第２溝部３４Ｂに機能液Ｌを配置することが可能となる。
また、機能液Ｌを配置した後に機能液Ｌに対して第２溝部３４Ｂに向けてガスを吹付けても良い。このように機能液Ｌに対して第２溝部３４Ｂに向けてガスを吹付けることによって機能液Ｌ第２溝部３４Ｂに流れ込み易くなるため、この場合においてもより円滑に第２溝部３４Ｂに機能液Ｌを配置することが可能となる。
なお、図１１に示すように、第１溝部３４Ａと第２溝部３４Ｂとの接続部３７を、第１溝部３４Ａから第２溝部３４Ｂに向かって漸次窄まるようなテーパ形状にしてもよい。こうすることにより、第１溝部３４Ａに配置した機能液Ｌを第２溝部３４Ｂに円滑に流入させることができる。
また、図１２に示すように、第１溝部３４Ａの延在方向と第２溝部３４Ｂの延在方向とが違いに交差する形態において、第１溝部３４Ａのうち第２溝部３４Ｂ近傍の領域の幅Ｈ１’をその他の領域の幅Ｈ１よりも局所的に狭くするようにしてもよい。こうすることによっても、第１溝部３４Ａに配置した機能液Ｌを第２溝部３４Ｂに円滑に流入させることができる。この場合において、第１溝部３４Ａを形成するバンクＢの内壁面Ｂｈを、第２溝部３４Ｂに向かって傾斜させることにより、第１溝部３４Ａに配置した機能液Ｌを第２溝部３４Ｂに更に円滑に流入させることができる。
なお、上述した各実施形態においては、広い幅Ｈ１を有する第１溝部３４Ａの延在方向と狭い幅Ｈ２を有する第２溝部３４Ｂの延在方向とは互いに異なっているが、図１３に示すように、広い幅Ｈ１を有する第１溝部３４Ａの延在方向と狭い幅Ｈ２を有する第２溝部３４Ｂの延在方向とは同じであってもよい。その場合においても、図１３（ａ）に示すように、第１溝部３４Ａに機能液Ｌを配置することによって、その機能液Ｌの自己流動によって、図１３（ｂ）に示すように、機能液Ｌを第２溝部３４Ｂに配置することができる。またこの場合においても、第１溝部３４Ａと第２溝部３４Ｂとの接続部３７を、第１溝部３４Ａから第２溝部３４Ｂに向かって漸次窄まるようなテーパ形状にすることで、第１溝部３４Ａに配置した機能液Ｌを第２溝部３４Ｂに円滑に流入させることができる。
また、第１溝部３４Ａに配置した機能液Ｌを自己流動によって第２溝部３４Ｂに配置するとき、図１４に示すように、第１溝部３４Ａのうち第１溝部３４Ａと第２溝部３４Ｂとが接続する接続部３７以外の領域に堤防部３９を設けるとよい。図１４における堤防部３９は、第１溝部３４Ａに配置した機能液Ｌの液滴である。すなわち、堤防部３９として用いる機能液Ｌの液滴は、第２溝部３４Ｂに流動させるものではなく、第１溝部３４Ａのうち第１溝部３４Ａと第２溝部３４Ｂとが接続する接続部３７近傍（交差領域）を囲うように、最初に配置された液滴である。図１４においては、堤防部３９として機能する最初に配置される液滴に「１」が付されている。そして、第２溝部３４Ｂに自己流動によって配置させるための機能液Ｌは接続部３７と堤防部３９との間に配置される。この液滴には「２」が付されている。こうすることにより、第１溝部３４Ａのうち接続部３７と堤防部３９（液滴「１」）との間に配置された機能液Ｌの液滴「２」は、接続部３７以外の方向への流動を阻止され、接続部３７側に流動する。したがって、第２溝部３４Ｂに向かう機能液Ｌの流量を増加させることができ、液滴「２」は、接続部３７を介して第２溝部３４Ｂに円滑に流入する。
また、図１５に示すように、堤防部３９としてバンクＢの内壁面Ｂｈを使うようにしてもよい。
また、図１６に示すように、第１溝部３４Ａに、第１溝部３４Ａの幅Ｈ１及び第２溝部３４Ｂの幅Ｈ２よりも狭い幅Ｈ３を有する第３溝部３４Ｃが接続されている形態においても、バンクＢの内壁面Ｂｈが堤防部３９として機能するため、第１溝部Ｈ１に配置された機能液Ｌは、第２溝部３４Ｂ及び第３溝部３４Ｃに円滑に流入される。
＜薄膜トランジスタ＞
本発明の配線パターンの形成方法は、図１７に示すようなスイッチング素子としての薄膜トランジスタ（ＴＦＴ）及びそれに接続する配線を形成するときに適用可能である。図１７において、ＴＦＴを有するＴＦＴ基板Ｐ上には、ゲート配線４０と、このゲート配線４０に電気的に接続するゲート電極４１と、ソース配線４２と、このソース配線４２に電気的に接続するソース電極４３と、ドレイン電極４４と、ドレイン電極４４に電気的に接続する画素電極４５とを備えている。ゲート配線４０はＸ軸方向に延びるように形成され、ゲート電極４１はＹ軸方向に延びるように形成されている。また、ゲート電極４１の幅Ｈ２はゲート配線４０の幅Ｈ１よりも狭くなっている。これらゲート配線４０及びゲート電極４１を、本発明に係る配線パターンの形成方法で形成することができる。
また、上述した実施形態においては、本発明に係るパターン形成方法を使って、ＴＦＴ（薄膜トランジスタ）のゲート配線を形成しているが、ソース電極、ドレイン電極、画素電極などの他の構成要素を製造することも可能である。以下、ＴＦＴを製造する方法について図１８を参照しながら説明する。
図１８（ａ）に示すように、まず、洗浄したガラス基板６１０の上面に、１画素ピッチの１／２０〜１／１０の溝６１１ａを設けるための第１層目のバンク６１１が、フォトリソグラフィ法に基づいて形成される。このバンク６１１としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
この形成後のバンク６１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク６１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク６１１の、吐出インクに対する接触角としては、４０°以上、またガラス面の接触角としては、１０°以下を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば導電性微粒子（テトラデカン溶媒）に対する処理後の接触角は、バンク６１１の素材としてアクリル樹脂系を採用した場合には約５４．０°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、プラズマパワー５５０Ｗのもと、４フッ化メタンガスを０．１Ｌ／ｍｉｎで供給する処理条件下で得たものである。
上記第１層目のバンク形成工程に続くゲート走査電極形成工程では、バンク６１１で区画された描画領域である前記溝６１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極６１２を形成する。そして、ゲート走査電極６１２を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極６１２は、バンク６１１に十分な撥液性が予め与えられているので、溝６１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板６１０上には、バンク６１１とゲート走査電極６１２からなる平坦な上面を備えた第１の導電層Ａ１が形成される。
また、溝６１１ａ内における良好な吐出結果を得るためには、図１８（ａ）に示すように、この溝６１１ａの形状として準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
次に、図１８（ｂ）に示すように、プラズマＣＶＤ法によりゲート絶縁膜６１３、活性層６１０、コンタクト層６０９の連続成膜を行う。ゲート絶縁膜６１３として窒化シリコン膜、活性層６１０としてアモルファスシリコン膜、コンタクト層６０９としてｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
上記半導体層形成工程に続く第２層目のバンク形成工程では、図１８（ｃ）に示すように、ゲート絶縁膜６１３の上面に、１画素ピッチの１／２０〜１／１０でかつ前記溝６１１ａと交差する溝６１４ａを設けるための２層目のバンク６１４を、フォトリソグラフィ法に基づいて形成する。このバンク６１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
この形成後のバンク６１４に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク６１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク６１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
上記第２層目のバンク形成工程に続くソース・ドレイン電極形成工程では、バンク６１４で区画された描画領域である前記溝６１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、図１８（ｄ）に示すように、前記ゲート走査電極６１２に対して交差するソース電極６１５及びソース電極６１６が形成される。そして、ソース電極６１５及びドレイン電極６１６を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極６１５及びドレイン電極６１６は、バンク６１４に十分な撥液性が予め与えられているので、溝６１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
また、ソース電極６１５及びドレイン電極６１６を配置した溝６１４ａを埋めるように絶縁材料６１７が配置される。以上の工程により、基板６１０上には、バンク６１４と絶縁材料６１７からなる平坦な上面６２０が形成される。
そして、絶縁材料６１７にコンタクトホール６１９を形成するとともに、上面６２０上にパターニングされた画素電極（ＩＴＯ）６１８を形成し、コンタクトホール６１９を介してドレイン電極６１６と画素電極６１８とを接続することで、ＴＦＴが形成される。
＜電気光学装置＞
次に、本発明の電気光学装置の一例である液晶表示装置について説明する。
図１９は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図２０は図１８のＨ−Ｈ’線に沿う断面図である。図２１は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図２２は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図１９及び図２０において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図２１に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図２０に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
図２２はボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であって、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、上記パターン形成方法により、導電性膜としてのゲート配線６１が形成されている。
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリコン（ａ−Ｓｉ）層からなる半導体層６３が積層されている。このゲート配線部分に対向する半導体層６３の部分がチャネル領域とされている。半導体層６３上には、オーミック接合を得るための例えばｎ＋型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積層されており、チャネル領域の中央部における半導体層６３上には、チャネルを保護するためのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲート絶縁膜６２、半導体層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
さらに、接合層６４ａ、６４ｂ及びＩＴＯからなる画素電極１９も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上にそれぞれバンク６６…を突設し、これらバンク６６…間に上述した液滴吐出装置ＩＪを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
本実施の形態の液晶表示装置は、上記パターン形成方法により、微細化や細線化が図られた導電膜が、精度よく安定して形成されることから、高い品質や性能が得られる。
なお、上記実施形態では、ＴＦＴ３０を液晶表示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに応用が可能である。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。そして、上記のＴＦＴ３０を有する基板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することができる。本発明におけるデバイス（電気光学装置）の範囲にはこのような有機ＥＬデバイスをも含むものである。
図２３は、前記液滴吐出装置ＩＪにより一部の構成要素が製造された有機ＥＬ装置の側断面図である。図２３を参照しながら、有機ＥＬ装置の概略構成を説明する。
図２３において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、および封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１および発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２および発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
図２４は、液晶表示装置の別の実施形態を示す図である。
図２４に示す液晶表示装置（電気光学装置）９０１は、大別するとカラーの液晶パネル（電気光学パネル）９０２と、液晶パネル９０２に接続される回路基板９０３とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル９０２に付設されている。
液晶パネル９０２は、シール材９０４によって接着された一対の基板９０５ａ及び基板９０５ｂを有し、これらの基板９０５ｂと基板９０５ｂとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板９０５ａ及び基板９０５ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板９０５ａ及び基板９０５ｂの外側表面には偏光板９０６ａ及び偏光板９０６ｂが貼り付けられている。なお、図２４においては、偏光板９０６ｂの図示を省略している。
また、基板９０５ａの内側表面には電極９０７ａが形成され、基板９０５ｂの内側表面には電極９０７ｂが形成されている。これらの電極９０７ａ、９０７ｂはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極９０７ａ、９０７ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成されている。基板９０５ａは、基板９０５ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子９０８が形成されている。これらの端子９０８は、基板９０５ａ上に電極９０７ａを形成するときに電極９０７ａと同時に形成される。従って、これらの端子９０８は、例えばＩＴＯによって形成されている。これらの端子９０８には、電極９０７ａから一体に延びるもの、及び導電材（不図示）を介して電極９０７ｂに接続されるものが含まれる。
回路基板９０３には、配線基板９０９上の所定位置に液晶駆動用ＩＣとしての半導体素子９００が実装されている。なお、図示は省略しているが、半導体素子９００が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板９０９は、例えばポリイミド等の可撓性を有するベース基板９１１の上に形成されたＣｕ等の金属膜をパターニングして配線パターン９１２を形成することによって製造されている。
本実施形態では、液晶パネル９０２における電極９０７ａ、９０７ｂ及び回路基板９０３における配線パターン９１２が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、電気特性の不均一が解消された高品質の液晶表示装置を得ることができる。
なお、前述した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ（ＴＦＴ）を形成し、各ＴＦＴに対し画素電極を形成する。また、各ＴＦＴに電気的に接続する配線（ゲート配線、ソース配線）を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリクス型の液晶パネルにも本発明を適用することができる。
また、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
＜電子機器＞
次に、本発明の電子機器の具体例について説明する。
図２５（ａ）は、携帯電話の一例を示した斜視図である。図２５（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図２５（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２５（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図２５（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図２５（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図２５（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
次に、本発明のパターンの形成方法によって形成されるパターンを、アンテナ回路に適用した例について説明する。
図２６は、本実施形態例に係る非接触型カード媒体を示しており、非接触型カード媒体４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路４１２が、本発明のパターン形成方法に基づいて形成されている。そのため、上記アンテナ回路４１２の微細化や細線化が図られ、高い品質や性能を得ることができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
本発明のパターン形成方法を概念的に示す図である。 線状領域の他の形態例を示す図である。 線状領域における幅広部が形成される位置の例を示す図である。 線状領域における幅広部が形成される位置の他の例を示す図である。 液滴吐出装置の概略斜視図である。 ピエゾ方式による液状体の吐出原理を説明するための図である。 配線パターン形成する手順を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 配線パターン形成方法の別形態を示す図である。 薄膜トランジスタを有する基板の一例を示す模式図である。 薄膜トランジスタを製造する工程を説明するための図である。 液晶表示装置を対向基板の側から見た平面図である。 図１９のＨ−Ｈ’線に沿う断面図である。 液晶表示装置の等価回路図である。 同、液晶表示装置の部分拡大断面図である。 有機ＥＬ装置の部分拡大断面図である。 液晶表示装置の別形態を示す図である。 本発明の電子機器の具体例を示す図である。 非接触型カード媒体の分解斜視図である。
符号の説明
Ｂ…バンク、Ｐ…基板（ガラス基板）、Ａ…線状領域、Ａｓ…幅広部、Ｗ，Ｗｐ…幅、Ｆ…パターン（導電性膜）、３０…ＴＦＴ（スイッチング素子）、１００…液晶表示装置（電気光学装置）、４００…非接触型カード媒体（電子機器）。

Claims (15)

  1. バンクによって区画された領域を有する基板上に機能液を配置して所定のパターンを形成する方法であって、
    前記バンクによって区画された領域が、前記機能液の液滴の直径よりも小さな幅を有する第１領域と、該第１領域に隣接しかつ前記機能液の液滴の直径よりも大きな幅を有する第２領域とを備えるように、前記基板上に前記バンクを形成する工程と、
    前記第１領域及び前記第２領域に液滴吐出法によって前記機能液を吐出する工程とを有することを特徴とするパターン形成方法。
  2. 請求項１に記載のパターン形成方法において、
    前記第２領域の幅は、前記第１領域の幅の１１０〜５００％であることを特徴とする請求項１に記載のパターン形成方法。
  3. 請求項１または請求項２に記載のパターン形成方法において、
    前記第２領域は、他のパターンと交差する部分に形成されていることを特徴とするパターン形成方法。
  4. 請求項１または請求項２に記載のパターン形成方法において、
    前記第１領域は、他のパターンと交差する部分に形成されていることを特徴とするパターン形成方法。
  5. 基板上に液滴吐出法を用いて機能液を吐出して所定のパターンを形成する方法であって、
    前記基板上に、前記機能液の飛翔径より大きな幅を有する幅広領域と当該幅広領域よりも狭い幅を有する幅狭領域とが接続されて配置されるようにバンクを形成する工程と、
    前記幅広領域のみに前記機能液を吐出して前記幅狭領域に前記機能液を流れ込ませることにより、前記幅広領域及び前記幅狭領域に前記機能液を配置する工程と
    を有することを特徴とするパターン形成方法。
  6. 基板上に液滴吐出法を用いて機能液を吐出して所定のパターンを形成する方法であって、
    前記基板上に、前記機能液の飛翔径より大きな幅を有する幅広領域と前記機能液の飛翔径より小さな幅を有する幅狭領域とが接続されて配置されるようにバンクを形成する工程と、
    前記幅広領域に前記機能液を吐出して前記幅狭領域に前記機能液を流れ込ませることにより、前記幅広領域及び前記幅狭領域に前記機能液を配置する工程と
    を有することを特徴とするパターン形成方法。
  7. 請求項５または請求項６記載のパターン形成方法において、
    前記幅広領域の一部でありかつ前記幅広領域と前記幅狭領域の延長部分との重畳領域に前記機能液を吐出することを特徴とするパターン形成方法。
  8. 請求項５から請求項７のいずれかに記載のパターン形成方法において、
    前記幅広領域の一部でありかつ前記幅広領域と前記幅狭領域の延長部分との重畳領域を囲むように前記機能液を吐出した後、前記重畳領域に前記機能液を吐出することを特徴とするパターン形成方法。
  9. 請求項１から請求項８のいずれかに記載のパターン形成方法において、
    前記機能液は、導電性微粒子を含むことを特徴とするパターン形成方法。
  10. 基板にパターンが形成されてなるデバイスの製造方法であって、
    請求項１から請求項９のいずれかに記載のパターン形成方法により、前記基板に前記パターンを形成することを特徴とするデバイス製造方法。
  11. 請求項１０に記載のデバイス製造方法において、
    前記パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。
  12. 請求項１０または請求項１１に記載のデバイス製造方法を用いて製造されたことを特徴とするデバイス。
  13. 請求項１２に記載のデバイスを備えることを特徴とする電気光学装置。
  14. 請求項１３に記載の電気光学装置を備えることを特徴とする電子機器。
  15. アクティブマトリクス基板の製造方法において、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、
    前記第１の工程、前記第４の工程及び前記第６の工程の少なくとも１つの工程では請求項１から請求項９いずれかに記載のパターン形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
JP2004124211A 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 Expired - Fee Related JP3788467B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004124211A JP3788467B2 (ja) 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
US10/849,001 US7199033B2 (en) 2003-05-28 2004-05-20 Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
KR1020040037318A KR100620881B1 (ko) 2003-05-28 2004-05-25 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
TW093115084A TWI240596B (en) 2003-05-28 2004-05-26 Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
CNB2004100476870A CN100416752C (zh) 2003-05-28 2004-05-26 图案形成方法、器件及制造方法、电光学装置和电子仪器
US11/508,885 US7365008B2 (en) 2003-05-28 2006-08-24 Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003151284 2003-05-28
JP2004124211A JP3788467B2 (ja) 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005365341A Division JP4075929B2 (ja) 2003-05-28 2005-12-19 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2005012181A JP2005012181A (ja) 2005-01-13
JP3788467B2 true JP3788467B2 (ja) 2006-06-21

Family

ID=34106740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124211A Expired - Fee Related JP3788467B2 (ja) 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法

Country Status (5)

Country Link
US (2) US7199033B2 (ja)
JP (1) JP3788467B2 (ja)
KR (1) KR100620881B1 (ja)
CN (1) CN100416752C (ja)
TW (1) TWI240596B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288913B2 (en) 2013-07-02 2016-03-15 Ricoh Company, Ltd. Wiring board and manufacturing method thereof

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519904C2 (sv) * 2000-12-29 2003-04-22 Amc Centurion Ab Tillverkning av antennanordningar
JP4539032B2 (ja) * 2003-05-28 2010-09-08 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
DE102004035075A1 (de) * 2004-07-20 2006-02-16 Basf Ag Verfahren zur Herstellung wässriger Styrol-Butadien-Polymerdispersionen
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP3807425B2 (ja) * 2004-08-27 2006-08-09 セイコーエプソン株式会社 配線パターン形成方法およびｔｆｔ用ゲート電極の形成方法
JP4399337B2 (ja) * 2004-09-13 2010-01-13 株式会社フューチャービジョン 平面パターンを有する基板およびそれを用いた表示装置
JP4643956B2 (ja) * 2004-09-15 2011-03-02 株式会社フューチャービジョン 表示装置の製造方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP4096933B2 (ja) 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP4311342B2 (ja) * 2004-11-24 2009-08-12 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4792228B2 (ja) * 2005-01-28 2011-10-12 シャープ株式会社 表示装置
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4380552B2 (ja) * 2005-02-04 2009-12-09 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2006221059A (ja) * 2005-02-14 2006-08-24 Future Vision:Kk 表示装置用基板およびこの表示装置用基板を用いた画像表示装置
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
JP4689322B2 (ja) * 2005-03-31 2011-05-25 シャープ株式会社 線パターン形成方法
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
EP1720389B1 (en) * 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
KR101219045B1 (ko) 2005-06-29 2013-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제조방법
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007027588A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007027589A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007095729A (ja) * 2005-09-27 2007-04-12 Seiko Epson Corp パターン配線、およびパターン配線の形成方法、並びに電気光学装置、電子機器
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
JP4640093B2 (ja) * 2005-10-06 2011-03-02 セイコーエプソン株式会社 膜パターンの形成方法、デバイスの製造方法
US8129628B2 (en) * 2005-10-31 2012-03-06 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
KR100756461B1 (ko) * 2005-11-03 2007-09-07 엘지전자 주식회사 재료분사에 의한 패턴 형성방법 및 장치
JP4670596B2 (ja) 2005-11-04 2011-04-13 セイコーエプソン株式会社 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4816209B2 (ja) * 2006-04-05 2011-11-16 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
JP2007286469A (ja) 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP4524680B2 (ja) 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US9580810B2 (en) * 2007-02-27 2017-02-28 Mitsubishi Materials Corporation Dispersion of metal nanoparticles, method for producing the same, and method for synthesizing metal nanoparticles
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
JP5151242B2 (ja) * 2007-05-11 2013-02-27 凸版印刷株式会社 光透過性電磁波シールド部材の製造方法
JP4555320B2 (ja) 2007-06-15 2010-09-29 東京エレクトロン株式会社 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
CN101730938B (zh) * 2007-07-04 2012-10-10 皇家飞利浦电子股份有限公司 在衬底上形成图案化层的方法
JP5251068B2 (ja) * 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
WO2010128673A1 (ja) * 2009-05-07 2010-11-11 日本電気硝子株式会社 ガラス基板及びその製造方法
JP5212277B2 (ja) * 2009-07-02 2013-06-19 コニカミノルタホールディングス株式会社 配線パターンの形成方法
JP2011151172A (ja) * 2010-01-21 2011-08-04 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2012191084A (ja) * 2011-03-11 2012-10-04 Ngk Spark Plug Co Ltd 部品実装基板
JP6115008B2 (ja) 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
US9738807B2 (en) * 2014-10-08 2017-08-22 Kabushiki Kaisha Toshiba Method of forming pattern and pattern
KR101782501B1 (ko) 2014-12-10 2017-09-27 주식회사 엘지화학 고흡수성 수지의 제조 방법
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11081790B2 (en) * 2016-03-11 2021-08-03 Sharp Kabushiki Kaisha Scanned antenna and method of inspecting scanned antenna
US9972271B2 (en) * 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
US20230276685A9 (en) * 2016-08-26 2023-08-31 Najing Technology Corporation Limited Manufacturing method for light emitting device, light emitting device, and hybrid light emitting device
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
KR102773857B1 (ko) * 2018-12-03 2025-02-26 엘지디스플레이 주식회사 전계발광 표시장치
WO2020141445A1 (en) * 2018-12-31 2020-07-09 3M Innovative Properties Company Forming electrical interconnections using capillary microfluidics
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05259300A (ja) 1992-03-13 1993-10-08 Sony Corp 半導体装置
JP3178894B2 (ja) 1992-05-21 2001-06-25 沖電気工業株式会社 半導体装置
JPH06938A (ja) * 1992-06-19 1994-01-11 Shinwa:Kk メタルマスク及びその製造方法
JP3124718B2 (ja) 1995-03-31 2001-01-15 キヤノン株式会社 カラーフィルタの製造方法及び製造装置及びカラーフィルタのフィルタエレメント列内の着色ムラを低減する方法
KR100479000B1 (ko) * 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
ATE434259T1 (de) * 1997-10-14 2009-07-15 Patterning Technologies Ltd Methode zur herstellung eines elektrischen kondensators
CN100550472C (zh) * 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3625196B2 (ja) 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP2002343953A (ja) 2001-05-11 2002-11-29 Canon Inc 半導体装置および光電変換装置
JP2003317945A (ja) * 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP4323257B2 (ja) * 2002-09-24 2009-09-02 コニカミノルタホールディングス株式会社 回路基板の製造方法、回路基板及び回路基板の製造装置
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288913B2 (en) 2013-07-02 2016-03-15 Ricoh Company, Ltd. Wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
CN100416752C (zh) 2008-09-03
US7199033B2 (en) 2007-04-03
TW200427367A (en) 2004-12-01
US20050022374A1 (en) 2005-02-03
KR100620881B1 (ko) 2006-09-14
JP2005012181A (ja) 2005-01-13
KR20040103316A (ko) 2004-12-08
US7365008B2 (en) 2008-04-29
TWI240596B (en) 2005-09-21
CN1574207A (zh) 2005-02-02
US20060286704A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP3823981B2 (ja) パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013984A (ja) 薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005012179A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP4400290B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2006245525A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
CN100514566C (zh) 图案形成方法、器件和有源矩阵型基板的制造方法
JP4572814B2 (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP4075694B2 (ja) デバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050722

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20050906

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060320

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees