[go: up one dir, main page]

JP2005019955A - 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 - Google Patents

薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005019955A
JP2005019955A JP2004094527A JP2004094527A JP2005019955A JP 2005019955 A JP2005019955 A JP 2005019955A JP 2004094527 A JP2004094527 A JP 2004094527A JP 2004094527 A JP2004094527 A JP 2004094527A JP 2005019955 A JP2005019955 A JP 2005019955A
Authority
JP
Japan
Prior art keywords
forming
substrate
thin film
film pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004094527A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004094527A priority Critical patent/JP2005019955A/ja
Priority to US10/849,235 priority patent/US7713578B2/en
Priority to EP04253049A priority patent/EP1482556A3/en
Priority to CNB2004100476866A priority patent/CN100518445C/zh
Priority to TW093114995A priority patent/TWI239297B/zh
Priority to KR1020040037898A priority patent/KR100619486B1/ko
Publication of JP2005019955A publication Critical patent/JP2005019955A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 細線化を良好に実現できる薄膜パターンの形成方法を提供する。
【解決手段】 本発明の薄膜パターンの形成方法は、機能液を基板上に配置することにより薄膜パターンを形成する方法であって、基板上に薄膜パターンに応じたバンクを突設するバンク形成工程Ｓ１と、バンクにＣＦ４プラズマ処理により撥液性を付与する撥液化処理工程Ｓ３と、撥液性を付与されたバンク間に機能液を配置する材料配置工程Ｓ４とを有することを特徴とする。
【選択図】 図３

Description

本発明は、薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器に関するものである。
電子回路や集積回路等の配線を有するデバイスの製造には例えばフォトリソグラフィ法が用いられている。このフォトリソグラフィ法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光性材料を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このフォトリソグラフィ法は真空装置などの大掛かりな設備や複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
これに対して、液滴吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、所謂インクジェット法を用いて基板上に配線パターンを形成する方法が提案されている（例えば、特許文献１参照）。この方法では、金属微粒子等の導電性微粒子を分散した機能液である配線パターン形成用インクを基板に直接パターン塗布し、その後熱処理やレーザ照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィーが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
米国特許第５１３２２４８号明細書
ところで、液滴吐出法を用いて膜厚の厚い膜パターンを形成する場合、１つの液滴の大きさを大きくして吐出する方法が考えられるが、この方法では、液溜まり（バルジ）の発生等の不都合を引き起こす可能性がある。
本発明はこのような事情に鑑みてなされたものであって、液滴吐出法により基板上に配線等の薄膜パターンを形成する際、所望の膜厚を良好に得られる薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の薄膜パターンの形成方法は、基板上に薄膜パターンを形成する薄膜パターンの形成方法であって、前記基板上の所定のパターンにバンクを形成するバンク形成工程と、前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、前記第１材料配置工程と前記第２材料配置工程との間に、前記第１の液滴に含まれる溶媒の少なくとも一部を除去する工程を有することを特徴とする。
本発明によれば、第１材料配置工程で基板上に機能液からなる第１の液滴を配置した後、基板上の機能液に対して中間乾燥処理を行った後にこの乾燥処理された機能液（膜パターン）の上に第２材料配置工程で次の機能液である第２の液滴を配置するようにしたので、第２の液滴は、中間乾燥によりその表面を膜化されている基板上の機能液（膜パターン）の上に円滑に配置される。そして、この処理を複数回繰り返すことにより、薄膜パターンの厚膜化を円滑に実現でき、所望の膜厚を得ることができる。また、薄膜パターンを形成するための機能液を基板上に突設したバンク間に配置する構成であるので、バンク形状に沿って薄膜パターンを所望の形状に円滑にパターニングすることができる。
ここで、中間乾燥工程では、先に基板上に配置された機能液（第１の液滴）の液体成分の一部を除去すればよく、必ずしも全てを除去する必要はないが、全ての液体成分を除去しても問題ない。
また、本発明の薄膜パターンの形成方法は、基板上に薄膜パターンを形成する薄膜パターンの形成方法であって、前記基板上の所定のパターンにバンクを形成するバンク形成工程と、前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、前記第１材料配置工程及び前記第２材料配置工程のうち少なくともいずれか一方の工程と並行して、前記基板上に配置される前記第１の液滴に含まれる液体成分の少なくとも一部を除去する中間乾燥工程を行うことを特徴とする。
すなわち、基板上に配置された液滴をまとめて中間乾燥する構成の他に、第１の液滴を配置しながら（第１の液滴の配置動作と並行して）中間乾燥工程を行うこともできるし、第２の液滴を配置しながら中間乾燥を行うこともできる。こうすることによっても、薄膜パターンの厚膜化を円滑に実現することもできる。ここで、液滴を配置しながらの中間乾燥工程は、第１、第２材料配置工程の双方と並行して行うこともできるし、第１、第２材料配置工程のうちいずれか一方を選択して行うこともできる。
本発明の薄膜パターンの形成方法において、前記第２材料配置工程の前又は後に、前記基板上に配置された前記機能液の上に前記機能液からなる第３の液滴を配置する第３材料配置工程を有することを特徴とする。すなわち、第１、第２、第３材料配置工程を含む複数の材料配置工程で基板上のバンク間に機能液の液滴を順次配置することができ、これら各材料配置工程のうち任意の材料配置工程の間で（あるいは並行して）中間乾燥工程を設けることができる。
そして、前記中間乾燥工程は、加熱処理工程あるいは光照射処理工程を有することにより、基板上に配置された機能液を良好に乾燥処理できる。また、加熱処理条件あるいは光照射処理条件を調整することで基板上の機能液に残存させる液体成分の量を容易に調整することができる。
本発明の薄膜パターンの形成方法において、前記中間乾燥工程の後に、前記バンクに撥液性を付与する撥液化処理工程を行うことを特徴とする。本発明によれば、バンク間に機能液の液滴を配置する際、吐出した液滴の一部がバンク上面等に当たってこの部分の撥液性を低下させる可能性があり、この状態で次の機能液の液滴を吐出すると、吐出した液滴の一部がバンク上に乗った際、バンク間に円滑に流れ落ちずにパターン形状の劣化を引き起こす可能性が生じるが、次の機能液を配置する工程の前に、バンクに撥液性を付与する撥液化処理工程を行うことで、吐出された機能液の液滴の一部がバンク上に乗っても、バンクに撥液性が付与されていることによりバンクからはじかれ、バンク間の底部に流れ落ちるようになる。したがって、吐出された機能液は基板上のバンク間に良好に配置される。ここで、撥液化処理工程としては四フッ化炭素（ＣＦ４）を含む処理ガスを用いたプラズマ処理を用いることができる。これにより、バンクにフッ素基が導入され、バンクは機能液に対して撥液性を有することになる。
本発明の薄膜パターンの形成方法では、前記各材料配置工程のそれぞれで互いに異なる機能液を配置するようにしてもよい。これにより、様々な機能を有する複数の薄膜パターンの積層体が形成される。一方、各材料配置工程でそれぞれ複数回同一材料を配置することにより、前記機能液に含まれる機能材料からなる薄膜パターンの厚膜化を円滑に行うことができる。各材料配置工程で互いに異なる機能液を配置する場合には、例えば第１材料配置工程で配置する機能液に含まれる第１の機能材料を、第２材料配置工程で配置する機能液に含まれる第２の機能材料と基板との密着層形成用材料とすることができる。
また、第１材料配置工程の機能液に含まれる液体成分（溶媒）と第２材料配置工程の機能液に含まれる液体成分（溶媒）とは同じ溶媒であってもよいし、異なる溶媒であってもよい。なお、同じ溶媒とすれば互いに積層される機能液どうしの親和性が向上されるので好ましい。なお、所望の親和性が得られる程度であれば、溶媒は異なっていてもよい。
本発明の薄膜パターンの形成方法は、前記機能液には導電性微粒子が含まれることを特徴とする。あるいは、前記機能液には、熱処理、又は光処理により導電性を発現する材料が含まれることを特徴とする。本発明によれば、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。また、導電性微粒子の他に有機ＥＬ等の発光素子形成材料やＲ・Ｇ・Ｂのインク材料を用いることで、有機ＥＬ装置やカラーフィルタを有する液晶表示装置等の製造にも適用することができる。
本発明のアクティブマトリクス基板の製造方法は、基板上に薄膜パターンを形成する工程を有するアクティブマトリクス基板の製造方法において、上記記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とする。
本発明によれば、薄膜パターンの厚膜化を円滑に実現でき、所望の膜厚を得ることができる。また、薄膜パターンを形成するための液滴を基板上に突設したバンク間に配置する構成であるので、バンク形状に沿って薄膜パターンを所望の形状に円滑にパターニングすることができる。したがって、所望性能を有するアクティブマトリクス基板を製造することができる。
本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、形成パターンにバンクを形成するバンク形成工程と、前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、前記第１材料配置工程と前記第２材料配置工程との間に、前記第１の液滴に含まれる溶媒の少なくとも一部を除去する工程を有することを特徴とする。
本発明によれば、薄膜パターンの厚膜化を円滑に実現でき、所望の膜厚を得ることができる。また、薄膜パターンを形成するための液滴を基板上に突設したバンク間に配置する構成であるので、バンク形状に沿って薄膜パターンを所望の形状に円滑にパターニングすることができる。したがって、所望性能を有するアクティブマトリクス基板を製造することができる。
本発明のアクティブマトリクス基板の製造方法は、アクティブマトリクス基板の製造方法において、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、形成パターンにバンクを形成するバンク形成工程と、前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、前記第１材料配置工程及び前記第２材料配置工程のうち少なくともいずれか一方の工程と並行して、前記基板上に配置される前記第１の液滴に含まれる液体成分の少なくとも一部を除去する中間乾燥工程を行うことを特徴とする。
本発明によれば、薄膜パターンの厚膜化を円滑に実現でき、所望の膜厚を得ることができる。また、薄膜パターンを形成するための液滴を基板上に突設したバンク間に配置する構成であるので、バンク形状に沿って薄膜パターンを所望の形状に円滑にパターニングすることができる。したがって、所望性能を有するアクティブマトリクス基板を製造することができる。
本発明のデバイスの製造方法は、基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、上記記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とする。本発明によれば、所望のパターン形状を有し、所望の膜厚を有する薄膜パターンを有するデバイスを得ることができる。
本発明の電気光学装置は、上記記載のデバイスの製造方法を用いて製造されたデバイスを備えることを特徴とする。また、本発明の電子機器は、上記記載の電気光学装置を備えることを特徴とする。本発明によれば、所望の膜厚を有する配線パターンを有する電気光学装置及び電子機器を得ることができる。
以下、本発明の薄膜パターンの形成方法及びデバイスの製造方法の一実施形態について図面を参照しながら説明する。本実施形態では、液滴吐出法により液滴吐出ヘッドの吐出ノズルから導電性微粒子を含む配線パターン（薄膜パターン）形成用インク（機能液）を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
まず、使用するインク（機能液）について説明する。液体材料である配線パターン形成用インクは導電性微粒子を分散媒に分散した分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。本実施形態では、導電性微粒子として、例えば、金、銀、銅、アルミニウム、パラジウム、マンガン、及びニッケルのうちの少なくともいずれか１つを含有する材料の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと後述する液滴吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法によりインクを吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インクのノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、インクの基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いてインクを液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
配線パターンが形成される基板としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式等が挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液体材料の一滴の量は例えば１〜３００ナノグラムである。
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造する液滴吐出装置（インクジェット装置）が用いられる。
図１は液滴吐出装置ＩＪの概略構成を示す斜視図である。図１において、液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７はこの液滴吐出装置ＩＪによりインクを配置される基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＸ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＸ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４にはＸ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。更に、制御装置ＣＯＮＴは、Ｘ軸方向駆動モータ２に対して液滴吐出ヘッド１のＸ軸方向への移動を制御する駆動パルス信号を供給するとともに、Ｙ軸方向駆動モータ３に対してステージ７のＹ軸方向への移動を制御する駆動パルス信号を供給する。
クリーニング機構８は液滴吐出ヘッド１をクリーニングするものであって、図示しないＹ軸方向駆動モータを備えている。このＹ軸方向駆動モータの駆動により、クリーニング機構８はＹ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５はここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布されたインクに含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｙ軸方向を走査方向、Ｙ軸方向と直交するＸ軸方向を非走査方向とする。したがって、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＸ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド１の角度を調整することでノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節可能としてもよい。
図２はピエゾ方式による液体材料の吐出原理を説明するための図である。図２において、液体材料（配線パターン形成用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、吐出ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることによりピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることによりピエゾ素子２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
次に、本発明の配線パターンの形成方法の一実施形態について図３、図４及び図５を参照しながら説明する。図３は本実施形態に係る配線パターンの形成方法の一例を示すフローチャート図、図４及び図５は形成手順を示す模式図である。
図３に示すように、本実施形態に係る配線パターンの形成方法は、上述した配線パターン形成用インクを基板上に配置し、基板上に導電膜配線パターンを形成するものであって、基板上に配線パターンに応じたバンクを所定パターンに形成するバンク形成工程Ｓ１と、バンク間の残渣を除去する残渣処理工程Ｓ２と、バンクに撥液性を付与する撥液化処理工程Ｓ３と、残渣を除去されたバンク間に液滴吐出法に基づいてインク（第１の液滴）を配置し、第１のパターンを形成する材料配置工程（第１材料配置工程）Ｓ４と、インクの液体成分の少なくとも一部を除去する中間乾燥工程Ｓ５と、焼成工程Ｓ７とを有している。ここで、中間乾燥工程Ｓ５の後、所定のパターン描画が終了したかどうかが判断され（ステップＳ６）、パターン描画が終了したら焼成工程Ｓ７が行われ、一方、パターン描画が終了していなかったら、再び基板上のバンク間に形成されたパターン（第１のパターン）上にインク（第２の液滴）を配置する材料配置工程（第２材料配置工程）Ｓ４が行われ、先に基板上に配置されているインクの上に次のインクが配置される。
以下、各工程毎に詳細に説明する。本実施形態では基板Ｐとしてガラス基板が用いられる。
＜バンク形成工程＞
まず、有機材料塗布前に表面改質処理として、基板Ｐに対してＨＭＤＳ処理が施される。ＨＭＤＳ処理は、ヘキサメチルジシラサン（(ＣＨ３)３ＳｉＮＨＳｉ(ＣＨ３)３）を蒸気状にして塗布する方法である。これにより、図４（ａ）に示すように、バンクと基板Ｐとの密着性を向上する密着層としてのＨＭＤＳ層３２が基板Ｐ上に形成される。
バンクは仕切部材として機能する部材であり、バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板ＰのＨＭＤＳ層３２上にバンクの高さに合わせて有機系感光性材料３１を塗布し、その上にレジスト層を塗布する。そして、バンク形状（配線パターン）に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物又は有機物で機能液に対し親液性を示す材料で上層が有機物で撥液性を示す材料で構成された２層以上でバンクを形成してもよい。これにより、図４（ｂ）に示されるように、配線パターン形成予定領域の周辺を囲むようにバンクＢ、Ｂが突設される。
バンクを形成する有機材料としては、液体材料に対してもともと撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化（フッ素化）が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、フェノール樹脂、メラミン樹脂等の高分子材料を用いることが可能である。
＜残渣処理工程＞
基板Ｐ上にバンクＢ、Ｂが形成されると、フッ酸処理が施される。フッ酸処理は、例えば２．５％フッ酸水溶液でエッチングを施すことでバンクＢ、Ｂ間のＨＭＤＳ層３２を除去する処理である。フッ酸処理では、バンクＢ、Ｂがマスクとして機能し、バンクＢ、Ｂ間に形成された溝部３４の底部３５にある有機物であるＨＭＤＳ層３２が除去される。これにより残渣であるＨＭＤＳが除去される。
ここで、フッ酸処理ではバンクＢ、Ｂ間の底部３５のＨＭＤＳ（有機物）が完全に除去されない場合がある。あるいは、バンクＢ、Ｂ間の底部３５にバンク形成時のレジスト（有機物）が残っている場合もある。そこで、次に、バンクＢ、Ｂ間の底部３５におけるバンク形成時の有機物（レジストやＨＭＤＳ）残渣を除去するために、基板Ｐに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ２プラズマ処理等を選択できる。ここではＯ２プラズマ処理を実施する。
Ｏ２プラズマ処理は、基板Ｐに対してプラズマ放電電極からプラズマ状態の酸素を照射する。Ｏ２プラズマ処理の条件の一例として、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍＬ／ｍｉｎ、プラズマ放電電極に対する基板１の相対移動速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃である。
そして、基板Ｐがガラス基板の場合、その表面は配線パターン形成用材料に対して親液性を有しているが、本実施形態のように残渣処理のためにＯ２プラズマ処理や紫外線照射処理を施すことで、バンクＢ、Ｂ間で露出する基板Ｐ表面（底部３５）の親液性を高めることができる。ここで、バンク間の底部３５のインクに対する接触角が１５度以下となるように、Ｏ２プラズマ処理や紫外線照射処理が行われることが好ましい。
また、このＯ２プラズマ処理を例えば有機ＥＬ装置における電極に対して行うことにより、この電極の仕事関数を調整することができる。
また、ここでは、残渣処理の一部としてフッ酸処理を行うように説明したが、Ｏ２プラズマ処理あるいは紫外線照射処理によりバンク間の底部３５の残渣を十分に除去できる場合は、フッ酸処理は行わなくてもよい。また、ここでは、残渣処理としてＯ２プラズマ処理又は紫外線照射処理のいずれか一方を行うように説明したが、もちろん、Ｏ２プラズマ処理と紫外線照射処理とを組み合わせてもよい。
＜撥液化処理工程＞
続いて、バンクＢに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化炭素ガス流量が５０〜１００ｍＬ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、バンクＢ、Ｂに対して高い撥液性が付与される。なお、上述した親液化処理としてのＯ２プラズマ処理は、バンクＢの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Ｏ２プラズマによる前処理がなされた方がよりフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２プラズマ処理することが好ましい。
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理したバンク間の基板Ｐ露出部に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。また、バンクＢ、Ｂについては、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
＜第１材料配置工程＞
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、配線パターン形成用インクの液滴（第１の液滴）が基板Ｐ上のバンクＢ、Ｂ間に配置される。なお、ここでは、機能液（配線パターン用インク）として、導電性微粒子を溶媒（分散媒）に分散させた分散液を吐出する。ここで用いられる導電性微粒子は、金、銀、銅、パラジウム、ニッケルのいずれかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などが用いられる。材料配置工程では、図４（ｃ）に示すように、液滴吐出ヘッド１から配線パターン形成用材料を含むインクを液滴にして吐出する。吐出された液滴は、図４（ｄ）に示すように、基板Ｐ上のバンクＢ、Ｂ間の溝部３４に配置される。液滴吐出の条件としては、例えば、インク重量４ｎｇ／ｄｏｔ、インク速度（吐出速度）５〜７ｍ／ｓｅｃで行うことできる。また、液滴を吐出する雰囲気は、温度６０℃以下、湿度８０％以下に設定されていることが好ましい。これにより、液滴吐出ヘッド１の吐出ノズルが目詰まりすることなく安定した液滴吐出を行うことができる。
このとき、液滴が吐出される配線パターン形成予定領域（すなわち溝部３４）はバンクＢ、Ｂに囲まれているので、液滴が所定位置以外に拡がることを阻止できる。また、バンクＢ、Ｂには撥液性が付与されているため、吐出された液滴の一部がバンクＢ上に乗っても、バンク表面が撥液性となっていることによりバンクＢからはじかれ、バンク間の溝部３４に流れ落ちるようになる。さらに、基板Ｐが露出している溝部３４の底部３５は親液性を付与されているため、吐出された液滴が底部３５にてより拡がり易くなり、これによりインクは所定位置内で均一に配置される。
＜中間乾燥工程＞
基板Ｐに液滴を吐出した後、液体成分である分散媒の除去及び膜厚確保のため、乾燥処理をする。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば１８０℃加熱を６０分間程度、あるいは８０℃加熱を５分間程度行う。乾燥処理する雰囲気は大気中であっても大気中でなくてもよい。例えば窒素（Ｎ２）雰囲気下で行ってもよい。あるいは、ランプアニールによる光照射処理によって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザ、アルゴンレーザ、炭酸ガスレーザ、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。そして、この中間乾燥工程により、分散媒の少なくとも一部が除去され、図５（ａ）に示すように、その表面が膜化されたインクからなる膜パターンが形成される。
また、乾燥条件によっては、基板Ｐ上に配置された機能液（膜パターン）を多孔体に変換することができる。例えば１２０℃加熱を５分間程度、あるいは１８０℃加熱を６０分間程度行うことにより、基板Ｐ上に配置された機能液を乾燥し、第１層目の膜パターンとしての多孔体に変換することができる。基板Ｐ上に形成される第１層目としての膜パターンを多孔体にすることにより、次の第２材料配置工程で配置する液滴（第２の液滴）は、基板Ｐ上に配置されている前記多孔体に染み込むため、バンクＢ、Ｂ間に良好に配置される。
＜第２材料配置工程＞
基板Ｐ上のインクに対して乾燥処理を行ったら、図５（ｂ）に示すように、この基板Ｐ上のインク（膜パターン）の上に次のインクの液滴（第２の液滴）が配置される。液滴吐出ヘッド１より吐出されたインクの液滴は、基板Ｐ上の膜パターンの上で濡れ拡がる。ここで、上述したように、第１層目の膜パターンを多孔体とすることで、この多孔体は受容膜としての機能を有するため、次に配置する液滴（第２の液滴）は、前記多孔体に染み込み、バンクＢ、Ｂ間に良好に配置される。
なお、第１層目の膜パターンを多孔体に変換しなくてもよい。このとき、基板Ｐ上の膜パターンの表面は吐出された液滴により再溶解する。これにより、吐出された液滴は膜パターンの上で良好に濡れ拡がる。そして、中間乾燥工程と材料配置工程とを繰り返すことで、図５（ｃ）に示すように、インクの液滴が複数層積層され、膜厚の厚い配線パターン（薄膜パターン）３３が形成される。また、第１層目の膜パターンを多孔体にすることで、緻密性の高い配線パターン（膜パターン）３３が形成される。
＜焼成工程＞
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。たとえば、有機物からなるコーティング材を除去するためには、約３００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、図５（ｄ）に示すように、導電性膜に変換される。
ところで、インクの液滴を複数層積層する際に際し、インクの液滴を基板Ｐ上に吐出後、中間乾燥処理を施した後、次の液滴を基板Ｐ上に吐出する前に、バンクＢに撥液性を付与する撥液化処理を再度行うことができる。第１材料配置工程で吐出したインクの液滴がバンクＢの例えば上面等に当たるとその部分の撥液性が低下する可能性が生じるが、第２材料配置工程を行う前に撥液化処理を再度行うことによりバンクＢは撥液性を有することになり、これにより、第２材料配置工程で吐出したインクの液滴はバンクＢの上面に乗っても溝部３４内に円滑に流れ落ちる。
また、ここでは、第１材料配置工程で用いる機能液と第２材料配置工程で用いる機能液とは同じ材料からなるように説明したが、互いに異なる材料であってもよい。例えば、第１材料配置工程では、マンガン等を含有する機能液を配置し、第２材料配置工程では、銀等を含有する機能液を配置することにより、マンガン層を銀と基板との密着層として用いることができる。
なお、焼成工程の後、基板Ｐ上に存在するバンクＢ、Ｂをアッシング剥離処理により除去することができる。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンク（レジスト）とを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離することができる。一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、Ｏ３（オゾン）を分解して反応性ガスのＯ*（活性酸素）に変え、このＯ*とバンクとを反応させる。Ｏ*と反応したバンクは、ＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離される。基板Ｐに対してアッシング剥離処理を施すことにより、基板Ｐからバンクが除去される。
以上説明したように、バンク間の溝部にインクの液滴を２回以上吐出して配線パターンを形成する際、２回目以降の吐出の際には、その前に基板上に配置したインクを乾燥してから、次のインク吐出を行うようにしたので、次のインクの液滴は、中間乾燥工程Ｓ５によりその表面を膜化されている基板上の膜パターン（インク）の上に円滑に配置される。そして、この処理を複数回繰り返すことにより、配線パターンの厚膜化を円滑に実現でき、所望の膜厚を得ることができる。
なお、上記実施形態では、第１及び第２材料配置工程により基板上のバンク間に機能液を配置するように説明したが、もちろん、第１、第２材料配置工程とは別の第３材料配置工程を含む任意の複数回の材料配置工程により機能液を順次積層してもよい。この場合、中間乾燥工程を、複数の材料配置工程のうち任意の材料配置工程の間に設ける構成とすることができる。
また、上述したように、基板Ｐ上に設けられた膜パターン（下層）を多孔体とすることで、吐出ヘッド１より吐出された機能液は基板Ｐ上の多孔体（下層）へ染み込むので、機能液（膜パターン）を複数積層するとき、その積層時の液滴吐出量を徐々に多くしてもよい。
また、第１層目（下層）を有機銀化合物で形成し、第２層目（上層）を銀微粒子で形成してもよい。また、第１層目を銀微粒子で形成し、第２層目を有機銀化合物で形成してもよい。また、各層を形成するために基板Ｐ上に機能液を配置する際、例えば第１層目を形成するための機能液をディスペンサーを使って配置し、第２層目を形成するための機能液をインクジェットヘッドを使って配置するようにしてもよい。
また、上記実施形態では、中間乾燥工程を、複数回の材料配置工程の間で行うように説明したが、材料配置工程と並行して行うようにしてもよい。例えば、基板Ｐを加熱装置（ホットプレート等）で加熱しながら基板Ｐ上に液滴を配置してもよいし、光を照射しながら液滴を配置するようにしてもよい。こうすることによっても、薄膜パターンの厚膜化を円滑に実現することもできる。また、液滴を配置しながらの中間乾燥工程は、複数回の材料配置工程のうち全ての材料配置工程と並行して行ってもよいし、選択された所定の材料配置工程と並行して行ってもよい。
なお、上記実施形態における機能液は、導電性微粒子を分散媒に分散したものであるものとして説明したが、例えば有機銀化合物などの導電性材料をジエチレングリコールジエチルエーテルなどの溶媒（分散媒）に分散したものを機能液として用いることが可能である。この場合、上記焼成工程において、基板上に吐出後の機能液（有機銀化合物）に対して、導電性を得るために熱処理あるいは光処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる。例えば、有機銀化合物の有機分を除去するには、約２００℃で焼成する。これにより、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
＜電気光学装置＞
本発明の電気光学装置の一例である液晶表示装置について説明する。図６は本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図７は図６のＨ−Ｈ’線に沿う断面図である。図８は液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図９は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
図６及び図７において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図８に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図７に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
図９はボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であって、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、上記実施形態の配線パターンの形成方法によりゲート配線６１がガラス基板Ｐ上のバンクＢ、Ｂ間に形成されている。
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリコン（ａ−Ｓｉ）層からなる半導体層６３が積層されている。このゲート配線部分に対向する半導体層６３の部分がチャネル領域とされている。半導体層６３上には、オーミック接合を得るための例えばｎ+型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積層されており、チャネル領域の中央部における半導体層６３上には、チャネルを保護するためのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲート絶縁膜６２、半導体層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
さらに、接合層６４ａ、６４ｂ及びＩＴＯからなる画素電極１９も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上にそれぞれバンク６６…を突設し、これらバンク６６…間に上述した液滴吐出装置ＩＪを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
なお、上記実施形態では、ＴＦＴ３０を液晶表示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに応用が可能である。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入し励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。そして、上記のＴＦＴ３０を有する基板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することができる。本発明におけるデバイス（電気光学装置）の範囲にはこのような有機ＥＬデバイスをも含むものである。
図１０は、前記液滴吐出装置ＩＪにより一部の構成要素が製造された有機ＥＬ装置の側断面図である。図１０を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１０において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、および封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１および発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２および発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
次に、本発明の膜パターンの形成方法によって形成される膜パターンを、プラズマ型表示装置に適用した例について説明する。
図１１は、本実施形態のプラズマ型表示装置５００の分解斜視図を示している。
プラズマ型表示装置５００は、互いに対向して配置された基板５０１、５０２、及びこれらの間に形成される放電表示部５１０を含んで構成される。
放電表示部５１０は、複数の放電室５１６が集合されたものである。複数の放電室５１６のうち、赤色放電室５１６（Ｒ）、緑色放電室５１６（Ｇ）、青色放電室５１６（Ｂ）の３つの放電室５１６が対になって１画素を構成するように配置されている。
基板５０１の上面には所定の間隔でストライプ状にアドレス電極５１１が形成され、アドレス電極５１１と基板５０１の上面とを覆うように誘電体層５１９が形成されている。誘電体層５１９上には、アドレス電極５１１、５１１間に位置しかつ各アドレス電極５１１に沿うように隔壁５１５が形成されている。隔壁５１５は、アドレス電極５１１の幅方向左右両側に隣接する隔壁と、アドレス電極５１１と直交する方向に延設された隔壁とを含む。また、隔壁５１５によって仕切られた長方形状の領域に対応して放電室５１６が形成されている。
また、隔壁５１５によって区画される長方形状の領域の内側には蛍光体５１７が配置されている。蛍光体５１７は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室５１６（Ｒ）の底部には赤色蛍光体５１７（Ｒ）が、緑色放電室５１６（Ｇ）の底部には緑色蛍光体５１７（Ｇ）が、青色放電室５１６（Ｂ）の底部には青色蛍光体５１７（Ｂ）が各々配置されている。
一方、基板５０２には、先のアドレス電極５１１と直交する方向に複数の表示電極５１２がストライプ状に所定の間隔で形成されている。さらに、これらを覆うように誘電体層５１３、及びＭｇＯなどからなる保護膜５１４が形成されている。
基板５０１と基板５０２とは、前記アドレス電極５１１…と表示電極５１２…を互いに直交させるように対向させて相互に貼り合わされている。
上記アドレス電極５１１と表示電極５１２は図示略の交流電源に接続されている。各電極に通電することにより、放電表示部５１０において蛍光体５１７が励起発光し、カラー表示が可能となる。
本実施形態では、上記アドレス電極５１１、及び表示電極５１２がそれぞれ、上述した配線パターン形成方法に基づいて形成されているため、小型・薄型化が実現され、断線等の不良が生じない高品質のプラズマ型表示装置を得ることができる。
また、上述した実施形態においては、本発明に係るパターン形成方法を使って、ＴＦＴ（薄膜トランジスタ）のゲート配線を形成しているが、ソース電極、ドレイン電極、画素電極などの他の構成要素を製造することも可能である。以下、ＴＦＴを製造する方法について図１２〜図１５を参照しながら説明する。
図１２に示すように、まず、洗浄したガラス基板６１０の上面に、１画素ピッチの１／２０〜１／１０の溝６１１ａを設けるための第１層目のバンク６１１が、フォトリソグラフィ法に基づいて形成される。このバンク６１１としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク６１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク６１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク６１１の、吐出インクに対する接触角としては、４０°以上、またガラス面の接触角としては、１０°以下を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば導電性微粒子（テトラデカン溶媒）に対する処理後の接触角は、バンク６１１の素材としてアクリル樹脂系を採用した場合には約５４．０°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、プラズマパワー５５０Ｗのもと、４フッ化メタンガスを０．１Ｌ／ｍｉｎで供給する処理条件下で得たものである。
上記第１層目のバンク形成工程に続くゲート走査電極形成工程（第１回目の導電性パターン形成工程）では、バンク６１１で区画された描画領域である前記溝６１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極６１２を形成する。そして、ゲート走査電極６１２を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極６１２は、バンク６１１に十分な撥液性が予め与えられているので、溝６１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板６１０上には、バンク６１１とゲート走査電極６１２からなる平坦な上面を備えた第１の導電層Ａ１が形成される。
また、溝６１１ａ内における良好な吐出結果を得るためには、図１２に示すように、この溝６１１ａの形状として準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
次に、図１３に示すように、プラズマＣＶＤ法によりゲート絶縁膜６１３、活性層６１０、コンタクト層６０９の連続成膜を行う。ゲート絶縁膜６１３として窒化シリコン膜、活性層６１０としてアモルファスシリコン膜、コンタクト層６０９としてｎ＋シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
上記半導体層形成工程に続く第２層目のバンク形成工程では、図１４に示すように、ゲート絶縁膜６１３の上面に、１画素ピッチの１／２０〜１／１０でかつ前記溝６１１ａと交差する溝６１４ａを設けるための２層目のバンク６１４を、フォトリソグラフィ法に基づいて形成する。このバンク６１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク６１４に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク６１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク６１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
上記第２層目のバンク形成工程に続くソース・ドレイン電極形成工程（第２回目の導電性パターン形成工程）では、バンク６１４で区画された描画領域である前記溝６１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、図１５に示すように、前記ゲート走査電極６１２に対して交差するソース電極６１５及びソース電極６１６が形成される。そして、ソース電極６１５及びドレイン電極６１６を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極６１５及びドレイン電極６１６は、バンク６１４に十分な撥液性が予め与えられているので、溝６１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
また、ソース電極６１５及びドレイン電極６１６を配置した溝６１４ａを埋めるように絶縁材料６１７が配置される。以上の工程により、基板６１０上には、バンク６１４と絶縁材料６１７からなる平坦な上面６２０が形成される。
そして、絶縁材料６１７にコンタクトホール６１９を形成するとともに、上面６２０上にパターニングされた画素電極（ＩＴＯ）６１８を形成し、コンタクトホール６１９を介してドレイン電極６１６と画素電極６１８とを接続することで、ＴＦＴが形成される。
図１６は、液晶表示装置の別の実施形態を示す図である。
図１６に示す液晶表示装置（電気光学装置）９０１は、大別するとカラーの液晶パネル（電気光学パネル）９０２と、液晶パネル９０２に接続される回路基板９０３とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル９０２に付設されている。
液晶パネル９０２は、シール材９０４によって接着された一対の基板９０５ａ及び基板９０５ｂを有し、これらの基板９０５ｂと基板９０５ｂとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板９０５ａ及び基板９０５ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板９０５ａ及び基板９０５ｂの外側表面には偏光板９０６ａ及び偏光板９０６ｂが貼り付けられている。なお、図１６においては、偏光板９０６ｂの図示を省略している。
また、基板９０５ａの内側表面には電極９０７ａが形成され、基板９０５ｂの内側表面には電極９０７ｂが形成されている。これらの電極９０７ａ、９０７ｂはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極９０７ａ、９０７ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成されている。基板９０５ａは、基板９０５ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子９０８が形成されている。これらの端子９０８は、基板９０５ａ上に電極９０７ａを形成するときに電極９０７ａと同時に形成される。従って、これらの端子９０８は、例えばＩＴＯによって形成されている。これらの端子９０８には、電極９０７ａから一体に延びるもの、及び導電材（不図示）を介して電極９０７ｂに接続されるものが含まれる。
回路基板９０３には、配線基板９０９上の所定位置に液晶駆動用ＩＣとしての半導体素子９００が実装されている。なお、図示は省略しているが、半導体素子９００が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板９０９は、例えばポリイミド等の可撓性を有するベース基板９１１の上に形成されたＣｕ等の金属膜をパターニングして配線パターン９１２を形成することによって製造されている。
本実施形態では、液晶パネル９０２における電極９０７ａ、９０７ｂ及び回路基板９０３における配線パターン９１２が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、電気特性の不均一が解消された高品質の液晶表示装置を得ることができる。
なお、前述した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ（ＴＦＴ）を形成し、各ＴＦＴに対し画素電極を形成する。また、各ＴＦＴに電気的に接続する配線（ゲート配線、ソース配線）を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリクス型の液晶パネルにも本発明を適用することができる。
他の実施形態として、非接触型カード媒体の実施形態について説明する。図１７に示すように、本実施形態に係る非接触型カード媒体（電子機器）７００は、カード基体７０２とカードカバー７１８から成る筐体内に、半導体集積回路チップ７０８とアンテナ回路７１２を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。本実施形態では、上記アンテナ回路７１２が、上記実施形態に係る配線パターン形成方法によって形成されている。
なお、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
＜電子機器＞
本発明の電子機器の具体例について説明する。
図１８（ａ）は携帯電話の一例を示した斜視図である。図１８（ａ）において、１６００は携帯電話本体を示し、１６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ｂ）はワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１８（ｂ）において、１７００は情報処理装置、１７０１はキーボードなどの入力部、１７０３は情報処理本体、１７０２は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ｃ）は腕時計型電子機器の一例を示した斜視図である。図１８（ｃ）において、１８００は時計本体を示し、１８０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１８（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置を備えたものであり、所望の膜厚を有する配線パターンを有している。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
また、上記実施形態では、薄膜パターンを導電性膜とする構成としたが、これに限られず、例えば液晶表示装置において表示画像をカラー化するために用いられているカラーフィルタにも適用可能である。このカラーフィルタは、基板に対してＲ（赤）、Ｇ（緑）、Ｂ（赤）のインク（液体材料）を液滴として所定パターンで配置することで形成することができるが、基板に対して所定パターンに応じたバンクを形成し、このバンクに撥液性を付与してからインクを配置してカラーフィルタを形成することで、高性能なおカラーフィルタを有する液晶表示装置を製造することができる。
液滴吐出装置の概略斜視図である。 ピエゾ方式による液体材料の吐出原理を説明するための図である。 本発明の薄膜パターンの形成方法の一実施形態を示すフローチャート図である。 本発明の薄膜パターンを形成する手順の一例を示す模式図である。 本発明の薄膜パターンを形成する手順の一例を示す模式図である。 液晶表示装置を対向基板の側から見た平面図である。 図７のＨ−Ｈ’線に沿う断面図である。 液晶表示装置の等価回路図である。 液晶表示装置の部分拡大断面図である。 有機ＥＬ装置の部分拡大断面図である。 プラズマ型表示装置の分解斜視図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 薄膜トランジスタを製造する工程を説明するための図である。 液晶表示装置の別形態を示す図である。 非接触型カード媒体の分解斜視図である。 本発明の電子機器の具体例を示す図である。
符号の説明
３３…配線パターン（薄膜パターン）、３４…溝部、３５…底部、
１００…液晶表示装置（電気光学装置）、７００…非接触型カード媒体（電子機器）、
Ｂ…バンク、Ｐ…基板

Claims (15)

  1. 基板上に薄膜パターンを形成する薄膜パターンの形成方法であって、
    前記基板上の所定のパターンにバンクを形成するバンク形成工程と、
    前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、
    前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、
    前記第１材料配置工程と前記第２材料配置工程との間に、前記第１の液滴に含まれる溶媒の少なくとも一部を除去する工程を有することを特徴とする薄膜パターンの形成方法。
  2. 基板上に薄膜パターンを形成する薄膜パターンの形成方法であって、
    前記基板上の所定のパターンにバンクを形成するバンク形成工程と、
    前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、
    前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、
    前記第１材料配置工程及び前記第２材料配置工程のうち少なくともいずれか一方の工程と並行して、前記基板上に配置される前記第１の液滴に含まれる液体成分の少なくとも一部を除去する中間乾燥工程を行うことを特徴とする薄膜パターンの形成方法。
  3. 前記第２材料配置工程の前又は後に、前記基板上に配置された前記機能液の上に前記機能液からなる第３の液滴を配置する第３材料配置工程を有することを特徴とする請求項１又は２記載の薄膜パターンの形成方法。
  4. 前記中間乾燥工程は、加熱処理工程を有することを特徴とする請求項１〜３のいずれか一項記載の薄膜パターンの形成方法。
  5. 前記中間乾燥工程は、光照射処理工程を有することを特徴とする請求項１〜４のいずれか一項記載の薄膜パターンの形成方法。
  6. 前記中間乾燥工程の後に、前記バンクに撥液性を付与する撥液化処理工程を行うことを特徴とする請求項１〜５のいずれか一項記載の薄膜パターンの形成方法。
  7. 前記各材料配置工程のそれぞれで互いに異なる機能液を配置することを特徴とする請求項１〜６のいずれか一項記載の薄膜パターンの形成方法。
  8. 前記機能液には導電性微粒子が含まれることを特徴とする請求項１〜７のいずれか一項記載の薄膜パターンの形成方法。
  9. 前記機能液には、熱処理、又は光処理により導電性を発現する材料が含まれることを特徴とする請求項１〜７のいずれか一項記載の薄膜パターンの形成方法。
  10. 基板上に薄膜パターンを形成する工程を有するアクティブマトリクス基板の製造方法において、
    請求項１〜請求項９のいずれか一項記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とするアクティブマトリクス基板の製造方法。
  11. アクティブマトリクス基板の製造方法において、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、
    形成パターンに応じてバンクを形成するバンク形成工程と、
    前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、
    前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、
    前記第１材料配置工程と前記第２材料配置工程との間に、前記第１の液滴に含まれる溶媒の少なくとも一部を除去する工程を有することを特徴とするアクティブマトリクス基板の製造方法。
  12. アクティブマトリクス基板の製造方法において、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、
    形成パターンにバンクを形成するバンク形成工程と、
    前記バンク間に第１の液滴を配置し、第１のパターンを形成する第１材料配置工程と、
    前記第１のパターン上に第２の液滴を配置する第２材料配置工程とを有し、
    前記第１材料配置工程及び前記第２材料配置工程のうち少なくともいずれか一方の工程と並行して、前記基板上に配置される前記第１の液滴に含まれる液体成分の少なくとも一部を除去する中間乾燥工程を行うことを特徴とするアクティブマトリクス基板の製造方法。
  13. 基板上に薄膜パターンを形成する工程を有するデバイスの製造方法において、
    請求項１〜請求項９のいずれか一項記載の薄膜パターンの形成方法により、前記基板上に薄膜パターンを形成することを特徴とするデバイスの製造方法。
  14. 請求項１３記載のデバイスの製造方法を用いて製造されたデバイスを備えることを特徴とする電気光学装置。
  15. 請求項１４記載の電気光学装置を備えることを特徴とする電子機器。
JP2004094527A 2003-05-30 2004-03-29 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 Withdrawn JP2005019955A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004094527A JP2005019955A (ja) 2003-05-30 2004-03-29 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US10/849,235 US7713578B2 (en) 2003-05-30 2004-05-20 Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus
EP04253049A EP1482556A3 (en) 2003-05-30 2004-05-24 Method for fabricating thin film pattern and corresponding devices.
CNB2004100476866A CN100518445C (zh) 2003-05-30 2004-05-26 薄膜图案形成方法及器件的制造方法
TW093114995A TWI239297B (en) 2003-05-30 2004-05-26 Method for fabricating thin film pattern, method for fabricating device, electro-optical apparatus, and electronic apparatus
KR1020040037898A KR100619486B1 (ko) 2003-05-30 2004-05-27 박막 패턴의 형성 방법 및 디바이스의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003155861 2003-05-30
JP2004094527A JP2005019955A (ja) 2003-05-30 2004-03-29 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2005019955A true JP2005019955A (ja) 2005-01-20

Family

ID=33134388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094527A Withdrawn JP2005019955A (ja) 2003-05-30 2004-03-29 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器

Country Status (6)

Country Link
US (1) US7713578B2 (ja)
EP (1) EP1482556A3 (ja)
JP (1) JP2005019955A (ja)
KR (1) KR100619486B1 (ja)
CN (1) CN100518445C (ja)
TW (1) TWI239297B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179880A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、及びそれらの作製方法、並びにテレビジョン装置
JP2006198560A (ja) * 2005-01-21 2006-08-03 Nitto Denko Corp 印刷用シートの製造方法、印刷用シート及び印刷シート
JP2006253661A (ja) * 2005-02-10 2006-09-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法
JP2006319161A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2007073950A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007095630A (ja) * 2005-09-30 2007-04-12 Toppan Printing Co Ltd インキ吐出印刷物
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP2009140689A (ja) * 2007-12-05 2009-06-25 Seiko Epson Corp 有機ｅｌ装置および電子機器
KR100926472B1 (ko) * 2006-04-19 2009-11-13 세이코 엡슨 가부시키가이샤 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP2010034007A (ja) * 2008-07-31 2010-02-12 Sony Corp 転写シートおよび転写シートの形成方法
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法
US7892607B2 (en) 2005-05-16 2011-02-22 Seiko Epson Corporation Multilayer film, electrooptic device, electronic apparatus, and process for forming multilayer film
US8242486B2 (en) 2005-02-10 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with liquid repellant layer
US8536067B2 (en) 2005-08-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494213B2 (en) * 2002-09-04 2009-02-24 Canon Kabushiki Kaisha Image forming process and image forming apparatus
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7416977B2 (en) * 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
JP4239999B2 (ja) * 2005-05-11 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
TWI485681B (zh) * 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
JP5425357B2 (ja) * 2005-08-16 2014-02-26 株式会社ミマキエンジニアリング インクジェットプリンタとそれを用いたプリント方法
KR101171190B1 (ko) 2005-11-02 2012-08-06 삼성전자주식회사 표시장치의 제조방법과 이에 사용되는 몰드
KR100730188B1 (ko) * 2005-12-16 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100730189B1 (ko) * 2005-12-16 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
DE102006026981A1 (de) * 2006-06-10 2007-12-13 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer strukturierten Schicht auf einem Trägersubstrat
KR101257928B1 (ko) * 2006-08-18 2013-04-24 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR101340727B1 (ko) 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
JP4873160B2 (ja) * 2007-02-08 2012-02-08 トヨタ自動車株式会社 接合方法
JP4524692B2 (ja) * 2007-07-25 2010-08-18 セイコーエプソン株式会社 基板の製造方法及び液晶表示装置の製造方法
KR100934260B1 (ko) 2007-09-14 2009-12-28 삼성모바일디스플레이주식회사 박막트랜지스터와 그의 제조방법, 유기전계발광표시장치와그의 제조방법 및 레이저 열 전사법용 도너기판
US9012892B2 (en) * 2011-06-21 2015-04-21 Kateeva, Inc. Materials and methods for controlling properties of organic light-emitting device
CN102855825B (zh) * 2012-09-20 2014-04-02 中国兵器工业集团第二一四研究所苏州研发中心 一种线阵及数码组合led显示器工艺
JP6119762B2 (ja) * 2012-10-19 2017-04-26 株式会社ニコン 薄膜形成装置及び薄膜形成方法
KR20140127688A (ko) * 2013-04-25 2014-11-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
WO2017051730A1 (ja) * 2015-09-24 2017-03-30 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP2018016739A (ja) * 2016-07-28 2018-02-01 富士ゼロックス株式会社 水性インクセット、インクカートリッジセット、インクジェット記録方法、及び、インクジェット記録装置
US11730017B2 (en) 2018-11-13 2023-08-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975205A (ja) 1982-10-25 1984-04-27 Seiko Epson Corp カラ−フイルタの製造方法
US5132248A (en) 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
WO1991014015A1 (en) 1990-03-05 1991-09-19 Olin Corporation Method and materials for forming multi-layer circuits by an additive process
US5469278A (en) * 1992-09-25 1995-11-21 Matsushita Electric Industrial Co., Ltd. Liquid crystal panel and viewfinder for video camera and projection display using liquid crystal panel
JP3899566B2 (ja) * 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
GB2376344B (en) 1997-10-14 2003-02-19 Patterning Technologies Ltd Method of forming an electronic device
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
KR100608543B1 (ko) 1998-03-17 2006-08-03 세이코 엡슨 가부시키가이샤 표시장치의 제조방법 및 박막발광소자의 제조방법
US6294401B1 (en) 1998-08-19 2001-09-25 Massachusetts Institute Of Technology Nanoparticle-based electrical, chemical, and mechanical structures and methods of making same
US6503772B1 (en) 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
CN100444698C (zh) * 2000-03-31 2008-12-17 精工爱普生株式会社 有机el元件及有机el元件的制造方法
JP2002221616A (ja) 2000-11-21 2002-08-09 Seiko Epson Corp カラーフィルタの製造方法及び製造装置、液晶装置の製造方法及び製造装置、ｅｌ装置の製造方法及び製造装置、インクジェットヘッドの制御装置、材料の吐出方法及び材料の吐出装置、並びに電子機器
TW554405B (en) 2000-12-22 2003-09-21 Seiko Epson Corp Pattern generation method and apparatus
US6635306B2 (en) * 2001-06-22 2003-10-21 University Of Cincinnati Light emissive display with a black or color dielectric layer
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
EP1285957A3 (en) * 2001-08-20 2005-12-21 TDK Corporation Organic electroluminescent device and method of its preparation
US6617609B2 (en) * 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6770904B2 (en) * 2002-01-11 2004-08-03 Xerox Corporation Polythiophenes and electronic devices generated therefrom
JP3578162B2 (ja) 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179880A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置、及びそれらの作製方法、並びにテレビジョン装置
JP2006198560A (ja) * 2005-01-21 2006-08-03 Nitto Denko Corp 印刷用シートの製造方法、印刷用シート及び印刷シート
JP2006253661A (ja) * 2005-02-10 2006-09-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US8242486B2 (en) 2005-02-10 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with liquid repellant layer
JP2006260954A (ja) * 2005-03-17 2006-09-28 Casio Comput Co Ltd 配線及びそのパターニング方法並びにディスプレイ及びその製造方法
JP2006319161A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
US7892607B2 (en) 2005-05-16 2011-02-22 Seiko Epson Corporation Multilayer film, electrooptic device, electronic apparatus, and process for forming multilayer film
JP2007073950A (ja) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8536067B2 (en) 2005-08-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007095630A (ja) * 2005-09-30 2007-04-12 Toppan Printing Co Ltd インキ吐出印刷物
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
US7767504B2 (en) 2006-04-19 2010-08-03 Seiko Epson Corporation Methods for forming film patterns by disposing a liquid within a plural-level partition structure
KR100926472B1 (ko) * 2006-04-19 2009-11-13 세이코 엡슨 가부시키가이샤 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP2009140689A (ja) * 2007-12-05 2009-06-25 Seiko Epson Corp 有機ｅｌ装置および電子機器
JP2010034007A (ja) * 2008-07-31 2010-02-12 Sony Corp 転写シートおよび転写シートの形成方法
US8435611B2 (en) 2008-07-31 2013-05-07 Sony Corporation Transfer sheet and method for forming the same
US8697183B2 (en) 2008-07-31 2014-04-15 Sony Corporation Method for forming transfer sheet
JP2010056025A (ja) * 2008-08-29 2010-03-11 Casio Comput Co Ltd 発光パネル及び発光パネルの製造方法

Also Published As

Publication number Publication date
EP1482556A3 (en) 2006-04-19
US20050007398A1 (en) 2005-01-13
CN100518445C (zh) 2009-07-22
EP1482556A2 (en) 2004-12-01
US7713578B2 (en) 2010-05-11
KR100619486B1 (ko) 2006-09-08
KR20040103373A (ko) 2004-12-08
CN1575104A (zh) 2005-02-02
TWI239297B (en) 2005-09-11
TW200505686A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
JP4123172B2 (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4344270B2 (ja) 液晶表示装置の製造方法
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN100403511C (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012179A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP2005013986A (ja) デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4400290B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2006126692A (ja) 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP2006259687A (ja) 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2006245526A (ja) 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4075929B2 (ja) パターン形成方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機ｅｌデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP4075694B2 (ja) デバイスの製造方法
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004305989A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050722

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20051122

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060322